JPH0231436A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0231436A JPH0231436A JP63180376A JP18037688A JPH0231436A JP H0231436 A JPH0231436 A JP H0231436A JP 63180376 A JP63180376 A JP 63180376A JP 18037688 A JP18037688 A JP 18037688A JP H0231436 A JPH0231436 A JP H0231436A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- resin
- lead
- blocking walls
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000007789 sealing Methods 0.000 claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 239000004593 Epoxy Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract 5
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、ＴＡＢ方式により組み立てられて樹脂封止
される半導体装置に関する。
される半導体装置に関する。
（従来の技術）
半導体装置における多ビン、高密度の実装技術としては
、Ｔ Ａ Ｂ （Ｔ ａｐｅ Ａ ｕｔｏｍａｔｅｄ
Ｂ’ｏｎｄｉｎ（１）方式が有効である。
、Ｔ Ａ Ｂ （Ｔ ａｐｅ Ａ ｕｔｏｍａｔｅｄ
Ｂ’ｏｎｄｉｎ（１）方式が有効である。
このＴＡＢ方式は、フィルムキャリア方式とも呼ばれる
方式である。この方式は、テープ状のフィルムにリード
フレームを形成して、リード端部と半導体チップの電極
パッドを一括して同時に接合したものである。インナー
リードボンディングされたチップは、リードフレームを
切断した後、プリント基板等に取り付けられる。
方式である。この方式は、テープ状のフィルムにリード
フレームを形成して、リード端部と半導体チップの電極
パッドを一括して同時に接合したものである。インナー
リードボンディングされたチップは、リードフレームを
切断した後、プリント基板等に取り付けられる。
このようなＴＡＢ方式は、半導体チップを裸の状態でプ
リント基板等に直接搭載する場合に用いられている。一
方、最近では、［−ルド化として薄型のパッケージとし
ても用いられている。
リント基板等に直接搭載する場合に用いられている。一
方、最近では、［−ルド化として薄型のパッケージとし
ても用いられている。
このようなＴＡＢ方式による薄型パッケージの構造とし
ては、例えば第２図（Ａ＞及び同図（Ｂ）に示すような
ものがある。第２図＜Ａ）は、パッケージの平面図、同
図（Ｂ）は同図（Ａ＞の■−■断面図である。
ては、例えば第２図（Ａ＞及び同図（Ｂ）に示すような
ものがある。第２図＜Ａ）は、パッケージの平面図、同
図（Ｂ）は同図（Ａ＞の■−■断面図である。
Ｍ２図（Ａ）及び同図（８）において、テープ・状のフ
ィルム１は、ポリミド膜等で形成されている。このフィ
ルム１には、それぞれ１こま毎にリード３がフィルム１
の内側に向って対向するように形成されている。このリ
ード３は、フィルム１上に銅はくをはり付け、この銅は
くをエッチング加工して形成される。このリード３には
、半田デイプが施されており、リード３の内側端部は、
半導体チップ５の電極パッドに位置合せされて熱圧着さ
れる。これにより、半導体チップ５はインナーリードボ
ンディングされる。
ィルム１は、ポリミド膜等で形成されている。このフィ
ルム１には、それぞれ１こま毎にリード３がフィルム１
の内側に向って対向するように形成されている。このリ
ード３は、フィルム１上に銅はくをはり付け、この銅は
くをエッチング加工して形成される。このリード３には
、半田デイプが施されており、リード３の内側端部は、
半導体チップ５の電極パッドに位置合せされて熱圧着さ
れる。これにより、半導体チップ５はインナーリードボ
ンディングされる。
リード３に接続された単導体チップ５は、回路パターン
が形成されている表面及び側面が樹脂封止の一つであり
従来から用いられているボッティング法により、例えば
エポキシのポツテング樹脂で被覆されて封止されている
。これにより、半導体チップ５は、外部環境及び機械的
破壊から保護されて、薄型パッケージに収納される。
が形成されている表面及び側面が樹脂封止の一つであり
従来から用いられているボッティング法により、例えば
エポキシのポツテング樹脂で被覆されて封止されている
。これにより、半導体チップ５は、外部環境及び機械的
破壊から保護されて、薄型パッケージに収納される。
（発明が解決しようとする課題）
上述したように、半導体チップ５の表面が樹脂で被覆さ
れて封止される時に、樹脂７はその粘性により、チップ
５の表面から周囲に広がる。すなわち、樹脂７はリード
５へとにじみ出してしまう。これにより、デツプ５を樹
脂封止した後に、リード５を半田デイツプする際に、樹
脂７がり−ド５の表面ににじみ出た部分において、半田
が被着し難いという問題があった また、樹脂封止されてリード５が切断されたデツプ５は
、リード５を曲げてプリント基板等に実装される。この
時、樹脂７がリード５ににじみ出ていると、リード５の
曲げが樹脂７がリード５に付着していない場合に比べて
困難になり、リード５が破断しやすいという問題が生じ
ていた。
れて封止される時に、樹脂７はその粘性により、チップ
５の表面から周囲に広がる。すなわち、樹脂７はリード
５へとにじみ出してしまう。これにより、デツプ５を樹
脂封止した後に、リード５を半田デイツプする際に、樹
脂７がり−ド５の表面ににじみ出た部分において、半田
が被着し難いという問題があった また、樹脂封止されてリード５が切断されたデツプ５は
、リード５を曲げてプリント基板等に実装される。この
時、樹脂７がリード５ににじみ出ていると、リード５の
曲げが樹脂７がリード５に付着していない場合に比べて
困難になり、リード５が破断しやすいという問題が生じ
ていた。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、封止樹脂のリード部分のに
じみを防止して、実装性及び信頼性を向上した半導体装
置を提供することにある。
、その目的とするところは、封止樹脂のリード部分のに
じみを防止して、実装性及び信頼性を向上した半導体装
置を提供することにある。
［発明の構成］
（課題を解決するための手段）
上記目的を達成するために、この発明は、フィルムキャ
リア方式（ＴＡＢ方式）によりリードに接続される半導
体チップを封止する樹脂のリード方向への広がりを抑え
るブロック壁をリードの一方端の近傍に形成した構成と
する。
リア方式（ＴＡＢ方式）によりリードに接続される半導
体チップを封止する樹脂のリード方向への広がりを抑え
るブロック壁をリードの一方端の近傍に形成した構成と
する。
（作用）
上記構成において、この発明は、半導体チップを封止す
る樹脂のリード方向へのにじみ出しを、ブロック壁によ
り防止するようにしている。
る樹脂のリード方向へのにじみ出しを、ブロック壁によ
り防止するようにしている。
（実施例）
以下、図面を用いてこの発明の一実施例を説明する。
第１図はこの発明の一実施例に係る半導体装置の封止構
造を示す図であり、同図（Ａ＞はその平面図、同図（Ｂ
）”は同図（Δ）のＩ−Ｉ断面図である。第１図に示す
封止構造は、第２図に示したと同様に、半導チップにＴ
ＡＢ方式によりリードを取り付け、樹脂により封止して
薄型にパッケージを形成したものである。なお、第１図
において、第２図と同符号のものは同一物であり、その
説明は省略する。
造を示す図であり、同図（Ａ＞はその平面図、同図（Ｂ
）”は同図（Δ）のＩ−Ｉ断面図である。第１図に示す
封止構造は、第２図に示したと同様に、半導チップにＴ
ＡＢ方式によりリードを取り付け、樹脂により封止して
薄型にパッケージを形成したものである。なお、第１図
において、第２図と同符号のものは同一物であり、その
説明は省略する。
第１図（Ａ＞及び同図（８〉において、樹脂７のリード
方向への広がりを抑えるためのブロック壁１１が、リー
ド５が形成された側の樹脂７０両端部に形成されている
。すなわち、ブロック壁１１は、エポキシ系のレジスト
材からなり、このレジスト材をリード５とリード５を支
持するフィルム１３上に沿って塗布することにより形成
されている。ブロック壁１１を形成する工程は、ＴＡＢ
方式におけるパッケージの組立て工程にあって、インナ
ーリードボンディングの工程の前に行なうようにする。
方向への広がりを抑えるためのブロック壁１１が、リー
ド５が形成された側の樹脂７０両端部に形成されている
。すなわち、ブロック壁１１は、エポキシ系のレジスト
材からなり、このレジスト材をリード５とリード５を支
持するフィルム１３上に沿って塗布することにより形成
されている。ブロック壁１１を形成する工程は、ＴＡＢ
方式におけるパッケージの組立て工程にあって、インナ
ーリードボンディングの工程の前に行なうようにする。
このようにしてブロック壁１１を形成することにより、
半導体チップ５が樹脂７により封止される時に、樹脂７
はこのブロック壁１１により、リード５におけるパッケ
ージが実装される際に有効となる部分へのにじみ出しが
抑えられる。これにより、リード５を半田デイツプする
際に、リード５への半田の付着が良好となる。また、リ
ード５の曲げは従来に比べて容易になり、リード５を曲
げて実装する際に、リード５が破断するということはな
くなる。
半導体チップ５が樹脂７により封止される時に、樹脂７
はこのブロック壁１１により、リード５におけるパッケ
ージが実装される際に有効となる部分へのにじみ出しが
抑えられる。これにより、リード５を半田デイツプする
際に、リード５への半田の付着が良好となる。また、リ
ード５の曲げは従来に比べて容易になり、リード５を曲
げて実装する際に、リード５が破断するということはな
くなる。
なお、上記実施例にあっては、２方向にリード５が形成
されている場合について説明したが、４方向にリードが
形成されている場合には、ブロック壁１１が樹脂７をと
り囲む様に形成すればよい。
されている場合について説明したが、４方向にリードが
形成されている場合には、ブロック壁１１が樹脂７をと
り囲む様に形成すればよい。
また、ブロック壁１１は、エポキシ系のレジスト材に限
ることはなく、例えばフィルムのようなものであっても
、樹脂７のリード５方向への広がりを抑えるようなもの
であればよい。
ることはなく、例えばフィルムのようなものであっても
、樹脂７のリード５方向への広がりを抑えるようなもの
であればよい。
［発明の効果］
以上説明したように、この発明が適用された半導体装置
によれば、樹脂のリード方向へのにじみ出しを防止する
ことができる。これにより、樹脂はリードにおける実装
時に有効となる部分ににじみ出すことはなくなる。この
結果、リードへの半田の付着が良好になるとともに、実
装時におけるリードの破断が防止でき、実装性及び信頼
性を向上することができる。
によれば、樹脂のリード方向へのにじみ出しを防止する
ことができる。これにより、樹脂はリードにおける実装
時に有効となる部分ににじみ出すことはなくなる。この
結果、リードへの半田の付着が良好になるとともに、実
装時におけるリードの破断が防止でき、実装性及び信頼
性を向上することができる。
第１図はこの発明の一実施例に係る半導体装置の構造を
示す図、第２図は従来の樹脂封止された半導体装置の構
造を示す図である。 １．１３・・・フィルム ３・・・リード ５・・・半導体チップ ７・・・樹脂 １・・・ブロック壁
示す図、第２図は従来の樹脂封止された半導体装置の構
造を示す図である。 １．１３・・・フィルム ３・・・リード ５・・・半導体チップ ７・・・樹脂 １・・・ブロック壁
Claims (1)
- フィルムキャリア方式（ＴＡＢ方式）によりリードに接
続される半導体チップを封止する樹脂のリード方向への
広がりを抑えるブロック壁をリードの一方端の近傍に形
成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180376A JPH0231436A (ja) | 1988-07-21 | 1988-07-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180376A JPH0231436A (ja) | 1988-07-21 | 1988-07-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0231436A true JPH0231436A (ja) | 1990-02-01 |
Family
ID=16082159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63180376A Pending JPH0231436A (ja) | 1988-07-21 | 1988-07-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0231436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02292836A (ja) * | 1989-05-02 | 1990-12-04 | Nippon Steel Corp | Ｉｃチップ実装用フィルムキャリア |
| JPH0638970U (ja) * | 1992-11-12 | 1994-05-24 | アスク株式会社 | 注射針取り外し装置 |
-
1988
- 1988-07-21 JP JP63180376A patent/JPH0231436A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02292836A (ja) * | 1989-05-02 | 1990-12-04 | Nippon Steel Corp | Ｉｃチップ実装用フィルムキャリア |
| JPH0638970U (ja) * | 1992-11-12 | 1994-05-24 | アスク株式会社 | 注射針取り外し装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998018162A1 (en) | Film carrier tape and semiconductor device, method for manufacturing them, and circuit board | |
| KR100253872B1 (ko) | 반도체 장치 | |
| JP3109847U (ja) | 特性インピーダンスを低減できる樹脂パッケージ半導体装置 | |
| KR960005039B1 (ko) | 수지밀봉형 반도체장치 | |
| KR100491657B1 (ko) | 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법 | |
| JPH0231436A (ja) | 半導体装置 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JP4688443B2 (ja) | 半導体装置の製造方法 | |
| JPH03283552A (ja) | 混成集積回路基板 | |
| JP2546431B2 (ja) | フィルムキャリアテープ | |
| JP3520976B2 (ja) | 半導体装置の接合構造 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JP2815984B2 (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS6224650A (ja) | 半導体装置 | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| KR940011380B1 (ko) | 반도체 리드 프레임 | |
| JP4071121B2 (ja) | 半導体装置 | |
| KR20020022267A (ko) | 반도체패키지 | |
| US6324756B1 (en) | Method and system for sealing the edge of a PBGA package | |
| JP4286640B2 (ja) | 半導体装置およびその製造方法 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP2802959B2 (ja) | 半導体チップの封止方法 | |
| KR100567045B1 (ko) | 반도체 패키지 |