JP2670568B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2670568B2 JP2670568B2 JP4207293A JP20729392A JP2670568B2 JP 2670568 B2 JP2670568 B2 JP 2670568B2 JP 4207293 A JP4207293 A JP 4207293A JP 20729392 A JP20729392 A JP 20729392A JP 2670568 B2 JP2670568 B2 JP 2670568B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- insulating layer
- semiconductor element
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に主要表面の周辺から内側に入った内部表面領域に複数
のパッド（接続端子をいう）を設けた半導体素子上に絶
縁層を介してリードフレームを搭載する半導体装置に関
する。
に主要表面の周辺から内側に入った内部表面領域に複数
のパッド（接続端子をいう）を設けた半導体素子上に絶
縁層を介してリードフレームを搭載する半導体装置に関
する。
【０００２】
【従来の技術】半導体素子をリードフレームに固定し
て、所定のワイヤリングを行い、しかる後に樹脂封止を
行った半導体装置については、機械的、電気的、熱的特
性の点において優れたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）型の半導体装置が採用されている。このＬＯＣ型の
半導体装置は、上表面の内側に複数のパッドを有する半
導体素子上に、前記パッドの領域部分を露出させる露出
部を備え、しかもその内側端部が前記パッドに導電性ワ
イヤを介して接続される複数のインナーリードを備えた
リードフレームを、所定広さの絶縁樹脂層を介して接着
搭載して構成されている。
て、所定のワイヤリングを行い、しかる後に樹脂封止を
行った半導体装置については、機械的、電気的、熱的特
性の点において優れたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）型の半導体装置が採用されている。このＬＯＣ型の
半導体装置は、上表面の内側に複数のパッドを有する半
導体素子上に、前記パッドの領域部分を露出させる露出
部を備え、しかもその内側端部が前記パッドに導電性ワ
イヤを介して接続される複数のインナーリードを備えた
リードフレームを、所定広さの絶縁樹脂層を介して接着
搭載して構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来例
に係る製造方法を用いた前記ＬＯＣ型の半導体装置にお
いては、比較的不良製品が多く発生するということが判
明した。そこで、本発明者は鋭意研究の結果、前記ＬＯ
Ｃ型の半導体装置に使用されているリードフレームは、
比較的安価に製造可能なプレス加工によって行われてい
るので、以下のような原因によって不良製品が発生する
ことを解明した。即ち、前記ＬＯＣ型の半導体装置にお
いては、薄い絶縁樹脂層を介して半導体素子上にリード
フレームを載せているので、リードフレームにプレス加
工によって生じた返り等の突起によって、前記絶縁樹脂
層が破れて絶縁不良となる場合がある。また、プレス加
工方向を反対にして前記突起が仮に絶縁層を破らないよ
うにした場合であっても、今度は封止樹脂中に前記突起
が突き刺さっていることになって、その部分に応力集中
が起こり、破損しやすい。そこで、全部をフォトエッチ
ングによって加工することも考えられるが、処理工程が
複雑となり、コスト高になる。本発明はかかる事情に鑑
みてなされたもので、前記ＬＯＣ型の半導体装置におい
て、不良製品の少ない長期の寿命を有する半導体装置を
提供することを目的とする。
に係る製造方法を用いた前記ＬＯＣ型の半導体装置にお
いては、比較的不良製品が多く発生するということが判
明した。そこで、本発明者は鋭意研究の結果、前記ＬＯ
Ｃ型の半導体装置に使用されているリードフレームは、
比較的安価に製造可能なプレス加工によって行われてい
るので、以下のような原因によって不良製品が発生する
ことを解明した。即ち、前記ＬＯＣ型の半導体装置にお
いては、薄い絶縁樹脂層を介して半導体素子上にリード
フレームを載せているので、リードフレームにプレス加
工によって生じた返り等の突起によって、前記絶縁樹脂
層が破れて絶縁不良となる場合がある。また、プレス加
工方向を反対にして前記突起が仮に絶縁層を破らないよ
うにした場合であっても、今度は封止樹脂中に前記突起
が突き刺さっていることになって、その部分に応力集中
が起こり、破損しやすい。そこで、全部をフォトエッチ
ングによって加工することも考えられるが、処理工程が
複雑となり、コスト高になる。本発明はかかる事情に鑑
みてなされたもので、前記ＬＯＣ型の半導体装置におい
て、不良製品の少ない長期の寿命を有する半導体装置を
提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置は、主要表面の内側に複数のパッドを
有する半導体素子上に、前記パッドの領域部分を露出さ
せるパッド露出部を備え、しかもその内側端部が前記パ
ッドに導電性ワイヤを介して接続される複数のインナー
リードを備えたリードフレームを、絶縁層を介して接着
搭載し、更に、前記半導体素子と、前記導電性ワイヤ
と、前記リードフレームの内側端部とを樹脂封止してな
る半導体装置において、前記リードフレームの前記半導
体素子の表面領域に相当する部分がフォトエッチングで
形成され、他の部分はプレス加工で形成されて構成され
ている。また、請求項２記載の半導体装置においては、
請求項１記載の半導体装置において、前記絶縁層が、薄
い金属板の両表面に接着剤層が形成された接着シートか
らなって構成されている。
記載の半導体装置は、主要表面の内側に複数のパッドを
有する半導体素子上に、前記パッドの領域部分を露出さ
せるパッド露出部を備え、しかもその内側端部が前記パ
ッドに導電性ワイヤを介して接続される複数のインナー
リードを備えたリードフレームを、絶縁層を介して接着
搭載し、更に、前記半導体素子と、前記導電性ワイヤ
と、前記リードフレームの内側端部とを樹脂封止してな
る半導体装置において、前記リードフレームの前記半導
体素子の表面領域に相当する部分がフォトエッチングで
形成され、他の部分はプレス加工で形成されて構成され
ている。また、請求項２記載の半導体装置においては、
請求項１記載の半導体装置において、前記絶縁層が、薄
い金属板の両表面に接着剤層が形成された接着シートか
らなって構成されている。
【０００５】
【作用】請求項１、２記載の半導体装置においては、前
記リードフレームの前記半導体素子の表面領域の少なく
とも前記インナーリードの主要部がフォトエッチングで
形成されている。従って、フォトエッチングによって加
工された少なくともインナーリードの部分はプレス加工
によって発生する残留応力、これに伴う変形が生じない
ことは当然として、プレス加工によって発生する返り、
突起等は無く、下部の絶縁層が破れることがない。ま
た、この部分は、周囲の封止樹脂とは円滑に接触するの
で、返りあるいは突起によって封止樹脂に部分的な応力
集中が生じることがなく、更には、使用によって半導体
素子から発生する熱によって封止樹脂に亀裂等が入るこ
とが極めて少なく、不良製品の発生を減少できる。特
に、請求項２記載の半導体装置においては、絶縁層が、
薄い金属板の両表面に接着剤層が形成された接着シート
からなっているので、半導体素子の使用中に発生する熱
を分散することができ、これによって半導体素子の使用
による熱破損を減少することができる。
記リードフレームの前記半導体素子の表面領域の少なく
とも前記インナーリードの主要部がフォトエッチングで
形成されている。従って、フォトエッチングによって加
工された少なくともインナーリードの部分はプレス加工
によって発生する残留応力、これに伴う変形が生じない
ことは当然として、プレス加工によって発生する返り、
突起等は無く、下部の絶縁層が破れることがない。ま
た、この部分は、周囲の封止樹脂とは円滑に接触するの
で、返りあるいは突起によって封止樹脂に部分的な応力
集中が生じることがなく、更には、使用によって半導体
素子から発生する熱によって封止樹脂に亀裂等が入るこ
とが極めて少なく、不良製品の発生を減少できる。特
に、請求項２記載の半導体装置においては、絶縁層が、
薄い金属板の両表面に接着剤層が形成された接着シート
からなっているので、半導体素子の使用中に発生する熱
を分散することができ、これによって半導体素子の使用
による熱破損を減少することができる。
【０００６】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係る半導体装置
の概略斜視図、図２は同側断面図である。
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係る半導体装置
の概略斜視図、図２は同側断面図である。
【０００７】図１、図２に示すように、本発明の一実施
例に係る半導体装置１０は、上部のリードフレーム１１
と、下部の半導体素子１２と、該半導体素子１２とリー
ドフレーム１１を接合する絶縁層１３とを有してなる。
以下、これらについて詳しく説明する。
例に係る半導体装置１０は、上部のリードフレーム１１
と、下部の半導体素子１２と、該半導体素子１２とリー
ドフレーム１１を接合する絶縁層１３とを有してなる。
以下、これらについて詳しく説明する。
【０００８】前記リードフレーム１１は、ＬＯＣ型の半
導体装置に用いるリードフレームであって、Ｃｕ−Ｆｅ
系またはＮｉ−Ｆｅ系等の金属材からなる条材に、アウ
ターリード１４、インナーリード１５、ダムバー（タイ
バーともいう）１６、対向するバスリード１７及びパッ
ド露出部１８を備えている。前記リードフレーム１１を
製造する場合には、プレス加工によって所定のパイロッ
ト孔１８ａが形成された前記条材にダムバー１６より外
側に位置するアウターリード１４等をプレス加工によっ
て形成する。そして、前記インナーリード１５は、左右
のインナーリード１５が連通した状態でフォトエッチン
グによって形成し、下部の絶縁層１３を固着した後、前
記バスリード１７及びパッド露出部１８をプレス加工に
よって形成している。
導体装置に用いるリードフレームであって、Ｃｕ−Ｆｅ
系またはＮｉ−Ｆｅ系等の金属材からなる条材に、アウ
ターリード１４、インナーリード１５、ダムバー（タイ
バーともいう）１６、対向するバスリード１７及びパッ
ド露出部１８を備えている。前記リードフレーム１１を
製造する場合には、プレス加工によって所定のパイロッ
ト孔１８ａが形成された前記条材にダムバー１６より外
側に位置するアウターリード１４等をプレス加工によっ
て形成する。そして、前記インナーリード１５は、左右
のインナーリード１５が連通した状態でフォトエッチン
グによって形成し、下部の絶縁層１３を固着した後、前
記バスリード１７及びパッド露出部１８をプレス加工に
よって形成している。
【０００９】前記処理工程を更に詳しく説明すると、前
記ダムバー１６より外側のアウターリード１４等をプレ
ス加工によって形成した後、マスキングを施し、前記ダ
ムバー１６より内側の部分の内パターンを露光し、該内
パターンを現像定着してエッチングを行う。これによっ
て、左右のインナーリード１５及びバスリード１７が繋
がった内パターンが形成される。
記ダムバー１６より外側のアウターリード１４等をプレ
ス加工によって形成した後、マスキングを施し、前記ダ
ムバー１６より内側の部分の内パターンを露光し、該内
パターンを現像定着してエッチングを行う。これによっ
て、左右のインナーリード１５及びバスリード１７が繋
がった内パターンが形成される。
【００１０】以上のフォトエッチング処理の後、マスキ
ングを外し所定のめっきを施し、下部に前記絶縁層１３
を接合するが、前記絶縁層１３は、中央のアルミ、銅ま
たは銅合金等からなる薄い金属板１９と、その両面に塗
布されるエポキシ等の熱硬化性接着剤層２０、２１とか
らなって、これらが一体となって接着シートが形成され
ている。前記のように、絶縁層１３の中間に金属板１９
を配置することによって、使用時に発生する半導体素子
１２からの熱を円滑に逃がすようになっている。ここ
で、前記絶縁層１３を貼着した状態で、再度プレス加工
を行って、左右のインナーリード１５の主要部をバスリ
ード１７から分離すると共に、前記バスリード１７によ
って挟まれるパッド露出部１８を形成するが、プレス切
断する部分に予め裏面からＶノッチを付けた後プレス加
工を行い、プレス加工によって発生する返り等が板面か
ら突出しないようにする。以上の処理工程においては、
前記絶縁層１３をリードフレーム１１の裏面から貼着し
た状態で、プレス加工を行っているので、切断されたイ
ンナーリード１５の浮き沈みや寄りを防止することがで
きる。
ングを外し所定のめっきを施し、下部に前記絶縁層１３
を接合するが、前記絶縁層１３は、中央のアルミ、銅ま
たは銅合金等からなる薄い金属板１９と、その両面に塗
布されるエポキシ等の熱硬化性接着剤層２０、２１とか
らなって、これらが一体となって接着シートが形成され
ている。前記のように、絶縁層１３の中間に金属板１９
を配置することによって、使用時に発生する半導体素子
１２からの熱を円滑に逃がすようになっている。ここ
で、前記絶縁層１３を貼着した状態で、再度プレス加工
を行って、左右のインナーリード１５の主要部をバスリ
ード１７から分離すると共に、前記バスリード１７によ
って挟まれるパッド露出部１８を形成するが、プレス切
断する部分に予め裏面からＶノッチを付けた後プレス加
工を行い、プレス加工によって発生する返り等が板面か
ら突出しないようにする。以上の処理工程においては、
前記絶縁層１３をリードフレーム１１の裏面から貼着し
た状態で、プレス加工を行っているので、切断されたイ
ンナーリード１５の浮き沈みや寄りを防止することがで
きる。
【００１１】前記工程を経てリードフレーム１１が完成
するので、該リードフレーム１１の下部に半導体素子１
２を絶縁層１３を介して接合するが、該半導体素子１２
は、上部表面中央に接合端子であるパッド２１ａが直線
状に並べて多数配設され、図２に示すように、インナー
リード１５と、アルミあるいは銅からなる導電性ワイヤ
２２によって連結され、しかる後樹脂封止されている。
するので、該リードフレーム１１の下部に半導体素子１
２を絶縁層１３を介して接合するが、該半導体素子１２
は、上部表面中央に接合端子であるパッド２１ａが直線
状に並べて多数配設され、図２に示すように、インナー
リード１５と、アルミあるいは銅からなる導電性ワイヤ
２２によって連結され、しかる後樹脂封止されている。
【００１２】この実施例においては、インナーリード１
５の両端に連結された対となるバスリード１７が設けら
れ、共通アースあるいは共通電源として使用し、インピ
ーダンスを減少し、内部の半導体素子１２の動作の向上
を図ることができるようになっているが、バスリード１
７が形成されていないリードフレームであっても本発明
は適用される。
５の両端に連結された対となるバスリード１７が設けら
れ、共通アースあるいは共通電源として使用し、インピ
ーダンスを減少し、内部の半導体素子１２の動作の向上
を図ることができるようになっているが、バスリード１
７が形成されていないリードフレームであっても本発明
は適用される。
【００１３】該半導体装置１０においては、まず、前記
インナーリード１５の主要部はエッチング加工され、バ
スリード１７及びパッド露出部１８は裏面に予めＶノッ
チを設けてプレス加工されているので、表裏面から突出
する返り等が無い。従って、下部の絶縁層１３に傷を付
けて絶縁不良を生じる恐れもなく、更には返りあるいは
突起によって封止樹脂２３に応力集中を生じさせること
がない。
インナーリード１５の主要部はエッチング加工され、バ
スリード１７及びパッド露出部１８は裏面に予めＶノッ
チを設けてプレス加工されているので、表裏面から突出
する返り等が無い。従って、下部の絶縁層１３に傷を付
けて絶縁不良を生じる恐れもなく、更には返りあるいは
突起によって封止樹脂２３に応力集中を生じさせること
がない。
【００１４】以上の実施例においては、絶縁層の接着剤
として熱硬化性接着剤を使用したが、使用目的によって
は熱可塑性接着剤を使用することも可能である。また、
前記実施例においては、絶縁層１３の中間に金属板１９
を配置したが、そのまま絶縁状態で配置したのでは電荷
が溜まるので、適当にアースすることも可能であり、こ
れによってシールド効果を発揮させることができる。そ
して、前記金属板の代わりに通常の布、樹脂または紙テ
ープを使用することも可能であり、場合によっては前記
絶縁層に両面テープを使用することも可能であり、接着
剤層のみとすることも可能である。
として熱硬化性接着剤を使用したが、使用目的によって
は熱可塑性接着剤を使用することも可能である。また、
前記実施例においては、絶縁層１３の中間に金属板１９
を配置したが、そのまま絶縁状態で配置したのでは電荷
が溜まるので、適当にアースすることも可能であり、こ
れによってシールド効果を発揮させることができる。そ
して、前記金属板の代わりに通常の布、樹脂または紙テ
ープを使用することも可能であり、場合によっては前記
絶縁層に両面テープを使用することも可能であり、接着
剤層のみとすることも可能である。
【００１５】
【発明の効果】請求項１、２記載の半導体装置において
は、リードフレームの少なくともインナーリードの主要
部分がフォトエッチングで形成されているので、インナ
ーリードの細かい部分を精密に形状加工することができ
るのは当然として、該インナーリードの主要部分にプレ
ス加工によって発生する返りや突起を生じさせない。従
って、下部の絶縁層を破壊したり、あるいは封止樹脂に
樹脂破壊の原因となるクラックを生じさせることがな
く、少しの曲げ応力あるいは熱応力によって半導体装置
が破損することがない。また、全体をフォトエッチング
加工によってリードフレームを成形する場合に比較し
て、廉価に製造できる。特に、請求項２記載の半導体装
置においては、絶縁層が金属板の両表面に熱硬化性接着
剤を塗布した接着シートであるので、これによって半導
体素子からの熱放散が促進される。
は、リードフレームの少なくともインナーリードの主要
部分がフォトエッチングで形成されているので、インナ
ーリードの細かい部分を精密に形状加工することができ
るのは当然として、該インナーリードの主要部分にプレ
ス加工によって発生する返りや突起を生じさせない。従
って、下部の絶縁層を破壊したり、あるいは封止樹脂に
樹脂破壊の原因となるクラックを生じさせることがな
く、少しの曲げ応力あるいは熱応力によって半導体装置
が破損することがない。また、全体をフォトエッチング
加工によってリードフレームを成形する場合に比較し
て、廉価に製造できる。特に、請求項２記載の半導体装
置においては、絶縁層が金属板の両表面に熱硬化性接着
剤を塗布した接着シートであるので、これによって半導
体素子からの熱放散が促進される。
【図１】本発明の一実施例に係る半導体装置の分解斜視
図である。
図である。
【図２】同側断面図である。
１０ 半導体装置 １１ リードフ
レーム １２ 半導体素子 １３ 絶縁層 １４ アウターリード １５ インナー
リード １６ ダムバー １７ バスリー
ド １８ パッド露出部 １８ａ パイロ
ット孔 １９ 金属板 ２０ 熱硬化性
接着剤層 ２１ 熱硬化性接着剤層 ２１ａ パッド ２２ 導電性ワイヤ ２３ 封止樹脂
レーム １２ 半導体素子 １３ 絶縁層 １４ アウターリード １５ インナー
リード １６ ダムバー １７ バスリー
ド １８ パッド露出部 １８ａ パイロ
ット孔 １９ 金属板 ２０ 熱硬化性
接着剤層 ２１ 熱硬化性接着剤層 ２１ａ パッド ２２ 導電性ワイヤ ２３ 封止樹脂
Claims (2)
- 【請求項１】 主要表面の内側に複数のパッドを有する
半導体素子上に、前記パッドの領域部分を露出させるパ
ッド露出部を備え、しかもその内側端部が前記パッドに
導電性ワイヤを介して接続される複数のインナーリード
を備えたリードフレームを、絶縁層を介して接着搭載
し、更に、前記半導体素子と、前記導電性ワイヤと、前
記リードフレームの内側端部とを樹脂封止してなる半導
体装置において、 前記リードフレームの前記半導体素子の表面領域に相当
する部分がフォトエッチングで形成され、他の部分はプ
レス加工で形成されたことを特徴とする半導体装置。 - 【請求項２】 前記絶縁層が、薄い金属板の両表面に接
着剤層が形成された接着シートからなる請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207293A JP2670568B2 (ja) | 1992-07-10 | 1992-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207293A JP2670568B2 (ja) | 1992-07-10 | 1992-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629437A JPH0629437A (ja) | 1994-02-04 |
| JP2670568B2 true JP2670568B2 (ja) | 1997-10-29 |
Family
ID=16537394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4207293A Expired - Fee Related JP2670568B2 (ja) | 1992-07-10 | 1992-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2670568B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2801319B2 (ja) * | 1989-12-28 | 1998-09-21 | 株式会社日立製作所 | 半導体装置 |
| JP2852112B2 (ja) * | 1990-09-04 | 1999-01-27 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1992
- 1992-07-10 JP JP4207293A patent/JP2670568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629437A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| KR950001369B1 (ko) | 다층 리드프레임 | |
| JP3033227B2 (ja) | 半導体装置 | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JP2670568B2 (ja) | 半導体装置 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JP2670569B2 (ja) | 半導体装置及びそれに用いるリードフレームの製造方法 | |
| JPS6114666B2 (ja) | ||
| JP2740977B2 (ja) | 半導体装置 | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JP3216636B2 (ja) | 半導体装置 | |
| JP3855941B2 (ja) | 凸型ヒートシンク付き半導体装置の製造方法 | |
| JP2664440B2 (ja) | 混成集積回路 | |
| JPH04313257A (ja) | 放熱用のスラッグを有した電子部品搭載用基板 | |
| JPH10125849A (ja) | Ｌｏｃ型半導体装置 | |
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPS62183155A (ja) | 半導体集積回路装置 | |
| JP3258298B2 (ja) | 半導体装置用放熱板の製造方法 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JP3060157B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |