JP5859906B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5859906B2
JP5859906B2 JP2012096384A JP2012096384A JP5859906B2 JP 5859906 B2 JP5859906 B2 JP 5859906B2 JP 2012096384 A JP2012096384 A JP 2012096384A JP 2012096384 A JP2012096384 A JP 2012096384A JP 5859906 B2 JP5859906 B2 JP 5859906B2
Authority
JP
Japan
Prior art keywords
housing
substrate
peripheral surface
semiconductor device
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012096384A
Other languages
English (en)
Other versions
JP2013225555A (ja
Inventor
吉田　博
博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012096384A priority Critical patent/JP5859906B2/ja
Priority to US13/738,578 priority patent/US8637971B2/en
Priority to DE102013202807.5A priority patent/DE102013202807B4/de
Publication of JP2013225555A publication Critical patent/JP2013225555A/ja
Application granted granted Critical
Publication of JP5859906B2 publication Critical patent/JP5859906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置および半導体装置の製造方法に関するものである。
産業用機器および民生機器のモータ制御などにパワーモジュールが使用されている。従来の一般的なパワーモジュールでは、半導体素子が搭載された基板と、筐体として使用される熱可塑性樹脂からなるケースとが接着剤等で接着されている。そして、ケースの内側の半導体素子上の空間がシリコーンゲル等で封止されている。また、半導体素子はおよび基板上の回路配線はワイヤボンド接続で結線されている。
このパワーモジュールの製造方法では、基板もしくはケース上に接着剤が塗布され、この接着剤を硬化させて基板とケースとが接合される。その後、ケースの内側の空間がシリコーンゲル等で封止される。
また、たとえば特開２０１０−１２９７９７号公報（特許文献１）には、トランスファーモールド樹脂で封止された電力用半導体モジュールがインサートケースにセットされた電力用半導体装置が提案されている。この電力用半導体装置では、インサートケースの天井部に設けられた第１および第２の外部端子が電力用半導体モジュールの筒状導通体に挿入されることにより、インサートケースに電力用半導体モジュールがセットされる。
また、たとえば特開２０１０−８７００２号公報（特許文献２）には、冷却ケースに半導体モジュールが組み付けられた発熱部品冷却構造が提案されている。この発熱部品冷却構造では、冷却ケースの開口部に半導体モジュールの突出部がシール性を担保するように嵌入される。
特開２０１０−１２９７９７号公報 特開２０１０−８７００２号公報
従来の一般的なパワーモジュールでは、半導体素子とワイヤとの接合箇所がシリコーンゲルの熱膨張および熱収縮により発生する熱応力によって切断されてしまうため、パワーモジュールの寿命が短くなるという問題がある。
また、このパワーモジュールの製造方法では、基板もしくはケース上に接着剤が塗布され、接着剤が硬化して基板とケースとが接着された後にケース内側の空間がシリコーンゲルで封止されるため、工程数が多くなるという問題がある。そして、製造費用も高価になるという問題がある。さらに、接着剤の未塗布部分からシリコーンゲルがケース外部へ漏れることを防ぐため、接着剤を基板の全周に隙間なく塗布する必要がある。このため多くの手間がかかるという問題がある。よって、生産性が低くなるという問題がある。
また、特開２０１０−１２９７９７号公報に記載された電力用半導体装置では、筒状導通体に挿入されるように第１および第２の外部端子をプレスフィット構造に形成する必要がある。このため、生産性が低くなるという問題がある。
また、特開２０１０−８７００２号公報に記載された発熱部品冷却構造では、冷却ケースの開口部および半導体モジュールの突出部を形成する必要がある。さらに開口部に突出部がシール性を担保するように嵌入されるため、開口部と突出部とが面接触により接合される。このため開口部に突出部を挿入しにくい。よって、生産性が低くなるという問題がある。
本発明は上記課題を鑑みてなされたものであり、その目的は、高寿命化を図ることができ、かつ生産性を向上することができる半導体装置およびその半導体装置の製造方法を提供することである。
本発明の半導体装置は、一方側に開口する内部空間を有し、内部空間を規定する内周面を有する内壁部を有し、かつ熱可塑性樹脂からなる筐体と、筐体の内部空間に係合されたコア部とを備えている。コア部は、基板と、基板上に実装される半導体素子と、基板と半導体素子とを電気的に接続するワイヤと、基板、半導体素子およびワイヤを封止するモールド樹脂とを含んでいる。コア部のモールド樹脂で形成された側面は凸部を有し、凸部が内壁部の内周面に当接している。内壁部は内周面から突出する突起部を含んでいる。突起部は、開口と反対側の内周面との間で凸部を挟み込むように設けられている。
本発明の半導体装置によれば、コア部は、基板、半導体素子およびワイヤを封止するモールド樹脂を含んでいる。モールド樹脂は、シリコーンゲルより線膨脹係数が小さいため、熱膨張および熱圧縮により発生する熱応力が小さくなる。コア部において基板、半導体素子およびワイヤがモールド樹脂で封止されているため、熱応力によって半導体素子とワイヤとの接合箇所が切断させることを抑制することができる。よって、高寿命化を図ることができる。
また、コア部の側面は凸部を有し、凸部が内壁部の内周面に当接している。このため、凸部を内周面に当接させることにより筐体でコア部を保持することができる。そして、凸部が設けられていない場合よりも内壁部の内周面との接触面積を小さくすることができる。これにより、接触抵抗を小さくすることができるため、コア部を内部空間に係合しやすくすることができる。よって、生産性を向上することができる。
本発明の一実施の形態における半導体装置の概略上面図である。 図１のＩＩ−ＩＩ線に沿う概略断面図である。 図１のＩＩＩ−ＩＩＩ線に沿う概略断面図である。 図２のＰ１部の拡大図である。 図３のＰ２部に拡大図である。 本発明の一実施の形態における半導体装置の変形例の概略拡大断面図であって、図５に沿う断面位置での概略拡大断面図である。 本発明の一実施の形態における半導体装置の製造方法を示す概略断面図である。 比較例の半導体装置の概略断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
最初に本発明の一実施の形態の半導体装置の構成について説明する。
図１〜図３を参照して、本実施の形態の半導体装置は、たとえばパワーモジュールである。本実施の形態の半導体装置は、筐体１０と、コア部２０と、ナット３１と、電極端子３２と、信号端子３３とを主に有している。
筐体１０の一方側にコア部２０が配置されており、他方側にナット３１、電極端子３２、信号端子３３が配置されている。筐体１０の下面１０ａから露出するようにコア部２０が筐体１０に取付けられている。ナット３１と電気的に接続し、かつ筐体１０の上面１０ｂから露出するように電極端子３２が筐体１０に取付けられている。また筐体１０の上面１０ｂから突出するように信号端子３３が筐体１０に取付けられている。
図２および図４を参照して、筐体１０は、内部空間１１と、内壁部１３と、突起部１５とを有している。筐体１０は熱可塑性樹脂からなっている。この熱可塑性樹脂の曲げ弾性係数は、後述するモールド樹脂２４の曲げ弾性係数より小さい値を有している。筐体１０はコア部２０が嵌合された状態で弾性変形可能に構成されている。熱可塑性樹脂としてはたとえばＰＰＳ（ポリフェニレンサルファイド）が用いられ得る。このＰＰＳの曲げ弾性係数（曲げ弾性率）はたとえば１８ＧＰａである。
筐体１０の中央に形成された凹部が内部空間１１を構成している。内部空間１１は一方側に開口している。内部空間１１の一方側の端部に開口１２が設けられている。内部空間１１を取り囲むように内壁部１３が設けられている。内壁部１３は内部空間１１を規定する内周面１４を有している。内周面１４で取り囲まれた空間が内部空間１１を形成している。
内壁部１３は内周面１４から突出する突起部１５を有している。突起部１５は筐体１０の上面１０ｂ側から見てコア部２０の側面と重なるように形成されている。突起部１５は内壁部１３の下端に設けられていてもよい。
コア部２０は筐体１０の内部空間１１に係合されている。コア部２０の上面および側面が筐体１０に覆われており、下面が筐体１０から露出している。コア部２０は、基板２１と、半導体素子２２と、ワイヤ２３と、モールド樹脂２４とを有している。
基板２１は、回路２１ａと、接続部２１ｂとを有している。基板２１の上面上に回路２１ａが配置されている。接続部２１ｂは回路２１ａと電気的に接続されており、コア部２０の上面から露出している。接続部２１ｂは電極端子３２および信号端子３３と接触するように構成されている。接続部２１ｂに電極端子３２および信号端子３３が接触することにより電極端子３２および信号端子３３とコア部２０内の基板２１とが回路接続されている。基板２１の下面はモールド樹脂２４から露出している。
半導体素子２２は基板２１に実装されている。半導体素子２２はたとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などである。半導体素子２２は回路２１ａにたとえばはんだ付けされている。ワイヤ２３は基板２１と半導体素子２２とを電気的に接続している。半導体素子２２および基板２１の回路２１ａはワイボンディングされている。ワイヤ２３はたとえばアルミニウムワイヤである。モールド樹脂２４は基板２１、半導体素子２２およびワイヤ２３を封止している。コア部２０はモールド樹脂２４によってトランスファーモールドされている。
コア部２０の側面は凸部２５を有している。凸部２５は側面から外側に延びるように設けられている。凸部２５はコア部２０の厚み方向において両端部より中央部側が突出するように設けられている。凸部２５はコア部２０の厚み方向の中央より上面側および下面側のいずれかにおいて最も突出するように設けられていてもよい。凸部２５はコア部２０の厚み方向の中央より上面側において長さ寸法が最大となるように設けられていてもよい。凸部２５は三角形の断面形状を有していてもよい。
凸部２５は内壁部１３の内周面１４に当接している。凸部２５は厚み方向の一部の面積で内周面１４に当接している。凸部２５は内周面１４に当接した状態で内周面１４を押圧可能に設けられている。
突起部１５は開口１２と反対側の内周面１４との間で凸部２５を挟み込むように設けられている。突起部１５は凸部２５のよりも筐体１０の下面１０ａ側に配置されている。突起部１５は、筐体１０の下面１０ａ側からみて凸部２５と重なるように設けられている。突起部１５は凸部２５と接触していてもよい。
再び図２および図３を参照して、凸部２５はコア部２０の四方の側面に形成されている。コア部２０の四方において凸部２５は内周面１４と当接している。なお、凸部２５はコア部２０の全ての側面に連続的に形成されていてもよい。また、凸部２５は内周面１４と当接していればよく、コア部２０の側面の一部のみに形成されていてもよい。
図３および図５を参照して、筐体１０は下面１０ａから上面１０ｂに延びるように形成された溝部１６を有している。溝部１６は筐体１０の外周端面１７と内壁部１３との間に設けられている。溝部１６は内部空間１１を取り囲むように形成されていてもよい。また溝部１６は内部空間１１の一部を囲むように形成されていてもよい。溝部１６によって内壁部１３の外側に空間が形成されている。このため、内壁部１３は溝部１６の方向に容易に変形され得る。
また、図６を参照して、本実施の形態の変形例では、内壁部１３はテーパ部１３ａを有している。テーパ部１３ａは内壁部１３の根元部分から先端側に向かって断面積が小さくなるように形成されている。また、テーパ部１３ａは内部空間１１側に形成されていることが好ましい。これにより、内部空間１１側への内壁部１３の弾性力を強くすることができる。
次に本実施の形態の半導体装置の製造方法について説明する。
図７を参照して、本実施の形態の半導体装置の製造方法では、上記の筐体１０が準備される。筐体１０にはナット３１、電極端子３２および信号端子３３が取付けられている。
続いて、上記のコア部２０が筐体１０の内部空間１１に係合される。開口１２から内部空間１１にコア部２０が挿入される。この際、コア部２０は凸部２５の高さの低い部分から内部空間１１に挿入される。このため、内部空間１１にコア部２０が容易に挿入される。そして、凸部２５が内壁部１３の内周面１４に当接する。凸部２５で内周面１４に当接するため、コア部２０の側面と内部空間１１との接触面積が小さくなる。このためコア部２０は内部空間１１に係合しやすい。また内部空間１１にコア部２０が挿入されると、接続部２１ｂに電極端子３２および信号端子３３がそれぞれ接触して電気的に接続される。
また、内周面１４に当接する方向において内部空間１１の長さより大きい寸法を有するコア部２０が内部空間１１に係合されてもよい。つまり、コア部２０の凸部２５が内周面１４に当接する方向（図中矢印Ａ方向）での内部空間１１の長さ寸法Ｄ１よりコア部２０の長さ寸法Ｄ２が大きくてもよい。これにより、内部空間１１にコア部２０が締り嵌めされる。したがって、内壁部１３の弾性力によってコア部２０がしっかりと保持される。
次に本実施の形態の作用効果について比較例と対比して説明する。
図８を参照して、比較例の半導体装置では、基板２１の回路２１ａに半導体素子２２が搭載されている。基板２１の回路２１ａおよび半導体素子２２はワイヤ２３を用いたワイヤボンド接続で結線されている。基板２１はその外周部において熱可塑性樹脂からなる筐体１０と接着剤４０で接着されている。筐体１０の内側の空間がシリコーンゲル４１で封止されている。筐体１０の下面１０ａ側に基板２１が配置されている。筐体１０の上面１０ｂ側にナット３１が配置されている。電極端子３２はナット３１と回路２１ａとを電気的に接続するように設けられている。信号端子３３は回路２１ａに電気的に接続されている。
比較例の半導体装置では、半導体素子２２とワイヤ２３との接合箇所がシリコーンゲル４１の熱膨張および熱収縮により発生する熱応力によって切断されてしまうため、半導体装置の寿命が短くなる。
また、比較例の半導体装置の製造方法では、基板２１もしくは筐体１０上に接着剤４０が塗布され、接着剤４０が硬化して基板２１と筐体１０とが接着された後に筐体１０の内側の空間がシリコーンゲル４１で封止されるため、工程数が多くなる。そして、製造費用も高価になる。さらに、接着剤４０の未塗布部分からシリコーンゲル４１が筐体１０の外部へ漏れることを防ぐため、接着剤４０を基板２１の全周に隙間なく塗布する必要がある。このため多くの手間がかかる。よって、生産性が低くなる。
それに対して、本実施の形態の半導体装置によれば、コア部２０は、基板２１、半導体素子２２およびワイヤ２３を封止するモールド樹脂２４を含んでいる。モールド樹脂２４は、シリコーンゲルより線膨脹係数が小さいため、熱膨張および熱圧縮により発生する熱応力が小さくなる。モールド樹脂２４の線膨脹係数はたとえば１７ｐｐｍ／Ｋであり、シリコーンゲルの線膨脹係数はたとえば１０００ｐｐｍ／Ｋである。なお、ワイヤ２３の線膨脹係数はたとえば２３ｐｐｍ／Ｋである。コア部２０において基板２１、半導体素子２２およびワイヤ２３がモールド樹脂２４で封止されているため、熱応力によって半導体素子２２とワイヤ２３との接合箇所が切断させることを抑制することができる。よって、高寿命化を図ることができる。
また、コア部２０の側面は凸部２５を有し、凸部２５が内壁部１３の内周面１４に当接している。このため、凸部２５を内周面１４に当接させることにより筐体１０でコア部２０を保持することができる。したがって、接着剤４０を使用せずに、内部空間１１にコア部２０を嵌合させることによって筐体１０でコア部２０を保持することができる。また嵌合によって保持することで安定して保持することができる。
そして、凸部２５が設けられていない場合よりも内壁部１３の内周面１４との接触面積を小さくすることができる。これにより、接触抵抗を小さくすることができるため、コア部２０を内部空間１１に係合しやすくすることができる。よって、生産性を向上することができる。
また、接着剤４０を使用せずに、内部空間１１にコア部２０を嵌合させることができるため、筐体１０にコア部２０を取付けることが容易である。また接着剤４０を使用しないため安価に筐体１０にコア部２０を取付けることもできる。
また、筐体１０は熱可塑性樹脂からなっている。熱可塑性樹脂はモールド樹脂２４よりも高い弾性を有している。モールド樹脂２４は弾性が低いため筐体１０をコア部２０と同様にモールド樹脂２４で形成すると割れてしまうおそれがある。そのため、筐体１０をモールド樹脂より高い弾性を有する熱可塑性樹脂で形成することにより、筐体１０が割れてしまうことを抑制することができる。これにより、筐体１０にナット３１、電極端子３２、信号端子３３などを固定することが容易となる。
また本実施の形態の半導体装置によれば、熱可塑性樹脂の曲げ弾性係数は、モールド樹脂２４の曲げ弾性係数より小さい値を有している。このため、モールド樹脂２４で封止されたコア部２０が熱可塑性樹脂からなる筐体１０に係合されると、筐体１０を弾性変形させることができる。このため、筐体１０の弾性力によってコア部２０を保持することができる。
また本実施の形態の半導体装置によれば、内周面１４から突出する突起部１５は、開口１２と反対側の内周面１４との間で凸部２５を挟み込むように設けられている。このため、突起部１５によってコア部２０が内部空間１１から落下することを防止することができる。
また本実施の形態の半導体装置によれば、凸部２５はコア部２０の四方の側面に形成されている。このため、コア部２０の四方において、凸部２５を内周面１４に当接させることができる。これにより、筐体１０でコア部２０をさらにしっかりと保持することができる。
また本実施の形態の半導体装置によれば、筐体１０の下面１０ａから上面１０ｂに延びるように形成された溝部１６は、筐体１０の外周端面１７と内壁部１３との間に設けられている。このため、内壁部１３を溝部１６の方向に容易に変形させることができる。また、筐体１０の外周端面１７との間に溝部１６が設けられているため内壁部１３が溝部の方向に変形した際に筐体１０の外周端面１７が変形することを防ぐことができる。このため、筐体１０の外形寸法を維持することができる。
また本実施の形態の半導体装置によれば、内壁部１３は根元部分から先端側に向かって断面積が小さくなるように形成されたテーパ部１３ａを含んでいる。このため、内壁部１３の強度を増すことができる。これにより、筐体１０でコア部２０をさらに強く保持することができる。また、筐体１０を成形する際に、テーパ部１３ａによって金型から筐体１０を抜きやすくすることができる。このため、簡素化された形状の金型で筐体１０を成形することができる。
本実施の形態の半導体装置の製造方法によれば、以下の工程を備えている。一方側に開口する内部空間１１を有し、内部空間１１を規定する内周面１４を有する内壁部１３を有し、かつ熱可塑性樹脂からなる筐体１０が準備される。筐体１０の内部空間１１にコア部２０が係合される。コア部２０は、基板２１と、基板２１上に実装される半導体素子２２と、基板２１と半導体素子２２とを電気的に接続するワイヤ２３と、基板２１、半導体素子２２およびワイヤ２３とを封止するモールド樹脂２４とを含んでいる。コア部２０の側面は凸部２５を有し、凸部２５で内壁部１３の内周面１４に当接する。
コア部２０において基板２１、半導体素子２２およびワイヤ２３がモールド樹脂２４で封止されているため、熱応力によって半導体素子２２とワイヤ２３との接合箇所が切断されることを抑制することができる。よって、高寿命化を図ることができる。
また、凸部２５を内周面１４に当接させることにより筐体１０でコア部２０を保持することができる。そして、接触抵抗を小さくすることができるため、コア部２０を内部空間１１に係合しやすくすることができる。また、コア部を凸部の高さの低い部分から内部空間１１に係合させることができる。これにより、コア部２０を内部空間１１に係合しやすくすることができる。よって、生産性を向上することができる。
また本実施の形態の半導体装置の製造方法によれば、内周面１４に当接する方向において内部空間１１の長さより大きい寸法を有するコア部２０が内部空間１１に係合される。このため、コア部２０を内部空間１１にしまり嵌めすることができる。これにより、筐体１０にコア部２０をしっかりと嵌合させることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 筐体、１０ａ 下面、１０ｂ 上面、１１ 内部空間、１２ 開口、１３ 内壁部、１３ａ テーパ部、１４ 内周面、１５ 突起部、１６ 溝部、１７ 外周端面、２０ コア部、２１ 基板、２１ａ 回路、２１ｂ 接続部、２２ 半導体素子、２３ ワイヤ、２４ モールド樹脂、２５ 凸部、３１ ナット、３２ 電極端子、３３ 信号端子、４０ 接着剤、４１ シリコーンゲル。

Claims (7)

  1. 一方側に開口する内部空間を有し、前記内部空間を規定する内周面を有する内壁部を有し、かつ熱可塑性樹脂からなる筐体と、
    前記筐体の前記内部空間に係合されたコア部とを備え、
    前記コア部は、
    基板と、
    前記基板上に実装される半導体素子と、
    前記基板と前記半導体素子とを電気的に接続するワイヤと、
    前記基板、前記半導体素子および前記ワイヤを封止するモールド樹脂とを含み、
    前記コア部の前記モールド樹脂で形成された側面は凸部を有し、前記凸部が前記内壁部の前記内周面に当接しており、
    前記内壁部は前記内周面から突出する突起部を含み、
    前記突起部は、前記開口と反対側の前記内周面との間で前記凸部を挟み込むように設けられている、半導体装置。
  2. 前記熱可塑性樹脂の曲げ弾性係数は、前記モールド樹脂の曲げ弾性係数より小さい値を有している、請求項１に記載の半導体装置。
  3. 前記凸部は前記コア部の四方の側面に形成されている、請求項１または２に記載の半導体装置。
  4. 前記筐体は下面から上面に延びるように形成された溝部を含み、
    前記溝部は前記筐体の外周端面と前記内壁部との間に設けられている、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記内壁部は根元部分から先端側に向かって断面積が小さくなるように形成されたテーパ部を含む、請求項１〜４のいずれかに記載の半導体装置。
  6. 一方側に開口する内部空間を有し、前記内部空間を規定する内周面を有する内壁部を有し、かつ熱可塑性樹脂からなる筐体を準備する工程と、
    前記筐体の前記内部空間にコア部を係合する工程とを備え、
    前記コア部は、
    基板と、
    前記基板上に実装される半導体素子と、
    前記基板と前記半導体素子とを電気的に接続するワイヤと、
    前記基板、前記半導体素子および前記ワイヤを封止するモールド樹脂とを含み、
    前記コア部の側面は凸部を有し、前記凸部で前記内壁部の前記内周面に当接し、
    前記内壁部は前記内周面から突出する突起部を含み、
    前記突起部は、前記開口と反対側の前記内周面との間で前記凸部を挟み込むように設けられている、半導体装置の製造方法。
  7. 前記内周面に当接する方向において前記内部空間の長さより大きい寸法を有する前記コア部が前記内部空間に係合される、請求項６に記載の半導体装置の製造方法。
JP2012096384A 2012-04-20 2012-04-20 半導体装置および半導体装置の製造方法 Active JP5859906B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012096384A JP5859906B2 (ja) 2012-04-20 2012-04-20 半導体装置および半導体装置の製造方法
US13/738,578 US8637971B2 (en) 2012-04-20 2013-01-10 Semiconductor device and method of manufacturing semiconductor device
DE102013202807.5A DE102013202807B4 (de) 2012-04-20 2013-02-21 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012096384A JP5859906B2 (ja) 2012-04-20 2012-04-20 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013225555A JP2013225555A (ja) 2013-10-31
JP5859906B2 true JP5859906B2 (ja) 2016-02-16

Family

ID=49290303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012096384A Active JP5859906B2 (ja) 2012-04-20 2012-04-20 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8637971B2 (ja)
JP (1) JP5859906B2 (ja)
DE (1) DE102013202807B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014118462A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semiflexible Leiterplatte mit eingebetteter Komponente
WO2017094189A1 (ja) 2015-12-04 2017-06-08 三菱電機株式会社 半導体モジュール
WO2019011890A1 (en) * 2017-07-12 2019-01-17 Abb Schweiz Ag POWER SEMICONDUCTOR MODULE
US10141303B1 (en) * 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
CN111199935A (zh) 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 电子封装件和生产电子封装件的方法
EP3736855A1 (en) 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
EP3736858A1 (en) 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement
EP3736854A1 (en) * 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258854A (ja) * 1988-08-25 1990-02-28 Fanuc Ltd 電子部品の外形構造
JPH02142166A (ja) * 1988-11-22 1990-05-31 Mitsubishi Electric Corp 半導体装置
US5642265A (en) * 1994-11-29 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball grid array package with detachable module
JP2001185659A (ja) * 1999-12-22 2001-07-06 Sansha Electric Mfg Co Ltd 半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
KR101203466B1 (ko) * 2006-04-20 2012-11-21 페어차일드코리아반도체 주식회사 전력 시스템 모듈 및 그 제조 방법
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP4884830B2 (ja) * 2006-05-11 2012-02-29 三菱電機株式会社 半導体装置
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
DE102006040435B3 (de) * 2006-08-29 2008-01-31 Infineon Technologies Ag Anordnung und Verfahren zur Montage eines Leistungshalbleitermoduls
WO2008142758A1 (ja) * 2007-05-18 2008-11-27 Sansha Electric Manufacturing Co., Ltd. 電力用半導体モジュール
WO2008142759A1 (ja) 2007-05-18 2008-11-27 Sansha Electric Manufacturing Co., Ltd. アーク放電装置
JP2010087002A (ja) 2008-09-29 2010-04-15 Toyota Motor Corp 発熱部品冷却構造
JP4607995B2 (ja) 2008-11-28 2011-01-05 三菱電機株式会社 電力用半導体装置
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5171777B2 (ja) * 2009-09-30 2013-03-27 三菱電機株式会社 電力用半導体装置
JP5218442B2 (ja) * 2010-02-09 2013-06-26 三菱電機株式会社 電力用半導体装置
KR101321282B1 (ko) * 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE102013202807A1 (de) 2013-10-24
JP2013225555A (ja) 2013-10-31
US20130277819A1 (en) 2013-10-24
DE102013202807B4 (de) 2020-12-31
US8637971B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US9887142B2 (en) Power semiconductor device
CN104425471B (zh) 半导体装置及半导体装置的制造方法
JP6210818B2 (ja) 半導体装置およびその製造方法
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP6016611B2 (ja) 半導体モジュール、その製造方法およびその接続方法
JP5071405B2 (ja) 電力用半導体装置
CN109599372B (zh) 半导体装置
JP6451257B2 (ja) 半導体装置
US9159676B2 (en) Semiconductor module
JP2014179376A (ja) 半導体装置及びその製造方法
US20160150655A1 (en) Electronic apparatus
JP6300682B2 (ja) 半導体装置、および半導体モジュール
US11742251B2 (en) Power semiconductor device including press-fit connection terminal
JP5440427B2 (ja) 半導体装置およびその製造方法
JP5135101B2 (ja) 基板キャリア用の密閉機構を備えるパワー半導体モジュールおよびその製造方法
CN108336057B (zh) 半导体装置及其制造方法
JP5857709B2 (ja) 半導体装置
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
JP2012238749A (ja) 半導体装置
JP2010219385A (ja) 半導体装置
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
CN107851628B (zh) 半导体装置
JP2009277959A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150908

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151217

R150 Certificate of patent or registration of utility model

Ref document number: 5859906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250