JP2013055150A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013055150A
JP2013055150A JP2011191010A JP2011191010A JP2013055150A JP 2013055150 A JP2013055150 A JP 2013055150A JP 2011191010 A JP2011191010 A JP 2011191010A JP 2011191010 A JP2011191010 A JP 2011191010A JP 2013055150 A JP2013055150 A JP 2013055150A
Authority
JP
Japan
Prior art keywords
holder
sealing layer
mounting substrate
layer
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011191010A
Other languages
English (en)
Inventor
Osamu Furukawa
修 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011191010A priority Critical patent/JP2013055150A/ja
Priority to CN2012100524794A priority patent/CN102969285A/zh
Priority to US13/425,266 priority patent/US20130056883A1/en
Publication of JP2013055150A publication Critical patent/JP2013055150A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】封止材のクラック及び剥離の発生を抑制し、高信頼性の半導体装置及びその製造方法を提供する。
【解決手段】ベース板１０と、実装基板３０と、半導体素子５０と、ホルダ２０と、ホルダ端子２１と、ケース９０と、第１封止層７１と、第２封止層７２とを備えた半導体装置１１０が提供される。実装基板３０は、ベース板１０の上に設けられる。半導体素子５０は、実装基板３０の上に設けられる。ホルダ２０は、実装基板３０の上方に設けられる。ホルダ端子２１は、ホルダ２０に保持され、半導体素子５０と電気的に接続される。ケース９０は、実装基板３０を実装基板３０の側面に沿って取り囲み、ホルダ２０をホルダ２０の側面に沿って取り囲む。第１封止層７１は、ケース９０で取り囲まれた空間内において実装基板３０及び半導体素子５０を覆う。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
電力用の半導体装置においては、ベース板の上に半導体チップが設けられ、半導体チップの上方に設けられたホルダに保持された端子と半導体チップとが電気的に接続される。そして、これらベース板と端子ホルダとの間に封止材が充填されている。
このような半導体装置において、封止材などにクラックや剥離などが生じず、高い信頼性を得ることが望まれている。
特開２００８−８５１５４号公報
本発明の実施形態は、封止材のクラック及び剥離の発生を抑制し、高信頼性の半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、ベース板と、実装基板と、半導体素子と、ホルダと、ホルダ端子と、ケースと、第１封止層と、第２封止層と、を備えた半導体装置が提供される。前記実装基板は、前記ベース板の上に設けられる。前記半導体素子は、前記実装基板の上に設けられる。前記ホルダは、前記実装基板の上方に設けられる。前記ホルダ端子は、前記ホルダに保持され、前記半導体素子と電気的に接続される。前記ケースは、前記実装基板を前記実装基板の側面に沿って取り囲み、前記ホルダを前記ホルダの側面に沿って取り囲む。前記第１封止層は、前記ケースで取り囲まれた空間内において前記実装基板及び前記半導体素子を覆う。前記第２封止層は、前記ケースで取り囲まれた前記空間内において前記第１封止層の上に設けられ、前記第１封止層よりも硬度が高い。
第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。 第２の実施形態に係る半導体装置の構成を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、第３の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図４（ａ）〜図４（ｃ）は、第３の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図５（ａ）〜図５（ｃ）は、第３の実施形態に係る半導体装置の別の製造方法を例示する工程順模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体装置１１０は、ベース板１０と、実装基板３０と、半導体素子５０と、ホルダ２０と、ホルダ端子２１と、ケース９０と、第１封止層７１と、第２封止層７２と、を備える。
半導体素子５０は、例えば、サイリスタ、ダイオード、トランジスタなどの各種の電力用半導体素子である。すなわち、半導体装置１１０は、例えば、樹脂封止型のパワーモジュールである。
実装基板３０は、ベース板１０の上に設けられる。半導体素子５０は、実装基板３０の上に設けられる。ホルダ２０は、実装基板３０の上方に設けられる。ホルダ端子２１は、ホルダ２０に保持される。ホルダ端子２１は、半導体素子５０と電気的に接続される。ケース９０は、実装基板３０を実装基板３０の側面３０ｓに沿って取り囲み、ホルダ２０をホルダ２０の側面２０ｓに沿って取り囲む。第１封止層７１は、ケース９０の内側（ケース９０で取り囲まれた空間内）において実装基板３０及び半導体素子５０を覆う。第２封止層７２は、ケース９０の内側（ケース９０で取り囲まれた空間内）において第１封止層７１の上に設けられる。第２封止層７２は、第１封止層７１よりも硬度が高い。例えば、第２封止層７２は、第１封止層７１よりも変形し難い。例えば、後述するように、第２封止層７２の針入度は、第１封止層７１の針入度よりも低い。
ベース板１０には、例えば、金属板、及び、ＡｌＳｉＣなどの複合材料板などが用いられる。ベース板１０は、例えば、半導体素子５０で発生する熱を放熱する機能を有する。
実装基板３０は、例えば、セラミック板３３と、下側回路層３１と、上側回路層３２と、を有することができる。下側回路層３１は、セラミック板３３のベース板１０に対向する側の面に設けられる。上側回路層３２は、セラミック板３３のホルダ２０に対向する側の面に設けられる。上側回路層３２は、例えば、第１上側回路層３２ａと第２上側回路層３２ｂとを有する。
この例では、ベース板１０と実装基板３０との間（具体的には、ベース板１０と下側回路層３１との間）に接合層１５が設けられる。接合層１５には、例えば、はんだが用いられる。これにより、ベース板１０と実装基板３０とは熱的に接続される。
半導体素子５０は、例えば、第１上側回路層３２ａの上に設けられる。この例では、半導体素子５０と第１上側回路層３２ａとの間に半導体素子接合層３５が設けられる。半導体素子接合層３５には、例えば、はんだが用いられる。半導体素子５０の下面（実装基板３０に対向する面）には、図示しない電極が設けられる。半導体素子接合層３５は、この電極に接続される。これにより、半導体素子５０（の１つの電極）と第１上側回路層３２ａとが電気的に接続される。さらに、半導体素子５０と第１上側回路層３２ａとが、熱的に接続されることができる。
半導体素子５０の上面（ホルダ２０に対向する側の面）には、図示しない電極が設けられている。この電極には、ワイヤ４０の一端が接続される。ワイヤ４０の他端は、例えば、第２上側回路層３２ｂに接続される。これにより、半導体素子５０（の別の電極）と第２上側回路層３２ｂとが電気的に接続される。
この例では、ホルダ端子２１は、第１ホルダ端子２１ａと第２ホルダ端子２１ｂとを含む。第１ホルダ端子２１ａ及び第２ホルダ端子２１ｂは、実装基板３０から上方（ベース板１０とは反対の側）に向けて延在している。第１ホルダ端子２１ａは、第１上側回路層３２ａに電気的に接続されている。第２ホルダ端子２１ｂは、第２上側回路層３２ｂに電気的に接続されている。
ケース９０は、ベース板１０の周縁部の上に設けられている。ケース９０は、実装基板３０の側面３０ｓ及び半導体素子５０の側面に対向する。さらに、ケース９０は、ホルダ２０の側面２０ｓの少なくとも一部に対応する。例えば、ケース９０は、ホルダ２０の厚さ方向の一部を、ホルダ２０の側面２０ｓに沿って取り囲む。または、ケース９０は、ホルダ２０の厚さ方向の全部を、ホルダ２０の側面２０ｓに沿って取り囲む。
第１封止層７１及び第２封止層７２は、封止部７０に含まれる。第１封止層７１及び第２封止層７２には、絶縁性が高く化学的に安定な材料が用いられる。第１封止層７１及び第２封止層７２は、例えばシリコーンゲルを含む。なお、このシリコーンゲルは、フィラなどの固形粒子を含んでも良い。実施形態において、第１封止層７１及び第２封止層７２に用いられる材料は任意である。後述するように、例えば、第１封止層７１には、シリコーンオイルなどを用いても良い。
さらに、この例では、半導体装置１１０は、ホルダ用樹脂層８０をさらに備えている。ホルダ用樹脂層８０は、ケース９０と、ホルダ２０の側面２０ｓの少なくとも一部と、ホルダ２０の下面２０ｂと、に接する。すなわち、ホルダ用樹脂層８０は、ケース９０で取り囲まれた空間内において、ホルダ２０の側面２０ｓの少なくとも一部、及び、ホルダ２０の下面２０ｂに接する。ホルダ用樹脂層８０は、第２封止層７２よりも硬度が高い。例えば、ホルダ用樹脂層８０は、第２封止層７２よりも変形し難い。第２封止層７２とホルダ用樹脂層８０との間に空隙８０ｇが存在する。
ホルダ用樹脂層８０には、機械的強度が高く、防湿性が高い材料が用いられる。ホルダ用樹脂層８０は、例えば、エポキシ系樹脂を含む。ただし、実施形態において、ホルダ用樹脂層８０に用いられる材料は任意である。
このような構成を有する半導体装置１１０は、例えば、ベース板１０の上に、実装基板３０、半導体素子５０、ケース９０、ホルダ２０及びホルダ端子２１を配置した後に、封止部７０（第１封止層７１及び第２封止層７２）となる材料を充填することによって作製される。
本具体例の半導体装置１１０は、制御回路基板６０をさらに備える。制御回路基板６０は、実装基板３０とホルダ２０との間に設けられる。制御回路基板６０は、制御素子６１を含む。制御素子６１は、例えば、制御回路基板６０のホルダ２０の側の面上、及び、実装基板３０の側の面上、の少なくともいずれかに設けられる。制御回路基板６０は、第２封止層７２に囲まれる。
制御素子６１は、例えば、抵抗、サーミスタ及び半導体集積回路（ＩＣ）などの少なくともいずれかを含む。制御素子６１がＩＣを含む場合は、制御素子６１に電気的に接続される電極が、ホルダ２０の上面に設けられる電極と電気的に接続される。これらの電極は一体的に設けられても良い。
既に説明したように、第１封止層７１は、ケース９０の内側において実装基板３０及び半導体素子５０を覆う。第１封止層７１は、ワイヤ４０をさらに覆う。第１封止層７１と、その上に設けられる第２封止層７２と、の間には、隙間が発生する場合がある。ワイヤ４０を第１封止層７１で覆うことで、半導体素子５０と第２上側回路層３２ｂとの電気的
既に説明したように、第２封止層７２は、第１封止層７１よりも硬度が高い。例えば、第２封止層７２の針入度は、第１封止層７１の針入度よりも低い。針入度は、ゲル状物などの軟らかさを表し、規定円錐が規定時間に進入する深さを測定し、得られた値である。
例えば、第１封止層７１の針入度は、例えば１００以上５００以下である。例えば第１封止層７１には、針入度が４００のシリコーンゲルを用いることができる。
第２封止層７２の針入度は、例えば１０以上１００未満である。例えば第２封止層７２には、針入度が４０のシリコーンゲルを用いることができる。
このように、実施形態においては、第２封止層７２の硬度は高い。一方、第１封止層７１の硬度は低い。または、後述するように、第１封止層７１には、液体（オイル）が用いられる。
これにより、封止材のクラック及び剥離の発生が抑制され、高信頼性の半導体装置が得られる。
発明者は、封止部７０として１種類の材料を用いた場合に、クラックや剥離が発生することがあることを見出した。
すなわち、封止部７０として、封止樹脂（例えばシリコーン樹脂）を用いると、封止樹脂の熱硬化収縮時に残留応力が発生する。この残留応力により、封止樹脂にクラック（亀裂)が発生することがある。例えば、モジュールの構造に起因して、封止樹脂において、上下方向に熱膨張及び収縮が発生する。そして、収縮後の樹脂中の残留応力により、クラックが発生する。このクラックは、封止樹脂の表面（上面）から、実装基板３０に向かう縦方向に延びる。
クラックが、実装基板３０まで、または、実装基板３０の近傍まで到達すると、必要な絶縁性が得られない。実装基板３０の周辺部が、封止樹脂で覆われることで、必要な絶縁性が確保できる。このクラックは、制御回路基板６０を実装基板３０の上方に設けた場合に特に発生し易いことも判明した。
発明者の実験によると、封止樹脂として、低針入度（高硬度、高強度)の材料を用いると、封止樹脂のクラックは改善されるが、封止樹脂と実装基板３０との間の界面で剥離が発生し易くなることが分かった。一方、封止樹脂として、高針入度の材料を用いると、封止樹脂と実装基板３０との間の界面での剥離は改善されるが、封止樹脂の熱硬化収縮時の残留応力により、封止樹脂中にクラックが生じ易くなることが分かった。
発明者は、このような問題を新たに見出した。実施形態は、この新たに見出された課題を解決するための構成を有する。実施形態においては、第２封止層７２の硬度を第１封止層７１よりも高くする。すなわち、第２封止層７２を第１封止層７１よりも変形し難くする。換言すれば、第１封止層７１を第２封止層７２よりも変形し易くする。実装基板３０を覆う第１封止層７１として、変形し易い材料を用いることで、封止部７０と実装基板３０との間の界面での剥離が抑制される。そして、第１封止層７１の上に設けられる第２封止層７２として、高硬度の材料を用いることで封止部７０のクラックの発生が抑制される。もし、第２封止層７２においてクラックが発生した場合においても、そのクラックは、第２封止層７２と第１封止層７１との間の界面で止まり、実装基板３０の周辺部にクラックが到達することが抑制される。このように、実施形態によれば、封止材のクラックが抑制されると共に、封止材の剥離が抑制される。これにより、高信頼性の半導体装置が提供できる。
実施形態においては、例えば、高針入度の第１封止層７１となる材料と、低針入度の第２封止層７２となる材料と、の２種類のシリコーン樹脂を、ケース９０の内側の空間に充填する。例えば、実装基板３０、半導体素子５０及びワイヤ４０を覆うように、第１封止層７１となる材料を充填し、熱硬化させて第１封止層７１を形成する。その後、第１封止層７１の上に、制御回路基板６０を覆うように、第２封止層７２となる材料を充填し、熱硬化させて第２封止層７２を形成する。このように、実装基板３０の周辺部に界面剥離の起き難い高針入度の樹脂を充填する。そして、その上に、熱収縮時の残留応力に起因したクラックが発生し難い低針入度（高硬度、高強度）の樹脂を充填する。この構成により、封止材のクラック及び剥離の発生が抑制される。
制御回路基板６０が設けられる場合において、制御回路基板６０は、第１封止層７１に覆われるのではなく、第２封止層７２に覆われることが望ましい。クラックは、制御回路基板６０を設けた場合に特に発生し易い。これは、制御回路基板６０を設けた場合には、封止部７０の熱硬化収縮時に、制御回路基板６０が障害物となり、封止部７０が制御回路基板６０に引っ張られることが原因であると考えられる。このとき、制御回路基板６０を第２封止層７２で覆い、実装基板３０と制御回路基板６０との間に第１封止層７１と第２封止層７２との間の界面を配置する。これにより、第２封止層７２の表面（上面）で発生したクラックは、第１封止層７１と第２封止層７２との間の界面に到達するが、第１封止層７１の内部には進行しない。このように、制御回路基板６０を設ける場合には、第１封止層７１と第２封止層７２との間の界面を、実装基板３０と制御回路基板６０との間に配置することで、封止材のクラック及び剥離の発生がより効率良く抑制される。
さらに、実施形態においては、ホルダ用樹脂層８０が設けられ、ホルダ用樹脂層８０により、ケース９０とホルダ２０とが固定され、強度がより向上される。このとき、第２封止層７２とホルダ用樹脂層８０との間に空隙８０ｇを設けることで、半導体装置１１０の耐熱性がより向上する。
すなわち、ホルダ用樹脂層８０は、封止部７０（第１封止層７１及び第２封止層７２）よりも硬度が高い。すなわち、ホルダ用樹脂層８０は、封止部７０よりも変形し難い。ホルダ用樹脂層８０の熱膨張係数に比べて、封止部７０（第１封止層７１及び第２封止層７２）の熱膨張係数は大きい。第２封止層７２とホルダ用樹脂層８０とが接し空隙８０ｇを設けない参考例においては、半導体装置を高温に保持したときに、封止部７０が大きく膨張し、例えば、ホルダ用樹脂層８０とケース９０との間で剥離が発生し、半導体装置が破壊されることがある。
これに対し、実施形態に係る半導体装置１１０においては、第２封止層７２とホルダ用樹脂層８０との間に空隙８０ｇを設けることで、半導体装置１１０を高温に保持したときにおいても、封止部７０の膨張に起因した破壊は抑制される。
第２封止層７２とホルダ用樹脂層８０との間の空隙８０ｇは、第２封止層７２とホルダ用樹脂層８０との間の全面に渡って設ける必要なない。例えば、第２封止層７２の一部がホルダ用樹脂層８０と接していても良い。また、ホルダ用樹脂層８０の一部が、第２封止層７２に接していても良い。すなわち、第２封止層７２とホルダ用樹脂層８０との間に、封止部７０（第１封止層７１及び第２封止層７２）が変形（例えば熱膨張に起因した変形）できる空間が設けられれば良い。空隙８０は、１つでも良く、複数でも良い。
なお、半導体チップを複数の樹脂層で覆う構成において、内側の樹脂層の膨張率、弾性率または粘度が、外側のそれらよりも低い参考例の構成がある。例えば、膨張率が小さい材料で半導体チップを覆い、その周りを膨張率が高い材料で覆う。この構成においては、半導体チップの動作中の発熱に起因して生じる樹脂の剥離及びクラックを抑制することを意図している。このため、この構成においては、本願において解決しようとしている課題を解決することは困難である。
すなわち、本願が対象としている半導体装置においては、半導体素子５０及び実装基板３０の上面及び側面が封止部７０で覆われるが、封止部７０は、実装基板３０の下側には配置されない。実装基板３０の下面は、接合層１５（はんだ層）を介して、ベース板１０に接合されている。このため、上記の参考例の構成は、本願が対象としている半導体装置の構成とは異なる。
このような構成において発生し得る、熱硬化収縮時の残留応力に起因する封止部７０のクラック、及び、封止部７０と実装基板３０との間の界面での剥離を、実施形態は抑制することができる。
また、半導体素子と、半導体素子を被覆する第１樹脂と、第１樹脂を被覆し、第１樹脂よりも硬度が高い第２樹脂と、第２樹脂の周囲を被覆成形するモールド樹脂と、を有する構成がある。この構成においては、第２樹脂とモールド樹脂とは互いに密着しており、空隙が設けられない。この構成においては、例えば、熱膨張係数の差異による応力によって、第１樹脂中に気泡が発生する。これにより、応力が緩和される。
これに対し、実施形態においては、第２封止層７２とホルダ用樹脂層８０との間に空隙８０ｇを設けることで、封止部７０中（例えば第１樹脂層７１中）に気泡が発生することが抑制できる。これにより、封止部７０中に気泡を発生させる場合に比べて、応力をより効果的に緩和することができる。そして、封止部７０に気泡が発生する場合に比べて、半導体素子５０の動作がより安定化する。
（第２の実施形態）
図２は、第２の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図２に表したように、本実施形態に係る半導体装置１２０も、ベース板１０と、実装基板３０と、半導体素子５０と、ホルダ２０と、ホルダ端子２１と、ケース９０と、第１封止層７１と、第２封止層７２と、を備える。さらに、半導体装置１２０は、ホルダ用樹脂層８０を備え、第２封止層７２とホルダ用樹脂層８０との間に空隙８０ｇが存在する。さらに、半導体装置１２０は、制御回路基板６０をさらに備える。制御回路基板６０は、第２封止層７２に囲まれる。
半導体装置１２０においては、第１封止層７１が液体である。例えば、第１封止層７１は、シリコーンオイルを含む。一方、第２封止層７２には、シリコーンゲルが用いられる。この場合も、第２封止層７２は、第１封止層７１よりも変形し難い。換言すれば、第１封止層７１は、第２封止層７２よりも変形し易い。
例えば、実装基板３０、半導体素子５０及びワイヤ４０の上方において、制御回路基板６０を覆うように、第２封止層７２となる材料を充填し、熱硬化させて第２封止層７２を形成する。その後、例えば、ディスペンサで第２封止層７２に形成した孔を介して、ディスペンサにより第１封止層７１となるシリコーンオイルを注入する。このシリコーンオイルは、実装基板３０、半導体素子５０及びワイヤ４０を覆う。上記の孔を必要に応じて密閉する。第２封止層７２は、例えば、第１封止層７１のシリコーンオイルを密閉する。この構成により、実装基板３０の周辺部には、界面の剥離が発生せず、クラックも発生しない。高い絶縁性が望まれる実装基板３０の周辺をシリコーンオイルで充填することで、封止材のクラック及び剥離の発生が抑制され、高信頼性の半導体装置が提供できる。
なお、実装基板３０、半導体素子５０及びワイヤ４０を覆うように、第１封止層７１となるシリコーンオイルを注入して第１封止層７１を形成し、その後、第１封止層７１の上に、制御回路基板６０を覆うように、第２封止層７２となる材料を充填し、熱硬化させても良い。
なお、上記の第１及び第２の実施形態においては、封止部７０として、第１封止層７１と第２封止層７２とが設けられる場合について説明したが、実施形態はこれに限らない。例えば、第１封止層７１と第２封止層７２との間に、第３封止層などが設けられても良い。すなわち、封止部７０として、性質が異なる２つ以上の層を用いることができる。例えば、封止部７０として、針入度が異なる２つ以上の層を用いることができる。
封止部７０として、硬度が異なる（変形のし易さが異なる）２種類以上の樹脂を用いることで、クラックは、複数の樹脂どうしの界面に到達すると、下側の樹脂には進入しない。クラックは、複数の樹脂どうしの界面に沿って水平方向に延びる。これにより、実装基板３０の周辺部の絶縁性が確保される。
異なる針入度を有する２種類以上の樹脂を用いる場合、具体的には、上側部分（表面側部分）には熱収縮による残留応力に起因したクラックが生じ難い低針入度の樹脂を用いる。これにより、上側部分から実装基板３０に向かって延びるクラックの発生が抑制される。そして、下側部分には、高針入度の樹脂を用いる。これにより、剥離が抑制される。これにより、実装基板３０の周辺部における剥離を抑制しつつ、樹脂中のクラックを抑制できる。
第１封止層７１として、液体（例えばシリコーンオイル）を用いることで、ゲル状の材料を用いた場合に比べて、気泡、クラック及び剥離などの発生をさらに抑制することができる。そして、実装基板３０のさらに高い絶縁性が確保できる。
(第３の実施形態）
本実施形態は半導体装置の製造方法に係る。本製造方法は、例えば、上記のベース板１０、実装基板３０、半導体素子５０、ホルダ２０、ホルダ端子２１、ケース９０及び封止部７０を含む半導体装置の製造方法である。
図３（ａ）及び図３（ｂ）は、第３の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図３（ａ）及び図３（ｂ）に表したように、本製造方法は、第１封止層７１を形成する工程（ステップＳ１１０）と、第２封止層７２を形成する工程（ステップＳ１２０）と、を備える。
第１封止層７１は、例えば、ケース９０で取り囲まれた空間内において実装基板３０及び半導体素子５０を覆う。第１封止層７１は、封止部７０の一部となる。第２封止層７２は、例えば、ケース９０で取り囲まれた空間内において第１封止層７１の上に配置される。第２封止層７２は、封止部７０の別の一部となる。例えば、第２封止層７２は、第１封止層７１よりも硬度が高い。例えば、第２封止層７２は、第１封止層７１よりも変形し難い。例えば、第２封止層７２の針入度は、第１封止層の針入度よりも低い。
図３（ａ）及び図３（ｂ）に例示したように、上記のステップＳ１１０と、ステップＳ１２０と、の順序は、入れ替えが可能である。
既に説明したように、製造する半導体装置が制御回路基板６０をさらに含む場合は、第２封止層７２の形成は、第２封止層７２が制御回路基板６０を囲むように第２封止層７２を形成することを含む。
図４（ａ）〜図４（ｃ）は、第３の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に表したように、実装基板３０に半導体素子５０が実装され、さらに、例えばワイヤ４０のボンディングが行われる。そして、例えば、リフロー方式により、実装基板３０の下側回路層３１とベース板１０とが接合層１５により接合され、ホルダ端子２１（例えば第１ホルダ端子２１ａ及び第２ホルダ端子２１ｂ）と、実装基板３０の上側回路層３２（例えば第１上側回路層３２ａ及び第２上側回路層３２ｂ）と、の接続が行われる。そして、ケース９０が取り付けられる。なお、これらの工程は、実施形態に係る製造方法に含まれても良い。
その後、図４（ｂ）に表したように、ケース９０で取り囲まれた空間内において実装基板３０及び半導体素子５０を覆うように、第１封止層７１を形成する。具体的には、例えば、実装基板３０、半導体素子５０及びワイヤ４０を覆うように、第１封止層７１となる材料を充填し、熱硬化させる。これにより第１封止層７１が形成される。この充填は、例えば、ホルダ用樹脂層８０に設けられる孔、及び、ホルダ用樹脂層８０とケース９０との間の隙間の少なくともいずれかを介して行われる。
その後、図４（ｃ）に表したように、ケース９０で取り囲まれた空間内において第１封止層の上に、第２封止層７２を形成する。具体的には、第１封止層７１の上に、第２封止層７２となる材料を充填し、熱硬化させる。これにより第２封止層７２が形成される。なお、制御回路基板６０が設けられる場合は、制御回路基板６０を覆うように、第２封止層７２となる材料を充填し、熱硬化させる。第１封止層７１及び第２封止層７２は、例えば、シリコーンゲルである。
これにより、例えば半導体発光素子１１０が形成される。
なお、第２封止層８０の形成は、第２封止層７２とホルダ用樹脂層８０との間に空隙８０ｇが形成されるように第２封止層７２を形成することを含むことが望ましい。これにより、製造された半導体装置の耐熱性がより向上する。
図５（ａ）〜図５（ｃ）は、第３の実施形態に係る半導体装置の別の製造方法を例示する工程順模式的断面図である。
図５（ａ）に表したように、実装基板３０への半導体素子５０の実装、ワイヤ４０のボンディング、実装基板３０とベース板１０との接合、ホルダ端子２１と実装基板３０との接続、及び、ケース９０の取り付けが実施される。
図５（ｂ）に表したように、ケース９０で取り囲まれた空間内に、実装基板３０及び半導体素子５０を覆わないように、第２封止層７２を形成する。具体的には、例えば、制御回路基板６０を覆うように、第２封止層７２となる材料を充填し、熱硬化させる。これにより第２封止層７２が形成される。第２封止層７２は、例えばシリコーンゲルである。この充填は、例えば、ホルダ用樹脂層８０に設けられる孔、及び、ホルダ用樹脂層８０とケース９０との間の隙間の少なくともいずれかを介して行われる。第２封止層８０の形成は、第２封止層７２とホルダ用樹脂層８０との間に空隙８０ｇが形成されるように第２封止層７２を形成することを含むことができる。
図５（ｃ）に表したように、ケース９０で取り囲まれた空間内において実装基板３０及び半導体素子５０を覆うように、第１封止層７１を形成する。この第１封止層７１としては、例えばシリコーンオイルが用いられる。
本実施形態に係る半導体装置の製造方法によれば、封止材のクラック及び剥離の発生を抑制し、高信頼性の半導体装置が効率良く製造できる。
なお、上記で説明した第１〜第３の実施形態に関して説明した図面においては、１つの半導体素子５０が図示されているが、実施形態に係る半導体装置及びその製造方法においては、複数の半導体装置５０が設けられても良い。
実施形態によれば、封止材のクラック及び剥離の発生を抑制し、高信頼性の半導体装置及びその製造方法が提供される。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれるベース板、ホルダ、ホルダ端子、実装基板、半導体素子、制御回路基板、制御素子及びケースなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…ベース板、 １５…接合層、 ２０…ホルダ、 ２０ｂ…下面、 ２０ｓ…側面、 ２１…ホルダ端子、 ２１ａ…第１ホルダ端子、 ２１ｂ…第２ホルダ端子、 ３０…実装基板、 ３１…下側回路層、 ３２…上側回路層、 ３２ａ…第１上側回路層、 ３２ｂ…第２上側回路層、 ３３…セラミック層、 ３５…半導体素子接合層、 ４０…ワイヤ、 ５０…半導体素子、 ６０…制御回路基板、 ６１…制御素子、 ７０…封止部、 ７１…第１封止層、 ７２…第２封止層、 ８０…ホルダ用樹脂層、 ８０ｇ…空隙、 ９０…ケース、 １１０、１２０…半導体装置

Claims (10)

  1. ベース板と、
    前記ベース板の上に設けられた実装基板と、
    前記実装基板の上に設けられた半導体素子と、
    前記実装基板の上方に設けられたホルダと、
    前記ホルダに保持され、前記半導体素子と電気的に接続されたホルダ端子と、
    前記実装基板を前記実装基板の側面に沿って取り囲み、前記ホルダを前記ホルダの側面に沿って取り囲むケースと、
    前記ケースで取り囲まれた空間内において前記実装基板及び前記半導体素子を覆う第１封止層と、
    前記ケースで取り囲まれた前記空間内において前記第１封止層の上に設けられた第２封止層と、
    前記ケースと、前記ホルダの側面の少なくとも一部と、前記ホルダの下面と、に接し、前記第２封止層よりも硬度が高くエポキシ系樹脂を含むホルダ用樹脂層と、
    前記実装基板と前記ホルダとの間に設けられ、前記半導体素子を制御する制御素子を含み、前記第２封止層に囲まれた制御回路基板と、
    を備え、
    前記第２封止層の針入度は、前記第１封止層の針入度よりも低く、
    前記第２封止層と前記ホルダ用樹脂層との間に空隙が存在することを特徴とする半導体装置。
  2. ベース板と、
    前記ベース板の上に設けられた実装基板と、
    前記実装基板の上に設けられた半導体素子と、
    前記実装基板の上方に設けられたホルダと、
    前記ホルダに保持され、前記半導体素子と電気的に接続されたホルダ端子と、
    前記実装基板を前記実装基板の側面に沿って取り囲み、前記ホルダを前記ホルダの側面に沿って取り囲むケースと、
    前記ケースで取り囲まれた空間内において前記実装基板及び前記半導体素子を覆う第１封止層と、
    前記ケースで取り囲まれた前記空間内において前記第１封止層の上に設けられ、前記第１封止層よりも硬度が高い第２封止層と、
    を備えたことを特徴とする半導体装置。
  3. 前記第１封止層及び前記第２封止層は、シリコーンゲルを含むことを特徴とする請求項２記載の半導体装置。
  4. ベース板と、
    前記ベース板の上に設けられた実装基板と、
    前記実装基板の上に設けられた半導体素子と、
    前記実装基板の上方に設けられたホルダと、
    前記ホルダに保持され、前記半導体素子と電気的に接続されたホルダ端子と、
    前記実装基板を前記実装基板の側面に沿って取り囲み、前記ホルダを前記ホルダの側面に沿って取り囲むケースと、
    前記ケースで取り囲まれた空間内において前記実装基板及び前記半導体素子を覆う第１封止層と、
    前記ケースで取り囲まれた前記空間内において前記第１封止層の上に設けられ、前記第１封止層よりも変形し難い第２封止層と、
    を備えたことを特徴とする半導体装置。
  5. 前記第１封止層は、シリコーンオイルを含むことを特徴とする請求項４記載の半導体装置。
  6. 前記ケースと、前記ホルダの側面の少なくとも一部と、前記ホルダの下面と、に接し、前記第２封止層よりも硬度が高いホルダ用樹脂層をさらに備え、
    前記第２封止層と前記ホルダ用樹脂層との間に空隙が存在することを特徴とする請求項２〜５のいずれか１つに記載の半導体装置。
  7. 前記ホルダ用樹脂層は、エポキシ系樹脂を含むことを特徴とする請求項６記載の半導体装置。
  8. 前記実装基板と前記ホルダとの間に設けられ、前記半導体素子を制御する制御素子を含み、前記第２封止層に囲まれた制御回路基板をさらに備えたことを特徴とする請求項２〜７のいずれか１つに記載の半導体装置。
  9. 前記第２封止層の針入度は、前記第１封止層の針入度よりも低いことを特徴とする請求項２〜８のいずれか１つに記載の半導体装置。
  10. ベース板と、前記ベース板の上に設けられた実装基板と、前記実装基板の上に設けられた半導体素子と、前記実装基板の上方に設けられたホルダと、前記ホルダに保持され、前記半導体素子と電気的に接続されたホルダ端子と、前記実装基板を前記実装基板の側面に沿って取り囲み、前記ホルダを前記ホルダの側面に沿って取り囲むケースと、前記ケースで取り囲まれた空間内において前記実装基板及び前記半導体素子を覆う封止部と、を含む半導体装置の製造方法であって、
    前記ケースで取り囲まれた空間内において前記実装基板及び前記半導体素子を覆い、前記封止部の一部となる第１封止層を形成する工程と、
    前記ケースで取り囲まれた前記空間内において前記第１封止層の上に配置され、前記第１封止層よりも硬度が高く、前記封止部の一部となる第２封止層を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2011191010A 2011-09-01 2011-09-01 半導体装置及びその製造方法 Withdrawn JP2013055150A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011191010A JP2013055150A (ja) 2011-09-01 2011-09-01 半導体装置及びその製造方法
CN2012100524794A CN102969285A (zh) 2011-09-01 2012-03-02 半导体装置及其制造方法
US13/425,266 US20130056883A1 (en) 2011-09-01 2012-03-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011191010A JP2013055150A (ja) 2011-09-01 2011-09-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013055150A true JP2013055150A (ja) 2013-03-21

Family

ID=47752501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011191010A Withdrawn JP2013055150A (ja) 2011-09-01 2011-09-01 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20130056883A1 (ja)
JP (1) JP2013055150A (ja)
CN (1) CN102969285A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019038906A1 (ja) * 2017-08-25 2019-11-07 三菱電機株式会社 パワー半導体装置およびパワー半導体装置の製造方法
WO2023073831A1 (ja) * 2021-10-27 2023-05-04 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656907B2 (ja) * 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
JP5859906B2 (ja) * 2012-04-20 2016-02-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9184066B2 (en) * 2012-11-16 2015-11-10 Infineon Technologies Ag Chip arrangements and methods for manufacturing a chip arrangement
JP6537627B2 (ja) * 2015-11-27 2019-07-03 三菱電機株式会社 電力用半導体装置
EP3214402B1 (en) * 2016-03-04 2018-11-28 Yokogawa Electric Corporation Measuring apparatus for measuring vibration or displacement and method for measuring vibration or displacement
JP7158392B2 (ja) * 2017-02-03 2022-10-21 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
EP3511977B1 (en) 2018-01-16 2021-11-03 Infineon Technologies AG Semiconductor module and method for producing the same
EP3736855A1 (en) 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
EP3736858A1 (en) 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement
EP3736854A1 (en) 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement
EP3958305B1 (en) * 2020-08-17 2023-09-27 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
EP4270454A3 (en) * 2022-04-28 2023-11-22 Infineon Technologies AG Power semiconductor module comprising a first and a second compartment and method for fabricating the same
EP4273918A1 (en) * 2022-05-05 2023-11-08 Infineon Technologies AG A semiconductor package comprising structures configured to withstand a change of the volume of an potting compound

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JP3813098B2 (ja) * 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
US7768109B2 (en) * 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
WO2011024820A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 電子装置、および、電子装置の製造方法
JP5319601B2 (ja) * 2010-05-10 2013-10-16 株式会社東芝 半導体装置及び電力用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019038906A1 (ja) * 2017-08-25 2019-11-07 三菱電機株式会社 パワー半導体装置およびパワー半導体装置の製造方法
WO2023073831A1 (ja) * 2021-10-27 2023-05-04 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN102969285A (zh) 2013-03-13
US20130056883A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
JP2013055150A (ja) 半導体装置及びその製造方法
JP6293030B2 (ja) 電力用半導体装置
US20140217620A1 (en) Semiconductor device and method for manufacturing the same
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
JP2010118554A (ja) 半導体装置およびその製造方法
JP6398270B2 (ja) 半導体装置
JP6194426B2 (ja) オプトエレクトロニクス部品およびその製造方法
KR102004785B1 (ko) 반도체모듈 패키지 및 그 제조 방법
JP2005191071A (ja) 半導体装置
JP2009194327A (ja) 電力用半導体装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP4911725B2 (ja) 半導体装置
JP2014216326A (ja) 電子装置およびその製造方法
JP6101507B2 (ja) 半導体装置の製造方法
JP2010034519A (ja) 半導体装置
JP5826443B1 (ja) 半導体装置及びその製造方法
JP7308791B2 (ja) 電力半導体装置
JP2016025183A (ja) 回路モジュール及びモータ
JP2017135144A (ja) 半導体モジュール
JP6012531B2 (ja) 半導体装置
JP2012114455A (ja) 電力用半導体装置
JP4333483B2 (ja) 半導体装置
JP6301031B1 (ja) 半導体装置
JP7332528B2 (ja) 半導体装置および半導体装置の製造方法
JP5333368B2 (ja) 放熱部材付き半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104