JP5319601B2 - 半導体装置及び電力用半導体装置 - Google Patents

半導体装置及び電力用半導体装置 Download PDF

Info

Publication number
JP5319601B2
JP5319601B2 JP2010107971A JP2010107971A JP5319601B2 JP 5319601 B2 JP5319601 B2 JP 5319601B2 JP 2010107971 A JP2010107971 A JP 2010107971A JP 2010107971 A JP2010107971 A JP 2010107971A JP 5319601 B2 JP5319601 B2 JP 5319601B2
Authority
JP
Japan
Prior art keywords
semiconductor device
nut
housing
external
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010107971A
Other languages
English (en)
Other versions
JP2011238725A (ja
Inventor
一明 尾西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010107971A priority Critical patent/JP5319601B2/ja
Priority to CN201110066544.4A priority patent/CN102244053B/zh
Priority to US13/052,021 priority patent/US8502365B2/en
Publication of JP2011238725A publication Critical patent/JP2011238725A/ja
Application granted granted Critical
Publication of JP5319601B2 publication Critical patent/JP5319601B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、半導体装置及び電力用半導体装置に関する。
半導体装置は、半導体素子と、これを収納する筐体と、半導体素子と導通した端子と、を備えている。半導体素子は、例えばトランジスタやダイオードである。筐体は、基板上に設けれた半導体素子を内部に収納する。端子は、筐体の内部で半導体素子と導通し、筐体の外側に延出している。
端子における筐体の外部に設けられた外部延出部には、孔が設けられている。この孔は、外部接続部材（例えば、ブスバー）をボルト及びナットで外部延出部に接続するためのものである。また、筐体には、外部延出部の孔の位置に合わせてナットが埋設されている。これにより、外部接続部材が外部延出部にボルト及びナットで接続される（例えば、特許文献１参照。）。
しかしながら、半導体装置にブスバー等の外部接続部材を取り付ける際、外部接続部材と筐体側のナットとの位置合わせが困難であり、外部接続部材の取り付けに多くの労力を要している。
特開２００８−２４３９７０号公報
本発明は、外部接続部材を容易に取り付けることができる半導体装置及び電力用半導体装置を提供する。
本発明の一態様によれば、筐体と、前記筐体の内部に収納された半導体素子と、前記半導体素子と導通し、前記筐体の外部に延出した外部延出部を有する端子と、前記外部延出部と前記筐体との間において前記筐体の表面に沿って移動可能に設けられ、前記外部延出部に外部端子を固定するねじ部材と、を備えたことを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、基板上に実装された電力用トランジスタと、前記電力用トランジスタを内部に収納する筐体と、前記電力用トランジスタのベース、エミッタ及びコレクタとそれぞれ導通し、前記筐体の外部に延出した外部延出部を有する複数の端子と、前記複数の端子のうちの少なくとも一つの前記外部延出部と前記筐体との間において前記筐体の表面に沿って移動可能に設けられ、前記外部延出部に外部端子を固定するねじ部材と、を備えたことを特徴とする電力用半導体装置が提供される。
本発明によれば、外部接続部材を容易に取り付けることができる半導体装置及び電力用半導体装置が提供される。
第１の実施の形態に係る半導体装置の構成を例示する模式図である。 第１の実施の形態に係る半導体装置における外部接続部材の接続状態を例示する模式的断面図である。 比較例に係る半導体装置の構成を例示する模式図である。 比較例に係る半導体装置における外部接続部材の接続状態を例示する模式的断面図である。 第２の実施の形態に係る半導体装置の構成を例示する模式的断面図である。 第３の実施の形態に係る半導体装置の構成を例示する模式的断面図である。 第４の実施の形態に係る電力用半導体装置の構成を例示する模式図である。
以下、本発明の実施の形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置の構成を例示する模式図である。
同図（ａ）は、半導体装置１１０の模式的断面図である。また、同図（ｂ）は、半導体装置１１０の模式的平面図である。
図２は、第１の実施の形態に係る半導体装置における外部接続部材の接続状態を例示する模式的断面図である。
図１（ａ）に表したように、本実施の形態に係る半導体装置１１０は、半導体素子１０、筐体２０、端子３０及びねじ部材であるナット４０を備えている。
半導体装置１１０では、筐体２０の表面の一部である蓋部２２の主面２２ａに沿って、ナット４０が移動可能に設けられている。
半導体素子１０は、例えばトランジスタやダイオードといった能動素子や、抵抗やコンデンサといった非能動素子である。本実施の形態に係る半導体装置１１０では、半導体素子１０の一例として、トランジスタやダイオードといった能動素子が適用される。
半導体素子１０は、絶縁基板１に実装される。絶縁基板１としては、例えばセラミックス基板が用いられる。絶縁基板１の一方の主面１ａには、電極パターンＭＰが形成されている。半導体素子１０の裏面は、この電極パターンＭＰに、例えばはんだによって接続されている。また、半導体素子１０の表面に設けられた電極パッド（図示せず）は、ボンディングワイヤ等によって電極パターンＭＰと接続される。
絶縁基板１の他方の主面１ｂには、ほぼ全面に金属膜ＭＬが形成されている。絶縁基板１は、この金属膜ＭＬを介してベース板２に接続されている。金属膜ＭＬとベース板２とは、例えばはんだによって接続される。ベース板２は、例えば金属製であり、半導体装置１１０の固定用基板及び半導体素子１０の放熱板として利用される。
筐体２０は、絶縁材料である例えば樹脂によって成型されている。筐体２０は、枠部２１と、蓋部２２と、を有する。枠部２１は、例えばベース板２に固定され、絶縁基板１の周辺を取り囲むように設けられる。枠部２１の内側には、例えばシリコーン樹脂による封止材２５が注入される。封止材２５は、半導体素子１０やボンディングワイヤＢＷ等を封入する。封止材２５は、半導体素子１０を外因（例えば、湿気、温度、塵、外圧）から保護する役目を果たす。
蓋部２２は、枠部２１の開口側に取り付けられる。蓋部２２には、端子３０を貫通させる孔Ｈが設けられている。端子３０は、筐体２０の内部で半導体素子１０と導通する内部延出部３１と、筐体２０の外側に延出する外部延出部３２と、を有する。
内部延出部３１は、筐体２０内において電極パターンＭＰと、例えばはんだによって接続されている。内部延出部３１は、電極パターンＭＰとの接続位置から蓋部２２の孔Ｈを貫通し、外部延出部３２に接続されている。
外部延出部３２は、筐体２０の外部に延出している。図１に例示する外部延出部３２では、内部延出部３１と同じ金属板によって形成されている。外部延出部３２は、内部延出部３１の延出する方向に対して、ほぼ直角に折り曲げられ、蓋部２２の主面２２ａに沿うように設けられた部分を有する。ここで、外部延出部３２には、ナット４０の移動方向に合わせて、長孔３２ｈが設けられている。
ナット４０は、多角形（例えば、六角形、四角形）の外形を有する。ナット４０は、筐体２０における蓋部２２の主面２２ａに沿って移動可能に設けられている。ここで、蓋部２２には、主面２２ａに沿って溝２２ｈが設けられている。ナット４０は、この溝２２ｈ内に収められ、溝２２ｈの伸びる方向に沿って移動可能になっている。つまり、溝２２ｈの幅は、ナット４０の外径よりも大きく、溝２２ｈ内でナット４０が回転しない程度の大きさになっている。これにより、ナット４０は、溝２２ｈ内で回転することなく、溝２２ｈに沿って平行移動可能に設けられる。
図２に表したように、ナット４０は、外部延出部３２と、外部接続部材（例えば、ブスバー）２００とをボルト３００によって接続する際に用いられる。ナット４０が蓋部２２の主面２２ａに沿って移動可能に設けられていることで、外部延出部３２と外部接続部材２００とをボルト３００及びナット４０で固定する際、ナット４０の位置に自由度が生じる。すなわち、主面２２ａに沿ったナット４０の可動範囲だけボルト３００の位置、すなわち外部接続部材２００の取り付け位置に余裕を持たせることができる。したがって、外部接続部材２００の取り付け作業が容易になる。
図１及び図２に例示した半導体装置１１０では、３つの端子３０が設けられている。端子３０は、少なくとも１つ設けられていればよい。複数の端子３０を有する場合、本実施の形態に係る半導体装置１１０では、少なくとも１つの端子３０に対応したナット４０が移動可能に設けられていればよい。図１に例示した半導体装置１１０では、３つの端子３０のうち、２つの端子３０Ａ及び３０Ｂに対応したナット４０が移動可能に設けられている。
図１（ｂ）に表したように、端子３０Ａに対応したナット４０は、蓋部２２の溝２２ｈに沿った範囲Ｌ１で移動可能になっている。また、端子３０Ｂに対応したナット４０は、蓋部２２の溝２２ｈに沿った範囲Ｌ２で移動可能になっている。これにより、外部接続部材２００をボルト３００及びナット４０で固定する際、ボルト３００の位置をナット４０の移動の範囲Ｌ１及びＬ２に合わせることが可能になる。
（比較例）
図３、比較例に係る半導体装置の構成を例示する模式図である。
同図（ａ）は、比較例に係る半導体装置１９０の模式的断面図である。また、同図（ｂ）は、比較例に係る半導体装置１９０の模式的平面図である。
図４は、比較例に係る半導体装置１９０における外部接続部材の接続状態を例示する模式的断面図である。
図３（ａ）に表したように、比較例に係る半導体装置１９０は、半導体素子１０、筐体２０、端子３０及びナット４０を備えている。
半導体装置１９０では、筐体２０の蓋部２２にナット４０が埋め込まれている。
端子３０は、筐体２０の内部で半導体素子１０と導通する内部延出部３１と、筐体２０の外側に延出する外部延出部３２と、を有する。
外部延出部３２は、筐体２０の外部において、蓋部２２の主面２２ａに沿って折り曲げられている。外部延出部３２には、ナット４０の内径よりも大きく、外径よりも小さい丸孔３２ｈｃが設けられている。この丸孔３２ｈｃの位置は、蓋部２２に埋め込まれたナット４０の位置と合わせられている。
図４に表したように、ナット４０は、外部延出部３２と、外部接続部材２００とをボルト３００によって接続する際に用いられる。比較例に係る半導体装置１９０では、ナット４０が蓋部２２の主面２２ａに埋め込まれている。このため、外部延出部３２と外部接続部材２００とをボルト３００及びナット４０で固定する際、ナット４０の位置に対してボルト３００の位置を正確に合わせる必要がある。すなわち、ナット４０の位置に対してボルト３００の位置合わせに自由度が少なく、ナット４０の位置とボルト３００の位置とが正確に合わないと、締め付けできない。このボルト３００及びナット４０の位置合わせに時間を要し、外部接続部材２００の取り付け作業に多くの時間を必要としている。
これに対し、本実施の形態に係る半導体装置１１０では、ナット４０が、筐体２０における蓋部２２の主面２２ａに沿って移動可能に設けられていることから、外部接続部材２００をボルト３００及びナット４０で固定する際、ナット４０の移動範囲においてボルト３００の位置合わせに自由度を持たせることができる。これにより、ボルト３００による外部接続部材２００の取り付け作業が容易になる。
（第２の実施の形態）
図５は、第２の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
図５に表したように、第２の実施の形態に係る半導体装置１２０では、半導体素子１０、筐体２０、端子３０及びねじ部材であるナット４０を備えている。
半導体装置１２０では、筐体２０の表面の一部である第１台座部２２１の主面２２１ａに沿って、ナット４０が移動可能に設けられている。
第１台座部２２１は、蓋部２２の主面２２ａに対して垂直な方向に設けられている。第１台座部２２１は、例えば蓋部２２と同じ樹脂によって、蓋部２２と一体的に設けられている。第１台座部２２１の主面２２１ａは、蓋部２２の主面２２ａに対して垂直な方向に沿って設けられている。
第１台座部２２１には、主面２２１ａに沿って溝２２１ｈが設けられている。この溝２２１ｈ内にナット４０が収められている。したがって、ナット４０は、溝２２１ｈに沿って移動可能に設けられる。つまり、ナット４０は、主面２２１ａ（主面２２ａと垂直な面）に沿って移動可能になっている。
また、ナット４０は、多角形（例えば、六角形、四角形）の外形を有する。溝２２１ｈの幅は、ナット４０の外径よりも大きく、溝２２ｈ内でナット４０が回転しない程度の大きさになっている。これにより、ナット４０は、溝２２１ｈ内で回転することなく、溝２２１ｈに沿って平行移動可能に設けられる。
端子３０の外部延出部３２は、蓋部２２の主面２２ａに対して垂直な方向に延出している。また、外部延出部３２は、第１台座部２２１の溝２２１ｈが設けられた側に隣接して配置される。これにより、外部延出部３２は、第１台座部２２１の主面２２１ａに沿うように設けられた部分を有する。
なお、図５に例示する半導体装置１２０では、３つの端子３０が設けられている。端子３０は、少なくとも１つ設けられていればよい。複数の端子３０を有する場合、本実施の形態に係る半導体装置１２０では、少なくとも１つの端子３０に対応して第１台座部２２１が設けられ、この第１台座部２２１にナット４０が移動可能に設けられていればよい。図５に例示した半導体装置１２０では、３つの端子３０のうち、２つの端子３０Ａ及び３０Ｂに対応して第１台座部２２１が設けられ、この第１台座部２２１にナット４０が移動可能に設けられている。
ナット４０は、外部延出部３２と、外部接続部材２００とをボルト３００によって接続する際に用いられる。ナット４０が第１台座部２２１の主面２２１ａに沿って移動可能に設けられていることで、外部延出部３２と外部接続部材２００とをボルト３００及びナット４０で固定する際、ナット４０の位置に自由度が生じる。
一方、外部延出部３２には、ナット４０の移動方向に合わせて長孔３２ｈが設けられている。ナット４０の移動方向は、長孔３２ｈの長軸方向に沿っている。これにより、主面２２１ａに沿ったナット４０の可動範囲だけボルト３００の位置、すなわち、外部接続部材２００の取り付け位置に余裕を持たせることができる。したがって、外部接続部材２００の取り付け作業が容易になる。
（第３の実施の形態）
図６は、第３の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
図６に表したように、第３の実施の形態に係る半導体装置１３０では、半導体素子１０、筐体２０、端子３０及びねじ部材であるナット４０を備えている。
半導体装置１２０では、筐体２０の表面の一部である第２台座部２２２の主面２２２ａに沿って、ナット４０が移動可能に設けられている。
第２台座部２２２は、蓋部２２の主面２２ａに対して垂直な方向に設けられている。第２台座部２２２は、例えば蓋部２２と同じ樹脂によって、蓋部２２と一体的に設けられている。第２台座部２２２の主面２２２ａは、蓋部２２の主面２２ａに対して斜め（例えば、４５°）に設けられている。
第２台座部２２２には、主面２２２ａに沿って溝２２２ｈが設けられている。この溝２２２ｈ内にナット４０が収められている。したがって、ナット４０は、溝２２２ｈに沿って移動可能に設けられる。つまり、ナット４０は、主面２２２ａ（主面２２ａと垂直な面）に沿って移動可能になっている。
また、ナット４０は、多角形（例えば、六角形、四角形）の外形を有する。溝２２２ｈの幅は、ナット４０の外径よりも大きく、溝２２２ｈ内でナット４０が回転しない程度の大きさになっている。これにより、ナット４０は、溝２２２ｈ内で回転することなく、溝２２２ｈに沿って平行移動可能に設けられる。
端子３０の外部延出部３２は、蓋部２２の主面２２ａに対して斜め（例えば、４５°）に延出する部分を含む。外部延出部３２の斜めに延出する部分は、第２台座部２２２の溝２２２ｈが設けられた側で、第２台座部２２２の主面２２２ａに沿うように設けられている。
なお、図６に例示する半導体装置１３０では、３つの端子３０が設けられている。端子３０は、少なくとも１つ設けられていればよい。複数の端子３０を有する場合、本実施の形態に係る半導体装置１３０では、少なくとも１つの端子３０に対応して第２台座部２２２が設けられ、この第２台座部２２２にナット４０が移動可能に設けられていればよい。図６に例示した半導体装置１３０では、３つの端子３０のうち、２つの端子３０Ａ及び３０Ｂに対応して第２台座部２２２が設けられ、この第２台座部２２２にナット４０が移動可能に設けられている。
ナット４０は、外部延出部３２と、外部接続部材２００とをボルト３００によって接続する際に用いられる。ナット４０が第２台座部２２２の主面２２２ａに沿って移動可能に設けられていることで、外部延出部３２と外部接続部材２００とをボルト３００及びナット４０で固定する際、ナット４０の位置に自由度が生じる。
一方、外部延出部３２には、ナット４０の移動方向に合わせて長孔３２ｈが設けられている。ナット４０の移動方向は、長孔３２ｈの長軸方向に沿っている。これにより、主面２２２ａに沿ったナット４０の可動範囲だけボルト３００の位置、すなわち、外部接続部材２００の取り付け位置に余裕を持たせることができる。したがって、外部接続部材２００の取り付け作業が容易になる。
なお、図６に例示した半導体装置１３０では、端子３０Ａ及び３０Ｂに対応した第２台座部２２２のそれぞれの主面２２２ａが、蓋部２２の主面２２ａに対して同じ角度になっているが、それぞれ異なる角度で設けられていてもよい。また、端子３０に対応した台座部として、第２台座部２２２と第１台座部２２１（図５参照）とが混在して設けられていてもよい。
また、本実施の形態に係る半導体装置１１０、１２０及び１３０においては、ナット４０が配置される溝として、蓋部２２の主面２２ａに設けられた溝２２ｈ（図１参照）、第１台座部２２１に設けられた溝２２１ｈ（図５参照）及び第２台座部２２２に設けられた溝２２２ｈ（図６参照）の２つ以上を組み合わせてもよい。また、溝２２ｈ、２２１ｈ及び２２２ｈに設けられるねじ部材は、ナット４０の代わりにボルトであってもよい。
（第４の実施の形態）
図７は、第４の実施の形態に係る電力用半導体装置の構成を例示する模式図である。
同図（ａ）は、電力用半導体装置１５０の模式的断面図である。同図（ｂ）は、電力用半導体装置１５０の等価回路図である。
図７に表したように、電力用半導体装置１５０は、電力用トランジスタ１０Ｔ、筐体２０、複数の端子３０（３０Ｔｅ、３０Ｔｃ及び３０Ｔｂ）及びねじ部材であるナット４０を備えている。
電力用トランジスタ１０Ｔは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＥＧＴ（Injection Enhanced Gate Transistor）、パワーＭＯＳ（Metal Oxide Semiconductor）トランジスタといった高電圧及び大電流に対応したトランジスタ素子である。本実施の形態に係る電力用半導体装置１５０では、電力用トランジスタ１０Ｔの一例としてＩＧＢＴが適用されている。
電力用トランジスタ１０Ｔは、例えばセラミックス基板である絶縁基板１に実装される。絶縁基板１には、電極パターンＭＰが形成されており、この電極パターンＭＰに電力用トランジスタ１０Ｔが、例えばはんだによって接続されている。また、絶縁基板１には、電力用トランジスタ１０Ｔのほか、必要に応じてダイオード１０Ｄが実装されている。ダイオード１０Ｄは、例えばＦＲＤ（Fast Recovery Diode）である。
複数の端子３０のうち、端子３０Ｔｂは、電力用トランジスタ１０Ｔのベースに接続される。端子３０Ｔｅは、電力用トランジスタ１０Ｔのエミッタに接続される。端子３０Ｔｃは、電力用トランジスタ１０Ｔのコレクタに接続される。各端子３０Ｔｅ、３０Ｔｃ及び３０Ｔｂは、筐体２０の内部で半導体素子１０と導通する内部延出部３１と、筐体２０の外側に延出する外部延出部３２と、を有する。
ナット４０は、この複数の端子３０Ｔｅ、３０Ｔｃ及び３０Ｔｂのうち、少なくとも一つにおける、筐体２０と外部延出部３２との間に設けられ、筐体２０の表面（主面２０ａ）に沿って移動可能に設けられている。図７に例示した電力用半導体装置１５０では、端子３０Ｔｅ及び３０Ｔｃについて、筐体２０と外部延出部３２との間に移動可能にナット４０がそれぞれ設けられている。すなわち、端子３０Ｔｅ及び３０Ｔｃには、このナット４０及びボルト３００を用いて、高電圧及び大電流に対応した外部接続部材（例えば、ブスバー）２００が接続される。一方、端子３０Ｔｂには、高電圧及び大電流が流れないため、コネクタ（図示せず）等を介して配線が接続される。
ナット４０は、多角形（例えば、六角形、四角形）の外形を有する。ナット４０は、筐体２０における蓋部２２の主面２２ａに沿って設けられた溝２２ｈ内に収められている。溝２２ｈの幅は、ナット４０の外径よりも大きく、溝２２ｈ内でナット４０が回転しない程度の大きさになっている。これにより、ナット４０は、溝２２ｈ内で回転することなく、溝２２ｈに沿って平行移動可能に設けられる。
ナット４０が蓋部２２の主面２２ａに沿って移動可能に設けられていることで、外部延出部３２と外部接続部材２００とをボルト３００及びナット４０で固定する際、ナット４０の位置に自由度が生じる。すなわち、主面２２ａに沿ったナット４０の可動範囲だけボルト３００の位置、すなわち外部接続部材２００の取り付け位置に余裕を持たせることができる。したがって、外部接続部材２００の取り付け作業が容易になる。
図７に例示した電力用半導体装置１５０では、筐体２０内に１つの電力用トランジスタ１０Ｔが設けられ、この電力用トランジスタ１０Ｔに対応して３つの端子３０Ｔｅ、３０Ｔｃ及び３０Ｔｂが設けられているが、筐体２０内に複数の電力用トランジスタ１０Ｔが設けられ、各電力用トランジスタ１０Ｔに対応して複数の端子３０が設けられていてもよい。
また、本実施の形態に係る電力用半導体装置１５０においては、ナット４０が配置される溝として、蓋部２２の主面２２ａに設けられた溝２２ｈのほか、第１台座部２２１に設けられた溝２２１ｈ（図５参照）や、第２台座部２２２に設けられた溝２２２ｈ（図６参照）であってもよい。また、溝２２ｈ、２２１ｈ及び２２２ｈのいずれか２つを組み合わせてもよい。また、溝２２ｈ、２２１ｈ及び２２２ｈに設けられるねじ部材は、ナット４０の代わりにボルトであってもよい。
以上、本発明の実施の形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
１…絶縁基板、２…ベース板、１０…半導体素子、１０Ｄ…ダイオード、１０Ｔ…電力用トランジスタ、２０…筐体、２２…蓋部、２２ｈ…溝、２５…封止材、３０…端子、３１…内部延出部、３２…外部延出部、３２ｈ…長孔、３２ｈｃ…丸孔、４０…ナット、１１０〜１５０，１９０…半導体装置、２００…外部接続部材、２２１…第１台座部、２２１ｈ…溝、２２２…第２台座部、２２２ｈ…溝、３００…ボルト、ＢＷ…ボンディングワイヤ、Ｈ…孔、ＭＬ…金属膜、ＭＰ…電極パターン

Claims (6)

  1. 筐体と、
    前記筐体の内部に収納された半導体素子と、
    前記半導体素子と導通し、前記筐体の外部に延出した外部延出部を有する端子と、
    前記外部延出部と前記筐体との間において前記筐体の表面に沿って移動可能に設けられ、前記外部延出部に外部端子を固定するねじ部材と、
    を備えたことを特徴とする半導体装置。
  2. 前記ねじ部材は、前記外部延出部に設けられた長孔の長軸方向に沿って移動可能に設けられたことを特徴とする請求項１記載の半導体装置。
  3. 前記ねじ部材は、前記筐体に設けられた台座部の主面に沿って移動可能に設けられたことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記外部延出部は、前記筐体の前記表面に沿って延出する部分を有することを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記端子は、一端が前記筐体の内部で前記半導体素子と導通し、他端が前記外部延出部と導通する内部延出部をさらに備えることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
  6. 基板上に実装された電力用トランジスタと、
    前記電力用トランジスタを内部に収納する筐体と、
    前記電力用トランジスタのベース、エミッタ及びコレクタとそれぞれ導通し、前記筐体の外部に延出した外部延出部を有する複数の端子と、
    前記複数の端子のうちの少なくとも一つの前記外部延出部と前記筐体との間において前記筐体の表面に沿って移動可能に設けられ、前記外部延出部に外部端子を固定するねじ部材と、
    を備えたことを特徴とする電力用半導体装置。
JP2010107971A 2010-05-10 2010-05-10 半導体装置及び電力用半導体装置 Expired - Fee Related JP5319601B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010107971A JP5319601B2 (ja) 2010-05-10 2010-05-10 半導体装置及び電力用半導体装置
CN201110066544.4A CN102244053B (zh) 2010-05-10 2011-03-18 半导体器件以及电力半导体器件
US13/052,021 US8502365B2 (en) 2010-05-10 2011-03-18 Semiconductor device and power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010107971A JP5319601B2 (ja) 2010-05-10 2010-05-10 半導体装置及び電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2011238725A JP2011238725A (ja) 2011-11-24
JP5319601B2 true JP5319601B2 (ja) 2013-10-16

Family

ID=44901400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107971A Expired - Fee Related JP5319601B2 (ja) 2010-05-10 2010-05-10 半導体装置及び電力用半導体装置

Country Status (3)

Country Link
US (1) US8502365B2 (ja)
JP (1) JP5319601B2 (ja)
CN (1) CN102244053B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
EP4293714A3 (en) 2012-09-20 2024-02-28 Rohm Co., Ltd. Power semiconductor device module
US8847384B2 (en) 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
CN106415933A (zh) * 2014-06-16 2017-02-15 三菱电机株式会社 端子连接结构
JP6326038B2 (ja) * 2015-12-24 2018-05-16 太陽誘電株式会社 電気回路装置
JP6690252B2 (ja) * 2016-01-22 2020-04-28 富士電機株式会社 半導体装置
JP6787144B2 (ja) * 2017-01-17 2020-11-18 株式会社豊田自動織機 半導体モジュール
US10951128B2 (en) * 2017-08-30 2021-03-16 Mitsubishi Electric Corporation Main circuit wiring member and power conversion device
JP7131436B2 (ja) * 2019-03-06 2022-09-06 三菱電機株式会社 半導体装置及びその製造方法
DE212021000239U1 (de) 2020-10-14 2022-06-07 Rohm Co., Ltd. Halbleitermodul
DE112021002452T5 (de) 2020-10-14 2023-02-09 Rohm Co., Ltd. Halbleitermodul
US20230307411A1 (en) 2020-10-14 2023-09-28 Rohm Co., Ltd. Semiconductor module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638430Y2 (ja) * 1990-02-23 1994-10-05 太陽誘電株式会社 発熱体取り付け構造
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
JPH0969603A (ja) * 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
JP2002314035A (ja) * 2001-04-11 2002-10-25 Hitachi Ltd パワー半導体モジュール
JP3813098B2 (ja) * 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
JP3953959B2 (ja) * 2003-01-08 2007-08-08 三菱電機株式会社 電力用半導体装置
JP4644008B2 (ja) * 2005-03-09 2011-03-02 三菱電機株式会社 半導体モジュール
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
JP5252819B2 (ja) 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
JP4567029B2 (ja) * 2007-06-22 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置
JP4997056B2 (ja) 2007-10-05 2012-08-08 日立オートモティブシステムズ株式会社 バスバー構造及びそれを用いた電力変換装置
CN201239880Y (zh) * 2008-08-22 2009-05-20 成都飞机工业（集团）有限责任公司 移动式快速可调平面压紧器
DE102008048005B3 (de) * 2008-09-19 2010-04-08 Infineon Technologies Ag Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung

Also Published As

Publication number Publication date
US20110272797A1 (en) 2011-11-10
CN102244053A (zh) 2011-11-16
CN102244053B (zh) 2014-02-19
US8502365B2 (en) 2013-08-06
JP2011238725A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP5319601B2 (ja) 半導体装置及び電力用半導体装置
US9076660B2 (en) Power module package
JP6164364B2 (ja) 半導体装置
JP6119313B2 (ja) 半導体装置
JP5272768B2 (ja) 電力用半導体装置とその製造方法
US20140167237A1 (en) Power module package
US20140160691A1 (en) Semiconductor module and method of manufacturing the same
JP6513326B2 (ja) パワー半導体と冷却体との組立体
JPWO2014069406A1 (ja) 半導体装置
JPWO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP2008124468A (ja) 電力モジュール
US20140110833A1 (en) Power module package
JP7275493B2 (ja) 半導体装置
JP5218442B2 (ja) 電力用半導体装置
JP5836298B2 (ja) 半導体装置
WO2015025447A1 (ja) 半導体装置
JP2015056614A (ja) 半導体装置部品および半導体装置
US20160111346A1 (en) Semiconductor Component Having Inner and Outer Semiconductor Component Housings
JP6094197B2 (ja) パワーモジュール
US8816515B2 (en) Semiconductor module having sliding case and manufacturing method thereof
JP6551566B1 (ja) 電子部品の放熱構造
JP6846206B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014220319A (ja) 実装構造
WO2023139687A1 (ja) 半導体装置および半導体装置の製造方法
JP2016111885A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130711

LAPS Cancellation because of no payment of annual fees