JP7308791B2 - 電力半導体装置 - Google Patents
電力半導体装置 Download PDFInfo
- Publication number
- JP7308791B2 JP7308791B2 JP2020084268A JP2020084268A JP7308791B2 JP 7308791 B2 JP7308791 B2 JP 7308791B2 JP 2020084268 A JP2020084268 A JP 2020084268A JP 2020084268 A JP2020084268 A JP 2020084268A JP 7308791 B2 JP7308791 B2 JP 7308791B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- insulating substrate
- semiconductor element
- power semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、前提技術の電力半導体装置100の断面図である。電力半導体装置100は、絶縁基板4、半導体素子9、電極端子11、放熱器5、ケース7および封止樹脂12を備えている。絶縁基板4は、絶縁基材1と、絶縁基材1の上面に接合された金属パターン2と、絶縁基材1の下面に接合された金属パターン3とを備えている。絶縁基材1は、例えばSi3N4からなる。
<B-1.構成>
図3は、実施の形態1の電力半導体装置101の断面図である。電力半導体装置101は、前提技術の電力半導体装置100の構成と比較すると、封止樹脂12に代えて封止樹脂12aと封止樹脂12bとを備える点が異なる。封止樹脂12aを第1封止樹脂、封止樹脂12bを第2封止樹脂とも称する。
電力半導体装置101の製造工程の一例を示す。まず、絶縁基板4を準備する。絶縁基板4は、絶縁基材1と、絶縁基材1の上面に接合された金属パターン2と、絶縁基材1の下面に接合された金属パターン3とを備えて構成される。次に、金属パターン3を放熱器5に接合材14を用いて接合し、絶縁基板4と放熱器5を一体化する。その後、接合材8を用いて絶縁基板4の上面に半導体素子9を接合する。次に、接着剤6を用いて放熱器5の側壁部5bの上面にケース7を接着する。ケース7は、インサート成形法で形成されており、電極端子11とは一体化した構成になっている。次に、半導体素子9の上方に位置する電極端子11の一部(他端)を、接合材10を用いて半導体素子9の上面に接合する。その後、ケース7と放熱器5で囲まれた内部空間に一定の高さまで封止樹脂12aを注入し、加熱して硬化させる。次に、封止樹脂12bを注入し、昇温して硬化させる。
接着剤6の突出部6aが鋭角である場合、突出部6aが封止樹脂12bのクラックの起点となる。この起点を解消することは困難である。半導体素子9の動作に伴い、封止樹脂12a,12bの温度も上昇と下降を繰り返すため、突出部6aを起点とする封止樹脂12bの微小クラックは、封止樹脂12bの内部に進展する。前提技術の電力半導体装置100においては、図2の矢印21,22で示すように、クラックの先端が絶縁基板4または半導体素子9に到達することで絶縁基板4または半導体素子9の絶縁耐量が低下する。
接合材10が鉛フリーはんだの場合は、融点が例えば230℃以上250℃以下程度である。従って、半導体素子9が高温動作を行うSiC素子またはGaN素子の場合、半導体素子9が接合材10の融点に近い200℃での動作を繰り返すことにより、接合材10が劣化してしまう。
実施の形態1の電力半導体装置101は、放熱器5と、放熱器5に接合された絶縁基板4と、絶縁基板4上に接合された半導体素子9と、放熱器5に接着剤6により接着され、絶縁基板4を囲むケース7と、放熱器5とケース7とで囲まれた内部空間に充填され、絶縁基板4と半導体素子9を封止する封止樹脂12と、を備える。放熱器5は、絶縁基板4との接合面を有するベース部5aと、ベース部5aから突出し絶縁基板4を囲む側壁部5bと、を有する。ケース7は側壁部5bの上面に接着される。封止樹脂12は、絶縁基板4および半導体素子9に接してこれらを覆う第1封止樹脂である封止樹脂12aと、封止樹脂12aの上に充填され、側壁部5bおよびケース7の接着部に接する第2封止樹脂である封止樹脂12bとを有する。従って、突出部6aを起点として封止樹脂12bに発生したクラックは、封止樹脂12aとの境界面に達すると境界面に沿って進展し、半導体素子9または絶縁基板4に到達しない。これにより、電力半導体装置としての絶縁耐量の低下が抑制される。
<C-1.構成>
実施の形態2の電力半導体装置102の断面図は、図3および図4に示した実施の形態1の電力半導体装置101の断面図と同様である。電力半導体装置101では、封止樹脂12aと封止樹脂12bが同じ材料で構成された。これに対して電力半導体装置102では、封止樹脂12aと封止樹脂12bが異なる材料で構成される。この点以外で、電力半導体装置102の構成は電力半導体装置101と同様である。
実施の形態2の電力半導体装置102は、半導体素子9の上面に接合された電極端子11を備え、第1封止樹脂である封止樹脂12aと第2封止樹脂である封止樹脂12bとは異なる材料からなる。封止樹脂12bの熱膨張率は、電極端子11の熱膨張率の90%以上110%未満である。あるいは、封止樹脂12bのヤング率は、封止樹脂12aのヤング率より小さい。従って、半導体素子9が動作して封止樹脂12および電極端子11の温度が変動しても、電極端子11の端部11aまたは曲げ部11bを起点とした封止樹脂12bにおけるクラックの発生が抑制される。その結果、電力半導体装置102によれば、電極端子11の端部11aまたは曲げ部11bを起点とする封止樹脂12bのクラックが接合材10に達して半導体素子9の素子破壊を招くことが抑制される。
<D-1.構成>
図5は、実施の形態3の電力半導体装置103の断面図である。電力半導体装置103は、前提技術の電力半導体装置101の構成に加えて、絶縁基板4および半導体素子9の表面にコーティング層13を設けた構成である。
電力半導体装置103の製造工程の一例を示す。まず、絶縁基板4を準備する。絶縁基板4は、絶縁基材1と、絶縁基材1の上面に接合された金属パターン2と、絶縁基材1の下面に接合された金属パターン3とを備えて構成される。次に、金属パターン3を放熱器5に接合材14を用いて接合し、絶縁基板4と放熱器5を一体化する。その後、接合材8を用いて絶縁基板4の上面に半導体素子9を接合する。次に、放熱器5の側壁部5bに囲まれた内部空間、すなわち側壁部5bの内側面、絶縁基板4の外表面、および半導体素子9の外表面にコーティング層13を形成する。
電力半導体装置103では、絶縁基板4および半導体素子9がコーティング層13で覆われる。従って、接着剤6の突出部6a、電極端子11の端部11aまたは曲げ部11b等を起点として封止樹脂12内にクラックが発生しても、それらのクラックは、図6の矢印24,25で示すように、コーティング層13との境界面を進展するため、絶縁基板4または半導体素子9に到達しない。
実施の形態3の電力半導体装置103は、絶縁基板4および半導体素子9をこれらの表面形状に沿って一定の厚みで覆うコーティング層13を備え、コーティング層13が絶縁基板4および半導体素子9に接してこれらを覆う第1封止樹脂である。従って、封止樹脂12内で発生したクラックがコーティング層13に遮断されて絶縁基板4または半導体素子9に到達しないため、絶縁耐量または素子耐圧の劣化が抑制される。
Claims (2)
- 放熱器と、
前記放熱器に接合された絶縁基板と、
前記絶縁基板上に接合された半導体素子と、
前記放熱器に接着剤により接着され、前記絶縁基板を囲むケースと、
前記放熱器と前記ケースとで囲まれた内部空間に充填され、前記絶縁基板と前記半導体素子を封止する封止樹脂と、
を備え、
前記放熱器は、
前記絶縁基板との接合面を有するベース部と、
前記ベース部から突出し前記絶縁基板を囲む側壁部と、を有し、
前記ケースは前記側壁部の上面に接着され、
前記封止樹脂は、前記絶縁基板および前記半導体素子に接して前記絶縁基板および前記半導体素子を覆う第1封止樹脂と、前記第1封止樹脂の上に充填され、前記側壁部および前記ケースの接着部に接する第2封止樹脂とを有し、
前記第1封止樹脂と前記第2封止樹脂は、同じ材料からなる、
電力半導体装置。 - 前記側壁部の上面は前記半導体素子の上面よりも上に位置し、
前記第1封止樹脂は、前記半導体素子の上面より上、かつ前記側壁部の上面より下の高さまで充填される、
請求項1に記載の電力半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020084268A JP7308791B2 (ja) | 2020-05-13 | 2020-05-13 | 電力半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020084268A JP7308791B2 (ja) | 2020-05-13 | 2020-05-13 | 電力半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021180232A JP2021180232A (ja) | 2021-11-18 |
JP7308791B2 true JP7308791B2 (ja) | 2023-07-14 |
Family
ID=78510413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020084268A Active JP7308791B2 (ja) | 2020-05-13 | 2020-05-13 | 電力半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7308791B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240045029A (ko) | 2022-09-29 | 2024-04-05 | 이종은 | 몰딩 케이스 일체형 반도체용 방열기판 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004729A (ja) | 2011-06-16 | 2013-01-07 | Fuji Electric Co Ltd | パワー半導体モジュールおよびその製造方法 |
JP2015198227A (ja) | 2014-04-03 | 2015-11-09 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63143850A (ja) * | 1986-12-08 | 1988-06-16 | Fuji Electric Co Ltd | 半導体装置 |
JPH10270608A (ja) * | 1997-03-28 | 1998-10-09 | Hitachi Ltd | 樹脂封止型パワー半導体装置 |
-
2020
- 2020-05-13 JP JP2020084268A patent/JP7308791B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004729A (ja) | 2011-06-16 | 2013-01-07 | Fuji Electric Co Ltd | パワー半導体モジュールおよびその製造方法 |
JP2015198227A (ja) | 2014-04-03 | 2015-11-09 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021180232A (ja) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10104775B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5039058B2 (ja) | 半導体素子の実装構造体 | |
JP6398270B2 (ja) | 半導体装置 | |
JP6500567B2 (ja) | 半導体装置 | |
JP5602077B2 (ja) | 半導体装置 | |
JP5656907B2 (ja) | パワーモジュール | |
JP6293030B2 (ja) | 電力用半導体装置 | |
JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
JP6540326B2 (ja) | 半導体装置およびその製造方法 | |
JP6676079B2 (ja) | 半導体装置およびその製造方法 | |
US20140284783A1 (en) | Semiconductor device | |
TW201332066A (zh) | 半導體裝置及其製造方法 | |
JP2009252838A (ja) | 半導体装置 | |
JP2009194327A (ja) | 電力用半導体装置 | |
JP7308791B2 (ja) | 電力半導体装置 | |
CN111066142A (zh) | 功率半导体装置及功率半导体装置的制造方法 | |
JP7173375B2 (ja) | 半導体モジュール | |
JP2017135144A (ja) | 半導体モジュール | |
JP7419781B2 (ja) | 半導体モジュール | |
WO2018096656A1 (ja) | 半導体装置 | |
JP6157320B2 (ja) | 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法 | |
US20220359423A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4861200B2 (ja) | パワーモジュール | |
JP7489933B2 (ja) | 半導体装置及びその製造方法 | |
JP7570298B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7308791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |