JPH10270608A - 樹脂封止型パワー半導体装置 - Google Patents

樹脂封止型パワー半導体装置

Info

Publication number
JPH10270608A
JPH10270608A JP9077157A JP7715797A JPH10270608A JP H10270608 A JPH10270608 A JP H10270608A JP 9077157 A JP9077157 A JP 9077157A JP 7715797 A JP7715797 A JP 7715797A JP H10270608 A JPH10270608 A JP H10270608A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead terminals
silicone
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9077157A
Other languages
English (en)
Inventor
Tadao Kushima
忠雄 九嶋
Akira Tanaka
明 田中
Kazuhiro Suzuki
和弘 鈴木
Ryuichi Saito
隆一 斎藤
Yoshihiko Koike
義彦 小池
Hideo Shimizu
英雄 清水
Takashi Saito
高 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9077157A priority Critical patent/JPH10270608A/ja
Publication of JPH10270608A publication Critical patent/JPH10270608A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】複数枚の絶縁基板上に、複数本の平板導電主リ
ード端子や外周部に配置した複数の補助リード端子と支
持ブロック柱を、2層のシリコーン樹脂で覆った構造
で、補助リード端子と支持ブロック柱が拘束するシリコ
ーン樹脂への内部応力がもたらす、絶縁基板周辺のクラ
ックやボイド欠陥の発生を抑制する構造とする。 【解決手段】樹脂封止型パワー半導体装置で、金属ベー
ス(例えばMo金属ベース)1,絶縁基板(例えばAl
N絶縁基板)2a,端子ブロック5aに固定された複数
の補助リード端子7a,7bと支持ブロック柱5c,金
属ベースに接着された絶縁樹脂ケース10,シリコーン
樹脂12a,12b,アルミ細線又はフレキシブル導電
リード構造体22からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁基板上で複数
の補助リード端子並びに支持ブロック柱を有し、シリコ
ーン系絶縁樹脂で覆った構造の樹脂封止型パワー半導体
装置における内部絶縁高耐圧構造並びに製造方法に関す
る。
【0002】
【従来の技術】従来の装置は、特開平4−321259 号公報
に記載のように、半導体装置で、絶縁基板上に複数本の
導電リード端子が配置され、絶縁耐圧を確保するため周
囲を1層のゲル状樹脂(例えばシリコーン樹脂、以後シ
リコーン樹脂と明記する)で充填して硬化させた構造と
なっていた。この場合、一般的にはシリコーン樹脂の硬
化前に、絶縁基板の接合部や絶縁基板上の内部導電リー
ド接合部など周辺部の空洞欠陥を排出するため、シリコ
ーン樹脂の脱泡処理が行われる。しかし、半導体装置内
の複数本の導電リード端子を覆うにはそれなりのシリコ
ーン樹脂の量が必要である。このため、シリコーン樹脂
の脱泡処理では、脱泡処理時にシリコーン樹脂が突沸し
て、半導体装置上部の端子ブロック下部面に付着するこ
とがある(図3)。この状態では、シリコーン樹脂の硬
化時はもとよりモジュール完成後の温度サイクルなど
で、シリコーン樹脂12aの膨張・収縮に拘束14,1
6が生じ、絶縁基板上2aのシリコーン樹脂中にクラッ
ク15やボイド17を発生させ、引いては絶縁耐圧を低
下させるばかりでなくモジュールをも破壊に至らしめて
しまう懸念がある。
【0003】そこで、半導体装置内の複数本の導電リー
ド端子を覆うシリコーン樹脂の総量を同量とし、その量
を2層に分割して注入・硬化させる方法を本発明と同じ
出願人より特開平8−316373 号として提案されている。
この場合、第1層目のシリコーン樹脂12aの量を、絶
縁基板2a上の内部補助リード端子7aを覆う位置まで
とし(図4)、ゲル状樹脂12aの脱泡処理をして硬化
させ、ついで第2層目のシリコーン樹脂12bを注入
し、脱泡処理をしないで硬化させるものである。この方
法では、半導体装置上部の端子ブロック5aの下部面5
bへのシリコーン樹脂の付着がなく、従ってこれまでの
ような大きな拘束が避けられ、シリコーン樹脂層中のボ
イド発生の抑制に対する効果が大きい。しかしながら、
絶縁基板2a周辺部には依然として、シリコーン樹脂層
中に小型サイズのボイド17が発生するなどの問題があ
った。
【0004】
【発明が解決しようとする課題】上記従来技術では、半
導体装置内の複数本の平板導電主リード端子6や補助リ
ード端子7aを覆うシリコーン樹脂の総量を同量とし、
その量を2層に分割して注入・硬化させる方法である。
第1層目のシリコーン樹脂12aの量を、絶縁基板上の
補助リード端子7aを覆う位置までとし(図4)、シリ
コーン樹脂12aの脱泡処理をして硬化させ、ついで第
2層目のシリコーン樹脂12bを注入し、脱泡処理をし
ないで硬化させるものである。この方法では、半導体装
置上部の端子ブロック5a,下部面5bへのシリコーン
樹脂付着がなく、従ってこれまでのような大きな拘束は
なく効果が大きい。しかしながら、絶縁基板2a周辺部
には依然としてシリコーン樹脂層中にボイド17が発生
するなどの問題があった。この現象は、いまだにシリコ
ーン樹脂12aを拘束する部分が残されているかあるい
は絶縁基板や端子接合部に何らかの欠陥が介在している
ためと判断される。絶縁高耐圧半導体装置を確保するた
めには、この問題の解決が必須である。
【0005】本発明の目的は、半導体装置内に複数本の
平板導電主リード端子や補助リード端子を有し、それら
がシリコーン樹脂で覆われた樹脂封止型パワー半導体装
置で、絶縁耐圧を低下させモジュール破壊に至らしめる
主要因であるシリコーン樹脂への拘束要因を排除する構
造に関するものである。シリコーン樹脂への内部応力が
最小限に留まりかつシリコーン樹脂中のボイド発生がな
い構造とすることを主目的としており、シリコーン樹脂
注入量の最適配分とシリコーン樹脂拘束を解除するため
の補助リード端子配置および端子構造などにより、高絶
縁耐圧性が確保でき、安価な半導体装置とその製造方法
を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、複数枚の絶縁基板上で、複数本の平板導電主リード
端子や外周部に配置された複数の補助リード端子並びに
支持ブロック柱を2層のシリコーン絶縁樹脂で覆う場
合、まず第1層目のシリコーン絶縁樹脂を、外周部の複
数の補助リード端子並びに支持ブロック柱の下部に接触
しない位置まで注入し、真空脱泡させた後に加熱硬化さ
せる。ついで、第2層目のシリコーン絶縁樹脂を、平板
導電主リード端子部を覆う位置まで注入し、真空脱泡さ
せずに加熱硬化させる方法で、シリコーン絶縁樹脂2層
構造とした。
【0007】また、複数の絶縁基板最外周部の上部に配
置された複数の補助リード端子とその支持ブロック柱を
排除し、その代替構造として複数の絶縁基板間をアルミ
細線またはフレキシブル導電リード構造体で接続するよ
うにした。
【0008】また、複数の絶縁基板上に半田接合した最
外周部の補助リード端子とその支持ブロック柱並びに複
数の絶縁基板そのものが、金属ベース板に固定された絶
縁性樹脂ケースの内壁からそれぞれを3mm以上離した位
置に配置させた。
【0009】また、絶縁基板上で補助リード端子と支持
ブロック柱を覆う2層のシリコーン絶縁樹脂が、第1層
目がより強度の大きい樹脂とし第2層目と材質が異なる
組成からなるようにした。
【0010】また、前記ベース板を、Mo,Cuまたは
AlーSiCなどからなる金属板あるいは複合材のベー
ス板のいずれかとし、さらに、前記ベース板の全部又は
一部に少なくともNi,Sn,Auのいずれかのメタラ
イズ層を形成させた。
【0011】また、前記ベース板上に搭載された絶縁基
板が、窒化アルミ(AlN)あるいはアルミナ(Al2
3)等の基板からなるようにした。
【0012】また、絶縁基板間を接続するフレキシブル
導電リード構造体が、Sベンド構造形成の薄Cu板また
はポリイミド系樹脂シートを貼付けたCu薄膜構造から
なり、その表面にNi,Sn,Auのいずれかのメタラ
イズ層を形成した構造体からなるようにした。
【0013】本発明では、樹脂封止型パワー半導体装置
の複数枚の内部絶縁基板上で、複数本の平板導電主リー
ド端子や外周部に配置された複数の補助リード端子並び
に支持ブロック柱を2層のシリコーン絶縁樹脂で覆う場
合、まず第1層目のシリコーン絶縁樹脂を、外周部の複
数の補助リード端子と支持ブロック柱の下部に接触しな
い位置まで注入し、真空脱泡させた後に加熱硬化させた
構造とした。この注入時の状態で、真空脱泡させても半
導体装置上部の端子ブロック下部面へのシリコーン樹脂
付着がなく、従ってこれまでのような大きな拘束はな
い。しかも、加熱・硬化時に、シリコーン絶縁樹脂が外
周部の複数の補助リード端子と支持ブロック柱の下部に
接触しない位置であるため、それらによるシリコーン絶
縁樹脂への拘束は発生しない。ついで、第2層目のシリ
コーン絶縁樹脂を、平板導電主リード端子部を覆う位置
まで注入し、真空脱泡させずに加熱硬化させることで端
子ブロック下部面へのシリコーン樹脂付着がなく、これ
までのような大きな拘束は発生しない。
【0014】また、複数の絶縁基板最外周部の上部に配
置された複数の補助リード端子とその支持ブロック柱を
排除し、その代替構造として複数の絶縁基板間をアルミ
細線またはフレキシブル導電リード構造体で接続するこ
とにより、これまでのようなシリコーン絶縁樹脂層内部
に負荷される端子の拘束を減少させることができる。ま
た、複数の絶縁基板上に半田接合した最外周部の補助リ
ード端子とその支持ブロック柱並びに複数の絶縁基板そ
のものが、金属ベース板に固定された絶縁性樹脂ケース
の内壁からそれぞれを3mm以上離れた位置に配置させる
ことで、内部応力(メニスカス)を避けることができ
る。
【0015】また、絶縁基板上で補助リード端子と支持
ブロック柱を覆う2層のシリコーン絶縁樹脂が、第1層
目がより強度の大きい樹脂とすることで拘束内部応力に
対処でき、クラックやボイドの発生を抑制できるもので
ある。2層目と材質が異なる組成からなることも効果が
大である。
【0016】また、ベース板を、絶縁基板との組合せを
考慮し、熱膨張係数の近似する材質とすることや低コス
ト化のため、Mo,CuまたはAl−SiCなどからな
る金属板あるいは複合材のベース板のいずれかとし、さ
らに半田接合性を考慮して、ベース板の全部又は一部に
少なくともNi,Sn,Auのいずれかのメタライズ層
を形成させることが有効である。
【0017】また、ベース板上に搭載された絶縁基板
を、ベース板との組合せを考慮し、窒化アルミ(Al
N)あるいはアルミナ(Al23)等の基板からなるこ
とが必要である。
【0018】また、絶縁基板間を接続するフレキシブル
導電リード構造体が、接合部の応力を緩和するため、S
型ベンド構造を形成した薄Cu板またはポリイミド系樹
脂シートを貼付けたCu薄膜構造とすることで目的が達
成され、さらにその表面にNi,Sn,Auのいずれか
のメタライズ層を形成することで半田接合性を確実にで
きるものである。
【0019】
【発明の実施の形態】以下、本発明の一実施例を図1〜
図7により説明する。
【0020】図1は、本発明の一実施例の樹脂封止型パ
ワー半導体装置の断面構造図で、図2は図1の平板導電
主リード端子や外周部の補助リード端子と支持ブロック
柱の平面図である。
【0021】図1は、本発明により樹脂封止型パワー半
導体装置の複数の内部絶縁基板2a上で、複数本の平板
導電主リード端子6や外周部に配置された(図2)複数
の補助リード端子7a並びに支持ブロック柱5cを2層
のシリコーン絶縁樹脂12a,12bで覆い半導体装置
として組み立てた断面図である。ベース板(例えばMo
金属ベース)1上に、Cuパターン2b,2cを形成さ
せた絶縁基板2aをベース接合半田(例えばNi粉入り
のSn,Pbの2元系半田)6で接合し、さらに端子ブ
ロック5aや支持ブロック柱5cに固定された平板導電
主リード端子6や補助リード端子7a,7bを絶縁基板
2a上にSn/Pb半田で接合する。ついで絶縁性樹脂
(例えばPPS系樹脂剤)ケース10をベース板にシリ
コーン系接着剤11で接合し、端子ブロックとケースの
クランク部をハードレジン9で硬化させる。そして注入
穴からシリコーン絶縁樹脂を注入する。この場合、まず
第1層目のシリコーン絶縁樹脂12aを、外周部の複数
の補助リード端子7aと支持ブロック柱5cの下部に接
触しない位置まで注入し、真空脱泡させた後に加熱硬化
させる。この注入時の状態では、真空脱泡させても半導
体装置上部の端子ブロック下部面5bへのシリコーン樹
脂の付着がない。従ってシリコーン樹脂付着時のような
大きな拘束は発生しない。しかも、加熱・硬化時に、シ
リコーン絶縁樹脂12aが外周部の複数の補助リード端
子7aと支持ブロック柱5cの下部に接触しない位置で
あるため、それらによるシリコーン絶縁樹脂12aへの
拘束も発生しない。ついで、第2層目のシリコーン絶縁
樹脂12bを、平板導電主リード端子部6を覆う位置ま
で注入し、真空脱泡させずに加熱硬化させることで端子
ブロック下部面5bへのシリコーン樹脂付着がなく、大
きな拘束は発生しない。さらに、絶縁基板2aや補助リ
ード端子7a,7bを、絶縁性樹脂ケース10のメニス
カスの影響のない位置A,Bに、予め離して配置させる
ことにより、ケースからの内部応力が緩和されるもので
ある。従って、絶縁耐圧を低下させかつモジュール破壊
に至らしめる問題が解決される。
【0022】以下に、シリコーン樹脂層に拘束が発生し
ない本発明に至った経過とその現象について、図3から
図7を用いその詳細を説明する。
【0023】図3は、本発明と比較する従来のシリコー
ン樹脂注入構造と内部応力による欠陥状態を示す断面図
である。
【0024】従来の半導体装置では、絶縁基板2a上に
複数本の導電リード端子6,7a,7bが配置され、絶
縁耐圧を確保するため周囲を1層のゲル状樹脂(例えば
シリコーン樹脂、以後シリコーン樹脂と明記する)12
aで充填して硬化させた構造となっていた。この構造で
は、前述したように、拘束によって過大な内部応力が発
生し、クラックやボイドなどの欠陥を形成させていた。
また、ベースとケースの接合コーナー部でも、微小なが
らも内部応力が発生し、クラックやボイドなどの欠陥を
形成に加担していた。
【0025】そこで、これらの欠陥発生の問題を排除す
るため、シリコーン樹脂の注入・硬化方法を検討した。
【0026】図4は、従来方式の改良発明を示す断面図
である。半導体装置内の複数本の導電リード端子を覆う
シリコーン樹脂の総量を同量とし、その量を2層に分割
して注入・硬化させる方法である。第1層目のシリコー
ン樹脂12aの量を、絶縁基板2a上の内部補助リード
端子7aを覆う位置までとしたが、絶縁基板2a周辺部
のシリコーン樹脂層中には依然として小型サイズのボイ
ド17が発生するなどの問題が残った。そこで、ベース
とケースを接着した構造で、シリコーン樹脂を注入した
場合の、内部応力の発生状態をシミュレーションしてみ
た。
【0027】図5は、シリコーン樹脂12aを1層注入
し硬化させたときの内部応力すなわちメニスカス領域を
表わしたモデル図で、図6は、改良方法として、補助リ
ード端子7aと支持ブロック柱5cを配置させ、シリコ
ーン樹脂を2層注入・硬化させた場合の、内部応力の発
生状態をシミュレーションした結果である。
【0028】図5で、シリコーン樹脂12aを1層注入
・硬化させた場合だけでも、ケース側10に大・小の内
部応力が発生する。ケース側のシリコーン樹脂12a上
部では過大な内部応力12eが、またベースとケースの
接合コーナー部では、微小ながらも内部応力12c,1
2dが発生している。これらは、シリコーン樹脂12aの
注入量にも関係し、その量が少なくなればそれなりに内
部応力も小さくなる。特にコーナー部では、絶縁基板に
影響するためその配置に考慮する必要がある。金属ベー
ス板に固定された絶縁性樹脂ケースの内壁からそれぞれ
を3mm以上離れた位置に配置させることで、内部応力
(メニスカス)を避けることができる。
【0029】図6で、補助リード端子7aと支持ブロッ
ク柱5cを配置させ、それらに第1層目のシリコーン樹
脂12aが接触した場合、加熱して硬化するときに、第
1層目では支持ブロック柱5cの拘束による内部応力2
0とケース側10からの内部応力18が発生する。これ
らは過大応力である。さらに第2層目のシリコーン樹脂
12bを注入し加熱・硬化すると、第2層目ではケース
側10からの内部応力19が発生する。このように、第
1層目のシリコーン樹脂12aが補助リード端子7aと
支持ブロック柱5cに接触することは避けなければなら
ない。
【0030】図7は、本発明による、補助リード端子7
aと支持ブロック柱5cを配置し、シリコーン樹脂を2
層注入・硬化させる場合、第1層目のシリコーン樹脂1
2aが補助リード端子7aと支持ブロック柱5cに接触
しないようにした場合、さらに第2層目のシリコーン樹
脂12bを注入・硬化させた場合の内部応力の発生状態
をシミュレーションした結果である。
【0031】図7で、第1層目のシリコーン樹脂12a
が補助リード端子7aと支持ブロック柱5cに接触しな
いため、絶縁基板2aへの影響はなく、ケース側のシリ
コーン樹脂12a上部にだけ内部応力18が発生してい
る。この内部応力は、第1層目のシリコーン樹脂12a
の量が少ない分だけ小さい値となる。第2層目のシリコ
ーン樹脂12bを注入・硬化させた場合の内部応力は、
補助リード端子7aと支持ブロック柱5cにより拘束さ
れた内部応力20とケース側のシリコーン樹脂12a上
部の内部応力19である。この場合、補助リード端子7
aと支持ブロック柱5cにより拘束された内部応力20
は、第1層目のシリコーン樹脂12a層内で小さい内部
応力21として分散して緩和され、絶縁基板2a周辺部
への影響はない。
【0032】図8で、本発明の他の実施例を説明する。
【0033】図8は、本発明の他の実施例の樹脂封止型
パワー半導体装置の内部平面配置構成図である。
【0034】図8は、複数の絶縁基板最外周部の上部に
配置された複数の補助リード端子とその支持ブロック柱
を排除し、その代替構造として複数の絶縁基板間をアル
ミ細線またはフレキシブル導電リード構造体22で接続
した場合の内部平面配置構成図である。最外周部の補助
リード端子とその支持ブロック柱を排除し、その代りの
接続構造体で接続することにより、絶縁性樹脂ケース1
0からのメニスカスの影響が低減される。従って、これ
までのようなシリコーン絶縁樹脂層内部に負荷される端
子の拘束を減少させることができる。また、絶縁基板間
を接続するフレキシブル導電リード構造体22が、接合
部の応力を緩和するため、S型ベンド構造を形成した薄
Cu板またはポリイミド系樹脂シートを貼付けたCu薄
膜構造とすることで目的が達成され、さらにその表面に
Ni,Sn,Auのいずれかのメタライズ層を形成する
ことで半田接合性を確実にできる。
【0035】
【発明の効果】本発明によれば、複数枚の絶縁基板上
で、複数本の平板導電主リード端子や外周部に配置され
た複数の補助リード端子と支持ブロック柱を2層のシリ
コーン樹脂で覆った構造、しかも、第1層目のシリコー
ン樹脂を、外周部の複数の補助リード端子と支持ブロッ
ク柱の下部に接触しない構造と方法により、端子などの
拘束による内部応力を緩和し、クラックやボイド欠陥の
発生のないすなわち絶縁高耐圧の半導体装置を製造する
ことができる。
【0036】
【符号の説明】
1…Mo金属ベース、2a…AlN絶縁基板、2b,2
c…Cuパターン、2d…TiAgろう、3…Ni粉入
り6/4半田、4…6/4半田、5a…端子ブロック、
5b…クランク部、5c…支持ブロック柱、6…平板導
電主リード端子、7a…補助リード端子、7b…補助リ
ードSベンド部、8…リード固定樹脂、9…ハードレジ
ン樹脂、10…絶縁樹脂ケース、11…接着剤、12
a,12b…シリコーン樹脂、12c…ケースとベース間
強応力領域、12d…ケースとベース間小応力領域、1
2e…メニスカス領域、13…中空部、A…絶縁基板と
ケース間距離、B…支持ブロック柱とケース間距離、1
4,16…内部応力、15,17…クラック・ボイド、
18,19…内部応力矢図、20…拘束応力矢図、21
…拘束分散応力矢図、22…アルミ細線又はフレキシブ
ル導電リード構造体。
【図面の簡単な説明】
【図1】本発明の一実施例の樹脂封止型パワー半導体装
置の断面図。
【図2】図1の平板導電主リード端子と補助リード端子
およびその支持ブロック柱の配置を示す平面図。
【図3】本発明と比較する従来のシリコーン樹脂注入構
造と内部応力による欠陥状態を示す断面図。
【図4】本発明と比較する従来方式の改良発明を示す断
面図。
【図5】半導体装置内のシリコーン樹脂に負荷されるメ
ニスカスを示す断面図。
【図6】本発明と比較する従来方式の改良発明における
内部応力負荷状態を模擬した断面図。
【図7】本発明における内部応力負荷状態を模擬した断
面図。
【図8】本発明の他の一実施例の樹脂封止型パワー半導
体装置の平板導電主リード端子と補助リード端子および
その支持ブロック柱の配置を示す平面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 隆一 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 小池 義彦 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 清水 英雄 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 斉藤 高 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】複数枚の絶縁基板上に、複数の内部平板導
    電主リード端子とその外周部に配置された複数の補助リ
    ード端子並びに支持ブロック柱を有し、該補助リード端
    子と支持ブロック柱が2層のシリコーン系絶縁樹脂で覆
    われた構造の樹脂封止型パワー半導体装置において、2
    層のシリコーン系絶縁樹脂の第1層目の樹脂が、少なく
    とも外周部に配置された複数の補助リード端子並びに支
    持ブロック柱の下部に接触しない位置で注入・硬化させ
    た構造とすることを特徴とする樹脂封止型パワー半導体
    装置。
  2. 【請求項2】複数の絶縁基板上で2層のシリコーン系絶
    縁樹脂で覆われた複数の補助リード端子並びに支持ブロ
    ック柱を有する構造の半導体装置において、該絶縁基板
    の最外周部の上部に配置された複数の補助リード端子並
    びに支持ブロック柱の代替構造として、絶縁基板間をア
    ルミ細線またはフレキシブル導電リード構造体で接続し
    た請求項1に記載の樹脂封止型パワー半導体装置。
  3. 【請求項3】複数の絶縁基板上に半田接合した最外周部
    の補助リード端子及びその支持ブロック柱並びに複数の
    絶縁基板そのものが、金属ベース板に固定された絶縁性
    樹脂ケース内壁から3mm以上の距離に配置された請求項
    1または2に記載の樹脂封止型パワー半導体装置。
  4. 【請求項4】絶縁基板上で2層のシリコーン系絶縁樹脂
    で覆われた複数の補助リード端子並びに支持ブロック柱
    を有する構造の半導体装置において、2層のシリコーン
    系絶縁樹脂が、第1層目と第2層目で材質が異なる組成
    からなる請求項1,2または3に記載の樹脂封止型パワ
    ー半導体装置。
JP9077157A 1997-03-28 1997-03-28 樹脂封止型パワー半導体装置 Pending JPH10270608A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9077157A JPH10270608A (ja) 1997-03-28 1997-03-28 樹脂封止型パワー半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9077157A JPH10270608A (ja) 1997-03-28 1997-03-28 樹脂封止型パワー半導体装置

Publications (1)

Publication Number Publication Date
JPH10270608A true JPH10270608A (ja) 1998-10-09

Family

ID=13625967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9077157A Pending JPH10270608A (ja) 1997-03-28 1997-03-28 樹脂封止型パワー半導体装置

Country Status (1)

Country Link
JP (1) JPH10270608A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014097798A1 (ja) * 2012-12-18 2017-01-12 富士電機株式会社 半導体装置
DE102016213914A1 (de) 2015-09-15 2017-03-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
US9761567B2 (en) 2014-05-15 2017-09-12 Fuji Electric Co., Ltd. Power semiconductor module and composite module
JP2021180232A (ja) * 2020-05-13 2021-11-18 三菱電機株式会社 電力半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014097798A1 (ja) * 2012-12-18 2017-01-12 富士電機株式会社 半導体装置
US9761567B2 (en) 2014-05-15 2017-09-12 Fuji Electric Co., Ltd. Power semiconductor module and composite module
DE102016213914A1 (de) 2015-09-15 2017-03-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN106531693A (zh) * 2015-09-15 2017-03-22 富士电机株式会社 半导体装置
US10026665B2 (en) 2015-09-15 2018-07-17 Fuji Electric Co., Ltd. Semiconductor device
DE102016213914B4 (de) 2015-09-15 2024-05-08 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2021180232A (ja) * 2020-05-13 2021-11-18 三菱電機株式会社 電力半導体装置

Similar Documents

Publication Publication Date Title
US6448111B1 (en) Method of manufacturing a semiconductor device
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
JPH10275880A (ja) チップサイズパッケージ半導体
JP2001326236A (ja) 半導体装置の製造方法
KR19990013820A (ko) 반도체 패키지와, 그것을 이용한 반도체장치 및 그 제조방법
EP0969502B1 (en) Resin encapsulated electronic parts and method of manufacturing the same
KR20090019751A (ko) 반도체 장치 및 그 제조 방법
JPH10270608A (ja) 樹脂封止型パワー半導体装置
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JP3564946B2 (ja) フリップチップの実装構造
JP3565204B2 (ja) 電子装置
JP2000349231A (ja) パワー半導体モジュール
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JP4016557B2 (ja) 電子部品の実装構造及び実装方法
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JP2003273156A (ja) 電子装置及びその製造方法
JP2798861B2 (ja) 混成集積回路装置
JPH10189792A (ja) 半導体パッケージ
JPS6360533B2 (ja)
JPH11260950A (ja) 半導体装置及びその製造方法
JP2504465B2 (ja) 半導体装置
JP3660444B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JP2752286B2 (ja) 混成集積回路装置
JP2549633Y2 (ja) パワーモジュール