JP2013004729A - パワー半導体モジュールおよびその製造方法 - Google Patents

パワー半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2013004729A
JP2013004729A JP2011134211A JP2011134211A JP2013004729A JP 2013004729 A JP2013004729 A JP 2013004729A JP 2011134211 A JP2011134211 A JP 2011134211A JP 2011134211 A JP2011134211 A JP 2011134211A JP 2013004729 A JP2013004729 A JP 2013004729A
Authority
JP
Japan
Prior art keywords
power semiconductor
sealing material
semiconductor module
semiconductor element
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011134211A
Other languages
English (en)
Other versions
JP5857464B2 (ja
Inventor
Katsuhiko Yanagawa
克彦 柳川
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011134211A priority Critical patent/JP5857464B2/ja
Priority to CN201280028969.9A priority patent/CN103620763A/zh
Priority to US14/125,019 priority patent/US9287187B2/en
Priority to DE112012002165.7T priority patent/DE112012002165T5/de
Priority to PCT/JP2012/060278 priority patent/WO2012172862A1/ja
Publication of JP2013004729A publication Critical patent/JP2013004729A/ja
Application granted granted Critical
Publication of JP5857464B2 publication Critical patent/JP5857464B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【目的】炭化シリコン素子を用いたパワー半導体モジュールの素子近傍の温度と、外周部の温度に適した封止材を使用したパワー半導体モジュールを提供する。
【解決手段】絶縁層と、この絶縁層の一方の面と他方の面にそれぞれ固着された、第１銅ブロックと第２銅ブロックとを備える銅ベース基板と、第１銅ブロックの上にその一方の面が導電接合層により固着された、炭化シリコンを用いた複数のパワー半導体素子と、このパワー半導体素子のそれぞれの他方の面に導電接合層により固着された複数のインプラントピンと、このインプラントピンに固着され、パワー半導体素子に対向して配置されたプリント基板と、少なくともパワー半導体素子とプリント基板との間に配置された、難燃剤を添加しない第１の封止材と、この第１の封止材を覆うように配置された、難燃剤を添加した第２の封止材と、を備えるパワー半導体モジュール。
【選択図】図１

Description

本発明は、パワー半導体モジュールの封止構造に関するもので、特に、炭化シリコンを用いたパワー半導体モジュールとその製造方法に関する。
図２に、従来のパワー半導体モジュールの断面構造図を示す。パワー半導体モジュール２００は、絶縁層２１と回路パターン２２を有する銅ベース基板２３に、半田層２４ａによってシリコンパワー半導体素子２５が半田付けされる。そして、さらに半田層２６ｂによりリードフレーム２７が半田付けされ、外部接続端子２８が取り付けられる。
パワー半導体モジュール２００に搭載されるシリコンパワー半導体素子２５の数は、パワー半導体モジュール２００の容積で決まり、この容積に合わせた大きさの銅ベース基板２３に取り付けられる。
この状態で、ケース２９が取り付けられ、銅ベース基板２３との接合部を接着剤（図示せず）でシールし、封止材層３０が充填される。封止材層３０として使用されるのはシリコーンゲル材料で、２液混合型の反応材料である。このシリコーンゲル材料を所定量計量したのち、混合攪拌し、１３．３３Ｐａ（０．１Ｔｏｒｒ）の真空状態で１０分間一次脱泡したのちに、ケース２９内に注型される。その後、１３．３３Ｐａの真空状態で１０分間２次脱泡したのちに、１２０℃で２時間加熱硬化し、フタ３１が取り付けられ、パワー半導体モジュール２００が完成する。
その後、熱伝導ペーストが塗布された冷却フィンに取り付けられて、パワー半導体モジュール２００は使用される。
パワー半導体モジュール２００の動作時は、パワー半導体素子２５や回路パターン２２に大電流が流れるため、パワー半導体素子２５で発生した熱を、銅ベース基板２３から熱伝導ペースト１２を介して冷却フィンに伝熱し冷却することが大切となる。
特開２００７−１１６１７２号公報
炭化シリコンはシリコンに比べて優れた電気的特性を有しているため、パワー半導体素子の材料は、将来的に、シリコンから炭化シリコンに置き換わることが想定されている。炭化シリコンからなるパワー半導体素子は、シリコンに比べて高温での動作特性が優れているため、パワー半導体素子に炭化シリコンを用いた場合、パワー半導体素子に流れる電流密度を高めることができる。
しかし、パワー半導体素子に高電流密度の電流を流すと、発熱量が増大し、パワー半導体素子を封止する封止材の素子近傍の温度が高温になる。パワー半導体素子をシリコンから炭化シリコンに変更した場合、素子温度は２００℃程度で使用される。一方、パワー半導体モジュールの外周温度は、素子近傍の温度に比べて、低い温度となる傾向を示す。
このため、素子近傍の封止材の耐熱性能が重要となり、高温での動作領域においても安定な性能を有する封止材を適用することが重要となる。
炭化シリコン素子を搭載したパワー半導体モジュールの封止材には、ノンハロゲン化に対応するため、難燃剤として、水酸化アルミニウム等を添加した封止材が使用される。しかしこの場合、封止材は、難燃剤の影響で熱劣化し易くなり、耐熱性の低下が問題であった。
本発明の目的は、上述の問題点を解決するため、炭化シリコン素子を用いたパワー半導体モジュールの素子近傍の温度と、外周部の温度とに適した封止材を使用したパワー半導体モジュールを提供することにある。
本発明によれば、上記の目的は、
絶縁層と、
この絶縁層の一方の面と他方の面にそれぞれ固着された、第１銅ブロックと第２銅ブロックとを備える銅ベース基板と、
第１銅ブロックの上にその一方の面が導電接合層により固着された、炭化シリコンを用いた複数のパワー半導体素子と、
このパワー半導体素子のそれぞれの他方の面に導電接合層により固着された複数のインプラントピンと、
このインプラントピンに固着され、パワー半導体素子に対向して配置されたプリント基板と、
少なくともパワー半導体素子とプリント基板との間に配置された、難燃剤を添加しない第１の封止材と、
この第１の封止材を覆うように配置された、難燃剤を添加した第２の封止材と、
を備えることにより達成される。
パワー半導体素子と銅ベース基板、ならびにパワー半導体素子と複数のインプラントピンとの固着は、導電接合層で行なう。
ここで、第１の封止材の熱変形温度が、１７５℃〜２２５℃であることが好ましい。
また、第１の封止材の熱膨張係数が１．５×１０−５／℃〜１．８×１０−５／℃であることが好ましい。
さらに、第１の封止材の銅ベース基板に対する接着強さが１０ＭＰａ〜３０ＭＰａであることが好ましい。
また、第２の封止材の熱変形温度が１００℃〜１７５℃であることが好ましい。
第２の封止材の熱膨張係数が１．５×１０−５／℃〜１．８×１０−５／℃であることが好ましい。
第２の封止材の銅ベース基板に対する接着強さが、１０ＭＰａ〜３０ＭＰａであることが好ましい。
第１の封止材ならびに第２の封止材に液状エポキシ樹脂を用いることが好ましい。
さらに、本発明の半導体装置の製造方法によれば、
絶縁層を用意する工程と、
この絶縁層の一方の面と他方の面にそれぞれ第１銅ブロックと第２銅ブロックを備える銅ベース基板を用意する工程と、
第１の銅ブロックの上に炭化シリコンを用いた複数のパワー半導体素子の一方の面を導電接合層により固着する工程と、
このパワー半導体素子のそれぞれの他方の面に複数のインプラントピンを導電接合層により固着する工程と、
このインプラントピンに固着されパワー半導体素子に対向するようにプリント基板を配置する工程と、
少なくともパワー半導体素子とプリント基板との間に難燃剤を添加しない第１の封止材を充填する工程と、
この第１の封止材を覆うように難燃剤を添加した第２の封止材を配置する工程と、
を有することとする。
本発明によれば、上記の構成を採用した結果、パワー半導体素子の上下の導電接合層の熱疲労による熱抵抗の増大が防止され、信頼性の高いパワー半導体モジュールを提供することが可能となる。
また、第１の封止材として、難燃剤を添加しない封止材を用いることにより、耐熱性能を高めることができ、第２の封止材として難燃剤を添加した封止材を用いることにより、耐熱性は難燃剤を添加しない場合に比べ劣るものの、温度が素子周囲よりは低いため、問題の無いパワー半導体モジュールを提供することができる。
本発明の実施例の、炭化シリコンパワー半導体モジュールの成形構造体の断面構造図である。 従来のシリコンパワー半導体モジュールの断面構造図である。
発明の実施の形態を、以下に、図１に記載した実施例を用いて詳細に説明する。
［実施例］
図１は、本発明の実施例である炭化シリコンパワー半導体モジュールの成形構造体の断面構造図である。
図１により、炭化シリコンパワー半導体モジュールの成形構造体の製造方法について説明する。
絶縁層１の両面に銅ブロック２と銅ブロック３とを配置した銅ベース基板４の上面に、導電接合層５ａにより炭化シリコンパワー半導体素子６が複数個、搭載されて取り付けられ、さらに、炭化シリコンパワー半導体素子６の上面に導電接合層７ｂにより、インプラントピン８を有するインプラント方式のプリント基板９が取り付けられる。
ここで、インプラントピン８について説明すると、インプラントピン８の大きさは例えば直径１２０μｍ、長さ３００μｍであり、各パワー半導体素子６に対して、最大で１１個程度が配置される。
インプラントピン８はプリント基板９の図示しない導電パターンに固着されている。プリント基板９と銅ブロック３との間隔は１ｍｍ程度であり、最も狭いところでは２００μｍ程度である。プリント基板９は、例えばエポキシ樹脂やポリイミド樹脂からなる。
さらに外部接続端子１０を取り付け、銅ベース基板４とインプラント方式のプリント基板９の間の炭化シリコンパワー半導体素子６の近傍に第１の封止材１１をディスペンサーにより注入形成し、図示しない金型内に載置して、第２の封止材１２により封止され、炭化シリコンパワー半導体モジュール成形構造体１００が完成する。
炭化シリコンパワー半導体モジュール成形構造体１００における、第１の封止材１１の封止材注入方法は、銅ベース基板４とインプラント方式プリント基板９の間の、炭化シリコンパワー半導体素子６の近傍の位置に、ディスペンサーにより注入形成するものである。
第１の封止材１１として使用されるのは、環状脂肪族系のエポキシ樹脂と酸無水物硬化剤との混合組成物で、シリカ充填材が８５ｗｔ％配合された、１液状型の成形封止材料で、難燃剤を添加しない状態の液状封止材である。
第１の封止材１１の硬化条件は、１００℃、１時間である。
硬化後の材料物性は、第１の封止材１１の熱変形温度が２２５℃で、熱膨張係数が１．５×１０−５／℃、銅ベース基板４に対する接着強さが２３ＭＰａである。
ここで、第１の封止材１１の材料物性について述べる。
封止材１１の熱変形温度が、１７５℃から２２５℃であると、封止材１１の熱特性に対する変曲点が高くなり、パワー半導体素子６の上下の導電接合層５ａ、７ｂの、熱疲労による熱抵抗の増大を防止できるので、耐熱性能が高く、信頼性の高い、パワー半導体モジュールを得ることができる。パワー半導体素子の温度は、２００℃程度になるので、封止材１１の熱変形温度は最低でも１７５℃が必要である。熱変形温度の上限は、余裕を持って２２５℃としている。
さらに、封止材１１の上記した熱膨張係数は、銅の熱膨張係数と同等であるので、絶縁層１、銅ブロック２、３を備える銅ベース基板４の反りと、パワー半導体素子６の上下の導電接合層５ａ、７ｂの熱疲労とによる熱抵抗の増大を防止し、信頼性の高いパワー半導体モジュールを提供することができる。
加えて、封止材１１の銅ブロック２、３に対する接着強さが１０ＭＰａから３０ＭＰａであることにより、パワー半導体素子６を銅ベース基板４に強固に接着できるので、パワー半導体素子６の上下の導電接合層５ａ、７ｂの熱抵抗の増大を防止し、信頼性の高いパワー半導体モジュールを提供することができる。したがって、本発明のパワー半導体装置は、パワーサイクルやヒートショック試験などの負荷試験において、高い信頼性を備えることが確認される。ヒートショック試験において、サイクル数の増加とともに銅ベース基板４の反りとパワー半導体モジュールの熱抵抗が増加する傾向が小さい。
さて、炭化シリコンパワー半導体ユニット１００の第２の封止材１２による封止方法は、液状トランスファー成形用の上下型（図示せず）によって作られるキャビティに収納され成形温度１６０℃に昇温させて、保温状態で待機する。トランスファー成形用の上下型には、第２の封止材１２のポット部とランナー部とが設けられている。なお、ここで、キャビティ、ポット部、ランナー部とは、上下型に設けられている、樹脂を収容するポット、樹脂封止すべきパワー半導体素子６が収容されるキャビティ、及びポットに収容された樹脂をキャビティに導くための樹脂の通り道であるランナーのことである。
第２の封止材１２として使用されるのは、環状脂肪族系のエポキシ樹脂と酸無水物硬化剤との混合組成物で、シリカ充填材が８５ｗｔ％に、難燃剤として水酸化アルミニウムが配合された１液状型の成形封止材料である。
硬化後の材料物性としては、封止材の熱変形温度が１７５℃で、熱膨張係数が１．５×１０−５／℃で、第１の封止材に対する接着強さが２０ＭＰａである。
第２の封止材１２の材料物性は基本的には第１の封止材１１と同様である。
熱変形温度としては、パワー半導体素子６の温度が２００℃程度であるので、素子近傍の温度は高いので、第１の封止材１１程度の熱変形温度が必要となるが、素子の外側はそれほど高温にはならないので、それほどの耐熱性能は要求されず、比較的安価な封止材を用いることができる。そこで、封止材１２の熱変形温度の上限は、パワー半導体素子６の温度が２００℃程度になることから、封止材１１の熱変形温度の下限である、１７５℃としており、封止材１２の熱変形温度の下限は、封止材１２まではそれほど熱が伝わらないことから、１００℃としている。
熱膨張係数については、銅の熱膨張係数に合わせている。このようにすれば、第１の封止材１１と第２の封止材１２の熱膨張係数が同等であるので、モジュール全体として、不均一な応力がかからず、同じ動きをする。
接着強さも、第１の封止材と同程度である。３０ＭＰａ以上では、封止材料自体の強度が限界であり、１０ＭＰａ以下であると、封止材と銅との接着が弱くなり、剥離し、素子をガードする力が無くなってしまう。
液状封止材によるトランスファー成形方法としては、環状脂肪族系のエポキシ樹脂と酸無水物硬化剤とからなる１液状型の成形封止材を、予め１３．３３Ｐａの真空状態で１０分間１次脱泡したのちにシリンダー容器に注入する。その後、シリンダー容器から金型内のポット部に必要量注入し、その後、上下金型の型締めを行い、成形封止材料は、ポット部からランナー部を経由して金型キャビティに圧入されて、炭化シリコンパワー半導体モジュールの成形が完了する。成形条件は上下金型の型締め圧は１５０ｋｇ／ｃｍ２（１４．７ＭＰａ）で、１６０℃でのゲル化時間は１分で、硬化時間は３分である。
このように、液状封止材において液状エポキシ樹脂を使用することにより、銅ベース基板４とインプラント方式のプリント基板９との間に、予め注入硬化してある第１の封止材１１の外周部に、第２の封止材１２の充填が行なえると同時に、短時間での成形が可能となり、生産性と信頼性の高いパワー半導体モジュールを提供することができる。
また、素子近傍に配置する第１の封止材１１としては、直接空気に接していないため、酸化劣化が少ない状況から、難燃剤を添加しない封止材を使用して、耐熱性能を高めることができる。また、第２の封止材１２としては、パワー半導体モジュールの外周で直接空気に接することから、難燃剤を添加した封止材を使用することにより、酸化劣化に対して強い構造を提供することができる。
１ 絶縁層
２ 銅ブロック
３ 銅ブロック
４ 銅ベース基板
５ａ 導電接合層
６ 炭化シリコン半導体素子
７ｂ 導電接合層
８ インプラントピン
９ インプラント方式プリント基板
１０ 外部端子
１１ 第１の封止材
１２ 第２の封止材
１３ 取付け金具
１００ 炭化シリコン半導体パワーモジュール成形構造体
２１ 絶縁層
２２ 回路パターン
２３ 銅ベース基板
２４ａ 半田層
２５ シリコンパワー半導体素子
２６ｂ 半田層
２７ リードフレーム
２８ 外部接続端子
２９ ケース
３０ 封止材
３１ フタ
２００ シリコンパワー半導体モジュール構造体

Claims (9)

  1. 絶縁層と、
    この絶縁層の一方の面と他方の面にそれぞれ固着された、第１銅ブロックと第２銅ブロックとを備える銅ベース基板と、
    第１銅ブロックの上にその一方の面が導電接合層により固着された、炭化シリコンを用いた複数のパワー半導体素子と、
    このパワー半導体素子のそれぞれの他方の面に導電接合層により固着された複数のインプラントピンと、
    このインプラントピンに固着され、パワー半導体素子に対向して配置されたプリント基板と、
    少なくともパワー半導体素子とプリント基板との間に配置された、難燃剤を添加しない第１の封止材と、
    この第１の封止材を覆うように配置された、難燃剤を添加した第２の封止材と、
    を備えることを特徴とするパワー半導体モジュール。
  2. 第１の封止材の熱変形温度が、１７５℃〜２２５℃であることを特徴とする請求項１に記載のパワー半導体モジュール。
  3. 第１の封止材の熱膨張係数が１．５×１０−５／℃〜１．８×１０−５／℃であることを特徴とする請求項１に記載のパワー半導体モジュール。
  4. 第１の封止材の銅ベース基板に対する接着強さが１０ＭＰａ〜３０ＭＰａであることを特徴とする請求項１に記載のパワー半導体モジュール。
  5. 第２の封止材の熱変形温度が１００℃〜１７５℃であることを特徴とする請求項１に記載のパワー半導体モジュール。
  6. 第２の封止材の熱膨張係数が１．５×１０−５／℃〜１．８×１０−５／℃であることを特徴とする請求項１に記載のパワー半導体モジュール。
  7. 第２の封止材の銅ベース基板に対する接着強さが、１０ＭＰａ〜３０ＭＰａであることを特徴とする請求項１に記載のパワー半導体モジュール。
  8. 第１の封止材ならびに第２の封止材に液状エポキシ樹脂を用いることを特徴とする請求項１に記載のパワー半導体モジュール。
  9. 絶縁層を用意する工程と、
    この絶縁層の一方の面と他方の面にそれぞれ第１銅ブロックと第２銅ブロックを備える銅ベース基板を用意する工程と、
    第１の銅ブロックの上に炭化シリコンを用いた複数のパワー半導体素子の一方の面を導電接合層により固着する工程と、
    このパワー半導体素子のそれぞれの他方の面に複数のインプラントピンを導電接合層により固着する工程と、
    このインプラントピンに固着されパワー半導体素子に対向するようにプリント基板を配置する工程と、
    少なくともパワー半導体素子とプリント基板との間に難燃剤を添加しない第１の封止材を充填する工程と、
    この第１の封止材を覆うように難燃剤を添加した第２の封止材を配置する工程と、
    を有することを特徴とするパワー半導体モジュールの製造方法。
JP2011134211A 2011-06-16 2011-06-16 パワー半導体モジュールおよびその製造方法 Expired - Fee Related JP5857464B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011134211A JP5857464B2 (ja) 2011-06-16 2011-06-16 パワー半導体モジュールおよびその製造方法
CN201280028969.9A CN103620763A (zh) 2011-06-16 2012-04-16 功率半导体模块以及其制造方法
US14/125,019 US9287187B2 (en) 2011-06-16 2012-04-16 Power semiconductor module
DE112012002165.7T DE112012002165T5 (de) 2011-06-16 2012-04-16 Leistungshalbleitermodul und Verfahren zu dessen Herstellung
PCT/JP2012/060278 WO2012172862A1 (ja) 2011-06-16 2012-04-16 パワー半導体モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011134211A JP5857464B2 (ja) 2011-06-16 2011-06-16 パワー半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2013004729A true JP2013004729A (ja) 2013-01-07
JP5857464B2 JP5857464B2 (ja) 2016-02-10

Family

ID=47356860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011134211A Expired - Fee Related JP5857464B2 (ja) 2011-06-16 2011-06-16 パワー半導体モジュールおよびその製造方法

Country Status (5)

Country Link
US (1) US9287187B2 (ja)
JP (1) JP5857464B2 (ja)
CN (1) CN103620763A (ja)
DE (1) DE112012002165T5 (ja)
WO (1) WO2012172862A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146774A (ja) * 2013-01-30 2014-08-14 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2016037514A (ja) * 2014-08-05 2016-03-22 富士電機株式会社 耐熱樹脂組成物
US9443779B2 (en) 2013-09-13 2016-09-13 Fuji Electric Co., Ltd. Semiconductor device
JP2019050301A (ja) * 2017-09-11 2019-03-28 株式会社東芝 パワー半導体モジュール
DE102018217493A1 (de) 2017-11-30 2019-06-06 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
JP2021180232A (ja) * 2020-05-13 2021-11-18 三菱電機株式会社 電力半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954491B2 (ja) * 2013-03-21 2016-07-20 三菱電機株式会社 半導体装置
JP6369085B2 (ja) * 2013-03-29 2018-08-08 三菱マテリアル株式会社 パワーモジュール
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6299372B2 (ja) * 2014-04-18 2018-03-28 富士電機株式会社 半導体装置およびその製造方法
US10014237B2 (en) * 2014-12-16 2018-07-03 Kyocera Corporation Circuit board having a heat dissipating sheet with varying metal grain size
EP3163608A4 (en) * 2015-04-28 2017-11-01 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module and production method for semiconductor module
JP6575220B2 (ja) * 2015-08-18 2019-09-18 富士電機株式会社 半導体装置
JP6750263B2 (ja) 2016-03-18 2020-09-02 富士電機株式会社 電力用半導体モジュール
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール
DE112017007982B4 (de) 2017-08-25 2023-07-06 Mitsubishi Electric Corporation Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung
CN109727925A (zh) * 2017-10-31 2019-05-07 华润微电子（重庆）有限公司 一种提高塑封模块可靠性的封装结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206651A (ja) * 1990-11-30 1992-07-28 Toshiba Corp 半導体装置
JP2003082241A (ja) * 2001-09-17 2003-03-19 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2010219420A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050534B4 (de) 2005-10-21 2008-08-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206651A (ja) * 1990-11-30 1992-07-28 Toshiba Corp 半導体装置
JP2003082241A (ja) * 2001-09-17 2003-03-19 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2010219420A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146774A (ja) * 2013-01-30 2014-08-14 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
US9443779B2 (en) 2013-09-13 2016-09-13 Fuji Electric Co., Ltd. Semiconductor device
JP2016037514A (ja) * 2014-08-05 2016-03-22 富士電機株式会社 耐熱樹脂組成物
JP2019050301A (ja) * 2017-09-11 2019-03-28 株式会社東芝 パワー半導体モジュール
DE102018217493A1 (de) 2017-11-30 2019-06-06 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
JP2019102575A (ja) * 2017-11-30 2019-06-24 三菱電機株式会社 半導体装置および電力変換装置
US10573570B2 (en) 2017-11-30 2020-02-25 Mitsubishi Electric Corporation Semiconductor device and power conversion device
JP2021180232A (ja) * 2020-05-13 2021-11-18 三菱電機株式会社 電力半導体装置
JP7308791B2 (ja) 2020-05-13 2023-07-14 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
JP5857464B2 (ja) 2016-02-10
US9287187B2 (en) 2016-03-15
WO2012172862A1 (ja) 2012-12-20
DE112012002165T5 (de) 2014-02-27
CN103620763A (zh) 2014-03-05
US20140124936A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
JP5857464B2 (ja) パワー半導体モジュールおよびその製造方法
JP5807348B2 (ja) 半導体装置およびその製造方法
JP5638623B2 (ja) 半導体装置および半導体装置の製造方法
JP6168153B2 (ja) 半導体装置
JP2010219420A (ja) 半導体装置
JP5228519B2 (ja) 半導体装置
JP2013016629A (ja) 半導体モジュール
JP2013219267A (ja) パワーモジュール
JP2013016684A (ja) 半導体装置および半導体装置の製造方法
CN113454774B (zh) 封装芯片及封装芯片的制作方法
JP6057927B2 (ja) 半導体装置
JP6057926B2 (ja) 半導体装置
JP2009252838A (ja) 半導体装置
JP2014183302A (ja) 半導体モジュール及びその製造方法
JP6360035B2 (ja) 半導体装置
JP4906650B2 (ja) パワー半導体モジュール及びその製法
JP5328740B2 (ja) 半導体装置および半導体装置の製造方法
US10937708B2 (en) Power module and method of manufacturing the same
JP5966414B2 (ja) パワー半導体モジュール
JP2010050323A (ja) 電子装置およびその製造方法
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP6167535B2 (ja) 半導体装置および半導体装置の製造方法
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP2014157924A (ja) 半導体装置の製造方法
KR101216932B1 (ko) 램프형 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151130

R150 Certificate of patent or registration of utility model

Ref document number: 5857464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees