JP2014157924A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014157924A JP2014157924A JP2013027939A JP2013027939A JP2014157924A JP 2014157924 A JP2014157924 A JP 2014157924A JP 2013027939 A JP2013027939 A JP 2013027939A JP 2013027939 A JP2013027939 A JP 2013027939A JP 2014157924 A JP2014157924 A JP 2014157924A
- Authority
- JP
- Japan
- Prior art keywords
- sealing material
- electrode pattern
- power semiconductor
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000003566 sealing material Substances 0.000 claims description 65
- 238000007789 sealing Methods 0.000 claims description 27
- 230000005684 electric field Effects 0.000 claims description 26
- 238000005266 casting Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000007872 degassing Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract 4
- 239000002184 metal Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 6
- 238000010926 purge Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000026683 transduction Effects 0.000 description 1
- 238000010361 transduction Methods 0.000 description 1
- VPAYJEUHKVESSD-UHFFFAOYSA-N trifluoroiodomethane Chemical compound FC(F)(F)I VPAYJEUHKVESSD-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 基板の物理的構造の変更や封止材料の変更を伴うことなく、絶縁基板と電極パターンとの界面に残存する気泡を除去して、より高い絶縁性を確保し、さらなる高耐圧化を図る。
【解決手段】 表面に電極パターンが設けられた絶縁基板と、前記絶縁基板の表面に実装される半導体素子と、を有する半導体装置の製造方法であって、少なくとも前記絶縁基板の表面および前記半導体素子を封止材により封止する封止工程において、前記電極パターンに前記封止材を引き寄せるための電界を印加する。
【選択図】 図１
【解決手段】 表面に電極パターンが設けられた絶縁基板と、前記絶縁基板の表面に実装される半導体素子と、を有する半導体装置の製造方法であって、少なくとも前記絶縁基板の表面および前記半導体素子を封止材により封止する封止工程において、前記電極パターンに前記封止材を引き寄せるための電界を印加する。
【選択図】 図１
Description
本発明は、半導体装置の製造方法に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やＩＰＭ（Intelligent Power Module：インテリジェントパワーモジュール）などのパワー半導体モジュールのように、高耐圧が要求される半導体装置では、高電界となる箇所を樹脂やゲルなどの封止材で封止することにより、高い絶縁性を確保している。
ここで、一般的なパワー半導体モジュールの封止工程の一例を図５ないし図７に示す。なお、図５ないし図７に示されているパワー半導体モジュール９の構成や、各工程に用いられる機器は一例であり、その詳細については後述する。まず、図５に示すように、金属ベース９０を底面とするケース９６の内部に封止材３を充填する（注型工程）。次に、図６に示すように、充填された封止材３中の気泡を除去する（脱泡工程）。最後に、図７に示すように、封止材３を硬化させる（硬化工程）ことにより、図８に示すように、パッケージ化されたパワー半導体モジュール９が得られる。
ところで、ＩＧＢＴやＩＰＭなどのパワー半導体モジュールにおいては、定格運転時の電気的仕様に加えて、絶縁性、熱伝導性、パワーサイクルに伴う機械的ストレス、ＥＭＣ（Electro-Magnetic Compatibility：電磁環境適合性）など、様々な要求に対してバランス良く対応する必要がある。特に、大容量のパワー半導体モジュールでは、高耐圧・高信頼性を確保することが重要である。
ここで、高耐圧のパワー半導体モジュールにおいて、絶縁上の弱点となり得る３重点を図９に示す。図９において、絶縁基板９２と、その表面に設けられた電極パターン９３と、充填された封止材３とによって、３つの材料が重なる３重点ＴＰ１が形成されており、当該パワー半導体モジュールは、この３重点ＴＰ１において最も高電界となる。また、３重点ＴＰ１は、絶縁基板９２と電極パターン９３との接合界面であるため、製造工程上、数μｍないし数十μｍ程度の微小な空隙が多数存在する。そのため、封止材３が空隙の内部まで適切に入らないと、３重点ＴＰ１に微小な気泡（封止材の欠陥）が残存することとなる。
このように、最も高電界となる３重点ＴＰ１に気泡が残存すると、ここから部分放電が発生し、さらに、図９の矢印ＢＰ１で示されるように、３重点ＴＰ１を起点として、絶縁基板９２と封止材３との界面に沿って沿面放電が進展していくことが知られている（例えば非特許文献１および非特許文献２を参照）。また、このような部分放電や沿面放電を抑制する方法として、様々な方法が知られている。
例えば、絶縁基板と導体との界面に発生するボイドの制御に関して、特許文献１に開示されているセラミックスの改質方法では、金属層との接合面の特性を向上させ、ボイドなどの空隙を小さくするため、セラミックス基板の表面に凹凸を持たせ、ボイドの抜けを良くする効果を持たせるように改質している。また、特許文献２に開示されている窒化珪素回路基板では、ろう付け接合界面のボイドの発生を抑制するため、窒化珪素基板の表面に適切な凹凸を持たせるように改質している。
一方、絶縁破壊に至る部位に着目し、その箇所を中心に対策を施すことによって、高い部分放電および沿面放電耐量を確保する方法も知られている。例えば、特許文献３ないし特許文献５では、最も電界が集中する絶縁基板上の導体端部にコーティングを施すことによって、電界を緩和する方法が開示されている。
上記特許文献１ないし特許文献５に開示されている方法は、いずれも基板側での対策であるが、封止材側での対策も知られている。例えば、特許文献６に開示されているパワーモジュールでは、吸湿急加熱時に発生するゲル内部の欠陥による部分放電の発生を抑制するために、これら吸湿急加熱に強いゲル材が用いられている。
また、特許文献７では、主回路基板と制御基板とが上下に一括して搭載されたパワーモジュールにおいて、ヒートサイクルにおけるゲル裂けやゲルの剥離などの長期の信頼性を向上させるために、主回路基板と制御基板とを２段構成とする方法が開示されている。
さらに、特許文献８では、液状絶縁物（フロロカーボンや絶縁油）とエポキシ樹脂との２段構成や、この２段構成の間にさらにシリコーンゲルを挟んだ３段構成とすることによって、沿面放電を抑制する方法も開示されている。
華表宏隆、山城啓輔、高野哲美、「ゲル絶縁物中の部分放電発生機構に関する検討」、平成23年電気学会全国大会論文集、2011年3月、No.1-074
早瀬悠二、山城啓輔、華表宏隆、高野哲美、西村芳孝、「シリコーンゲルにおける部分放電と泡トリーの進展観測」、平成24年電気学会全国大会論文集、2012年3月、No.1-090
しかしながら、基板側での対策は、基板の物理的構造の変更を伴い、また、封止材側での対策は、封止材料の変更を伴うこととなる。そのため、上記のような対策は、コスト的に高価となる。
前述した課題を解決する主たる本発明は、表面に電極パターンが設けられた絶縁基板と、前記絶縁基板の表面に実装される半導体素子と、を有する半導体装置の製造方法であって、少なくとも前記絶縁基板の表面および前記半導体素子を封止材により封止する封止工程において、前記電極パターンに前記封止材を引き寄せるための電界を印加することを特徴とする半導体装置の製造方法である。
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
本発明によれば、基板の物理的構造の変更や封止材料の変更を伴うことなく、絶縁基板と電極パターンとの界面に残存する気泡を除去して、より高い絶縁性を確保し、さらなる高耐圧化を図ることができる。
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
半導体装置の構成の一例
まず、図８を参照して、後述する本発明の一実施形態における製造方法が適用された半導体装置の構成について説明する。なお、以下においては、半導体装置の一例として、特に高耐圧が要求されるパワー半導体モジュールの場合について説明する。
半導体装置の構成の一例
まず、図８を参照して、後述する本発明の一実施形態における製造方法が適用された半導体装置の構成について説明する。なお、以下においては、半導体装置の一例として、特に高耐圧が要求されるパワー半導体モジュールの場合について説明する。
図８に示されているパワー半導体モジュール９は、金属ベース９０、電極パターン９１、９３、絶縁基板９２、パワー半導体素子９４、ボンディングワイヤ９５、ケース９６、外部導出端子９７、および硬化後の封止材３’を含んで構成されている。
絶縁基板９２は、例えばセラミック基板であり、その両表面に、例えば銅箔からなる電極パターン９１および９３が設けられている。以下、絶縁基板９２の上面（図８において上側の面）に設けられた電極パターン９３を上部電極パターンと称し、下面（図８において下側の面）に設けられた電極パターン９１を下部電極パターンと称する。
パワー半導体素子９４は、絶縁基板９２上面の上部電極パターン９３上に実装されている。また、パワー半導体素子９４の電極と上部電極パターン９３とは、ボンディングワイヤ９５で接続されている。なお、パワー半導体素子が複数実装されていてもよく、さらに、パワー半導体素子の駆動回路や保護回路を構成する他の素子が実装されていてもよい。
金属ベース９０は、例えば銅ベースであり、絶縁基板９２下面の下部電極パターン９１に、例えば半田接合されている。また、金属ベース９０は、ケース９６の底面（一面）を構成しており、ケース９６は、その内部に絶縁基板９２（電極パターン９１および９３を含む）およびパワー半導体素子９４を収納している。そして、絶縁基板９２（の少なくとも上面）およびパワー半導体素子９４は、封止工程においてケース９６の内部に充填され、硬化された封止材３’によって、封止されている。なお、ケース９６の上蓋９６ａは、封止工程においては装着されていない。
パワー半導体モジュール９は、外部導出端子９７を少なくとも１つ備えている。また、当該外部導出端子９７は、一端が上部電極パターン９３に接続され、封止材３’およびケース９６の上蓋９６ａを貫通して、他端が外部に導出されている。
前述したように、高耐圧のパワー半導体モジュールにおいて、絶縁基板と電極パターンとの界面（あるいは、封止材を含めた３重点）に気泡が残存すると、部分放電や沿面放電を引き起こし、絶縁上の弱点となる。そこで、本発明の一実施形態における半導体装置（パワー半導体モジュール）の製造方法では、前述した一般的なパワー半導体モジュールの封止工程において、このような絶縁上の弱点となる界面（３重点）に残存する気泡を除去している。なお、本実施形態の製造方法は、当該界面（３重点）の気泡を除去することを目的としており、図８に示したようなケース９６の内部全体を封止する場合だけでなく、パワー半導体素子９４や上部電極パターン９３の周辺のみを部分封止する場合にも適用することができる。
ここで、一例として、封止材にシリコーンゲルを用いる場合のパワー半導体モジュールの封止工程の概略を以下に示す。
［１］事前工程（１次脱泡）：注入前のゲルの減圧脱泡を行う（数分〜３時間）。
［２］第１工程（注型工程）：微小リークさせながらゲルを注入する。
［３］第２工程（脱泡工程）：再度減圧した後、大気圧までパージする。
［４］第３工程（硬化工程）：恒温槽で１００℃程度で１時間加熱する。
＜第１工程＞
以下、図１を参照して、本実施形態における半導体装置（パワー半導体モジュール）の製造方法のうち、第１工程（注型工程）について説明する。
［１］事前工程（１次脱泡）：注入前のゲルの減圧脱泡を行う（数分〜３時間）。
［２］第１工程（注型工程）：微小リークさせながらゲルを注入する。
［３］第２工程（脱泡工程）：再度減圧した後、大気圧までパージする。
［４］第３工程（硬化工程）：恒温槽で１００℃程度で１時間加熱する。
＜第１工程＞
以下、図１を参照して、本実施形態における半導体装置（パワー半導体モジュール）の製造方法のうち、第１工程（注型工程）について説明する。
図１に示すように、パワー半導体モジュール９の金属ベース９０と外部導出端子９７との間に、スイッチ２を介して、例えば商用交流電源である交流電源１が接続され、金属ベース９０は、さらにグランドに接続されている。そして、スイッチ２をオンにして、金属ベース９０と外部導出端子９７との間に電圧を印加した状態で、シリコーンゲルなどの封止材３を、上蓋が未装着のケース９６の内部に充填する注型工程を行う。なお、パワー半導体モジュール９が外部導出端子を複数備える場合には、それら複数の外部導出端子を一括して、金属ベース９０との間で電圧を印加する。
ここで、電圧の印加は、少なくとも封止材３を充填した後、封止材３が硬化する前に行えばよい。したがって、注型工程における電圧の印加は、封止材３の充填を開始する前から開始しても、封止材３の充填を完了した後に開始してもよい。
このように、金属ベース９０と外部導出端子９７との間に電圧を印加することによって、図４に示すように、それらを介して絶縁基板９２および上部電極パターン９３に電圧が印加され、電界が発生する。ここで、封止材３の比誘電率は、空気（気泡４）の比誘電率（≒１）より高いため、発生した電界による静電気力（クーロン力）によって、図４の矢印Ａで示されるように、封止材３が上部電極パターン９３に引き寄せられ、高い密着性を確保することができる。一方、上部電極パターン９３に引き寄せられた封止材３により、図４の矢印Ｂで示されるように、気泡４が上部電極パターン９３から遠ざけられる。
以上のように、注型工程において、金属ベース９０と外部導出端子９７との間に電圧を印加することによって、上部電極パターン９３に電界を印加して静電気力により封止材３を引き寄せ、絶縁基板と電極パターンとの界面（３重点）に残存する気泡を除去することができる。そして、封止材３を引き寄せる力は、発生する電界に応じて大きくなるため、部分放電や沿面放電が発生しやすく、気泡を除去する必要性が高い高電界部ほど、気泡を除去する効果が大きくなる。
なお、封止材３を引き寄せる力は、金属ベース９０と外部導出端子９７との間に印加する電圧が高いほど大きくなるものの、実装されているパワー半導体素子９４などの素子耐圧を上限として印加するのが適当である。また、封止材３を引き寄せる力は、用いられる封止材の比誘電率が高いほど大きくなるが、シリコーンゲルの比誘電率程度（３．５〜５．０程度）であれば、十分に気泡を除去する効果を得ることができる。さらに、封止材３と界面を形成する相手の材料との間の表面エネルギーの観点から、封止材３が表面エネルギーによって浸透するためには、両者間の接触角が９０°以下であることが望ましい。
＜第２工程＞
以下、図２を参照して、本実施形態における半導体装置（パワー半導体モジュール）の製造方法のうち、第２工程（脱泡工程）について説明する。
＜第２工程＞
以下、図２を参照して、本実施形態における半導体装置（パワー半導体モジュール）の製造方法のうち、第２工程（脱泡工程）について説明する。
図２に示すように、真空チャンバ５は、一例として、真空ポンプ５１、ガスボンベ５２、減圧弁５３、５４、および流量計５５を備えている。真空ポンプ５１は、例えばロータリーポンプであり、減圧弁５３とともに真空パージに用いられる。一方、ガスボンベ５２は、パージガスが充填されており、減圧弁５４および流量計５５とともに、ガスパージに用いられる。なお、パージガスとしては、例えば窒素（Ｎ２）や、乾燥空気、トリフルオロヨードメタン（ＣＦ３Ｉ）などが用いられ、湿度管理や絶縁性の高い雰囲気にするために使われる。
真空チャンバ５には、配線導入端子５６および５７が設けられており、それぞれパワー半導体モジュール９の外部導出端子９７および金属ベースに接続されている。また、交流電源１は、スイッチ２を介して、配線導入端子５６および５７の間に接続され、配線導入端子５７は、さらにグランドに接続されている。そして、これらの配線導入端子を介して、金属ベースと外部導出端子９７との間に電圧を印加した状態で、注型工程においてケースの内部に充填された封止材３中の気泡を除去する脱泡工程を行う。
前述したように、電圧の印加は、少なくとも封止材３を充填した後、封止材３が硬化する前に行えばよい。したがって、封止材３の充填後の脱泡工程における電圧の印加は、真空を引く時点や脱泡を開始する時点など、どの時点で開始してもよい。
このように、脱泡工程においても、金属ベースと外部導出端子９７との間に電圧を印加することによって、注型工程と同様に、上部電極パターン９３に電界を印加して静電気力により封止材３を引き寄せ、絶縁基板と電極パターンとの界面（３重点）に残存する気泡を除去することができる。
＜第３工程＞
以下、図３を参照して、本実施形態における半導体装置（パワー半導体モジュール）の製造方法のうち、第３工程（硬化工程）について説明する。
＜第３工程＞
以下、図３を参照して、本実施形態における半導体装置（パワー半導体モジュール）の製造方法のうち、第３工程（硬化工程）について説明する。
図３に示すように、硬化工程に用いられる加熱炉６（恒温槽）には、配線導入端子６１および６２が設けられており、それぞれパワー半導体モジュール９の外部導出端子９７および金属ベースに接続されている。また、交流電源１は、スイッチ２を介して、配線導入端子６１および６２の間に接続され、配線導入端子６２は、さらにグランドに接続されている。そして、これらの配線導入端子を介して、金属ベースと外部導出端子９７との間に電圧を印加した状態で、注型工程および脱泡工程後の封止材３を硬化させる硬化工程を行う。
なお、封止材３が硬化してしまうと、気泡を除去することができなくなるため、電圧の印加は、少なくとも封止材３が硬化する前に行う必要がある。したがって、硬化工程における電圧の印加は、少なくとも加熱炉６の加熱によって封止材３が硬化する前に開始し、好ましくは加熱炉６が加熱を開始する前に開始するようにしてもよい。
このように、硬化工程の封止材３が硬化する前においても、金属ベースと外部導出端子９７との間に電圧を印加することによって、注型工程や脱泡工程と同様に、上部電極パターン９３に電界を印加して静電気力により封止材３を引き寄せ、絶縁基板と電極パターンとの界面（３重点）に残存する気泡を除去することができる。
半導体装置の他の構成例
以下、図１０ないし図１７を参照して、本実施形態の製造方法が適用される半導体装置（パワー半導体モジュール）の他の構成例について説明する。
半導体装置の他の構成例
以下、図１０ないし図１７を参照して、本実施形態の製造方法が適用される半導体装置（パワー半導体モジュール）の他の構成例について説明する。
図１０に示されているパワー半導体モジュールにおいては、両表面に電極パターン９１および９３が設けられた絶縁基板９２は、放熱用のフィン９８に取り付けられている。また、上部電極パターン９３上にパワー半導体素子９４が実装されるとともに、上部電極パターン９３間がボンディングワイヤ９５で接続されている。そして、このような構成のパワー半導体モジュールに対しては、フィン９８と上部電極パターン９３との間に、スイッチ２を介して交流電源１を接続し、封止工程において、スイッチ２をオンにして封止材を引き寄せるための電界を印加する。
図１１は、プレスパック（press pack）型のパワー半導体モジュールの構成例を示している。パワー半導体モジュール（例えばＩＧＢＴ）のコレクタ端子Ｃは、パッケージ９６下面に設けられ、パワー半導体素子９４と接合されている。また、エミッタ端子Ｅは、パッケージ９６上面に設けられ、ばね特性を有するピン９５０でパワー半導体素子９４と接続されている。さらに、ゲート端子Ｇは、パッケージ９６側面に設けられ、ボンディングワイヤ９５でパワー半導体素子９４と接続されている。なお、図１１の構成例では、パワー半導体素子９４の周縁部のみが封止材３によって（部分）封止され、窒素ガスなどの加圧ガス７がパッケージ９６の内部に充填されているが、パッケージ９６の内部全体を封止してもよい。そして、このような構成のパワー半導体モジュールに対しては、コレクタ端子Ｃと、エミッタ端子Ｅおよびゲート端子Ｇとの間に、スイッチ２を介して交流電源１を接続し、封止工程において、封止材３を引き寄せるための電界を印加する。
図１２ないし図１７は、アルミナ（Ａｌ２Ｏ３）などのセラミック基板（９２）上に銅回路板（９１，９３）を共晶反応によって接合したＤＣＢ（Direct Copper Bond）基板を用いる構成例を示している。
図１２に示されているパワー半導体モジュールにおいては、ＤＣＢ基板（９１〜９３）の下部電極パターン（銅回路板）９１に金属ベース（銅ベース）９０が接合され、上部電極パターン（銅回路板）９３上にパワー半導体素子９４が実装されている。また、パワー半導体素子９４の電極や上部電極パターン９３がボンディングワイヤ９５でケース９６内の外部導出端子９７と接続されている。そして、このような構成のパワー半導体モジュールに対しては、金属ベース９０と外部導出端子９７との間に、スイッチ２を介して交流電源１を接続し、封止工程において、封止材３を引き寄せるための電界を印加する。
図１３に示されているパワー半導体モジュールにおいては、さらに熱抵抗を低減するため、図１２の金属ベース９０を用いず、窒化ケイ素（Ｓｉ３Ｎ４）のセラミック基板（９２）上により厚い銅回路板（９１，９３）を接合したＤＣＢ基板を用いている。また、図１２のボンディングワイヤ９５に代えて、銅ピン９５１を備えたプリント基板構造のパワー基板９５２をパワー半導体素子９４上に接続することにより、配線経路を形成している。さらに、封止材として、シリコーンゲルに代えてエポキシ樹脂８を用いることにより、図１２のケース９６を不要としている。そして、このような構成のパワー半導体モジュールに対しては、下部電極パターン（銅回路板）９１と、外部導出端子９７およびパワー基板９５２との間に、スイッチ２を介して交流電源１を接続し、封止工程において、エポキシ樹脂８を引き寄せるための電界を印加する。
図１４に示されているパワー半導体モジュールにおいては、ＤＣＢ基板（９１〜９３）は、冷却用のフィン９８に取り付けられている。また、ＤＣＢ基板の下部電極パターン（銅回路板）９１に放熱用の金属ベース９０が接合され、上部電極パターン（銅回路板）９３上にパワー半導体素子９４が実装されている。さらに、上部電極パターン９３間がボンディングワイヤ９５で接続されている。そして、このような構成のパワー半導体モジュールに対しては、フィン９８と上部電極パターン９３との間に、スイッチ２を介して交流電源１を接続し、封止工程において、封止材を引き寄せるための電界を印加する。
図１５は、図１４のパワー半導体モジュールに対して、放熱用の金属ベース９０を用いない放熱用ベースフリー構造のパワー半導体モジュールの構成例を示している。
図１６に示されているパワー半導体モジュールにおいては、ＤＣＢ基板（９１〜９３）の下部電極パターン（銅回路板）９１に金属ベース９０が接合され、上部電極パターン（銅回路板）９３上にパワー半導体素子９４が実装されている。また、これらが冷却用のフィン９８に取り付けられており、金属ベース９０とフィン９８表面との間の接触熱抵抗を低減するため、サーマルグリスが用いられている。さらに、パワー半導体素子９４の電極や上部電極パターン９３がボンディングワイヤ９５でケース９６内の外部導出端子９７と接続されている。そして、このような構成のパワー半導体モジュールに対しては、金属ベース９０と外部導出端子９７との間に、スイッチ２を介して交流電源１を接続し、封止工程において、封止材３を引き寄せるための電界を印加する。
図１７は、図１６のパワー半導体モジュールに対して、冷却用のフィン９８を金属ベース９０と一体化し、ベースカバー９９との間に冷却液を流すことにより、さらに熱抵抗を低減させた直接水冷構造のパワー半導体モジュールの構成例を示している。
前述したように、絶縁基板９２の上面にパワー半導体素子９４が実装された半導体装置（パワー半導体モジュール９）の製造方法において、上部電極パターン９３に電界を印加した状態で、絶縁基板９２（の少なくとも上面）およびパワー半導体素子９４を封止材３により封止する封止工程を行うことによって、基板の物理的構造の変更や封止材料の変更を伴うことなく、静電気力により封止材３を引き寄せ、絶縁基板と電極パターンとの界面（３重点）に残存する気泡を除去することができる。これにより、部分放電や絶縁破壊を抑制し、より高い絶縁性を確保し、さらなる高耐圧化を図ることができる。
また、上部電極パターン９３への電界の印加は、注型工程、脱泡工程、および硬化工程のうちの１つまたは複数の工程において行うことができる。
また、上部電極パターン９３に電界を印加するために印加する電圧は、実装されているパワー半導体素子９４などの素子耐圧を上限として印加すればよい。
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
上記実施形態では、封止工程において、パワー半導体モジュール９の金属ベースと外部導出端子との間に交流電圧を印加しているが、これに限定されるものではなく、印加する電圧は、例えば直流電圧やパルス電圧であってもよい。
１ 交流電源
２ スイッチ
３ 封止材
３’ 封止材（硬化後）
４ 気泡
５ 真空チャンバ
６ 加熱炉
７ 加圧ガス
８ エポキシ樹脂
９ パワー半導体モジュール（半導体装置）
５１ 真空ポンプ（ロータリーポンプ）
５２ ガスボンベ
５３、５４ 減圧弁
５５ 流量計
５６、５７、６１、６２ 配線導入端子
９０ 金属ベース（銅ベース）
９１ 下部電極パターン
９２ 絶縁基板（セラミック基板）
９３ 上部電極パターン
９４ パワー半導体素子
９５ ボンディングワイヤ
９６ ケース（パッケージ）
９６ａ 上蓋
９７ 外部導出端子
９８ フィン
９９ ベースカバー
９５０ ピン
９５１ 銅ピン
９５２ パワー基板
ＴＰ１ ３重点
２ スイッチ
３ 封止材
３’ 封止材（硬化後）
４ 気泡
５ 真空チャンバ
６ 加熱炉
７ 加圧ガス
８ エポキシ樹脂
９ パワー半導体モジュール（半導体装置）
５１ 真空ポンプ（ロータリーポンプ）
５２ ガスボンベ
５３、５４ 減圧弁
５５ 流量計
５６、５７、６１、６２ 配線導入端子
９０ 金属ベース（銅ベース）
９１ 下部電極パターン
９２ 絶縁基板（セラミック基板）
９３ 上部電極パターン
９４ パワー半導体素子
９５ ボンディングワイヤ
９６ ケース（パッケージ）
９６ａ 上蓋
９７ 外部導出端子
９８ フィン
９９ ベースカバー
９５０ ピン
９５１ 銅ピン
９５２ パワー基板
ＴＰ１ ３重点
Claims (7)
- 表面に電極パターンが設けられた絶縁基板と、
前記絶縁基板の表面に実装される半導体素子と、
を有する半導体装置の製造方法であって、
少なくとも前記絶縁基板の表面および前記半導体素子を封止材により封止する封止工程において、前記電極パターンに前記封止材を引き寄せるための電界を印加することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記封止工程のうち、前記封止材を注型する注型工程において、前記電極パターンに前記封止材を引き寄せるための電界を印加することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記封止工程のうち、注型された前記封止材中の気泡を除去する脱泡工程において、前記電極パターンに前記封止材を引き寄せるための電界を印加することを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法であって、
前記脱泡工程は、減圧脱泡を行って、注型された前記封止材中の気泡を除去する工程であることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記封止工程のうち、注型された前記封止材を硬化させる硬化工程において、前記電極パターンに前記封止材を引き寄せるための電界を印加することを特徴とする半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法であって、
前記硬化工程は、恒温槽で１００℃程度で加熱して、注型された前記封止材を硬化させる工程であることを特徴とする半導体装置の製造方法。 - 請求項１ないし請求項６の何れかに記載の半導体装置の製造方法であって、
前記封止工程において、前記電極パターンに前記半導体素子の耐圧を上限とする電圧を印加して、前記封止材を引き寄せるための電界を印加することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013027939A JP6101507B2 (ja) | 2013-02-15 | 2013-02-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013027939A JP6101507B2 (ja) | 2013-02-15 | 2013-02-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014157924A true JP2014157924A (ja) | 2014-08-28 |
| JP6101507B2 JP6101507B2 (ja) | 2017-03-22 |
Family
ID=51578632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013027939A Active JP6101507B2 (ja) | 2013-02-15 | 2013-02-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6101507B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017139412A (ja) * | 2016-02-05 | 2017-08-10 | 東芝メモリ株式会社 | インプリント装置及びインプリント方法 |
| US10658268B2 (en) | 2016-09-09 | 2020-05-19 | Mitsubishi Electric Corporation | Semiconductor device |
| US10770420B2 (en) | 2016-09-07 | 2020-09-08 | Mitsubishi Electric Corporation | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150724A (ja) * | 1998-11-13 | 2000-05-30 | Toshiba Corp | 半導体装置 |
| JP2006252893A (ja) * | 2005-03-09 | 2006-09-21 | Central Res Inst Of Electric Power Ind | 傾斜誘電率電気絶縁モールド製造方法及び電気絶縁モールド |
| JP2011159692A (ja) * | 2010-01-29 | 2011-08-18 | Honda Motor Co Ltd | 電子装置、および、電子装置の製造方法 |
-
2013
- 2013-02-15 JP JP2013027939A patent/JP6101507B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150724A (ja) * | 1998-11-13 | 2000-05-30 | Toshiba Corp | 半導体装置 |
| JP2006252893A (ja) * | 2005-03-09 | 2006-09-21 | Central Res Inst Of Electric Power Ind | 傾斜誘電率電気絶縁モールド製造方法及び電気絶縁モールド |
| JP2011159692A (ja) * | 2010-01-29 | 2011-08-18 | Honda Motor Co Ltd | 電子装置、および、電子装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017139412A (ja) * | 2016-02-05 | 2017-08-10 | 東芝メモリ株式会社 | インプリント装置及びインプリント方法 |
| US10770420B2 (en) | 2016-09-07 | 2020-09-08 | Mitsubishi Electric Corporation | Semiconductor device |
| US10658268B2 (en) | 2016-09-09 | 2020-05-19 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6101507B2 (ja) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6526229B2 (ja) | パワーモジュール | |
| JP6398270B2 (ja) | 半導体装置 | |
| JP6719569B2 (ja) | 半導体装置および電力変換装置 | |
| JP2013016629A (ja) | 半導体モジュール | |
| JP2013219267A (ja) | パワーモジュール | |
| JP6676079B2 (ja) | 半導体装置およびその製造方法 | |
| JP6540326B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009252838A (ja) | 半導体装置 | |
| JP2015046476A (ja) | 電力用半導体装置およびその製造方法 | |
| JP6101507B2 (ja) | 半導体装置の製造方法 | |
| US11011442B2 (en) | Power module | |
| US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
| JP5892796B2 (ja) | 高圧モジュール | |
| CN106415833A (zh) | 功率半导体模块以及功率部件 | |
| JP5987297B2 (ja) | パワー半導体装置の製造方法 | |
| JP2015220295A (ja) | パワーモジュール及びその製造方法 | |
| JP6167535B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2015104808A1 (ja) | パワー半導体装置および電力変換装置 | |
| JP5826443B1 (ja) | 半導体装置及びその製造方法 | |
| JP7155748B2 (ja) | 半導体装置 | |
| JP6295581B2 (ja) | 電気機器の製造方法 | |
| WO2019044243A1 (ja) | パワー半導体モジュール | |
| JP2015162645A (ja) | 半導体装置およびその製造方法 | |
| WO2023073831A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2024038738A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6101507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |