JP2013225554A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013225554A
JP2013225554A JP2012096377A JP2012096377A JP2013225554A JP 2013225554 A JP2013225554 A JP 2013225554A JP 2012096377 A JP2012096377 A JP 2012096377A JP 2012096377 A JP2012096377 A JP 2012096377A JP 2013225554 A JP2013225554 A JP 2013225554A
Authority
JP
Japan
Prior art keywords
gel
sealing material
semiconductor element
concave
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012096377A
Other languages
English (en)
Inventor
Kei Toyoda
慶 豊田
Masanori Nano
匡紀 南尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012096377A priority Critical patent/JP2013225554A/ja
Publication of JP2013225554A publication Critical patent/JP2013225554A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】
半導体素子から発生する熱の放熱性に優れ、過昇温による故障を抑制し信頼性の高いゲル封止型の半導体装置を提供する。
【解決手段】
半導体素子搭載用パッド部12Aおよび外部端子12Bを有するリードフレーム12等の基板12と、基板12上に実装された半導体素子10と、半導体素子10を封止するゲル状封止材18と、基板12の面との距離が極大となる点を少なくとも1点有し、その極大箇所に貫通孔16Aが設けられた、基板12の面に対して凹形状である内壁を有する放熱板16とを備え、ゲル状封止材18が放熱板16の凹状内壁と少なくとも1ヵ所で密着していることを特徴とする、半導体装置。
【選択図】 図2

Description

本発明は、基板上に搭載された半導体素子をゲル封止してなる半導体装置と、その製造方法に関するものである。
近年、インバータ制御機器等に搭載される半導体素子は、さらなる高密度化、高速化が求められている。その結果、半導体素子の発熱量が増大し、半導体素子自体や、半導体素子周辺の構成部材の、熱劣化による信頼性の低下が問題視されており、半導体素子を実装するパッケージの放熱構造設計が重要になっている。
このような問題を解決する構造として、図12に示すような構造が提案されている。図12において、101は封止用ゲル、102は半導体素子、103は密閉用金属カップ、104は基板、105は電極、107は金属ワイヤ、108は接着層である。すなわち、半導体素子102を封止用ゲル101で封止し、さらに、耐湿性維持や物理的ダメージからのゲル封止箇所の保護を目的として、金属カップ103で封止用ゲル101の周囲を密閉する。
このような半導体パッケージでは、高耐熱性のゲルにより半導体素子を保護することが出来、トランスファーモールド用のエポキシ系熱硬化性樹脂などでは不可能な耐熱性を付与することができ、前記半導体素子およびその周辺部材の熱による劣化や故障と、それにより引き起こされる信頼性の低下を抑制することができる(例えば特許文献1)。
特許第4317189号
しかしながら、上記特許文献1に記載された半導体装置では、封止用ゲル101と金属カップ103間に空隙106が存在することとなり、半導体素子102から発せられた熱が、封止用ゲル101を通して、放熱しようとした場合、熱抵抗の大きい空隙106が障壁となり、放熱効率の低下を招き、より多くの熱が発生するような半導体素子のさらなる高スイッチング化に対応することができない。あるいは、対応するためには、基板104の放熱面積を大きくする必要があり、半導体装置の外形寸法が大きくなり小型化が困難となる。
本発明は、かかる従来の半導体装置の課題を考慮し、半導体素子からの放熱効率を向上させ、小型化した半導体装置であってもより信頼性の高い半導体装置および半導体製造方法を提供することを目的とする。
第1の本発明は、
基板と、
前記基板上に実装された半導体素子と、
前記半導体素子を封止するゲル状封止材と、
前記基板の面との距離が極大となる点を少なくとも1点有し、前記極大箇所には貫通孔が設けられた、前記基板の面に対して凹形状である内壁を有する放熱板と、を備え、
前記ゲル状封止材が前記放熱板の凹状内壁と少なくとも1ヵ所で密着していることを特徴とする、半導体装置である。
第2の本発明は、
前記貫通孔が樹脂で封止されていることを特徴とする、第1の本発明の半導体装置である。
第3の本発明は、
前記凹形状である内壁を有する放熱板の外縁の存在する場所に形成された前記ゲル状封止材が樹脂でシーリングされていることを特徴とする、第1の本発明の半導体装置である。
第4の本発明は、
前記基板上に、前記凹形状である内壁を有する放熱板の内壁と接触する支柱が設けられていることを特徴とする、第1の本発明の半導体装置である。
第5の本発明は、
前記ゲル状封止材がシリコーンゲルであることを特徴とする、第1の本発明の半導体装置である。
第6の本発明は、
硬化が完了していないゲル状封止材を、凹形状の内壁を有する放熱板の凹形状内壁に、前記凹形状の内壁を有する放熱板の外縁からはみ出るように配置する配置工程と、
前記ゲル状封止材が配置された放熱板を、はみ出た前記未硬化ゲル状封止材部分が、基板に搭載された半導体素子に押圧されるように、かぶせていくことで、前記半導体素子を封止する封止工程と、
その後、前記未硬化のゲル状封止材を完全に硬化する硬化工程とを備えたことを特徴とする、半導体装置の製造方法である。
本発明では、半導体素子で発生した熱の放熱性に優れており、従って、小型の半導体装置であっても、半導体素子からの発熱による過昇温による不良発生の緩和に優れた信頼性の高いものとすることができる。
本発明の第1の実施の形態の半導体装置の断面図 本発明の第1の実施の形態の半導体装置の製造プロセスを表す各工程の断面図 本発明の第1の実施の形態の半導体装置の製造プロセスを表す各工程の断面図 本発明の第1の実施の形態の半導体装置の製造プロセスを説明するための断面図 本発明の第1の実施の形態の半導体装置の製造プロセスを説明するための断面図 本発明の第2の実施の形態の半導体装置の断面図 本発明の第2の実施の形態の半導体装置の製造プロセスを表す各工程の断面図 本発明の第3の実施の形態の半導体装置の断面図 本発明の第3の実施の形態の半導体装置の製造プロセスを表す各工程の断面図 本発明の第4の実施の形態の半導体装置の断面図 本発明の第4の実施の形態の半導体装置の製造プロセスを表す各工程の断面図 従来のゲル封止タイプの半導体装置の断面図
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る半導体装置の構造を示す断面図である。本実施の形態の半導体装置では、少なくとも半導体素子搭載用パッド部12Aおよび外部端子12Bを有するリードフレーム12と、ペースト材料11と、半導体素子10と、半導体素子10と外部端子12Bを接続する金属ワイヤ15と、放熱板14と、前記放熱板14を、リードフレーム12の半導体素子10の搭載面と反対側に、接着する絶縁性接着用樹脂13と、少なくとも1ヶ所の孔16Aの空いた凹形状を有する放熱板16と、前記凹形状放熱板16に設けられた孔16Aを埋める樹脂17と、前記凹形状放熱板16における凹面の内壁の、少なくとも1ヵ所と密着し、且つ前記半導体素子10と前記金属ワイヤ15と、前記リードフレーム12の少なくとも1部を封止するゲル状封止材18を備えている。
このように、半導体素子10およびその周辺を封止するゲル状封止材18と、凹形状放熱板16とを密着した構成とすることにより、半導体素子10から発生した熱は、リードフレーム12および放熱板14を経由した放熱経路と、ゲル状封止材18および凹形状放熱板16を経由した放熱経路により、効率良く放熱されることになり、従来のゲル封止型CAN封止パッケージよりも信頼性に優れた半導体装置とすることができる。
つまり、従来のCAN封止では、ゲル封止材と密閉用金属カップの間に、空気層を有することを避けられず、素子からの発熱を、封止用ゲルを通して放熱する際、熱伝導率の低い前記空気層が大きな抵抗となり放熱効率を低下させていたが、本実施の形態ではゲル状封止材18と凹状放熱板16が直接接触していることにより、より効率よく放熱させ、素子の過昇温を抑止することができる。
リードフレーム12はダイパッド部12Aおよび外部端子12Bを備え、銅などの熱伝導性および電気伝導性に優れた材料からなり、前記ダイパッド部12Aに半導体素子10がペースト材料11を介して搭載されている。放熱板14を構成する材質としては、特に限定するものではないが、公知の金属やセラミック、グラファイトやダイヤモンドなどの炭素素材などとすることができる。絶縁性接着用樹脂13としては、特に限定するものではなく、公知のシート状熱硬化性接着剤または液状熱硬化性接着剤とすることができる。封止材18は特に限定するものではなく、たとえば主剤としてオルトクレゾールノボラック型のエポキシ、硬化剤として前記主剤を硬化させることのできる酸無水物が配合され、無機充填剤比率が50重量部から90重量部程度配合された公知の熱硬化性エポキシ樹脂とすることができる。前記ゲル状封止材18および凹形状放熱板16の詳細を以下に述べる。
前記凹形状放熱板16を構成する材料は限定するものではないが、公知の金属やセラミック、グラファイトやダイヤモンドなどの炭素素材などとすることができ、また熱伝導率としては限定するものではないが、例えば20W/mK以上2000W/mK以下とすることができる。前記凹形状放熱板16の厚みとしては、0.2mm以上3mm以下とすることが出来る。0.2mmより薄いとハンドリング時の変形が大きくなり確実に放熱板を配置することが難しく、3mmより厚いと、重量が大きくなり、後述する前記ゲル状封止材18によって、前記リードフレーム12へ凹形状放熱板16を担持させることが難しくなり、パッケージ全体の強度が不十分となるためである。
また凹形状放熱板16のより詳しい形状としては、後述するゲル状封止材18と直接接触する、凹形状内壁のすべての点が前記凹形状放熱板16の外縁16Bをこえて下方へ(図2上)突出していることがなく、且つ凹形状内壁の中で、リードフレームとの距離の極大値となる点が少なくとも1ヶ所存在しており、且つ前記極大値となる点には、後述するゲル状封止材18の硬化過程で発生する気泡をパッケージ外部に逃がすための孔16Aが存在していれば良い。すなわち、凹形状内壁の面構造としては、各箇所の曲率半径などは特に限定するものではなく、また内壁の少なくとも一部が平面で構成されていても良いが、例えば本発明の第1の実施の形態では、内壁が半径20mmの球の一部であり、その内径が17.3mmである。凹形状放熱板16の製法としては、特に限定するものではなく、たとえば原材料となる材質の掘削加工、鋳造加工、鍛造加工などで作成することができ、前記極大値となる点へは公知の加工方法で貫通孔を設けることができる。
前記ゲル状封止材18を構成する材料としては、特に限定するものではないが、前記液状シリコーンゴムの前駆体としては、例えばビニル基含有オルガノポリシロキサンと、ハイドロジェンオルガノポリシロキサンと、白金などの硬化触媒と、の混合物などの公知のものを使用することができ、1液型か2液型かは限定するものではない。すなわちその基本的な化学構造としては主鎖構造がシロキサン骨格構造であり、アルキル基もしくはフルオロアルキル基もしくは酸素原子含有の極性基あるいはそれらのうち2種類以上の基がシリコン原子に結合している。
さらに、前記シロキサン骨格の末端にはビニル基などシロキサン骨格同士の結合に必要な反応部位が結合している。混合物を公知の方法で熱による付加硬化させる際には、ヒドロシリル化反応がおこり、ゲル状封止材を形成することとなる。また、前記ゲル状封止材18は熱硬化のプロセスの制御により、半硬化状態とすることが可能であり、半硬化状態で所望のプロセスにより、所望の箇所に配置した後に、続く加熱プロセスにより本硬化させることが可能である。
本発明の第1の実施の形態の製造プロセスとしては限定するものではないが例えば次に説明するような、工法が可能である。図2および図3は本発明の第1の実施の形態の製造プロセスを表す各工程の断面図である。
図2において、(a)に示すように、リードフレーム12のダイパッド部12A上にペースト材料11を、適当量塗布する。さらに前記ペースト11上に半導体素子10を搭載する。ペースト材料11の塗布には公知のディスペンサーを、半導体素子10の搭載には公知のダイボンダーを使用することが可能である。その後、(b)に示すように、半導体素子10とリードフレーム12の外部端子12Bとを金属ワイヤ15を使用し電気的かつ機械的に接合する。金属ワイヤ15の接続には公知のワイヤボンダを使用することができる。さらに、(c)に示すように、前記リードフレーム12において、半導体素子10の搭載面とは反対の面にシート状熱硬化性接着剤13を介して、放熱板14を密着させておく。
次に図3において、(a)に示すように、孔を設けた凹形状放熱板16の凹形状内壁に、半硬化状態としたゲル状封止材18Aを上から、(b)に示すように、これが落下しない程度に密着させながら、配置する。このようにして作製した凹形状放熱板16と半硬化ゲル状封止材18Aとで構成された一体物を、図2の(d)に示すように、前記ゲル状封止材18Aが前記凹形状放熱板16からはみ出した部分18A−1をリードフレーム12を含む箇所に載せていく。その際、前記凹形状放熱板16の外縁16Bおよび内壁が、リードフレーム12およびリードフレーム12上に搭載された半導体素子10、金属ワイヤ15などに接触しないようにするとともに、凹形状放熱板16に設けられた孔16Aから、半硬化状ゲル封止材18Aがはみ出さないように押し付けて、配置する。その後、(e)に示すように、前記一体物と密着した状態のリードフレーム12を、前記ゲル状封止材18Aを本硬化させる加熱プロセスへ投入し、前記ゲル状封止材18Aを本硬化させる。
そのような製造工程において、前記凹形状放熱板16内に巻き込んだ、あるいは本硬化時に発生した気泡は、前記凹形状放熱板16の内壁が凹形状であることにより、内壁内の最上部にその浮力で移動することになる。そこで、前記凹形状放熱板16の最上部箇所または極大箇所に設けられた孔16Aからこれら気泡を逃がすことで、本硬化した前記ゲル状封止材18が、前記リードフレーム12や、前記半導体素子10、前記金属ワイヤ15、前記凹形状放熱板16の内壁に強固に密着する。また前記加熱プロセスにおいて、先に放熱板14を密着させていたシート状熱硬化性接着剤13も硬化し、放熱板14とリードフレーム12を強固に密着させることとなる。
最後に、(f)に示すように、前記凹形状放熱板16の極大箇所に設けられた孔16Aに、液状熱硬化性樹脂17を公知のディスペンサーなどで充填し公知の方法で硬化させることにより、ゲル状封止材18と、凹形状放熱板16の内壁が密着しているために、半導体素子10からの発熱の放熱性に優れたゲル封止タイプの半導体装置とすることができる。
尚、図3に示すように、前記半硬化状態ゲル状封止材18Aについて、前記凹形状放熱板16の外縁16Bよりも上方へはみ出す部分18A−1を形成する際、図4に示すように、側方から見たとき、そのはみ出し部分18A−1の量Bを、凹形状放熱板16の外縁16Bの内径の最長部Aの5%以上50%以下とすることが望ましい。はみ出し量Bが前記最長部Aの5%よりも短いと、はみ出し部分18A−1をリードフレーム12に押し付けた際、前記半硬化のゲル状封止材18Aが、前記半導体素子10や前記リードフレーム12の一部を完全に封止する前に、前記凹形状放熱板16の外縁16Bが、前記リードフレーム12と当たってしまい、十分に封止することができず、逆にはみ出し量Bが前記最長部Aの50%よりも長いと、はみ出し部分18A−1をリードフレーム12に押し付けた際、前記半硬化のゲル状封止材18Aが、前記凹形状放熱板16の外縁16Bを超えて溢れ出す量が多くなり、前記リードフレーム12の外部端子12Bの半導体素子10と反対側の先端に触れ、電気的接触の妨げとなる(図1のY参照)。
また、図5に示したように、凹形状放熱板16に設けられた孔16Aは、凹形状放熱板16の外壁に向かって、その直径が小さくなるテーパ穴形状としてもよく、このテーパ穴形状により、その孔16Aのテーパ形状の途中で、半硬化ゲル状封止材18Aを止めて、凹形状放熱板16の外壁にゲル状封止材18がはみ出すことのないようにすることができる。また、テーパ形状であることにより、気泡が抜けやすく、ゲル状封止材18Aと凹形状放熱板16の接合強度が向上する。
(第2の実施の形態)
図6は、本発明の第2の実施の形態に係る半導体装置の構造を示す断面図である。本発明の第1の実施の形態と異なる点は、基板がリードフレームではなく、BT基板などに代表される積層型回路基板であるという点であり、その他は本発明の第1の実施の形態と同様である。本実施の形態の半導体装置では、少なくとも回路基板19と、ペースト材料11と、半導体素子10と、半導体素子10と回路基板19上の電極部分19Aを接続する金属ワイヤ15と、少なくとも1ヶ所の孔16Aの空いた凹形状を有する放熱板16と、前記凹形状放熱板16に設けられた孔16Aを埋める樹脂17と、前記凹形状放熱板16における凹面の内壁の、少なくとも1ヵ所と密着し、且つ前記半導体素子10と前記金属ワイヤ15と、前記回路基板19の少なくとも1部を封止するゲル状封止材18を備えている。
このように、半導体素子10およびその周辺を封止するゲル状封止材18と、凹形状放熱板16とを密着した構成とすることにより、半導体素子10から発生した熱は、回路基板19および放熱板14を経由した放熱経路と、ゲル状封止材18および凹形状放熱板16を経由した放熱経路により、効率良く放熱されることになり、信頼性に優れた半導体装置とすることができる。
つまり、従来のCAN封止では、ゲル封止材と密閉用金属カップの間に、空気層を有することを避けられず、素子からの発熱を、封止用ゲルを通して放熱する際、熱伝導率の低い前記空気層が大きな抵抗となり放熱効率を低下させていたが、本実施の形態ではゲル状封止材18と凹状放熱板16が直接接触していることにより、より効率よく放熱させ、素子の過昇温を抑止することができる。
ペースト材料11、半導体素子10、金属ワイヤ15、凹形状放熱板16、樹脂17およびゲル状封止材18は本発明の第1の実施の形態と共通とすることができる。
本発明の第2の実施の形態の製造プロセスとしては限定するものではないが例えば次に説明するような、工法が可能である。
図7は本発明の第2の実施の形態の製造プロセスを表す各工程の断面図である。図7において、(a)に示すように、回路基板19上にペースト材料11を、適当量塗布する。(b)に示すように、さらに前記ペースト11上に半導体素子10を搭載する。ペースト材料11の塗布には公知のディスペンサーを、半導体素子10の搭載には公知のダイボンダーを使用することが可能である。その後、半導体素子10と回路基板19の電極部分19Aとを金属ワイヤ15を使用し電気的かつ機械的に接合する。金属ワイヤ15の接続には公知のワイヤボンダを使用することができる。
孔を設けた凹形状放熱板16の凹形状内壁に、半硬化状態としたゲル状封止材18Aを配置する工程は、本発明の第1の実施の形態と同様であり、本発明の第1の実施の形態の製造プロセスの例と同様に半硬化ゲル状封止材とで構成された一体物を、(c)に示すように、前記ゲル状封止材18Aが前記凹形状放熱板16からはみ出した部分18A−1を、前記凹形状放熱板16の外縁16Bおよび内壁が、回路基板19および回路基板19に搭載された部材に接触しないように、回路基板19上において、半導体素子10および金属ワイヤ15を覆うように押し付けて、配置する。その後、(d)に示すように、前記一体物と密着した状態の回路基板19を、前記ゲル状封止材18Aを本硬化させるような加熱プロセスへ投入し、前記ゲル状封止材18Aを本硬化させる。
そのような製造工程において、前記凹形状放熱板16内に巻き込んだ、あるいは本硬化時に発生した気泡は、前記凹形状放熱板16の内壁が凹形状であることにより、内壁内の最上部にその浮力で移動することになる。そこで、前記凹形状放熱板16の最上部箇所または極大箇所に設けられた孔16Aからこれら気泡を逃がすことで、本硬化した前記ゲル状封止材18が、前記回路基板19や、前記半導体素子10、前記金属ワイヤ15、前記凹形状放熱板内壁16に強固に密着する。(e)に示すように、最後に前記凹形状放熱板16の最上部に設けられた孔16Aに、液状熱硬化性樹脂を公知のディスペンサーなどで充填し公知の方法で硬化させることにより、ゲル状封止材18と、凹形状放熱板16の内壁が密着しているために、半導体素子10からの発熱の放熱性に優れたゲル封止タイプの半導体装置とすることができる。
尚、本発明の第1の実施の形態で説明したように、前記半硬化状態ゲル状封止材18Aを、前記凹形状放熱板16の外縁16Bよりもはみ出すように配置する際、はみ出し量としては、本発明の第1の実施の形態と同様とすることができる。
(第3の実施の形態)
図8は、本発明の第3の実施の形態に係る半導体装置の構造を示す断面図である。本発明の第1の実施の形態と異なる点は、リードフレーム12の半導体素子搭載用パッド部12Aに、凹形状放熱板16の位置を規定するガイドピン20が設けられている点であり、その他は本発明の第1の実施の形態と同様である。本実施の形態の半導体装置では、少なくとも半導体素子搭載用パッド部12Aおよび外部端子12Bを有するリードフレーム12と、ペースト材料11と、半導体素子10と、半導体素子10と外部端子12Bを接続する金属ワイヤ15と、放熱板14と、前記放熱板14をリードフレーム12の、半導体素子10の搭載面と反対側に接着する絶縁性接着用樹脂13と、少なくとも1ヶ所の孔16Aの空いた凹形状を有する放熱板16と、前記凹形状放熱板16の位置を規定するため、前記半導体素子搭載用パッド部12A上に設けられた絶縁材料性ガイドピン20と、前記凹形状放熱板16に設けられた孔16Aを埋める樹脂17と、前記凹形状放熱板16における凹面の内壁の、少なくとも1ヵ所と密着し、且つ前記半導体素子10と前記金属ワイヤ15と、前記リードフレーム12の少なくとも1部を封止するゲル状封止材18とを備えている。
このように、半導体素子10およびその周辺を封止するゲル状封止材18と、凹形状放熱板16とを密着した構成とすることにより、半導体素子10から発生した熱は、リードフレーム12および放熱板14を経由した放熱経路と、ゲル状封止材18および凹形状放熱板16を経由した放熱経路により、効率良く放熱されることになり、従来のゲル封止型CAN封止パッケージよりも信頼性に優れた半導体装置とすることができる。
つまり、従来のCAN封止では、ゲル封止材と密閉用金属カップの間に、空気層を有することを避けられず、素子からの発熱を、封止用ゲルを通して放熱する際、熱伝導率の低い前記空気層が大きな抵抗となり放熱効率を低下させていたが、本実施の形態ではゲル状封止材18と凹状放熱板16が直接接触していることにより、より効率よく放熱させ、素子の過昇温を抑止することができる。
さらに本発明の第3の実施の形態では、前記絶縁材料性ガイドピン20が、前記半導体素子搭載用パッド部12A上に略垂直に設けられており、前記ガイドピン20の先端部20Aは、凹形状放熱板16の内壁と接触している。これにより、凹形状放熱板16の外縁16Bや内壁が、リードフレーム12上に配置された金属ワイヤ15と干渉することを抑止することができ、より一層信頼性および生産性の高い半導体装置とすることができる。さらに、凹形状放熱板16の内壁において、前記ガイドピン20と接触する箇所に、予め前記ガイドピン20の先端部20Aの形状に合わせた窪み16Cを設けておくことは、凹形状放熱板16のリードフレーム12上における位置を正確に規定することとなり、生産性の向上という観点からさらに好ましい。
本発明の第3の実施の形態の製造プロセスとしては限定するものではないが例えば次に説明するような、工法が可能である。
図9は製造プロセスを表す各工程の断面図である。図9において、(a)に示すように、リードフレーム12の半導体素子搭載用パッド部12A上にペースト材料11を、適当量塗布する。(b)に示すように、前記ペースト11上に半導体素子10を搭載する。ペースト材料11の塗布には公知のディスペンサーを、半導体素子10の搭載には公知のダイボンダーを使用することが可能である。その後、半導体素子10とリードフレーム12の外部端子12Bとを金属ワイヤ15を使用し電気的かつ機械的に接合する。金属ワイヤ15の接続には公知のワイヤボンダを使用することができる。さらに、(c)に示すように、前記リードフレーム12において、半導体素子10の搭載面とは反対の面にシート状熱硬化性接着剤13を介して、放熱板14を密着させておく。
次に、(d)に示すように、半導体素子搭載用パッド部12A上に、少なくとも2本の絶縁材料性ガイドピン20を設置する。ガイドピン20の設置方法としては、限定するものではないが、例えば熱硬化性接着剤を設置前のガイドピンの一端に塗布し、前記半導体素子搭載用パッド部12Aに密着させた後、熱硬化により強固に接着させるなど公知の方法とすることができる。
孔を設けた凹形状放熱板16の凹形状内壁に、半硬化状態としたゲル状封止材18Aを配置する工程は、本発明の第1の実施の形態と同様とすることができ、本発明の第1の実施の形態の製造プロセスの例と同様に半硬化ゲル状封止材とで構成された一体物をリードフレームの素子および端子の一部を含む箇所に押し付けて、配置する。その際、(e)に示すように、半導体素子搭載用パッド部12A上に設けられた前記ガイドピン20が半硬化ゲル状封止材18Aを突き抜ける形で、凹形状放熱板16の内壁に当たることとなり、半導体素子10や金属ワイヤ15との内壁の接触やぶつかりを阻止することができる。
尚、前記ガイドピン20としては、限定するものではないが、公知の熱硬化性樹脂の硬化物や、セラミックなどの絶縁体とすることができ、その断面形状も特に限定するものではなく、凹形状放熱板16と半硬化ゲル状封止材18Aの一体物を配置しようとしたときに、リードフレーム12上のいずれの搭載物よりも先に、凹形状放熱板16の内壁に接触するように、リードフレーム12に対して略垂直に設置されていれば良い。本発明の第3の実施の形態のおいては、その断面形状を円としている。ガイドピン20の設置工程としては、上記のようにペースト材料11の塗布や、半導体素子10の搭載、金属ワイヤ15の接続などの作業性を考慮し、これらの設置工程後に、ガイドピン20の設置を行うことが好ましい。
凹形状放熱板16を配置した後、(f)に示すように、前記一体物と密着した状態のリードフレーム12を、前記ゲル状封止材18Aを本硬化させるような加熱プロセスへ投入し、前記ゲル状封止材18Aを本硬化させる。このような製造工程において、前記凹形状放熱板16内に巻き込んだ、あるいは本硬化時に発生した気泡は、前記凹形状放熱板16の内壁が凹形状であることにより、内壁内の最上部にその浮力で移動することになる。そこで、前記凹形状放熱板16の最上部箇所または極大箇所に設けられた孔16Aからこれら気泡を逃がし、本硬化した前記ゲル状封止材18が、前記リードフレーム12や、前記半導体素子10、前記金属ワイヤ15、前記凹形状放熱板16の内壁に強固に密着する。また前記加熱プロセスにおいて、先に放熱板14を密着させていたシート状熱硬化性接着剤13も硬化し、放熱板14とリードフレーム12を強固に密着させることとなる。
最後に(g)に示すように、前記凹形状放熱板の最上部に設けられた孔に、液状熱硬化性樹脂を公知のディスペンサーなどで充填し公知の方法で硬化させることにより、ゲル状封止材と、凹形状放熱板の内壁が密着しているために、半導体素子からの発熱の放熱性に優れたゲル封止タイプの半導体装置とすることができる。
尚、上述したように、前記半硬化状態ゲル状封止材18Aを、前記凹形状放熱板16の外縁16Bよりもはみ出すように配置する際、はみ出し量としては、本発明の第1の実施の形態と同様とすることができる。
(第4の実施の形態)
図10は、本発明の第4の実施の形態に係る半導体装置の構造を示す断面図である。本発明の第1の実施の形態と異なる点は、凹形状放熱板16の外縁16Bに形成されるゲル状封止部材18をシールするように樹脂で封止し、内部のゲル状封止材18と外気との接触を抑制するという点であり、その他は本発明の第1の実施の形態と同様である。本実施の形態の半導体装置では、少なくとも半導体素子搭載用パッド部12Aおよび外部端子12Bを有するリードフレーム12と、ペースト材料11と、半導体素子10と、半導体素子10と外部端子12Bを接続する金属ワイヤ15と、放熱板14と、前記放熱板14をリードフレーム12の、半導体素子10の搭載面と反対側に接着する絶縁性接着用樹脂13と、少なくとも1ヶ所の孔16Aの空いた凹形状を有する放熱板16と、前記凹形状放熱板16に設けられた孔16Aを埋める樹脂17と、前記凹形状放熱板16における凹面の内壁の、少なくとも1ヵ所と密着し、且つ前記半導体素子10と前記金属ワイヤ15と、前記リードフレーム12の少なくとも1部を封止するゲル状封止材18と、前記凹形状放熱板16の外縁16Bにおいて、前記ゲル状封止材の露出をシーリングするためのシーリング樹脂21を備えている。
このように、半導体素子10およびその周辺を封止するゲル状封止材18と、凹形状放熱板16とを密着した構成とすることにより、半導体素子10から発生した熱は、リードフレーム12および放熱板14を経由した放熱経路と、ゲル状封止材18および凹形状放熱板16を経由した放熱経路により、効率良く放熱されることにより、さらに、樹脂17とシーリング樹脂21により、ゲル状封止材18の空気中への露出部が完全に吸湿が抑制され、従来のゲル封止型CAN封止パッケージよりもさらに信頼性に優れた半導体装置とすることができる。つまり、従来のCAN封止では、ゲル封止材と密閉用金属カップの間に、空気層を有することを避けられず、素子からの発熱を、封止用ゲルを通して放熱する際、熱伝導率の低い前記空気層が大きな抵抗となり放熱効率を低下させていたが、本実施の形態ではゲル状封止材と凹状放熱板16が直接接触していることにより、より効率よく放熱させ、素子の過昇温を抑止することができ、かつ耐湿信頼性も向上した半導体装置とすることができる。
本発明の第4の実施の形態の製造プロセスとしては限定するものではないが例えば次に説明するような、工法が可能である。図11は本発明の第4の実施の形態の製造プロセスを表す各工程の断面図である。
図11において、(a)に示すように、ダイパッド部12A上にペースト材料11を、適当量塗布する。(b)に示すように、さらに前記ペースト11上に半導体素子10を搭載する。ペースト材料11の塗布には公知のディスペンサーを、半導体素子10の搭載には公知のダイボンダーを使用することが可能である。その後、半導体素子10とリードフレーム12の外部端子12Bとを金属ワイヤ15を使用し電気的かつ機械的に接合する。金属ワイヤ15の接続には公知のワイヤボンダを使用することができる。さらに、(c)に示すように、前記リードフレーム12において、半導体素子10の搭載面とは反対の面にシート状熱硬化性接着剤13を介して、放熱板14を密着させておく。
(d)として示したように、孔を設けた凹形状放熱板16における凹形状内壁に、半硬化状態としたゲル状封止材を配置する工程は本発明の第1の実施の形態と同様であり、本発明の第1の実施の形態の製造プロセスの例と同様に半硬化ゲル状封止材とで構成された一体物をリードフレームの素子および端子の一部を含む箇所に押し付けて、配置する。
その後、(e)に示すように、前記一体物と密着した状態のリードフレーム12を、前記ゲル状封止材18Aを本硬化させるような加熱プロセスへ投入し、前記ゲル状封止材18Aを本硬化させる。前記凹形状放熱板16の内に巻き込んだ、あるいは本硬化時に発生した気泡は、前記凹形状放熱板16の内壁が凹形状であることにより、内壁内の最上部にその浮力で移動することになる。そこで、前記凹形状放熱板16の最上部箇所または極大箇所に設けられた孔16Aからこれら気泡を逃がし、且つ本硬化した前記ゲル状封止材18Aが、前記リードフレーム12や、前記半導体素子10、前記金属ワイヤ15、前記凹形状放熱板16の内壁に強固に密着する。また前記加熱プロセスにおいて、先に放熱板14を密着させていたシート状熱硬化性接着剤13も硬化し、放熱板14とリードフレーム12を強固に密着させることとなる。
次に(f)に示すように、前記凹形状放熱板の最上部に設けられた孔に、液状熱硬化性樹脂を公知のディスペンサーなどで充填し公知の方法で硬化させる。最後に、(g)に示すように、前記凹形状放熱板16の外縁16Bに、その形状にそって、例えば公知のディスペンサーで液状熱硬化性樹脂を塗布し、さらに硬化させる。
以上の工程を経てゲル状封止材18と、凹形状放熱板16の内壁が密着しているために、半導体素子10からの発熱の放熱性に優れ、凹形状放熱板16の外縁16Bに形成されたゲル状封止材18がシーリング樹脂21で封止され、ゲル状封止材18の外気への露出がないために、耐湿信頼性の高いゲル封止タイプの半導体装置とすることができる。
尚、前記半硬化状態ゲル状封止材を、前記凹形状放熱板の外縁よりもはみ出すように配置する際、はみ出し量としては、本発明の第1の実施の形態と同様とすることができる。
以上説明したように、本発明の半導体装置の製造方法を概略すると、例えば次のようにすることができる。すなわち、まず基板上に、半導体素子を例えばダイボンド材料を使用するなど適当な方法で搭載し、前記半導体素子と前記リードフレームの端子部を例えばアルミワイヤで接続する。一方、少なくとも1ヵ所孔の開いた凹形状を有し、前記半導体素子上に被せた際に、半導体素子がはみ出さない開口形状を有する金属カップに、規定の硬化条件を達成する前の段階で硬化を中断し、半硬化状態となった例えばシロキサン系ゲル封止材を前記金属カップの凹形状内に、金属カップの凹形状部分の容積よりも多く配置する。この時、ゲル封止材は半硬化となっており、前記金属カップの凹形状部分の淵や少なくとも1ヵ所空いた孔から漏れ出すことはない。その後、半硬化状態のゲル材料を配置した前記金属カップを、前記半導体素子が搭載されたリードフレームにおける半導体搭載箇所に、前記半硬化ゲル封止材を直接接触するように押圧するように配置し、ゲル封止材の本硬化を行うことにより、半導体装置とする。
以上説明したように、本発明のゲル封止型半導体装置は、ゲル封止材と放熱板を密着させることにより、半導体素子からの放熱性を向上させ、過昇温による信頼性の低下を抑制することにより長寿命とすることができ、インバータ制御機器等に搭載される半導体素子などに有効であり、その産業上の利用可能性は高い。
101 封止用ゲル
102 半導体素子
103 密閉用金属カップ
104 基板
105 電極
106 空隙
107 金属ワイヤ
108 基板
10 半導体素子
11 ペースト材
12 リードフレーム
12A 半導体素子搭載用パッド部
12B 外部端子
13 絶縁性接着用樹脂
14 放熱板
15 金属ワイヤ
16 凹形状の内壁を有する放熱板
16A 孔
16B 外縁
16C 窪み
17 樹脂
18 ゲル状封止材
18A 半硬化状態ゲル状封止材
18A−1 はみ出す部分
19 回路基板
20 絶縁材料性ガイドピン
21 シーリング樹脂

Claims (6)

  1. 基板と、
    前記基板上に実装された半導体素子と、
    前記半導体素子を封止するゲル状封止材と、
    前記基板の面との距離が極大となる点を少なくとも1点有し、前記極大箇所には貫通孔が設けられた、前記基板の面に対して凹形状である内壁を有する放熱板と、を備え、
    前記ゲル状封止材が前記放熱板の凹状内壁と少なくとも1ヵ所で密着していることを特徴とする、半導体装置。
  2. 前記貫通孔が樹脂で封止されていることを特徴とする、請求項1記載の半導体装置。
  3. 前記凹形状である内壁を有する放熱板の外縁の存在する場所に形成された前記ゲル状封止材が樹脂でシーリングされていることを特徴とする、請求項1記載の半導体装置。
  4. 前記基板上に、前記凹形状である内壁を有する放熱板の内壁と接触する支柱が設けられていることを特徴とする、請求項1記載の半導体装置。
  5. 前記ゲル状封止材がシリコーンゲルであることを特徴とする、請求項1記載の半導体装置。
  6. 硬化が完了していないゲル状封止材を、凹形状の内壁を有する放熱板の凹形状内壁に、前記凹形状の内壁を有する放熱板の外縁からはみ出るように配置する配置工程と、
    前記ゲル状封止材が配置された放熱板を、はみ出た前記未硬化ゲル状封止材部分が、基板に搭載された半導体素子に押圧されるように、かぶせていくことで、前記半導体素子を封止する封止工程と、
    その後、前記未硬化のゲル状封止材を完全に硬化する硬化工程とを備えたことを特徴とする、半導体装置の製造方法。


JP2012096377A 2012-04-20 2012-04-20 半導体装置およびその製造方法 Pending JP2013225554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012096377A JP2013225554A (ja) 2012-04-20 2012-04-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012096377A JP2013225554A (ja) 2012-04-20 2012-04-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013225554A true JP2013225554A (ja) 2013-10-31

Family

ID=49595434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012096377A Pending JP2013225554A (ja) 2012-04-20 2012-04-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2013225554A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019507046A (ja) * 2016-11-08 2019-03-14 天津深之藍海洋設備科技有限公司Tianjin Deepfar Ocean Technology Co., Ltd. Rov推進器の尾部カバー、rov推進器及びrov
CN116435201A (zh) * 2023-06-12 2023-07-14 四川遂宁市利普芯微电子有限公司 一种塑封封装方法以及器件封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019507046A (ja) * 2016-11-08 2019-03-14 天津深之藍海洋設備科技有限公司Tianjin Deepfar Ocean Technology Co., Ltd. Rov推進器の尾部カバー、rov推進器及びrov
US10780966B2 (en) 2016-11-08 2020-09-22 Tianjin Deepfar Ocean Technology Co., LTD ROV propeller tailhood, ROV propeller and ROV
CN116435201A (zh) * 2023-06-12 2023-07-14 四川遂宁市利普芯微电子有限公司 一种塑封封装方法以及器件封装结构
CN116435201B (zh) * 2023-06-12 2023-09-12 四川遂宁市利普芯微电子有限公司 一种塑封封装方法以及器件封装结构

Similar Documents

Publication Publication Date Title
JP5415823B2 (ja) 電子回路装置及びその製造方法
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US8614119B2 (en) Semiconductor device with heat spreader
JP2010118554A (ja) 半導体装置およびその製造方法
TWI618205B (zh) 薄膜覆晶封裝體及其散熱方法
KR101388815B1 (ko) 반도체 패키지
US8841166B2 (en) Manufacturing method of semiconductor device, and semiconductor device
JP2010109246A (ja) 半導体装置および半導体装置の製造方法
JP2013138087A (ja) 半導体モジュール及びその製造方法
JP2010050323A (ja) 電子装置およびその製造方法
JP2013225554A (ja) 半導体装置およびその製造方法
JP5509461B2 (ja) パワー半導体装置およびその製造方法
JP5195282B2 (ja) 半導体装置およびその製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2016046476A (ja) 電子装置およびその製造方法
JP6472568B2 (ja) 半導体装置の製造方法
CN112420532B (zh) 无引脚dfn封装器件的封装工艺
JP2014157924A (ja) 半導体装置の製造方法
CN113130422B (zh) 功率模块及其制备方法
CN102254880B (zh) 芯片封装装置及其制造方法
JP2010086996A (ja) 回路装置の製造方法
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JP2014090104A (ja) 半導体装置およびその製造方法
TWI252568B (en) Device and method for cavity-down package