JP2002319650A - フリップチップ実装体及び半導体チップの実装方法 - Google Patents

フリップチップ実装体及び半導体チップの実装方法

Info

Publication number
JP2002319650A
JP2002319650A JP2001124313A JP2001124313A JP2002319650A JP 2002319650 A JP2002319650 A JP 2002319650A JP 2001124313 A JP2001124313 A JP 2001124313A JP 2001124313 A JP2001124313 A JP 2001124313A JP 2002319650 A JP2002319650 A JP 2002319650A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin film
flip
chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001124313A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
浩之 高橋
Chihiro Hatano
千尋 幡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Chemical Co Ltd
Priority to JP2001124313A priority Critical patent/JP2002319650A/ja
Publication of JP2002319650A publication Critical patent/JP2002319650A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 表面均一性や機械的強度等の信頼性に優れる
フリップチップ実装体を提供すると共に、比較的簡単な
装置と操作で上記実装体を製造する。 【課題】 バンプを有する半導体チップを基板上の端子
電極部へ実装した構成であって、半導体チップ全体を覆
う樹脂フィルムの皮膜を設けたフリップチップ実装体。
この実装体を得るための実装方法は、上部に真空装置に
連結する小孔9を有し、半導体チップを収納するにやや
大きい空洞部10を有する樹脂フィルム吸引型8を使用し
て、樹脂フィルム5を該空洞部の内壁に持ち上げ、これ
を基板上の端子電極部へ実装した半導体チップ1上にか
ぶせ、次いで、真空を常圧又は加圧に切りかえると共
に、加熱して樹脂フィルムを半導体チップ及びその周辺
の基板2上に接着させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、回路基板上に実
装された半導体チップの保護又は封止に関するものであ
り、特に、フリップチップ実装方式による半導体チップ
の保護方法に関するものである。
【0002】
【従来の技術】フリップチップ実装体の構造は、特公平
6−66355号公報、特開平12−223530号公
報、特開平12−36504号公報、特開平11−26
0945号公報、特開平5−21822号公報等の特許
公報類や電子技術2000−12別冊の24〜28ペー
ジ「フリップチップボンダと効果的使用法」等の技術論
文に詳しく記載されている。
【0003】半導体チップを回路基板上に接続するに際
し、半導体チップを下向きにして、接続するフリップチ
ップ実装法としては、まず両者を電気的に接続し、その
後接続部周辺を樹脂で封止する方法が一般的である。電
気的に接続する方法としては、はんだを用いたC4工
法、導電性ペーストを用いたSBB工法、金バンプと金属
極に超音波を加えて接合するGGI工法、液晶のガラスパ
ネル実装に多用されるACF工法、異方性導電性シートを
用いたACP工法、異方性導電粒子をなくして金バンプを
直接基板電極と接続させるNCP工法等の多様な方法が知
られている。
【0004】また、フリップチップ実装法は小型、軽量
化に優れるものであるため、携帯電話等の通信器具等に
適している。一方、フリップチップ実装体の信頼性向上
の要望もある。信頼性向上のためには、機械的強度、耐
熱性、耐吸湿性等を向上させることが必要であるが、半
導体チップ下面全体にエポキシ樹脂等を流し込んで形成
されたフリップチップ実装体は、温度変化に対する半導
体チップと基板との熱膨張係数の差から半導体チップと
基板の間に応力が生じ、これに耐え得るだけの強度が不
十分であり、十分な信頼性を持たせることが困難であっ
た。
【0005】実装後の半導体チップを、通常のトランス
ファーモールド設備、金型とモールディングコンパウン
ドを用いて、又は液状封止材を用いてチップ裏面全面も
しくは一部を封止することは特開平9−213741号
等で知られているが、この場合にも製造工程が煩雑であ
ったり、被覆膜厚が不均一であるという問題を有してい
た。
【0006】
【発明が解決しようとする課題】本発明は、比較的簡単
な装置と方法を使用して、信頼性の優れたフリップチッ
プ実装体及びその製造方法を提供することを目的とす
る。また、比較的均一な厚みの保護膜を有するフリップ
チップ実装体を提供することを目的とする。
【0007】本発明は、バンプを有する半導体チップを
基板上の端子電極部へ実装した構成であって、半導体チ
ップ全体を覆う樹脂フィルムの皮膜を設けたフリップチ
ップ実装体である。ここで、樹脂フィルムの皮膜の一部
が、半導体チップの上部及び側部の少なくとも一部に接
して、変形されていると、接着強度が更に向上する。ま
た、本発明は、上部に真空装置に連結する小孔を有し、
半導体チップを収納するにやや大きい空洞部を有する樹
脂フィルム吸引型を使用して、樹脂フィルムを該空洞部
の内壁に持ち上げ、これを基板上の端子電極部へ実装し
た半導体チップ上にかぶせ、次いで、真空を常圧又は加
圧に切りかえると共に、加熱して樹脂フィルムを半導体
チップ及びその周辺の基板上に接着させるフリップチッ
プ実装方法である。ここで、空洞部と半導体チップの間
隙が、樹脂フィルムよりやや薄い部分を一部に有する構
造とすれば、前記と同様に接着強度を向上させることが
できる。また、本発明は、樹脂フィルムが、熱硬化性接
着剤からなり、使用温度で熱可塑性を示すものを使用す
るフリップチップ実装方法である。
【0008】。
【発明の実施の形態】以下、本発明を、図面を参照して
説明する。図4は従来のフリップチップ実装体の一例を
示す断面図であり、この例ではフリップチップ1が、配
線基板2と金バンプ3を介して電気的に接続されてお
り、金バンプ3の外側のみならず内側のフリップチップ
1と配線基板2が作る間隙にも封止樹脂4が充填されて
いる。その他、前記したように金バンプ3を使用しない
工法もあるが、本発明ではかかる部分を特徴とするもの
ではないので、この電気的接続構造及び封止構造には制
限はない。
【0009】図1及び図2は、本発明のフリップチップ
実装体の一例を示す断面図であり、この例では半導体チ
ップ1が、配線基板2と金バンプ3を介して電気的に接
続されており、金バンプ3の外側のみならず内側の半導
体チップ1と配線基板2が作る間隙に封止樹脂4が充填
されている。そして、半導体チップ全体とその周辺の配
線基板2を覆うように樹脂フィルム膜5が形成されてい
る。なお、この例では図4に示した従来のフリップチッ
プ実装体に本発明を適用した例を示しているが、かかる
例に限定されないことは上記のとおりである。また、封
止樹脂4の厚みに応じて、樹脂フィルム5の厚みを十分
に厚くすることにより、半導体チップ1と配線基板2と
の固定を確実にすることができる。
【0010】図1に示された樹脂フィルム膜5は、半導
体チップ1の上部及び側部と接触しているが、これは、
半導体チップ1と基板2との接着強度を高め、フリップ
チップの固定を確実にするためであり、また、このこと
により不均一な応力の発生を減少させることができる。
半導体チップ1は必ずしもその上部及び側部の全面が樹
脂フィルム膜5と接触している必要はなく、上部及び側
部の一部が接したものであってもよい。フリップチップ
1の固定を確実とし、チップ周辺での応力を緩和するた
めには、その接触面積が大きいことが望ましい。
【0011】図2に示された樹脂フィルム膜5は、半導
体チップ1の角部分6で変形して、角部分6が樹脂フィ
ルム膜5の中に食い込んだ形状となっているが、このよ
うにすることによっても、半導体チップ1と樹脂フィル
ム膜5との固定が可能となるだけでなく、不均一な応力
の発生を減少させる。また、樹脂フィルム膜5は、半導
体チップ1の角部分6以外では上表面部では相互に離間
して空洞7を形成しているが、これは、工程によっては
必ずしも必要ではなく、むしろない方が強度向上等の信
頼性向上につながる。しかし、加熱硬化時に生ずる膨れ
や異常応力等を吸収するためにあった方が望ましい場合
もある。したがって、実装体に係わる本発明にあって
は、空洞7はなく可及的全面で樹脂フィルム膜5と半導
体チップ1の上表面部は接着していることがよく、実装
体の製法に係わる本発明にあっては、空洞7は一部ある
ことがよい場合もある。
【0012】樹脂フィルム膜5の材質には、接着性、フ
ィルム形成性、信頼性等の点で、それが被覆時に可塑性
を示す熱硬化型樹脂であることが好ましい。このような
樹脂フィルム膜材料としては、グリシジルエーテル型エ
ポキシ樹脂、エポキシ樹脂硬化剤及びフェノキシ樹脂を
必須成分とする樹脂組成物があり、これには球状シリカ
等のフィラーが50〜80wt%含有されていることが
有利である。フィラーの配合は、樹脂フィルムと被着体
の線膨張率とできるだけ一致させるために有効であり、
応力低減のためには好ましい。かかる樹脂フィルム膜材
料は、容易にフィルム化が可能であり、樹脂フィルム膜
5の形成方法としては、上記樹脂組成物を低沸点の溶剤
に溶かしワニス状とし、これを離型処理を施したPPや
PET等の基材フィルム上に塗工し、加熱乾燥して溶剤
を取り除くことでフィルム状とすることができる。そし
て、これを樹脂フィルム膜5として被覆させ、次いで加
熱硬化させて、本発明の実装体とすることができる。ま
た、樹脂フィルム膜5の厚みは、厚いほど強度的には有
利であるが、通常30〜400μm、好ましくは50〜
200μmの範囲である。
【0013】次に、本発明の実装体の製造方法を、その
製造工程を示す図3を参照して説明する。図3は断面模
式図であり、まず(a)に示すように、樹脂フィルム5
の上に吸引型8を配置する。樹脂フィルム5は、前記し
た樹脂組成物から得られるものが好ましく、また、その
厚さも30〜400μmのものが有利である。樹脂フィ
ルム吸引型8の上部には真空装置に連結する小孔9と空
洞部10を有しているが、小孔9は1以上有していても
よい。次に、(b)に示すように、この小孔9より真空
吸引を開始すると、未硬化な可塑性の樹脂フィルム5は
変形し、吸引型8の空洞部内壁に密着して、吸引型8の
空洞部内壁とほぼ同じ形状の成形樹脂フィルム5とな
る。ここで、吸引型8や樹脂フィルム5については、1
つのチップを被覆するための成形樹脂フィルム5を得る
方法を示しているが、例えば図示する吸引型8を一つの
ユニットとし、これを多数設けた金型を使用すれば、同
時に多数の成形樹脂フィルム5を得ることができる。こ
の場合、樹脂フィルム5も多数設けた金型に対応する比
較的大きな面積の樹脂フィルムを使用することができる
ため、セッティングが容易となる。なお、フィルムの可
塑性が十分でない場合は、硬化温度未満で吸引型8や樹
脂フィルム5を加熱することができる。この場合の加熱
温度は30〜60℃の範囲が好ましい。
【0014】次いで、(c)に示すように吸引型8ご
と、半導体チップ1にかぶせる。工程(b)で吸引型8
と樹脂フィルム5が十分な強度で接着しているときは、
その段階で真空吸引を中止してもよく、そうでない場合
は、真空吸引を続けながら半導体チップ1にかぶせ、そ
こで真空吸引を中止する。なお、接着強度が大きすぎる
場合や、空洞部7をなくしたり、小さくしたりしたい場
合は、真空吸引を中止する代わりに加圧ガスにより加圧
することもできる。半導体チップ1は予め基板2に導通
可能な程度に薄い接着剤層を介して接着させておくこと
が望ましい。工程(c)では、加熱が行われ、樹脂フィ
ルム5が軟化し、半導体チップ1及び基板2に接する部
分では接着が行われる。特に、基板2に接する部分は封
止を完全にするため、吸引型8が押し付けられ、加圧、
加熱接着が行われる。この条件は、樹脂フィルムの種類
により異なるが、上記エポキシ系樹脂の場合は、通常、
30〜150℃程度で、0.01〜3MPaの圧力によ
り接着させることがよい。更に、工程(c)では、熱硬
化まで行ってもよく、そうである場合は、次の熱硬化工
程(d)を省略することが可能となる。ただし、工程
(c)で硬化まで行う場合には、上記加熱は、後記する
硬化工程(d)記載の硬化温度の範囲でさらに加熱され
る。
【0015】工程(c)では、図示するように吸引型8
の内壁と半導体チップ1とが作る間隙が、樹脂フィルム
5の厚みより狭くなっているため、ここで樹脂フィルム
5が半導体チップ1の表面と略全面で接着することにな
り、強度や信頼性の向上に寄与する。
【0016】工程(c)で熱硬化まで行わない場合は、
次に(d)に示すように、熱硬化処理が行われる。この
硬化処理は樹脂フィルム5がエポキシ樹脂系である場合
は、120〜200℃程度である。また、エポキシ樹脂
系である場合は、硬化促進剤等の添加剤が加えられるこ
とが好ましい。樹脂フィルム5の材質としては、その
他、可撓性を有するシリコーン系、ポリイミド系、アク
リル系又はフェノール系などの材料に熱硬化性を付与し
たものを用いることもできる。その後、必要によりダイ
シングがされて図1又は図2に示すようなフリップチッ
プ実装体とされる。
【0017】
【実施例】以下、本発明の実施例を示す。グリシジルエ
ーテル型エポキシ樹脂、エポキシ樹脂硬化剤及びフェノ
キシ樹脂を必須成分とする樹脂組成物に球状シリカが6
0wt%含有されているエポキシ系樹脂組成物から製造さ
れた樹脂フィルム5(12×12mm、厚さ140μm)
を準備した。この上に吸引装置に連結する小孔を1つ有
する図3(a)と同様な形状の吸引型(空洞部:10.
8×10.8mm、深さ0.39mm)を載せた。次い
で、吸引装置により樹脂フィルム膜が吸引型内壁と密着
するように減圧吸引し、これを予め基板上に実装された
半導体チップ1(10×10mm、厚さ0.3mm)上
にかぶせ、0.1MPaで圧着した。なお、この際に金型
の温度は50℃とし、基板は60℃に加熱した。そし
て、吸引を解除することにより図3(c)に示すように
半導体チップ1がフィルム膜で保護され、フィルム端部
が基板と接した状態を形成した。このように形成された
フィルム付フリップチップ実装体を硬化炉に入れ、15
0℃、120分の熱処理を施し、フィルム膜を硬化させ
た。得られた実装体は強固に各部品が固定されており、
PCT試験後の実装体には変化が見られず良好な耐久性
を有していることが認められた。
【0018】
【発明の効果】以上に説明したように、本発明のフリッ
プチップ実装体は、機械的強度等の信頼性に優れる。ま
た、本発明のフリップチップ実装体の製造方法によれ
ば、比較的簡単な装置を使用し、比較的簡単な操作で、
信頼性の高い、表面均一性又は平滑性の優れたフリップ
チップ実装体を得ることができる。
【図面の簡単な説明】
【図1】 本発明のフリップチップ実装体の断面図
【図2】 本発明のフリップチップ実装体の断面図
【図3】 本発明のフリップチップ実装体の製造方法を
示す工程図
【図4】 従来のフリップチップ実装体の断面図
【符号の説明】
1 半導体チップ 2 基板 3 金バンプ 5 樹脂フィルム 8 吸引型 9 小孔
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M109 AA02 BA03 CA22 EA02 EB02 EB13 5F044 LL11 RR17 RR18 RR19 5F061 AA02 BA03 CA22 DA00

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 バンプを有する半導体チップを基板上の
    端子電極部へ実装した構成であって、半導体チップ全体
    を覆う樹脂フィルムの皮膜を設けたことを特徴とするフ
    リップチップ実装体。
  2. 【請求項2】 樹脂フィルムの皮膜の一部が、半導体チ
    ップの上部及び側部の少なくとも一部に接して、変形さ
    れている請求項1記載のフリップチップ実装体。
  3. 【請求項3】 上部に真空装置に連結する小孔を有し、
    半導体チップを収納するにやや大きい空洞部を有する樹
    脂フィルム吸引型を使用して、樹脂フィルムを該空洞部
    の内壁に持ち上げ、これを基板上の端子電極部へ実装し
    た半導体チップ上にかぶせ、次いで、真空を常圧又は加
    圧に切りかえると共に、加熱して樹脂フィルムを半導体
    チップ及びその周辺の基板上に接着させることを特徴と
    するフリップチップ実装方法。
  4. 【請求項4】 空洞部の内壁と半導体チップが作る間隙
    が、樹脂フィルムよりやや薄い部分を一部に有する請求
    項3記載のフリップチップ実装方法。
  5. 【請求項5】 樹脂フィルムが、フィルム状の熱硬化性
    接着剤からなり、使用温度で熱可塑性を示すものである
    請求項3記載のフリップチップ実装方法。
JP2001124313A 2001-04-23 2001-04-23 フリップチップ実装体及び半導体チップの実装方法 Withdrawn JP2002319650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001124313A JP2002319650A (ja) 2001-04-23 2001-04-23 フリップチップ実装体及び半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001124313A JP2002319650A (ja) 2001-04-23 2001-04-23 フリップチップ実装体及び半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JP2002319650A true JP2002319650A (ja) 2002-10-31

Family

ID=18973720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001124313A Withdrawn JP2002319650A (ja) 2001-04-23 2001-04-23 フリップチップ実装体及び半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2002319650A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032478A (ja) * 2004-07-13 2006-02-02 Nippon Steel Chem Co Ltd 半導体装置の製造方法
JP2007227609A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7752747B2 (en) 2004-01-22 2010-07-13 Murata Manufacturing Co., Ltd. Manufacturing method of electronic component
US9385014B2 (en) 2007-02-02 2016-07-05 Cypress Semiconductor Corporation Flip-chip package covered with tape

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752747B2 (en) 2004-01-22 2010-07-13 Murata Manufacturing Co., Ltd. Manufacturing method of electronic component
JP2006032478A (ja) * 2004-07-13 2006-02-02 Nippon Steel Chem Co Ltd 半導体装置の製造方法
JP4593187B2 (ja) * 2004-07-13 2010-12-08 新日鐵化学株式会社 半導体装置の製造方法
JP2007227609A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US9385014B2 (en) 2007-02-02 2016-07-05 Cypress Semiconductor Corporation Flip-chip package covered with tape

Similar Documents

Publication Publication Date Title
KR100507584B1 (ko) 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
TWI295500B (ja)
JP4188337B2 (ja) 積層型電子部品の製造方法
JP4746646B2 (ja) 積層型電子部品
TW497236B (en) A soc packaging process
WO2005117093A1 (ja) 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
CN109003907B (zh) 封装方法
JP6017398B2 (ja) 半導体装置の製造方法
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP2003264205A (ja) 半導体装置の製造方法
JP5710098B2 (ja) 半導体装置の製造方法
JP2001015551A (ja) 半導体装置およびその製造方法
JPH08306738A (ja) 半導体装置およびその製造方法
KR100483102B1 (ko) 접착제 및 양면 접착 필름
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
TW565898B (en) Method for producing a package for semiconductor chips
JP3854979B2 (ja) 電子部品の実装方法及び基板モジュール
JP2009260225A (ja) 半導体装置の製造方法
TW511258B (en) Substrate-on-chip packaging process
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
KR100755127B1 (ko) 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
JP2009260213A (ja) 半導体装置の製造方法
JP5635036B2 (ja) 半導体装置の製造方法
JP2002252326A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701