JP4593187B2

JP4593187B2 - 半導体装置の製造方法

Info

Publication number: JP4593187B2
Application number: JP2004206015A
Authority: JP
Inventors: 和宣早田; 極徳久
Original assignee: Nippon Steel Chemical Co Ltd
Current assignee: Nippon Steel Chemical and Materials Co Ltd
Priority date: 2004-07-13
Filing date: 2004-07-13
Publication date: 2010-12-08
Anticipated expiration: 2024-07-13
Also published as: JP2006032478A

Description

本発明は、複数の半導体素子が搭載された実装基板をエポキシ系フィルムで一括被覆する半導体装置の製造方法に関するものであり、特に、弾性表面波装置のような半導体素子と配線基板間に中空部を有する半導体装置の製造方法に関するものである。

半導体素子を下向きにして接続するフェイスダウン方式による半導体素子の実装方法による半導体装置の製造方法は、まず両者を電気的に接続し、その後、半導体素子を樹脂で被覆するのが一般的である。実装後の半導体素子を、実装基板の半導体素子接続面の全面に、金型とモールディングコンパウンドを用いて被覆するトランスファーモールドや、下記特許文献１に示されるような、実装基板の半導体素子接続面の略全面を液状封止材により被覆する製造方法がある。これらの方法は、実装基板に複数の半導体素子を一括で樹脂封止できる点で生産性に優れているが、製造工程が煩雑であることや、被覆皮膜が不均一となるという問題点がある。

特開平９−２１３７４１号公報特開平２−１８６６６２号公報特開平７−１１１４３８号公報特開平８−３３２６４６号公報

また、弾性表面波装置のように、半導体素子（弾性表面波素子）と配線基板の間に空間を必要とする中空構造を有する半導体装置の場合、加工時に樹脂が液状となる材料を使用した場合に、半導体素子と配線基板との空間に樹脂が入り込むという問題点がある。そのため、従来は、弾性表面波装置の封止方法としては、予めキャップ状構造体に成型されたセラミックや金属あるいは樹脂等により、単数毎に半導体素子を封止していく製造方法が行われていた。しかし、この方法は、半導体装置の小型化や生産性に問題がある。

そこで、特許文献２では、素子と基板とを第１と第２との気密封止材料を用いて接合する方法を提案しているが、工程が２段階となるため生産効率が悪いという欠点がある。また、特許文献３には、金属粒子含有接着剤を用いこれを更に半田材で被覆した弾性表面波装置が示されている。しかし、この方法も液状の樹脂を使用することを前提とするもので、またその製造には多数の工程を必要とするものであった。

一方、従来より、配線基板とフィルムをボイドを生じないように積層するために、真空積層装置が用いられている。特許文献４には、例えば、プリント配線基板とフィルム状フォトレジスト形成層を積層する場合に用いられる真空積層装置と真空積層方法が示されている。しかし、ここに示された技術は、回路高さが80μｍ以下で比較的凹凸差が小さい基板を被積層体とするものであり、ここに開示された事項をもって半導体素子の搭載された実装基板とフィルム材料とを積層することは困難であった。例えば、厚さが数ｍｍの半導体素子が実装された実装基板とフィルム材料とを、真空積層装置により製造する場合、基板上の凸部（素子部分）に圧力が集中するため、凹凸段差の大きな半導体素子実装部分に、その段差より薄い樹脂フィルムを追従させ貼り付けようとすると、樹脂フィルムに破れが生じたり、厚みが不均一となったりして非常に困難とされていた。そのため段差を完全に埋めるために、段差以上の厚さの樹脂フィルムを用いることも考えられるが、使用する樹脂フィルムが厚くなり、凹凸段差間などにボイドが生じやすくなるという題点を有していた。

また、被覆材の材料が従来の熱可塑性ポリイミドフィルムの場合には、例えばシロキサン変性ポリイミドなどの場合は透湿性が大きく、フェイスダウンで実装されたアクティブ面の回路に悪影響を与えるという問題を有している。

本発明は、被覆材に液状材料を用いることなく、半導体素子と配線基板間に中空部を有する半導体素子実装基板とエポキシ系フィルムとを、ボイドなどの欠陥を生じさせることなく被覆し、信頼性の高い半導体装置を製造する方法を提供することを目的とする。

また、本発明では被覆材にエポキシ樹脂をベースとするため、熱可塑性ポリイミドなどと比較し、透湿性を小さくすることが可能であり、信頼性の高い製造方法を提供することを目的とする。

上記課題を解決するために検討を重ねた結果、本発明者等は、凹凸段差の比較的大きな半導体素子を搭載した実装基板をフィルム材料により被覆するにあたり、特定の機能を有する装置とエポキシ樹脂をベースとしたフィルム材料とを使用することで上記課題を解決し得ることを見出し、本発明を完成した。

すなわち、本発明は、複数の半導体素子が搭載された実装基板の半導体素子接続面側をエポキシ系フィルムにより被覆した半導体装置の製造方法であって、
1）半導体素子と配線基板間の少なくとも一部に中空部を有するように半導体素子が搭載された実装基板を準備し、
2）前記実装基板とエポキシ系フィルムとを、真空化又は排気化手段と加圧気体による加圧手段を有する成形室内に、実装基板の半導体素子接続面側とエポキシ系フィルムとを対向して配置すること、ここで、エポキシ系フィルムを形成するエポキシ組成物は、（A）シリカを50〜75wt％、（B）フェノキシ樹脂を3〜10wt％、（C）グリシジルエーテル型エポキシ樹脂を15〜30wt％、及び（D）エポキシ樹脂硬化剤を1〜5wt％の範囲で含み、加熱硬化性を有し、エポキシ組成物中の樹脂成分の軟化点が100℃以下であり、且つエポキシ系フィルムは10〜150μmの厚みであること、
3）成形室内を所定時間真空状態に保持し、その後、装置内に加圧気体を供給することにより、実装基板の半導体素子接続面をエポキシ系フィルムで密着、被覆すること、ここで、上記密着が、30〜120℃の範囲で加熱下、加圧気体により形状が変化可能な膜体との接触により、加熱硬化を伴って行われることを特徴とする半導体装置の製造方法である。

ここで、a)実装基板の半導体素子接続面へのエポキシ系フィルムの密着、被覆が、30〜120℃の範囲で加熱下、加圧気体により形状が変化可能な膜体との接触により行われること、b)半導体素子が弾性表面波用素子であり、配線基板上にフェイスダウン方式で実装されたこと、又は、c)エポキシ系フィルムがシリカ、フェノキシ樹脂、グリシジルエーテル型エポキシ樹脂及びエポキシ樹脂硬化剤からなるエポキシ樹脂組成物から形成されたフィルムであり、半導体素子周囲の密着、被覆が加熱硬化を伴って行われることは、本発明の好ましい態様である。

以下、本発明を詳細に説明する。
本発明によって製造される半導体装置は、実装基板の半導体素子接続面側であって、複数の半導体素子を含む範囲の面が、エポキシ系フィルムにより、一括で被覆されている。そして、実装基板は、配線基板に複数の半導体素子が、配線基板と半導体素子との間に中空部を有するように搭載されている。すなわち、半導体装置の個々の半導体素子はエポキシ系フィルムによって保護されている。

配線基板とその上に搭載される半導体素子の間は、弾性表面波装置の構造で知られるように中空部を有するが、本発明においては、その基板上の半導体素子のすべてが中空部を有している必要はなく、その少なくとも一部の素子と基板間に中空部を有していればよい。

被覆層となるエポキシ系フィルムは、半導体素子を含む範囲の面を被覆する際に可とう性を示せばよく、加熱硬化後には可とう性を示す必要はない。エポキシ系フィルムに含まれる組成物中の樹脂成分の軟化点が100℃以下である厚み10〜150μmのフィルムであることが望ましい。エポキシ系フィルムを形成する樹脂又は樹脂組成物については、エポキシ樹脂を有効量以上、好ましくは30wt％以上含有しているものであれば制限はないが、上記軟化点を有し、且つ加熱硬化するものであることが望ましい。樹脂組成物である場合、（A）シリカ、（B）フェノキシ樹脂、（C）グリシジルエーテル型エポキシ樹脂及び（D）エポキシ樹脂硬化剤を必須成分とするエポキシ組成物が好ましく例示される。

上記エポキシ組成物に用いる（A）シリカは、特に限定されるものではないが、破砕状や球状の溶融シリカが挙げられる。その中でも平均粒径が5〜40μｍの球状シリカと平均粒径が0.1〜5μmの微粒子球状シリカの混合物であることが好ましい。混合物である場合、その配合比率は前者50〜90wt％、後者10〜50wt％の範囲であることがよい。

（B)フェノキシ樹脂は、公知のフェノキシ樹脂を用いることができる。フェノキシ樹脂は、例えば、ビスフェノールＡのようなビスフェノールとエピクロロヒドリンとから得られる通常、分子量が１０，０００以上の熱可塑性樹脂である。このフェノキシ樹脂は、エポキシ樹脂と構造が類似していることから相溶性がよく、また、接着性も良いという特徴を示す。好ましいフェノキシ樹脂は、主骨格がビスフェノールＡ型のものであるが、その他にビスフェノールＡ／Ｆ混合型フェノキシ樹脂や臭素化フェノキシ樹脂等市販のフェノキシ樹脂が好ましいものとして挙げられる。

(C)グリシジルエーテル型エポキシ樹脂は、単独あるいは複数の混合物を使用することが可能である。使用できるグリシジルエーテル型エポキシ樹脂としては、フェノールノボラックグリシジルエーテル型、オルソクレゾールノボラックグリシジルエーテル型、フルオレンビスフェノールグリシジルエーテル型、トリアジングリシジルエーテル型、ナフトールグリシジルエーテル型、ナフタレンジオールグリシジルエーテル型、トリフェニルグリシジルエーテル型、テトラフェニルグリシジルエーテル型、ビスフェノールＡグリシジルエーテル型、ビスフェノールＦグリシジルエーテル型、ビスフェノールＡＤグリシジルエーテル型、ビスフェノールＳグリシジルエーテル型及びトリメチロールメタングリシジルエーテル型が例として挙げられる。これらの中でも、分子内に２個以上のグリシジルエーテル基を持つものが好ましい。

（D)エポキシ樹脂硬化剤には、アミン類、酸無水物類、多価フェノール等の公知の硬化剤又は硬化促進剤があるが、好ましくは常温以上の所定の温度、例えば前記樹脂成分が必要な粘着性を示す温度以上で硬化性を発揮し、しかも速硬化性を発する潜在性硬化剤である。潜在性硬化剤には、ジシアンンジアミド、イミダゾール類、ヒドラジド類、三弗化ホウ素―アミン錯体、アミンイミド、ポリアミン塩及びこれらの変性物、更にマイクロカプセル型のものも使用可能である。これらは、単独あるいは２種類以上混ぜて使用できる。潜在性硬化剤を使用することで室温での長期保存も可能な保存安定性の高いフィルムを提供できる。エポキシ樹脂硬化剤の使用量は、通常、エポキシ樹脂に対して0.5〜50wt％の範囲である。

上記エポキシ組成物は、必須成分の（A）シリカを30〜85wt％、好ましくは50〜75wt％、（B）フェノキシ樹脂を2〜20wt％、好ましくは3〜10wt％、（C）グリシジルエーテル型エポキシ樹脂を10〜50wt％、好ましくは15〜30wt％、及び（D）エポキシ樹脂硬化剤を0.5〜10wt％、好ましくは1〜5wt％の範囲で含むことがよい。また、必要により、上記エポキシ組成物には、他の添加剤として、例えばカップリング剤、酸化防止剤、難燃剤、着色剤、応力緩和剤としてブタジエン系ゴムやシリコーンゴム等を含有することも可能である。

カップリング剤は、シリカとの界面を補強し高い破壊強度を発現させると共に接着力向上の目的から好ましい。カップリング剤としてはアミノ基、エポキシ基を含有したものが好ましい。

本発明のエポキシ系フィルムは例えば、トルエン、キシレン等の芳香族炭化水素、ＭＩＢＫやＭＥＫ等のケトン系、モノグライム、ジグライム等のエーテル系の単独又は混合物溶媒にエポキシ系樹脂又はエポキシ樹脂組成物を溶解させたワニスを、離型処理されたＰＰ、ＰＥ、ＰＥＴ等の基材（保護フィルム）に塗工し、樹脂混合物の硬化開始温度以下の熱処理を施し、乾燥することで得られる。このようにして形成されるエポキシ系フィルムの厚みは１０〜１５０μｍの範囲であることが望ましい。

本発明によれば、複数の半導体素子が搭載された実装基板上の半導体素子を、エポキシ系フィルムにより、ボイドやフィルムの破れを生じさせることなく簡便な方法で一括して被覆することができるので生産性に優れている。また、本発明の製造方法では、半導体素子の被覆を配線基板と半導体素子との間の中空部を残したまま行なうことができることから、特に、表面弾性波素子やＣＣＤ素子を搭載する装置の製造に適している。

次に、本発明の製造方法の一例を図面を参照して説明する。
図１は本発明の半導体装置の一例である弾性表面波装置の一部を示す概略断面図である。図１の例では、半導体素子２が銅などの導体層から形成される配線回路５を有する配線基板１に接続部４を介して電気的に接続されており、更に、半導体素子２と配線基板１との間には、中空部（空間）６を残して、半導体素子全体２とその周辺の配線基板１を覆うようにエポキシ系フィルムによる被覆層３が形成されている。この例では接続部４はバンプにより構成されているが、本発明はこの接続部分を特徴とするものではないので、この電気的接続構造はバンプには制限されない。図１において、被覆層３を除いた部分を実装基板といい、配線基板１上に半導体素子２が搭載された面を半導体素子接続面という。本発明の製造方法は、半導体素子の厚さが0.2〜１ｍｍの範囲のものに対して有利である。

図１に示された被覆層３は、半導体素子２の上部及び側部、更に半導体素子の周辺部分の配線基板１に密着して接着している。このことにより、半導体素子２と配線基板１との接着強度を高め、半導体装置の固定を確実にすることができる。そして、かかる構造により不均一な応力の発生をも減少させることができる。

前記中空部６には、空気、窒素、不活性ガス等が存在されるが、温度変化により内部の圧力が高まった時に、エポキシ系フィルムが破れたり、配線基板より剥離しないよう、エポキシ系フィルムの強度や配線基板との接着力は十分高いものが設定される。また、配線基板１の材質は、特に限定されるものでは無いが、セラミック、ガラス、樹脂等の材質のものを使用できる。

被覆層３は、エポキシ系フィルムから形成されるものであれば特に限定されるものでは無いが、前記のように接着性、強度、成形性、信頼性の点で、（A）シリカ、（B）フェノキシ樹脂、（C）グリシジルエーテル型エポキシ樹脂及び（D）エポキシ樹脂硬化剤を必須成分とし、組成物中のシリカは平均粒径5〜40μmの球状シリカと、平均粒径0.1〜5μmの微粒子球状シリカの混合物であり、その含有量が50〜80wt%であり、半導体素子周囲の密着、被覆が加熱硬化を伴って行われるフィルム材料であることが好ましい。

被覆層３を形成するエポキシ系フィルムの厚みは、厚いほど強度的には有利であるが、15〜150μｍの厚さ範囲が好ましい。また、本発明の製造方法で使用される製造装置内の膜体１３の耐熱性の問題やその他の条件から、加工温度の上限は200℃以下であることが好ましく、したがって、30〜180℃の温度範囲で可とう化するエポキシ系フィルムが好ましい。被覆層３を形成するエポキシ系フィルムは、被覆層形成後は加熱硬化又は冷却等により可とう性を有しなくてもよい。

次に、本発明における半導体装置の製造方法を、その製造工程の一例を示す図２を参照して説明する。
図２に示す例では、製造装置として、製造装置内の成形室内を真空（減圧）にする手段又は排気する手段（以下、両者を排気手段等ともいう）及び加圧する手段を備えており、これを用いて工程中、真空化、排気又は加圧が行われる。真空ポンプ等の排気手段等は、管１４及び１５と接続して、成形室内を真空としたり、成形室内のガスを排気したりする。また、コンプレッサー等の加圧手段は、管１５と接続して、成形室内を加圧する。管１５の先には切替え弁が設けられ、排気手段等と加圧手段との切替えが行われる。この加圧手段は、半導体素子を搭載した実装基板とフィルム材料とを加圧密着させるために使用され、膜体１３を介して行われる。

図２において、成形室は上部熱天板ブロック体１１と下部ブロック体１２の間に、一定の空間を有して設けられている。この上部熱天板ブロック体１１と下部ブロック体１２の両方又は一方は、可動とされ、実装基板やフィルム等の原料が搬入されるときは、成形室を開放し、フィルムを密着、被覆させるときは、成形室を密閉する構造となっている。成形室内の密閉化の手段は制限されず、下部ブロック体１２を固定し、上部熱天板ブロック体１１を昇降して密閉された成形室を形成してもよい。なお、図２に示したように、下部ブロック体１２に対向した面は平面形状とすることが有利である。

成形室内には、上部熱天板ブロック体１１及び下部ブロック体１２の対向面内に設けられた、気体加圧により実装基板の表面形状に合わせて変形し、被形成体であるエポキシ系フィルムを実装基板表面に加圧密着可能な膜体１３を有する。膜体１３は、伸縮性、可とう性、耐熱性等を有する材質が用いられ、例えばシリコンゴムやフッ素ゴム等の材質が使用される。

また、装置には、前記のように密閉された成形室内を真空引きする排気手段等と、実装基板とエポキシ系フィルム３との加圧接着のための膜体１３を変形させる気体加圧手段を備えている。装置には、吸引手段と気体加圧手段に接続される管１４、１５が設けられ、図２では、上部及び下部ブロック体の略中央に設けられているが、その位置は任意である。

上部熱天板ブロック体１１及び下部ブロック体１２には、実装基板やエポキシ系フィルムを加熱するために、又は成形室内を加温するために加熱手段を具備していることが好ましい。加熱手段には、電気ヒーターを用いることができるが、熱媒や蒸気などの加熱流体を循環させてもよい。

このような、機構や機能を有した装置は、真空積層装置として知られており、例えば、特許文献４に記載の装置や名機製作所株式会社製の真空積層装置MVLP-500などを使用できる。かかる真空積層装置は、被覆される実装基板とエポキシ系フィルムを所定間隔毎に自動的に、上部熱天板ブロック１１と下部ブロック体１２の対向面の空間に供給する機能を有していることが有利である。

本発明における半導体装置の製造方法では、まず、図２の(a)に示すように、上部熱天板ブロック体１１と膜体１３を備えた下部ブロック１２との間に、実装基板とエポキシ系フィルム３を、半導体素子実装面とエポキシ系フィルムが対向するように配置する。後の工程で、エポキシ系フィルム３は膜体１３により加圧されるので、エポキシ系フィルム３は膜体１３側に配置される。また、このとき実装基板とエポキシ系フィルム３は、接触した状態、あるいは近接離間した状態で配置される。次いで、下部ブロック体１２を上部熱天板ブロック体１１に対して近接移動させることにより密閉された成形室を形成する。

次いで、図２の(b)に示すように、下部ブロック体１２と上部熱天板ブロック体１１からなる密閉された成形室内を、真空手段により減圧する。なお、下部ブロック体１２下部及び上部熱天板ブロック体１１上部よりの空気吸引量は略同等に設定し、膜体１３は下部ブロック体１２から離間しないよう設定されることが望ましい。

成形室内の減圧が完了したら、図２の(c)に示すように、下部ブロック体１２下部よりの空気吸引を停止して圧縮空気を供給し、膜体１３を下部ブロック体１２より離間するように膨らませて、エポキシ系フィルムを半導体素子が搭載された実装基板に加圧、密着させる。このとき、被成形体（エポキシ系フィルムと半導体素子が搭載された実装基板）には上部熱天板ブロック体１１の熱が伝播されており、エポキシ系フィルムの軟化を助け、実装基板との密着性と接着性を高める。更には、密着後のエポキシ系フィルムの硬化を促進する。

実装基板へのエポキシ系フィルム３の被覆が完了したら、図２の(d)に示すように、下部ブロック体１２からの圧縮空気供給、上部熱天板ブロック体１１からの空気吸引を停止し、成形室内を大気圧状態にもどし、下部ブロック体１２を離間移動させ、フィルム材により被覆された実装基板からなる半導体装置を取り出す。

上記製造方法により半導体実装基板上の略全面に被覆した後、エポキシ系フィルムの硬化等が必要な場合は、熱風オーブンなどを用い、好ましくは80〜220℃の温度で熱処理するとよい。

以下、本発明を実施例に基づき説明するが、本発明はこれら実施例に限定されるものではない。

実施例１
ＹＰ−５０（フェノキシ樹脂、重量平均分子量５９，０００、Ｔｇ約１００℃、東都化成社製）２０ｇ、ＹＤＣＮ−７０２（オルソクレゾールノボラック型エポキシ樹脂、軟化点７５℃、東都化成社製）５０ｇ、ＹＤ−１２７（ビスフェノールＡ型エポキシ樹脂、東都化成社製）４０ｇを秤量し、８０ｇのＭＩＢＫを溶剤として５００ｍｌのセパラブルフラスコ中、１１０℃で２時間加熱撹拌して樹脂ワニスを得た。この溶液１９０ｇを８００ｍｌのプラネタリミキサーに入れ、ＦＢ−４８（球状シリカ、平均粒径１６μｍ）２４０ｇとＳＯ−Ｃ２（微粒子球状シリカ、平均粒径０．５μｍ）４０ｇを加えて混合した物を３本ロールで混練した。この混合物にＡＨ−１５０（ジシアンジアミド、味の素社製）１０ｇを加えてプラネタリミキサーで撹拌後、真空脱泡して混合ワニスを得た。上記ワニスを厚さ５０μｍの離型処理されたＰＥＴフィルム上に塗布後、８０℃／５分、１２０℃／５分で熱風乾燥させ、７０μｍ厚のエポキシ系フィルムを得た。

次いで、80℃に保たれた、真空化及び排気化が可能であって、かつ気体による加圧機構を有する装置の成形室内に、図２（ａ）に示したように実装基板とエポキシ系フィルムとを配置した。ここで、実装基板には、アルミナセラミック基板上に、幅１ｍｍ、長さ1.5ｍｍ、高さ0.5ｍｍの複数のシリコンチップがセラミック面より0.05ｍｍの中空部を有するように搭載されたもので、複数のシリコンチップの間隔は0.5ｍｍ間隔であり、シリコンチップはフェイスダウン方式でボンディングされた実装基板を用いた。

実装基板とエポキシ系フィルムとを、実装基板の半導体素子接続面側とエポキシ系フィルムとが対向するように上部熱天板ブロック体１１と気体による加圧機能を有する膜体１３を備えた下部ブロック体１２との間に配置した後、成型室内を密閉し、４hPaになるまで減圧した（図２（ｂ））。その後、図２（ｃ）に示したように装置の成形室内に加圧気体を供給することにより、0.2MPaの圧力で10秒間保持し、実装基板の半導体素子接続面の略全面をエポキシ系フィルムにより被覆した。

装置の成形室から取り出された被覆層付き実装基板は、その後、熱風乾燥機中で180℃／60分の加熱による硬化処理を行った。得られた被覆層付きの半導体装置は、複数のシリコンチップ及びその間に露出する基板表面にエポキシの被覆層が十分に形成され、かつフィルム全面において、破れ無く被覆されていた。更に、断面形状を観察したところ、半導体素子とアルミナセラミック基板との間の中空部に、流れ出したエポキシ系フィルムの浸入やボイドは観察されなかった。更に、チップ間をダイシング装置を用い、複数の単位半導体装置に分割したところ、各単位の半導体装置は完全にフィルムにより被覆され、かつ密閉されていた。

このフィルムの透湿性を、透湿カップ（透湿面積２５ｃｍ²）に吸湿剤（塩化カルシウム）を入れ、６０℃、９０％の環境下一定時間後の吸湿剤の重量変化より透湿率を求める。２４時間後の透湿率は０．１mg/cm²であった。

実施例２
グリシジルエーテル型エポキシ樹脂として、ＥＰＰＮ−５０１Ｈ（多官能グリシジルエーテル型エポキシ樹脂、軟化点５５℃、日本化薬製）６０ｇ及びＹＤ−１２７を３０ｇ使用した他は、実施例１と同様にしてエポキシ系フィルムを製造した。

次いで、40℃に保たれた、真空化及び排気化が可能であって、かつ気体による加圧機構を有する装置の成形室内に、図２（ａ）に示したように実装基板とエポキシ系フィルムとを配置した。ここで、実装基板には、アルミナセラミック基板上に、幅１ｍｍ、長さ1.5ｍｍ、高さ0.5ｍｍの複数のシリコンチップがセラミック面より0.05ｍｍの中空部を有するように搭載されたもので、複数のシリコンチップの間隔は0.5ｍｍ間隔であり、シリコンチップはフェイスダウン方式でボンディングされた実装基板を用いた。

装置の成形室から取り出された被覆層付き実装基板は、その後、熱風乾燥機中で180℃／60分の加熱による硬化処理を行った。得られた被覆層付きの半導体装置は、複数のシリコンチップ間にエポキシの被覆層が十分に充填され、かつフィルム全面において、破れ無く被覆されていた。更に、断面形状を観察したところ、半導体素子とアルミナセラミック基板との間の中空部に、流れ出したエポキシ系フィルムの浸入やボイドは観察されなかった。さらにチップ間をダイシング装置を用い、複数の単位半導体装置に分割したところ、各単位の半導体装置は完全にフィルムにより被覆され、かつ密閉されていた。

比較例
3,3',4,4'-オキシジフタル酸二無水物（ODPA）0.2308モルとPSX-X（平均分子量740のジアミノシロキサン：東レダウコーニング社製 BY16-853X）0.1316モルを反応させたのち、1,5-ビス（4-アミノフェノキシ）ペンタン0.0992 モルを反応させて得たポリイミド前駆体樹脂溶液を、離型処理されたアルミ箔に乾燥後50μｍになるように塗布し、その後80℃、15分、次いで120℃、10分熱風乾燥機中で乾燥後、アルミ支持基材から引き剥がし、可とう性のポリイミド前駆体フィルムを得た。

得られたフィルムを実装基板の半導体素子接続面側と可とう性ポリイミド前駆体フィルムとが対向するように上部熱天板ブロック体１１と気体による加圧機能を有する膜体１３を備えた下部ブロック体１２との間に配置した後、成型室内を密閉し、４hPaになるまで減圧した（図２（ｂ））。その後、図２（ｃ）に示したように装置の成形室内に加圧気体を供給することにより、0.5MPaの圧力で60秒間保持し、実装基板の半導体素子接続面の略全面を可とう性ポリイミドフィルムにより被覆した。

装置の成形室から取り出された被覆層付き実装基板は、その後、熱風乾燥機中で180℃、30分の加熱による硬化処理を行った。得られた被覆層付きの半導体装置は、複数のシリコンチップ間にポリイミドの被覆層が十分に充填され、かつフィルム全面において、破れ無く被覆されていた。更に、断面形状を観察したところ、半導体素子とアルミナセラミック基板との間の中空部に、可とう性ポリイミドの侵入は観察されなかった。更に、チップ間をダイシング装置を用い、複数の単位半導体装置に分割したところ、各単位の半導体装置は完全にフィルムにより被覆され、かつ密閉されていた。

このフィルムの透湿性を実施例１と同様に測定したところ、２４時間後の透湿率は７.９mg/cm²であった。

半導体装置の一例である弾性表面波装置の概略断面図である。半導体装置の製造方法を説明するための工程図である。

符号の説明

１配線基板、２半導体素子（弾性表面波素子）、３エポキシ系フィルム（層）、
４接続部、５配線回路、６中空部、１１上部熱天板ブロック体、
１２下部ブロック体、１３膜体、１４、１５管

Claims

複数の半導体素子が搭載された実装基板の半導体素子接続面側をエポキシ系フィルムにより被覆した半導体装置の製造方法であって、
1）半導体素子と配線基板間の少なくとも一部に中空部を有するように半導体素子が搭載された実装基板を準備し、
2）前記実装基板とエポキシ系フィルムとを、真空化又は排気化手段と加圧気体による加圧手段を有する成形室内に、実装基板の半導体素子接続面側とエポキシ系フィルムとを対向して配置すること、ここで、エポキシ系フィルムを形成するエポキシ組成物は、（A）シリカを50〜75wt％、（B）フェノキシ樹脂を3〜10wt％、（C）グリシジルエーテル型エポキシ樹脂を15〜30wt％、及び（D）エポキシ樹脂硬化剤を1〜5wt％の範囲で含み、加熱硬化性を有し、エポキシ組成物中の樹脂成分の軟化点が100℃以下であり、且つエポキシ系フィルムは10〜150μmの厚みであること、
3）成形室内を所定時間真空状態に保持し、その後、装置内に加圧気体を供給することにより、実装基板の半導体素子接続面をエポキシ系フィルムで密着、被覆すること、ここで、上記密着が、30〜120℃の範囲で加熱下、加圧気体により形状が変化可能な膜体との接触により、加熱硬化を伴って行われることを特徴とする半導体装置の製造方法。
エポキシ系フィルムを形成するエポキシ組成物は、組成物中のシリカが平均粒径5〜40μmの球状シリカと、平均粒径0.1〜5μmの微粒子球状シリカの混合物である請求項１に記載の半導体装置の製造方法。
半導体素子が弾性表面波用素子であり、配線基板上にフェイスダウン方式で実装された請求項１又は２記載の半導体装置の製造方法。