JP4397837B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4397837B2
JP4397837B2 JP2005058035A JP2005058035A JP4397837B2 JP 4397837 B2 JP4397837 B2 JP 4397837B2 JP 2005058035 A JP2005058035 A JP 2005058035A JP 2005058035 A JP2005058035 A JP 2005058035A JP 4397837 B2 JP4397837 B2 JP 4397837B2
Authority
JP
Japan
Prior art keywords
resin composition
sheet
wafer
thermosetting resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005058035A
Other languages
English (en)
Other versions
JP2006245242A (ja
Inventor
弘司 野呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2005058035A priority Critical patent/JP4397837B2/ja
Publication of JP2006245242A publication Critical patent/JP2006245242A/ja
Application granted granted Critical
Publication of JP4397837B2 publication Critical patent/JP4397837B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置の製造方法に関する。
最近の半導体装置の高機能化、軽薄短小化に伴い、半導体素子をフェイスダウン構造で配線回路基板に搭載するフリップチップボンディングが行われている。一般にフリップチップボンディングにおいては、半導体素子を保護するために半導体素子と配線回路基板の空隙を熱硬化性液状樹脂で封止している。
従来のフリップチップボンディングはウエハ上にパターンを作製し、バンプを形成した後、個々の半導体素子に切断し、半導体素子を配線回路基板へ搭載して、その空隙を熱硬化性液状樹脂で封止を行っていた。従って、個々の半導体装置に対して封止用の液状樹脂を供給する必要があり、半導体装置の製造に長時間を要していた。
一方、半導体装置の生産性の向上を図るため、ウエハ上にパターンを作製し、バンプを形成後、接着剤（樹脂組成物）をパターン面に供給した後に個々の半導体素子に切断し、半導体素子を配線回路基板に搭載する方式（以下、アンダーフィル方式と称す）が検討されている。
このようなアンダーフィル方式では、作業性の点からシート状の樹脂組成物をウエハのパターン面に供給する方式が検討されているが（例えば、特許文献１参照）、該パターン面は凹凸を有するため、気泡なくシート状の樹脂組成物を貼ることは困難であった。
従って、このようなパターン面に気泡なくシート状の材料を貼る方法としては、開閉可能な真空密閉容器を用いて高真空下で貼る方法（例えば、特許文献２参照）が一般的に採用されている。
特開２０００−２２３６０２号公報 特開２００１−１４８４１２号公報
しかし、高真空下でシート状の材料を貼る方法では、密閉容器内を高真空に到達させる必要性があることから、容器サイズを可能な限り小さくする必要がある。よって、密閉容器はウエハが１枚入る程度の大きさである。従って、パターン面にシート状の材料を貼る際には、ウエハ１枚毎に密閉容器の開閉を行い、ウエハ搬送およびシート状の材料の貼付を行う必要があることから、シート状の材料の貼付に長時間を要していた。
本発明は、このような事情に鑑みてなされたものであり、シート状熱硬化性樹脂組成物を用いたアンダーフィル方式において、複数のウエハであっても、気泡の混入およびウエハ損傷をほとんど生じずに処理できる半導体装置の製造方法を提供することを目的とする。
すなわち、本発明は
〔１〕（１）バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせる工程、
（２）耐圧容器内で、該熱硬化性樹脂組成物の軟化点以上で硬化反応開始温度以下の温度で、気体圧縮による加圧を該ウエハに行う工程、
（３）該ウエハをチップに切断する工程、および
（４）該チップを配線回路基板に搭載する工程
を含む、半導体装置の製造方法、ならびに
〔２〕（１）バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせる工程、
（２）耐圧容器内で、該熱硬化性樹脂組成物の軟化点以上で硬化反応開始温度以下の温度で、気体圧縮による加圧を該ウエハに行う工程、
（２’）該ウエハの裏面を研削する工程、
（３）該ウエハをチップに切断する工程、および
（４）該チップを配線回路基板に搭載する工程
を含む、半導体装置の製造方法
に関する。
本発明により、複数のウエハであっても、気泡の混入およびウエハ損傷をほとんど生じずに処理できる半導体装置の製造方法を提供することができる。
本発明の半導体装置の製造方法は、
（１）バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせる工程、
（２）耐圧容器内で、該熱硬化性樹脂組成物の軟化点以上の温度で、気体圧縮による加圧を該ウエハに行う工程、
（３）該ウエハをチップに切断する工程、および
（４）該チップを配線回路基板に搭載する工程
を含むことを一つの特徴とする。
かかる特徴を有することにより、バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせた際、またはシート状熱硬化性樹脂組成物を調製した際に、シート状熱硬化性樹脂組成物の内部またはシート状熱硬化性樹脂組成物とウエハの界面に混入してしまった気泡を容易に除去することができ、また、従来の高真空下での貼付方法と比較し、複数の熱硬化性樹脂組成物付ウエハを一括して脱泡処理することができるため、半導体装置の生産性向上が可能となる。なお、本発明における気泡の除去とは、気泡をシート状熱硬化性樹脂組成物の内部またはシート状熱硬化性樹脂組成物とウエハの界面から外部環境に出すだけではなく、気泡を樹脂中に溶解・吸収させて消失させることも包含するものであり、光学顕微鏡にて観察して存在が実質的に確認できないレベルまで消失することを意味するものである。
以下、図１〜５を参照しつつ本発明の半導体装置の製造方法の一態様を説明する。
本発明の製造方法における工程（１）の一態様を図１に示す。図１において、基材シート４とシート状熱硬化性樹脂組成物１とからなる樹脂シートを、バンプ３が該樹脂組成物１に埋め込まれるようにウエハ２のパターン面に貼り合わせている。
工程（１）において、シート状熱硬化性樹脂組成物とウエハ２とを貼り合わせる際に、シート状熱硬化性樹脂組成物１の内部またはシート状熱硬化性樹脂組成物１とウエハ２の界面に気泡５が混入する場合があるが、このような気泡５は工程（２）において除去することができる。
シート状熱硬化性樹脂組成物１は、熱硬化性を有し、シート状に加工できる樹脂組成物であれば特に限定されない。空隙への充填性および電極接合性の観点からは、軟化点が10〜100℃である樹脂組成物が好ましい。該樹脂組成物としては、例えば、熱硬化性樹脂、硬化剤、熱可塑性樹脂、硬化促進剤、フラックス活性剤、無機充填剤およびその他の添加剤を含有する樹脂組成物が挙げられる。なお、軟化点は後述の実施例に記載の方法により測定することができる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、イソシアネート化合物、ベンゾオキサジン環化合物などが挙げられるが、中でも、耐熱性および電気絶縁性の観点から、エポキシ樹脂が好ましい。
エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂；ビスフェノールF型エポキシ樹脂；フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂；脂環式エポキシ樹脂；トリグリシジルイソシアヌレート；ヒダントインエポキシ樹脂等の含窒素環エポキシ樹脂；水添加ビスフェノールA型エポキシ樹脂；脂肪族系エポキシ樹脂；グリシジルエーテル型エポキシ樹脂；ビスフェノールS型エポキシ樹脂；低給水率硬化体タイプの主流であるビフェニル型エポキシ樹脂；ジシクロ環型エポキシ樹脂；ナフタレン型エポキシ樹脂などが挙げられる。これらは、単独で使用されてもよく、２種以上併用されてもよい。
上記エポキシ樹脂は、常温で固形でも液状でもよいが、樹脂組成物の硬化体の機械的強度およびガラス転移温度の制御の容易性の観点から、一般にエポキシ当量が好ましくは90〜1000g/eqのものである。樹脂組成物中のエポキシ樹脂の含有量は、耐熱性および耐湿性の観点から、5〜90重量％が好ましく、10〜80重量％がより好ましい。
硬化剤としては、例えば、熱硬化性樹脂がエポキシ樹脂の場合、エポキシ基と架橋反応するものであれば特に限定されず、各種の硬化剤が用いられる。耐湿信頼性に優れる点で、フェノール系硬化剤が一般に用いられるが、各種酸無水物系硬化剤、芳香族アミン類、ジシアンジアミド、ヒドラジド、ベンゾオキサジン環化合物などを使用することもできる。これらは、単独で使用されてもよく、２種以上併用されてもよい。
フェノール系硬化剤としては、例えば、キシリレン型フェノール樹脂、クレゾールノボラック樹脂、フェノールノボラック樹脂、ジシクロペンタジエン環型フェノール樹脂、フェノールアラルキル樹脂、ナフトールなどが挙げられる。これらは、単独で使用されてもよく、２種以上併用されてもよい。
熱硬化性樹脂がエポキシ樹脂の場合、エポキシ樹脂と硬化剤との配合割合は、硬化剤としてフェノール系硬化剤を用いる場合、硬化性、耐熱性、耐湿信頼性の確保の観点から、エポキシ樹脂中のエポキシ当量1g/eqに対して、フェノール系硬化剤における反応性の水酸基当量が好ましくは0.5〜1.5g/eq、より好ましくは0.7〜1.2g/eqとなるような割合であるのが好ましい。なお、フェノール系硬化剤以外の硬化剤を使用する場合においても、その配合割合は、フェノール系硬化剤を用いる場合の配合割合（当量比）に準じればよい。
熱可塑性樹脂としては、例えば、アクリル酸アルキルエステル共重合体、グリシジル変性アクリル酸アルキルエステル共重合体、カルボキシル変性アクリル酸アルキルエステル共重合体、シリコーン変性アクリル酸アルキルエステル共重合体などの各種アクリル酸アルキルエステル共重合体の変性物、アクリロニトリル−ブタジエン共重合体、カルボキシル変性アクリロニトリル−ブタジエン共重合体、水添アクリロニトリル−ブタジエン共重合体、スチレン−ブタジエン−スチレン共重合体、エポキシ変性スチレン−ブタジエン−スチレン共重合体などが挙げられる。
熱可塑性樹脂の含有量は、樹脂組成物のシート化が可能であれば特に限定されないが、ウエハ貼り合わせ性、切断加工性、チップ実装性の確保の観点から、好ましくは1〜50重量％、より好ましくは3〜30重量％である。これらは、単独で使用されてもよく、２種以上併用されてもよい。
硬化促進剤としては、熱硬化性樹脂の硬化促進剤として公知の各種の硬化促進剤が用いられ、例えば、アミン系硬化促進剤、イミダゾール系硬化促進剤、トリフェニルホスフィン等のリン系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などが挙げられる。また、該硬化促進剤をマイクロカプセルに封入したものからなるマイクロカプセル型硬化促進剤（例えば、特開２０００−３０９６８２号公報を参照のこと）、ジシアンジアミド、アミンアダクト、ヒドラジドなどの潜在性硬化触媒はより好適に用いられる。これらは、単独で使用されてもよく、２種以上併用されてもよい。
硬化促進剤の含有量は、所望の硬化速度が得られるような割合で、適宜設定すればよい。設定方法としては、例えば、種々の量の硬化促進剤を含有する樹脂組成物の熱板上でのゲル化時間（硬化速度の指標）を測定し、所望のゲル化時間が得られた量をその含有量とする方法が挙げられる。一般に、硬化剤100重量部に対して、好ましくは0.1〜20重量部である。
フラックス活性剤とは、プロトンを有する酸性物質であって、金属酸化物の酸化膜を除去するという性質を有する物質をいい、その具体例としては、例えば、吉草酸、ラウリン酸、ステアリン酸などの脂肪族モノカルボン酸、コハク酸、アジピン酸、セバシン酸、1,10-ドデカンジカルボン酸などの脂肪族ジカルボン酸、安息香酸、フタル酸、1,2,4-トリメリット酸、ピメリン酸などの芳香族カルボン酸、ロジン誘導体などが挙げられる。あるいは、かかる有機カルボン酸とビニルエーテル化合物との反応によって生成される下記一般式（１）：
で表される化学結合を有する化合物が用いられてもよい。ビニルエーテル化合物としては、１分子中に１個以上のビニルエーテル基を有する化合物であれば特に限定されないが、例えば、n-プロピルビニルエーテル、イソプロピルビニルエーテル、2-エチルヘキシルビニルエーテル、シクロヘキサンジメタノールジビニルエーテルなどが挙げられる。エポキシ樹脂を熱硬化性樹脂として、上記化学結合を有する化合物をフラックス活性剤として用いる場合、所望とする温度以上で熱解離してカルボキシル基を生じ、エポキシ樹脂と反応し、ポットライフおよびハンダ接合性をさらに向上させることができるので好適に使用される。これらは、単独で使用されてもよく、２種以上併用されてもよい。
フラックス活性剤の含有量は、耐熱性およびハンダ接合性の観点から、樹脂組成物中、好ましくは0.5〜10重量％、より好ましくは1〜5重量％である。
無機充填剤としては、球状シリカ、破砕シリカ、シリカ−チタニア複合粒子、シリカ−ゲルマニウム複合微粒子、金粒子、銀粒子、ニッケル粒子などの導電粒子、金メッキにより被覆されたアクリル粒子などの導電金属被覆有機ポリマーなどが挙げられる。中でも、熱硬化性樹脂組成物の透明性付与、耐湿性の観点からシリカ−チタニア複合粒子が好適に用いられる。これらは、単独で使用されてもよく、２種以上併用されてもよい。無機充填剤の含有量は、所望の効果が得られる範囲で適宜調整すればよい。
添加剤としては、シランカップリング剤、チタンカップリング剤、表面調整剤、酸化防止剤、粘着付与剤、シリコンオイルおよびシリコンゴム、合成ゴム反応性希釈剤など低応力化を図るための添加剤、ハイドロタルサイト類、水酸化ビスマスのイオントラップ剤など耐湿信頼性を向上するための添加剤が挙げられる。これらは、単独で使用されてもよく、２種以上併用されてもよい。これらの添加剤の含有量は、各添加剤の所望の効果が得られる範囲で適宜調整すればよい。
シート状熱硬化性樹脂組成物１は、例えば、以下のようにして調製することができる。すなわち、熱硬化性樹脂、硬化剤、熱可塑性樹脂、硬化促進剤、フラックス活性剤などを所定量配合し、トルエン、メチルエチルケトン、酢酸エチルなどの有機溶剤に混合溶解し、この混合溶液を、所定のシリコーン樹脂、フッ素樹脂などで離型処理したポリエステルシートなどの基材シート４上に塗布する。次に、該基材シート４を80〜150℃程度での乾燥工程に供し、該基材シート４上にシート状熱硬化性樹脂組成物１を製造することができる。また、該シート状樹脂組成物１をポリオレフィン系シート（例えば、エチレンビニルアセテートシート）などにロールラミネーターを用いて転写してシート状熱硬化性樹脂組成物を製造してもよい。
シート状熱硬化性樹脂組成物を調製する際に、シート状熱硬化性樹脂組成物の内部に気泡が混入する場合があるが、このような気泡は工程（２）において除去することができる。
バンプ３としては、特に限定はされないが、例えば、ハンダによる低融点および高融点バンプ、錫バンプ、銀−錫バンプ、銀−錫−銅バンプ、金バンプ、銅バンプなどが挙げられる。
ウエハ２は、特に限定されず、通常使用されるものが使用できる。例えば、シリコン、ゲルマニウムなどの元素半導体ウエハ、ガリウムヒ素、インジウムリンなどの化合物半導体ウエハなどの各種の半導体ウエハが使用される。
ウエハ２とシート状熱硬化性樹脂組成物との貼り合わせには、汎用性および生産性の観点から、ロール圧着方式が好適に用いられる。貼り合わせ温度は、常温で行ってもよいが、熱硬化性樹脂組成物の流動性の観点から、該樹脂組成物の軟化点以上で硬化反応開始温度以下が好ましい。その温度範囲は、樹脂組成物の組成によって適宜選択されるが、通常、30〜150℃である。樹脂組成物の軟化点以上の温度で貼り合わせを行う場合、バンプを該熱硬化性樹脂に十分に埋め込むことができ、また、樹脂組成物の反応開始温度以下で貼り合わせを行う場合、硬化促進による樹脂の流動性の低下を防止することができ、配線回路基板へ搭載した際において十分な電気接続性が得られる。加温はロール側で行ってもよく、また半導体ウエハ固着ステージ側あるいはその双方であってもよい。貼り合わせ圧力は、貼り合わせ後のウエハ２とシート状熱硬化性樹脂組成物が所定の位置からずれない程度の圧力であればよい。また、貼り合わせは、常圧環境下または減圧環境下で行ってもよい。
本発明の製造方法における工程（２）の一態様を図２に示す。図２において、工程（１）で得られたシート状熱硬化性樹脂組成物付ウエハに、耐圧容器６内で、該樹脂組成物の軟化点以上の温度で加圧している。
耐圧容器６としては、密閉系であり、使用する圧力に耐えることができ、減圧操作を行う排気機構（例えば、排気口８）を有するものであれば特に限定されない。例えば、芦田製作所社製「ACS-1102」などが耐圧容器６として使用される。
工程（２）における加圧は、気体を吸気口７から耐圧容器６に注入すること、すなわち気体圧縮により耐圧容器６内の圧力を上昇させることにより行う。耐圧容器６内に注入される気体としては、窒素、アルゴンなどの不活性ガス、酸素、空気などが挙げられ、中でも窒素、アルゴンなどの不活性ガスおよび空気が好ましい。注入手段としては、特に限定されないが、例えば、高圧ポンプによる注入などが挙げられる。
加圧中の耐圧容器６内の圧力は、シート状熱硬化性樹脂組成物の内部またはシート状熱硬化性樹脂組成物とウエハの界面の気泡を除去できれば特に限定されないが、ウエハの強度および熱硬化性樹脂組成物の流動性の観点から、0.15〜5MPaが好ましく、0.2〜3MPaがより好ましい。また、圧力の上昇は、一段階で行っても、多段階で行ってもよい。
加圧時間は、気泡の拡散および生産性の観点から、所定の圧力に達してから1〜60分が好ましく、5〜30分がより好ましい。このような時間の範囲であれば、混入気泡の除去を効果的に行うことが可能である。
加圧時の温度は、シート状熱硬化性樹脂組成物の軟化点以上の温度であり、該熱硬化性樹脂組成物の流動性の観点から、該樹脂組成物の軟化点以上で硬化反応開始温度以下が好ましい。その温度範囲は、樹脂組成物の組成によって適宜選択されるが、通常、30〜150℃である。
加圧終了後、例えば、排気口８から気体を放出しながら大気圧まで減圧して、耐圧容器６からシート状熱硬化性樹脂組成物付ウエハを取り出し、次工程に供する。減圧は一段階で行っても、多段階で行ってもよい。
以上のような工程（２）を行うことにより、シート状熱硬化性樹脂組成物の内部またはシート状熱硬化性樹脂組成物とウエハの界面に混入していた気泡は十分に除去される。
所望の場合、工程（２）の後に、上記ウエハのパターン面とは反対の面、すなわち裏面を所定の厚さに研削しても良い（工程（２’））。ウエハの研削には、研削ステージを有する研削装置が特に限定なく、使用される。当該装置としては、ディスコ社製「DFG-840」などの公知の装置が挙げられる。また、研削条件も、特に限定はない。
本発明の製造方法における工程（３）の一態様を図４に示す。図４において、シート状熱硬化性樹脂組成物付ウエハがチップ１０に切断されている。工程（３）においては、切断の前にシート状熱硬化性樹脂組成物付ウエハのウエハ側にダイシングテープが貼られ、基材シート４は切断前に剥離されるか、または切断後に剥離される。
ウエハの裏面（または研削面）にダイシングテープを貼り合わせたものの一例を図３に示す。かかる図では、ウエハ２の裏面にダイシングテープ９が貼られている。
本発明に用いられるダイシングテープ９としては、当該分野で通常使用されるものであれば特に限定されない。
ダイシングテープ９の貼り合わせ装置および条件としては、特に限定されず、公知の装置および条件が用いられる。
ウエハの切断は、特に限定されず、通常のダイシング装置を用いて行われる。
本発明の製造方法における工程（４）の一態様を図５に示す。図５において、工程（３）で得られたチップ１０がダイシングテープ９から取り外され配線回路基板１１に搭載されている。
配線回路基板１１としては、特に限定されないが、大別してセラミック基板、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板、ガラスエポキシ基板などが挙げられる。
チップ１０の配線回路基板１１への搭載方法としては、まずチップ１０は、ダイシングテープ９からピックアップして取り外され、チップトレイに収納されるか、またはフリップチップボンダーのチップ搭載ノズルへと搬送された後、バンプ接合形態により、チップ１０を加熱と共に加圧して配線回路基板１１へ搭載すると同時に電気接続を得る方法、加熱と加圧と超音波を用いて配線回路基板へ搭載すると同時に電気接続を得る方法、チップ１０を配線回路基板１１に搭載した後、ハンダリフローにより電気接続を得る方法などが挙げられる。
上記加熱温度は、チップ１０および配線回路基板１１の劣化の防止の観点から、500℃以下が好ましく、450℃以下がより好ましい。下限としては、室温程度である。上記加圧条件は、チップの大きさなどにも依存するが、9.8×10-4〜9.8×10-1N/バンプが好ましく、4.9×10-3〜4.9×10-1N/バンプがより好ましい。
以上の方法により、電気接続信頼性や耐久性に優れた半導体装置が効率的に得られる。得られた半導体装置は、本発明に包含される。
製造例
メチルエチルケトン300gに、ナフタレン型エポキシ樹脂（141g/eq、粘度：560mPa・s/50℃）100g、キシリレン型フェノール樹脂（171g/eq、粘度：0.04Pa・s/150℃）123.4g、アクリル酸アルキルエステル共重合体（ムーニー粘度ML(1+4）、100℃：52.5）56.9g、アジピン酸−イソプロピルビニルエーテル付加物（酸当量：160g/mol）8.8gおよび予めメチルエチルケトンに予備分散した球状シリカスラリー溶液（平均粒径：0.5μm、カットポイント：5μm、シリカ濃度：70wt％）431.7gを混合し、ホモミキサーを用いて800rpmで30分間攪拌した。
その後、混合物にマイクロカプセル化トリフェニルホスフィン（シェル／触媒比：50/50wt％）8.8gを混合し、ホモミキサーを用いて3000rpmでさらに10分間攪拌した。得られた混合物をシリコーン樹脂で離型処理したポリエステルシート上に塗布した後、110℃で5分間乾燥させ、メチルエチルケトンを除去することにより、厚さ75μmのシート状熱硬化性樹脂組成物をポリエステルシート上に作製した。
得られたシート状熱硬化性樹脂組成物を、エチルビニルアセテートシート（基材シート、厚さ：135μm）上に70℃にて転写し、樹脂シートを作製した。
得られたシート状熱硬化性樹脂組成物の軟化点を測定した。引っ張り型動的粘弾性装置（レオメトリック社製：RSA-II）を用いて周波数：1.0Hz、昇温速度：5℃/minで測定した場合の、貯蔵弾性率の減少開始温度を軟化点とした。軟化点は30℃であった。
また、得られたシート状熱硬化性樹脂組成物の反応開始温度を、示査走査熱量計（パーキンエルマー社製：PYRIS）を用いて昇温速度：10℃/minで測定したところ、130℃であった。
実施例１〜８および比較例１〜２
（１）ウエハへの貼付
製造例で作製した樹脂シートを、ロール貼り合せ機（日東電工社製：DR-8500-II）を用いてウエハ（サイズ：８インチ（約203.2mm）、ポリイミド、バンプ：鉛フリーハンダ、バンプ高さ：80μm）のパターン面に、ロール速度：20mm/秒、油圧：0.4MPaにて、表１に示すような周囲環境下で貼り合せした。ウエハへ貼った後、シート状熱硬化性樹脂組成物中またはシート状熱硬化性樹脂組成物とウエハ界面に混入した気泡の有無を光学顕微鏡により観察した。
（２）加圧
（１）で作製したシート状熱硬化性樹脂組成物付ウエハを、芦田製作所社製：ACS-1102にいれ、表１に示した条件で窒素による加圧処理を行い、シート状熱硬化性樹脂組成物中またはシート状熱硬化性樹脂組成物とウエハ界面に混入した気泡の有無を光学顕微鏡により観察した。
（３）切断
（２）で作製したシート状熱硬化性樹脂組成物付ウエハをダイシングテープ（日東電工社製：DU-300）に貼り、基材シートを剥がした後、ダイシング装置（ディスコ社製：DFD-651）により10mm×10mmのチップに切断しシート状熱硬化性樹脂組成物付チップを作製した。
（４）チップ搭載
（３）で作製したシート状熱硬化性樹脂組成物付チップを、フリップチップボンダー（パナソニックファクトリーソリューションズ社製：FB30T-M）により配線回路基板へ加熱圧着（圧着温度：240℃、圧着時間：10秒、圧力：9.8×10-3N/バンプ）によりチップ搭載と樹脂封止を行った。得られた半導体装置は乾燥炉にて160℃で60分間樹脂のポストキュアを行い、目的とする半導体装置を得た。
表１の結果より、樹脂シートを貼付した後においては全てのサンプルで気泡の存在が確認された。しかしながら、実施例１〜８では、加熱加圧することにより、混入していた気泡は全て除去されることが確認され、ウエハの損傷も確認されなかった。一方、比較例１では加圧温度が樹脂シートの軟化点よりも低かったために、気泡が充分に除去されず、比較例２では加圧温度は樹脂シートの軟化点よりも高かったが、気泡を除去するに充分な圧力がかからなかったため気泡の残存が確認された。
本発明の製造方法は、アンダーフィル方式の半導体装置の製造方法に利用できる。
図１は本発明の半導体装置の製造方法の工程概略図である。 図２は本発明の半導体装置の製造方法の工程概略図である。 図３は本発明の半導体装置の製造方法の工程概略図である。 図４は本発明の半導体装置の製造方法の工程概略図である。 図５は本発明の半導体装置の製造方法の工程概略図である。
符号の説明
１ シート状樹脂組成物
２ ウエハ
３ バンプ
４ 基材シート
５ 気泡
６ 密閉容器
７ 吸気口
８ 排気口
９ ダイシングテープ
１０ チップ
１１ 配線回路基板

Claims (3)

  1. （１）バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせる工程、
    （２）耐圧容器内で、該熱硬化性樹脂組成物の軟化点以上で硬化反応開始温度以下の温度で、気体圧縮による加圧を該ウエハに行う工程、
    （３）該ウエハをチップに切断する工程、および
    （４）該チップを配線回路基板に搭載する工程
    を含む、半導体装置の製造方法。
  2. （１）バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせる工程、
    （２）耐圧容器内で、該熱硬化性樹脂組成物の軟化点以上で硬化反応開始温度以下の温度で、気体圧縮による加圧を該ウエハに行う工程、
    （２’）該ウエハの裏面を研削する工程、
    （３）該ウエハをチップに切断する工程、および
    （４）該チップを配線回路基板に搭載する工程
    を含む、半導体装置の製造方法。
  3. シート状熱硬化性樹脂組成物の軟化点が10〜100℃である、請求項１または２記載の製造方法。
JP2005058035A 2005-03-02 2005-03-02 半導体装置の製造方法 Expired - Fee Related JP4397837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005058035A JP4397837B2 (ja) 2005-03-02 2005-03-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005058035A JP4397837B2 (ja) 2005-03-02 2005-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006245242A JP2006245242A (ja) 2006-09-14
JP4397837B2 true JP4397837B2 (ja) 2010-01-13

Family

ID=37051350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005058035A Expired - Fee Related JP4397837B2 (ja) 2005-03-02 2005-03-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4397837B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151104B2 (ja) * 2006-09-22 2013-02-27 パナソニック株式会社 電子部品の製造方法
JP4876882B2 (ja) * 2006-12-12 2012-02-15 日立化成工業株式会社 フリップチップ実装方法
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
CN101939825B (zh) * 2008-02-07 2013-04-03 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
JP2009212511A (ja) * 2008-02-07 2009-09-17 Sumitomo Bakelite Co Ltd ダイシングシート機能付き半導体用フィルムおよび半導体装置
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2009260218A (ja) * 2008-03-19 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
WO2010052871A1 (ja) * 2008-11-06 2010-05-14 住友ベークライト株式会社 電子装置の製造方法および電子装置
CN102598235B (zh) * 2009-09-30 2014-12-03 积水化学工业株式会社 半导体接合用粘接剂、半导体接合用粘接膜、半导体芯片的安装方法及半导体装置
US20120199988A1 (en) * 2009-10-19 2012-08-09 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device, electronic device, and apparatus for manufacturing electronic device
JP5948723B2 (ja) * 2009-10-19 2016-07-06 住友ベークライト株式会社 電子装置の製造方法
JP2011114301A (ja) * 2009-11-30 2011-06-09 Lintec Corp 半導体装置の製造方法
JP5659946B2 (ja) * 2011-05-10 2015-01-28 日立化成株式会社 半導体封止用接着剤及びその製造方法、並びに半導体装置
JP2013033952A (ja) * 2011-06-29 2013-02-14 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP5853754B2 (ja) * 2012-02-16 2016-02-09 住友ベークライト株式会社 半導体装置の製造方法
JP2013214619A (ja) * 2012-04-02 2013-10-17 Sekisui Chem Co Ltd 半導体装置の製造方法
JP5573896B2 (ja) * 2012-08-01 2014-08-20 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2014091744A (ja) 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法
KR101399957B1 (ko) * 2012-11-23 2014-05-28 한국과학기술원 이중층 비전도성 폴리머 접착필름 및 전자패키지
JP2014204035A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置
TWI525721B (zh) * 2013-08-16 2016-03-11 印鋐科技有限公司 用於電子元件的製造方法與製造設備
JP6347684B2 (ja) * 2014-07-07 2018-06-27 京セラ株式会社 半導体接着用熱硬化型樹脂組成物及び半導体装置
JP2016036041A (ja) * 2015-10-21 2016-03-17 住友ベークライト株式会社 半導体装置の製造方法
EP3790039A4 (en) 2018-04-26 2022-01-19 Mitsubishi Gas Chemical Company, Inc. RESIN COMPOSITION, LAMINATE, SEMICONDUCTOR WAFER WITH RESIN COMPOSITION LAYER, SUBSTRATE FOR MOUNTING SEMICONDUCTOR WITH RESIN COMPOSITION LAYER, AND SEMICONDUCTOR DEVICE
CN114026682A (zh) 2019-06-28 2022-02-08 三菱瓦斯化学株式会社 薄膜、层叠体、带薄膜层的半导体晶圆、带薄膜层的半导体搭载用基板和半导体装置
CN114144467B (zh) 2019-06-28 2023-05-23 三菱瓦斯化学株式会社 树脂组合物、树脂片、层叠体、带树脂组合物层的半导体晶圆、基板和半导体装置
JPWO2020262581A1 (ja) 2019-06-28 2020-12-30
WO2020262586A1 (ja) 2019-06-28 2020-12-30 三菱瓦斯化学株式会社 フィルム、積層体、フィルム層付き半導体ウェハ、フィルム層付き半導体搭載用基板、及び半導体装置

Also Published As

Publication number Publication date
JP2006245242A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4397837B2 (ja) 半導体装置の製造方法
JP4170839B2 (ja) 積層シート
TWI387066B (zh) 熱硬化型黏晶膜
JP5890960B2 (ja) フリップチップ実装方法
JP5908306B2 (ja) 半導体接合用接着剤及び半導体接合用接着フィルム
JP2008247936A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2002093825A (ja) 半導体パッケージの製造方法及び半導体パッケージ
TW201448135A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
JP5005324B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
TW201034094A (en) Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition
TWI629335B (zh) Semiconductor adhesive
JP2005089660A (ja) 半導体封止用樹脂組成物
TW201532154A (zh) 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置
JP4417122B2 (ja) シート状半導体封止用樹脂組成物
TW201723117A (zh) 黏著膜、半導體元件的製造方法及半導體元件
JP5213313B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP4593187B2 (ja) 半導体装置の製造方法
JP2016103625A (ja) 封止用シート、及び、半導体装置
TWI648368B (zh) Film, dicing die, film manufacturing method, and semiconductor device
JP2010222390A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
WO2008032510A1 (fr) Procédé de production d'un dispositif à semi-conducteur
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
WO2015083587A1 (ja) 半導体接合用接着剤、半導体装置の製造方法、及び、半導体装置
TWI812784B (zh) 膜狀接著劑、接著片、以及半導體裝置及其製造方法
JP2022102458A (ja) 半導体装置の製造方法、フィルム状接着剤及びその製造方法、並びにダイシング・ダイボンディング一体型フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151030

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees