JP2016036041A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016036041A JP2016036041A JP2015207089A JP2015207089A JP2016036041A JP 2016036041 A JP2016036041 A JP 2016036041A JP 2015207089 A JP2015207089 A JP 2015207089A JP 2015207089 A JP2015207089 A JP 2015207089A JP 2016036041 A JP2016036041 A JP 2016036041A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor
- semiconductor chip
- resin
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
半導体基板)を複数積層した半導体装置が開示されている。図11には、特許文献1に開示された半導体装置900を示す。この半導体装置900は、インターポーザ901上に樹脂層902を介して半導体チップ903が積層された構造となっている。
前記基材上に作りこまれた複数の前記第一半導体部品の所定の位置に前記第一樹脂層および前記第二半導体部品をこの順に積層した後、加熱して、半硬化状態の前記第一樹脂層を介して前記第一半導体部品および前記第二半導体部品を接着し、前記接着する工程を繰り返すことにより、基材上に作りこまれた複数の第一半導体部品のそれぞれ所定の位置に
、前記第一樹脂層を介して前記第一半導体部品と前記第二半導体部品とを接着させる接着工程と、
前記第二半導体部品の所定の位置に前記第二樹脂層および第三半導体部品をこの順に積層した後、加熱して、半硬化状態の前記第二樹脂層を介して前記第二半導体部品および前記第三半導体部品を接着し、前記接着する工程を繰り返すことにより、第二半導体部品のそれぞれの所定の位置に、前記第二樹脂層を介して前記第二半導体部品と前記第三半導体部品とを接着させて複数の積層体を得る積層工程と、
前記積層体を半田の融点以上に加熱することにより半田接合して半田接合した積層体を得る第一の接合工程と、
前記第一樹脂層、第二樹脂層の硬化を進める硬化工程と、を含む半導体装置の製造方法が提供される。
(実施形態)
図1〜図9には、本実施形態の半導体装置の製造方法が示されている。
チップ12に接続される接続用端子である。
次に、図4(C)に示すように、複数の半導体チップ10が作りこまれた半導体ウェハ10B、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16で構成される複数の積層体2を用意する。
1、半導体チップ12を挟むことで、半導体チップ10、樹脂層11、半導体チップ12を加熱するとともに、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ10および半導体チップ12を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で、樹脂層11を介して半導体チップ10および半導体チップ12を接着する。このときの加熱温度は、樹脂層11の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
テージ)を維持することができる。加熱時間としては、例えば、2秒以上、30秒以下であり、好ましくは20秒以下、より好ましくは10秒以下である。
ップ10、12、14、16側面からはみ出していてもよい。さらに、たとえば、半導体チップ16が他の半導体チップよりも小さくてもよい。
、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
HOOC−(CH2)n−COOH (I)
(式(I)中、nは、0以上20以下の整数を表す。)
カルボキシル基を備えるフラックス活性化合物に係る芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレーニト酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,5−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体、フェノールフタリン、ジフェノール酸等が挙げられる。
次に、図5に示すように、以上の工程で得られた積層体2を加熱して、端子101、121間、端子122、141間、端子142、161間の半田接合を行う。
(硬化工程)
次に、樹脂層11、樹脂層13および樹脂層15の硬化を進める。硬化を進める方法として、図7に示した装置5を用いて、複数の積層体を半田接合するとともに、引き続き加熱して熱硬化性樹脂を硬化させる。その際、一対の挟圧部材で加圧しながら加熱硬化を進めてもよいし、流体により加圧しながら加熱するようにしてもよい。また、図6に示すように、一旦装置5より半導体ウェハ10B上に複数の積層体2が形成された積層体2を取り出し、流体が導入される容器52を備えた装置6に積層体2を設置し、流体により加圧しながら熱硬化性樹脂の加熱硬化を進めるようにしてもよい。
(第二の接合工程)
次に、図9(A)〜(B)に示すように、半導体チップ10,12同士、半導体チップ12,14同士、半導体チップ14,16同士が半田接合された積層体2を、基板18上に載せ、積層体2と基板18とを半田接合する。
(封止工程)
次に、構造体3の封止を行なう。封止の方法は、ポッティング、トランスファー成形、圧縮成形のいずれであってもよい。
チップ10に対応する位置に樹脂層11を介して半導体チップ12を積層していく。これにより、半導体ウェハ10Bに作りこまれた半導体チップ10上に半導体チップ12が積層されたチップオンウェハ(COW)が形成される。次に、樹脂層13を介して半導体チップ12上の所定の位置に半導体チップ14を逐次積層していくことによりチップオンチップオンウェハ(COCOW)が形成される。次に、樹脂層15を介して半導体チップ14上の所定の位置に半導体チップ16を逐次積層していくことによりチップオンチップオンチップオンウェハ(COCOCOW)のように半導体チップが多段に積層された積層体を得る。次に、積層体2を加熱して半田接合を行うため、従来に比べて、各半導体チップ10,12,14,16にかかる熱ダメージを低減させることができる。したがって、半導体装置1の信頼性を向上させることができる。
接合を行なうことで、積層体2中でずれが発生してしまうことを防止できる。
層体2を挟圧した後、積層体2を所定の温度まで比較的短時間で昇温させることができる。
2 積層体
3 構造体
5 装置
6 装置
10 半導体チップ
10B 複数の半導体チップが作りこまれた基材
11 樹脂層
11A,11B 樹脂層
12 半導体チップ
13 樹脂層
14 半導体チップ
15 樹脂層
16 半導体チップ
17 樹脂層
18 基材
18A 基材
19 封止材
41,42 挟圧部材
43 挟圧部材
44 挟圧部材
51 容器
52 熱板
53 熱板
54 ピン
55 板材
62,65 挟圧部材
101 端子
120 基板
121 端子
121A 半田層
122 端子
123 ビア
140 基板
141 端子
141A 半田層
142 端子
143 ビア
160 基板
161 端子
161A 半田層
162 端子
163 ビア
181 端子
181A 半田層
511 配管
900A 接続用バンプ
900 半導体装置
901 インターポーザ
902 フィルム状接着剤
903 半導体チップ
Claims (1)
- 一方の面側に第二半導体部品と接続するための接続用端子を有する複数の第一半導体部品が作りこまれた基材、一方の面側に第三半導体部品と接続するための接続用端子を有し、他方の面側に前記第一半導体部品と接続するための接続端子を有する第二半導体部品、一方の面側に前記第二半導体部品と接続するための接続用端子を有する第三半導体部品および第一樹脂層、第二樹脂層を用意する工程と、
前記第一樹脂層、第二樹脂層は熱硬化性樹脂を含み、
前記基材上に作りこまれた複数の前記第一半導体部品の所定の位置に前記第一樹脂層および前記第二半導体部品をこの順に積層した後、前記熱硬化性樹脂の硬化温度未満の温度で加熱して、半硬化状態の前記第一樹脂層を介して前記第一半導体部品および前記第二半導体部品を接着し、前記接着する工程を繰り返すことにより、基材上に作りこまれた複数の第一半導体部品のそれぞれ所定の位置に、前記第一樹脂層を介して前記第一半導体部品と前記第二半導体部品とを接着させる接着工程と、
前記第二半導体部品の所定の位置に前記第二樹脂層および第三半導体部品をこの順に積層した後、前記熱硬化性樹脂の硬化温度未満の温度で加熱して、半硬化状態の前記第二樹脂層を介して前記第二半導体部品および前記第三半導体部品を接着し、前記接着する工程を繰り返すことにより、第二半導体部品のそれぞれの所定の位置に、前記第二樹脂層を介して前記第二半導体部品と前記第三半導体部品とを接着させて複数の積層体を得る積層工程と、
前記積層体を半田の融点以上に加熱することにより半田接合して半田接合した積層体を得る第一の接合工程と、
前記第一樹脂層、第二樹脂層の硬化を進める硬化工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207089A JP2016036041A (ja) | 2015-10-21 | 2015-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207089A JP2016036041A (ja) | 2015-10-21 | 2015-10-21 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012031333A Division JP5853754B2 (ja) | 2012-02-16 | 2012-02-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016036041A true JP2016036041A (ja) | 2016-03-17 |
Family
ID=55523700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207089A Pending JP2016036041A (ja) | 2015-10-21 | 2015-10-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016036041A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311709A (ja) * | 2003-04-07 | 2004-11-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体製造装置 |
JP2006245242A (ja) * | 2005-03-02 | 2006-09-14 | Nitto Denko Corp | 半導体装置の製造方法 |
JP2008294382A (ja) * | 2007-04-27 | 2008-12-04 | Sumitomo Bakelite Co Ltd | 半導体ウエハーの接合方法および半導体装置の製造方法 |
JP2010010368A (ja) * | 2008-06-26 | 2010-01-14 | Sumitomo Bakelite Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2011048774A1 (ja) * | 2009-10-19 | 2011-04-28 | 住友ベークライト株式会社 | 電子装置の製造方法、電子装置および電子装置の製造装置 |
JP2011108770A (ja) * | 2009-11-16 | 2011-06-02 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品 |
JP2012015444A (ja) * | 2010-07-05 | 2012-01-19 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品 |
-
2015
- 2015-10-21 JP JP2015207089A patent/JP2016036041A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311709A (ja) * | 2003-04-07 | 2004-11-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体製造装置 |
JP2006245242A (ja) * | 2005-03-02 | 2006-09-14 | Nitto Denko Corp | 半導体装置の製造方法 |
JP2008294382A (ja) * | 2007-04-27 | 2008-12-04 | Sumitomo Bakelite Co Ltd | 半導体ウエハーの接合方法および半導体装置の製造方法 |
JP2010010368A (ja) * | 2008-06-26 | 2010-01-14 | Sumitomo Bakelite Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2011048774A1 (ja) * | 2009-10-19 | 2011-04-28 | 住友ベークライト株式会社 | 電子装置の製造方法、電子装置および電子装置の製造装置 |
JP2011108770A (ja) * | 2009-11-16 | 2011-06-02 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品 |
JP2012015444A (ja) * | 2010-07-05 | 2012-01-19 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品 |
Non-Patent Citations (1)
Title |
---|
堀部晃啓,山田文明: "三次元チップ積層デバイス用インターチップフィル材", 第23回エレクトロニクス実装学会講演大会講演論文集, JPN6013006143, 11 March 2009 (2009-03-11), JP, pages 61 - 62, ISSN: 0003385874 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5780228B2 (ja) | 半導体装置の製造方法 | |
WO2013027832A1 (ja) | 半導体装置の製造方法、ブロック積層体及び逐次積層体 | |
WO2011048774A1 (ja) | 電子装置の製造方法、電子装置および電子装置の製造装置 | |
JP2012104782A (ja) | 半導体装置の製造方法および装置 | |
JP6032345B2 (ja) | 接着フィルム | |
JP2013033952A (ja) | 半導体装置の製造方法 | |
JP5853754B2 (ja) | 半導体装置の製造方法 | |
US20110262697A1 (en) | Flexible substrate and electronic device | |
JP2014056954A (ja) | 半導体装置の製造方法および半導体装置 | |
WO2012026091A1 (ja) | 電子装置の製造方法 | |
WO2011132384A1 (ja) | 電子装置の製造方法および装置、その一対の挟圧部材 | |
JP5948723B2 (ja) | 電子装置の製造方法 | |
JP2013045945A (ja) | 半導体装置の製造方法 | |
JP6226106B2 (ja) | 電子装置の製造方法 | |
JP5838903B2 (ja) | 積層体の製造方法 | |
JP2016036041A (ja) | 半導体装置の製造方法 | |
JP2011228620A (ja) | 電子装置の製造方法および電子装置の製造装置 | |
JP5853944B2 (ja) | 半導体装置の製造方法 | |
JP2017038081A (ja) | 半導体装置 | |
JP6119239B2 (ja) | 電子装置の製造方法 | |
JP2017028067A (ja) | 回路部材の接続方法 | |
JP2016219763A (ja) | 回路部材の接続方法 | |
JP2014127474A (ja) | 電子装置の製造方法 | |
JP2014127473A (ja) | 電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161026 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20161026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170509 |