JP5853944B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5853944B2 JP5853944B2 JP2012280509A JP2012280509A JP5853944B2 JP 5853944 B2 JP5853944 B2 JP 5853944B2 JP 2012280509 A JP2012280509 A JP 2012280509A JP 2012280509 A JP2012280509 A JP 2012280509A JP 5853944 B2 JP5853944 B2 JP 5853944B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor element
- thermosetting
- resin
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
このような半導体装置においては、半導体素子同士の接続部分、あるいは、半導体素子と基板との接続部分を封止する樹脂層(接着剤組成物)が使用されている。
この接着剤組成物は、熱硬化性であり、特許文献1においては、ポリイミド樹脂、エポキシ樹脂、硬化剤及びカルボン酸等を含んでいる。
半導体素子同士の接続部分を取り囲む樹脂層に応力が存在しており、この応力が半導体素子に作用してクラックを発生させていると考えられる。
そして、この樹脂層に存在する応力は、樹脂層を熱硬化する工程において発生すると考えられる。熱硬化する工程では、熱硬化後の樹脂層を熱硬化温度から、ガラス転移点まで低下させる。この温度変化により、樹脂層に応力が発生し、この応力が、半導体素子のクラックの発生と大きく関連していることがわかった。そして、特定の条件を満たすことで、半導体素子のクラックの発生が抑制できることを見出したのである。
電子部品、熱硬化性の第一樹脂層、第一半導体素子、熱硬化性の第二樹脂層、第二半導体素子がこの順で積層された半導体装置の製造方法であって、
前記第一半導体素子の接続用端子と、前記電子部品の接続用端子とを当接させるとともに、前記第一半導体素子および前記電子部品間に、互いに当接した前記接続用端子の周囲を取り囲むように前記第一樹脂層を配置し、
前記第一半導体素子の他の接続用端子と前記第二半導体素子の接続用端子とを当接させるとともに、
前記第一半導体素子および前記第二半導体素子間に、互いに当接した前記他の接続用端子および前記接続用端子の周囲を取り囲む第二樹脂層を配置することで積層体を構成する工程と、
前記積層体を加熱して、前記第一樹脂層および前記第二樹脂層を熱硬化させる工程とを含み、
積層体を加熱して前記第一樹脂層および前記第二樹脂層を熱硬化させる前記工程では、
当該熱硬化後の前記積層体の前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を超える熱硬化温度Tc(℃)で、積層体の前記第一樹脂層および前記第二樹脂層を熱硬化した後、熱硬化温度Tc(℃)から前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を下回る温度まで、前記第一樹脂層および第二樹脂層を冷却し、
前記熱硬化後の積層体の前記第一樹脂層の前記Tg1以上280℃以下の平均線膨張係数をα2−1(ppm/℃)とし、
前記熱硬化後の積層体の前記第一樹脂層の前記Tg1における弾性率をE'1(Pa)とした場合、
E'1×α2−1×(Tc−Tg1)≦2.7×107(Pa)
であり、
前記熱硬化後の積層体の前記第二樹脂層の前記Tg2以上280℃以下の平均線膨張係数をα2−2(ppm/℃)とし、
前記熱硬化後の積層体の前記第二樹脂層の前記Tg2における弾性率をE'2(Pa)とした場合、
E'2×α2−2×(Tc−Tg2)≦2.7×107(Pa)
である半導体装置の製造方法が提供される。
はじめに、図1を参照して、本実施形態の半導体装置の製造方法について説明する。
本実施形態の半導体装置の製造方法は、電子部品(たとえば、半導体チップ10)、熱硬化性の第一樹脂層(たとえば、樹脂層11)、第一半導体素子(たとえば、半導体チップ12)、熱硬化性の第二樹脂層(たとえば、樹脂層13)、第二半導体素子(たとえば、半導体チップ14)がこの順で積層された半導体装置の製造方法である。
この製造方法は、第一半導体素子の接続用端子と、前記電子部品の接続用端子とを当接させるとともに、前記第一半導体素子および前記電子部品間に、互いに当接した前記接続用端子の周囲を取り囲むように前記第一樹脂層を配置し、
前記第一半導体素子の他の接続用端子と前記第二半導体素子の接続用端子とを当接させるとともに、
前記第一半導体素子および前記第二半導体素子間に、互いに当接した前記他の接続用端子および前記接続用端子の周囲を取り囲む第二樹脂層を配置することで積層体2を構成する工程と、
前記積層体2を加熱して、前記第一樹脂層および前記第二樹脂層を熱硬化させる工程とを含む。
積層体2を加熱して前記第一樹脂層および前記第二樹脂層を熱硬化させる前記工程では、
当該熱硬化後の前記積層体2の前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を超える熱硬化温度Tc(℃)で、前記積層体2の前記第一樹脂層および前記第二樹脂層を熱硬化した後、熱硬化温度Tc(℃)から前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を下回る温度まで、前記第一樹脂層および第二樹脂層を冷却する。
そして、前記熱硬化後の前記積層体2の前記第一樹脂層の前記Tg1以上280℃以下の平均線膨張係数をα2−1(ppm/℃)とし、
前記熱硬化後の前記積層体2の前記第一樹脂層の前記Tg1における弾性率をE'1(Pa)とした場合、
E'1×α2−1×(Tc−Tg1)≦2.7×107(Pa)
であり、
前記熱硬化後の前記積層体2の前記第二樹脂層の前記Tg2以上280℃以下の平均線膨張係数をα2−2(ppm/℃)とし、
前記熱硬化後の前記積層体2の前記第二樹脂層の前記Tg2における弾性率をE'2(Pa)とした場合、
E'2×α2−2×(Tc−Tg2)≦2.7×107(Pa)
となる。
はじめに、図1(A)に示すように、半導体チップ10を用意する。この半導体チップ10は、基板と、基板表面に設けられた端子(半導体チップ12への接続用の端子)101とを備える。基板には、内部回路等が作りこまれている。本実施形態では、基板を貫通するビアは設けられていない。接続用端子101は、たとえば、基板側から銅層、ニッケル層、金層の順に積層された構造となっている。ただし、接続用端子101の構造は、これに限られるものではない。
ここで、半導体チップ10の厚みとしては特に限定されないが、例えば、50〜750μmとすることができる。
また、半導体チップ10の他方の基板表面(裏面)側には、端子は設けられていない。
端子122は、たとえば、端子101と同様の層構成で構成される。
端子121は、表面に半田層121Aを有するものである。接続用端子121は、たとえば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように半田層121Aを設けた構造である。
半田層121Aの材料は、特に制限されず、錫、銀、鉛、亜鉛、ビスマス、インジウム及び銅からなる群から選択される少なくとも1種以上を含む合金等が挙げられる。これらのうち、錫、銀、鉛、亜鉛及び銅からなる群から選択される少なくとも1種以上を含む合金が好ましい。半田層121Aの融点は、110〜250℃、好ましくは170〜230℃である。
樹脂層11は、端子121を被覆している。樹脂層11は、詳しくは後述するが、熱硬化性樹脂と、フラックス活性化合物とを含む層である。
半導体チップ14は、基板(半導体基板、たとえば、シリコン基板)と、基板140を貫通するビア143とを有するTSV構造の半導体素子である。基板には、内部回路等が作りこまれており、基板の一方の表面には、端子141が設けられ、他方の表面には、端子142が設けられている。端子141および端子142は、ビア143で接続されている。
半導体チップ16は、基板(半導体基板、たとえば、シリコン基板)と、基板160を貫通するビア163とを有するTSV構造の半導体素子である。基板には、内部回路等が作りこまれており、基板の一方の表面には、端子161が設けられ、他方の表面には、端子162が設けられている。端子161および端子162は、ビア163で接続されている。
端子142、162は、端子122と同様の構成および材料であり、端子141、161は、端子121と同様の構成および材料である。なお、符号141A、161Aは、半田層121Aと同様の半田層である。
半導体チップ14には、端子141を被覆する樹脂層13が設けられている。また、半導体チップ16には、端子161を被覆する樹脂層15が設けられている。
各半導体チップ12,14,16に対し、それぞれ、樹脂層11,13,15を貼り付ける。
また、あらかじめ、半導体チップ12、14、16が一体化したウェハを用意し、このウェハに、樹脂層11、13,15が一体化した樹脂シートを貼り付ける。その後、樹脂シート、ウェハをダイシングすることで、樹脂層11付きの半導体チップ12、樹脂層13付きの半導体チップ14、樹脂層15付きの半導体チップ16を用意してもよい。
さらに、半導体チップ12、14、16が一体化したウェハを用意し、このウェハに、スピンコートで樹脂層11、13,15が一体化した樹脂層を形成し、その後、ダイシングすることで、樹脂層11付きの半導体チップ12、樹脂層13付きの半導体チップ14、樹脂層15付きの半導体チップ16を用意してもよい。
さらに、本実施形態では、半導体チップ10、12、14、16としては、たとえば、DRAM、SRAM等のメモリチップやロジックチップ、CMOSイメージセンサー、MEMSチップ等があげられ、半導体チップ10、12、14、16としてはこれらのなかから選択できる。
ここで、図示しないが、半導体チップ12、14、16の各基板の周縁部には、内部回路領域を囲むダイシングラインが枠状に残っている。半導体素子は、複数の半導体素子が一体化されたウェハをダイシングラインに沿って切断することで、得られるが、各半導体素子の基板には、ダイシングラインが残ることとなる。本実施形態では、各基板のダイシングラインで囲まれた領域の大きさ形状は等しい。
また、半導体チップ12、14、16は、同一の機能を有する半導体素子としてもよく、また、異なる機能を有する半導体素子としてもよい。たとえば、半導体素子12、14、16の内部回路は同一のレイアウトであってもよく、異なるレイアウトであってもよい。
各半導体チップに設けられた各樹脂層11,13,15の厚みは、たとえば、5μm以上であることが好ましく、より好ましくは10μm以上である。また、100μm以下であることが好ましく、より好ましくは50μm以下である。上記下限値以上とすることで、樹脂層が半田層を確実に被覆でき、端子101、121同士、端子122、141同士、端子142、161同士を樹脂層のフラックス活性により容易に接続させることができる。また、上記上限値以下とすることで、端子101、121同士、端子122、141同士、端子142、161同士を容易に接続させることができる。さらには、上記上限値以下とすることで樹脂層の硬化収縮による半導体チップ12,14,16の反りを抑制することができる。
樹脂層11,13,15は、それぞれ熱硬化性樹脂と、フラックス活性化合物とを含む。
ここで、樹脂層11,13,15は、いずれもおなじ樹脂組成物で構成されていてもよく、異なる樹脂組成物で構成されていてもよい。
熱硬化性樹脂は、たとえば、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等を用いることができる。これらは、単独または2種以上を混合して用いることができる。
中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。樹脂層11,13,15における熱硬化性樹脂の含有量は、10質量%以上であることが好ましく、より好ましくは25質量%以上である。また、70質量%以下であることが好ましく、より好ましくは60質量%以下である。
ただし、フラックス活性化合物として、カルボキシル基を有する化合物、フェノール性水酸基を有する化合物の少なくともいずれか一方を含むことが好ましい。また、双方を含んでいてもよい。また、フラックス活性化合物は、カルボキシル基及びフェノール性水酸基の両方を備える化合物であってもよい。
HOOC−(CH2)n−COOH (I)
(式(I)中、nは、0以上20以下の整数を表す。)
上述したようなカルボキシル基又はフェノール性水酸基のいずれか、あるいは、カルボキシル基及びフェノール性水酸基の両方を備える化合物は、エポキシ樹脂のような熱硬化性樹脂との反応で三次元的に取り込まれる。
このようなフラックス活性硬化剤としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸(3,4,5−トリヒドロキシ安息香酸)等の安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;フェノールフタリン;及びジフェノール酸等が挙げられ、これらは1種単独又は2種以上を組み合わせでもよい。
なかでも、端子間の接合を良好なものとするためには、フェノールフタリンを使用することが特に好ましい。
無機充填材は、樹脂層中、20質量%以上であることが好ましく、さらに好ましくは25質量%以上であり、特に好ましくは30質量%以上である。また、80質量%以下であることが好ましく、さらに好ましくは70質量%以下であり、特に好ましくは60質量%以下である。無機充填材の含有量を上記下限値以上とすることで、樹脂層の線膨張係数を小さくすることができる。一方で、無機充填材の含有量を上記上限値以下とすることで、樹脂層の成形性を良好なものとすることができる。
また、無機充填材は、平均粒径が0.5μm以下であることが好ましい。無機充填材の平均粒径を0.5μm以下とすることで、端子間に無機充填材が挟まってしまうことがあったとしても、端子間の導通を確保することができる。詳しくは後述するが、端子同士を半田接合する際に、端子間には樹脂層が介在しており、この樹脂層に端子が食い込み、樹脂層を端子間から排除して、端子同士が半田接合する。この工程において、無機充填材が端子間に挟まってしまうことがあるが、無機充填材の平均粒径を0.5μm以下とすることで端子間の導通を確保することができ、接続信頼性の高い半導体装置を提供することができる。
これらの中でも、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−N,Nジメチルアクリルアミド共重合体のいずれかが好ましい。
上記アクリル系樹脂の重量平均分子量が上記範囲内にあることにより、樹脂層の成膜性をさらに向上させることができるとともに、硬化時の流動性を確保することができる。
上記フェノキシ樹脂の数平均分子量が上記範囲内にあることにより、樹脂層の流動性を抑制し、フィルム状の樹脂層の厚みを均一なものとすることができる。
熱可塑性樹脂の含有量を上記範囲内とすることにより、フィルム状の樹脂層の成膜性低下を抑制しつつ、硬化後のフィルム状の樹脂層における弾性率の増加を抑制することができる。その結果、フィルム状の樹脂層と支持体および被着体の密着性をさらに向上させることができる。更に、フィルム状の樹脂層の溶融粘度の増加を抑制することができる。
次に、図1(A)〜(D)に示すように、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16で構成される積層体2を形成する。
まず、図1(A)に示すように、半導体チップ10の端子101が形成された面と、半導体チップ12に設けられた樹脂層11とを対向させ、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層する。
このとき、半導体チップ10に形成されたアライメントマークと半導体チップ12に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体チップ10、樹脂層11、半導体チップ12を加熱して、半硬化の状態(Bステージ)の樹脂層11を介して、半導体チップ10および半導体チップ12を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体チップ10、樹脂層11、半導体チップ12を挟むことで、半導体チップ10、樹脂層11、半導体チップ12を加熱するとともに、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ10および半導体チップ12を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で、樹脂層11を介して半導体チップ10および半導体チップ12を接着する。このときの加熱温度は、樹脂層11の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
接着後の半導体チップ10に対する半導体チップ12の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
なお、樹脂層が半硬化の状態(Bステージ)であるとは、樹脂層の上下の電子部品や半導体素子を固定できる程度の硬さを有する状態であって、さらに硬化反応を進める余地がある状態をいう。このような半硬化の状態は、特に限定されないが、例えば樹脂層の反応率を測定することによって確認することができる。具体的には、未硬化の樹脂層と、硬化後の樹脂層とをDSC(示差走査熱量計)で測定し、DSCの測定結果から算出される反応率が0%を超え、60%以下の状態であり、さらには、0.5%以上55%以下、さらに好ましくは1%以上50%以下の状態となっていることが好ましい。
このとき、半導体チップ12に形成されたアライメントマークと半導体チップ14に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14を加熱して、半硬化の状態(Bステージ)の樹脂層13を介して、半導体チップ12および半導体チップ14を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14を挟んで加熱し、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ12および半導体チップ14を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で半導体チップ12および半導体チップ14を接着する。このときの加熱温度は、樹脂層13の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
接着後の半導体チップ12に対する半導体チップ14の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
以上の工程においては、半田層121A,141Aは溶融しておらず、端子101、121同士、端子122、141同士は、半田接合していない。また、端子101,121同士は物理的に接触していてもよく、また、端子101,121間に樹脂層11の樹脂が介在していてもよい。端子122、141同士においても、同様である。
次に、挟圧部材44,43を接近させ、樹脂層15付き半導体チップ16の樹脂層15を半導体チップ14に当接させる。これにより積層体2が構成されるが、ここでは、半導体チップ16は、樹脂層15を介して半導体チップ14に接着していない状態である。
その後、挟圧部材44,43内のヒータが昇温を開始する。挟圧部材44,43を介して積層体2を半田層121A,141A,161Aの融点以上に加熱するとともに、挟圧部材44,43で挟圧して、端子101,121同士、端子122,141同士、端子142,161同士を半田接合する。
端子122,端子141の半田層141A間、端子142,端子161の半田層161A間においても同様である。
すなわち、端子122,端子141の半田層141A間に樹脂層13が介在している場合には、介在している樹脂層13に端子122,端子141の半田層141Aが食い込み、端子122,端子141の半田層141A間の樹脂層13が排除されて、端子122,端子141の半田層141Aが接触し、その後半田接合することとなる。
また、端子142,端子161の半田層161A間に樹脂層15が介在している場合には、介在している樹脂層15に端子142,端子161の半田層161Aが食い込み、端子142,端子161の半田層161A間の樹脂層15が排除されて、端子142,端子161の半田層161Aが接触し、その後半田接合することとなる。
接着後の半導体チップ14に対する半導体チップ16の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
端子間が半田接合されるとは、以下のことをいう。積層体2が半田層121A,141A,161Aの融点以上に加熱され、半導体チップ10,12間、半導体チップ12,14間、半導体チップ14,16間の接合に使用される各半田層121A,141A,161Aが溶融するとともに、端子101,121同士、端子122,141同士、端子142,161同士が、半田層121A,141A,161Aを介して接触し、少なくとも一部が合金を形成している状態である。
また、以上の工程により積層体2が形成されるが、積層体2において、樹脂層11,13,15は完全硬化せずに、半硬化の状態となっている。
次に、図2に示すように、端子101,121同士、端子122,141同士、端子142,161同士が半田接合された積層体2の樹脂層11,13,15を硬化させる(熱硬化工程)。この熱硬化工程を経ることで、各樹脂層11,13,15の硬化は大きく進行する。半導体装置の製造工程において、樹脂層が加熱される工程は複数存在するが、この熱硬化工程にて、樹脂層11,13,15の硬化は最も大きく進行し、半硬化であった樹脂層11,13,15は、Cステージ(完全硬化)となる。
前述した半田接合工程後この熱硬化工程前(熱硬化工程直前)における樹脂層11の反応率(%:以下同じ)をRb11、この熱硬化工程直後の樹脂層11の反応率をRa11とした場合、Ra11−Rb11は、60%以上、好ましくは85%以上となる。
同様に、半田接合工程後、この熱硬化工程前における樹脂層13の反応率をRb13、この熱硬化工程直後の樹脂層13の反応率をRa13とした場合、Ra13−Rb13は、60%以上、好ましくは85%以上となる。
さらに、半田接合工程後、この熱硬化工程前における樹脂層15の反応率をRb15、この熱硬化工程直後の樹脂層15の反応率をRa15とした場合、Ra15−Rb15は、60%以上、好ましくは85%以上となる。
ここで、熱硬化工程直後とは、熱硬化工程終了後、後段の工程を実施していない状態であり、熱硬化工程終了後から樹脂層の反応率が変化するような加熱工程が加えられていない状態をいう。
はじめに、装置6は、容器61と、容器61内に流体を供給する配管611とを備える。
容器61は、圧力容器であり、容器61の材料としては、金属等があげられ、たとえば、ステンレス、チタン、銅等のいずれかの金属があげられる。
配管611からは、積層体2を加圧するための流体が供給される。流体としては、気体が好ましく、たとえば、空気、不活性ガス(窒素ガス、希ガス)等のいずれかがあげられる。
流体により、積層体2を加圧する際の加圧力は、0.1MPa以上、10MPa以下が好ましく、より好ましくは0.5MPa以上、5MPa以下である。流体により積層体2を加圧することで、樹脂層11,13,15内のボイド発生を抑制することができる。とくに、0.1MPa以上とすることで、この効果が顕著となる。また、10MPa以下とすることで、装置の大型化、複雑化を抑制できる。なお、流体で加圧するとは、積層体2の雰囲気の圧力を、大気圧より加圧力分だけ高くすることを指す。すなわち、加圧力10MPaとは、大気圧よりも、積層体2にかかる圧力が10MPa大きいことを示す。
積層体2を加熱加圧する際には、配管611から加熱した流体を導入し、積層体2を加熱加圧してもよく、また、配管611から流体を容器61内へ流入させ、加圧雰囲気下にしつつ、容器61を加熱することにより、積層体2を加熱することもできる。
Tg11、Tg13、Tg15は、それぞれTc−Tg≧5℃(数式(1))を満たすことが好ましい。数式(1)において、Tgは、Tg11、Tg13、Tg15のいずれかである。このようにすることで、樹脂層をCステージ化(完全硬化)できるという効果を奏することができる。
なかでも、Tc−Tgは、15℃以上であることが好ましい。また、硬化後の熱収縮抑制の観点から、Tc−Tgは100℃以下であることが好ましい。
たとえば、Tg11、Tg13、Tg15が、100℃〜160℃である場合には、Tcは、115℃〜260℃とする。なお、Tg11、Tg13、Tg15は、80℃以上、180℃以下であることがより好ましい。
その後、流体を容器61から排出する。流体による積層体2への加圧を停止し、その後、積層体2を容器61から取り出す。これにより、流体による加圧が解除された積層体2は、Tcから、各樹脂層のガラス転移温度を経て、室温まで冷却されることとなる。
同様に、熱硬化工程直後の積層体2の樹脂層13のガラス転移点(Tg13)以上280℃以下の平均線膨張係数をα2−13(ppm/℃)とし、ガラス転移点Tg13における弾性率をE'13(Pa)とする。
さらに、同様に、熱硬化工程直後の積層体2の樹脂層15のガラス転移点(Tg15)以上280℃以下の平均線膨張係数をα2−15(ppm/℃)とし、ガラス転移点Tg15における弾性率をE'15(Pa)とする。
そして、各樹脂層11,13、15において、
E'(Pa)×α2(ppm/℃)×(Tc−Tg)(℃)≦2.7×107(Pa)(数式(2))
を満たすように、各樹脂層11,13,15の樹脂を選択するとともに、Tcを設定する。
ここで、E'=E'11の場合には、Tg=Tg11、α2=α2−11である。また、E'=E'13の場合には、Tg=Tg13、α2=α2−13である。さらに、E'=E'15の場合には、Tg=Tg15、α2=α2−15である。
また、E'×α2×(Tc−Tg)は、5.0×105Pa以上であることが好ましい。なかでも、E'×α2×(Tc−Tg)は、5.0×106Pa以上であることが好ましい。
E'×α2×(Tc−Tg)を、上記下限値以上とすることで、樹脂層を介した電子部品と半導体素子、あるいは、樹脂層を介した半導体素子間の密着力を向上させることができる。
α2、すなわち、α2−11、α2−13、α2−15はいずれも、30ppm/℃以上であることが好ましく、なかでも、80ppm/℃以上であることが特に好ましい。また、300ppm/℃以下であることが好ましく、なかでも、250ppm/℃以下であることが特に好ましい。
α2が上記下限値以上である樹脂層は、半田接合時に充分な流動性を有するため、流動性低下による樹脂層内部における未充填部の発生を抑制することができる。
一方で、α2を上記上限値以下とすることで、樹脂層内に発生する応力を抑制できる。
さらには、E'、すなわち、E'11、E'13、E'15はいずれも、1.0×108Pa以上であることが好ましく、なかでも、8.0×108Pa以上であることが特に好ましい。また、1.0×1010Pa以下であることが好ましく、なかでも、5.0×109Pa以下であることが特に好ましい。
E'を上記下限値以上とすることで、接合された端子を樹脂層で保護することができる。一方で、E'を上記上限値以下とすることで、樹脂層内に発生する応力を抑制できる。
ここで、熱硬化工程直後の積層体2の樹脂層11の25℃以上ガラス転移点(Tg11)以下の平均線膨張係数をα1−11(ppm/℃)とする。
同様に、熱硬化工程直後の積層体2の樹脂層13の25℃以上ガラス転移点(Tg13)以下の平均線膨張係数をα1−13(ppm/℃)とする。
さらに、熱硬化工程直後の積層体2の樹脂層15の25℃以上ガラス転移点(Tg15)以下の平均線膨張係数をα1−15(ppm/℃)とする。
そして、半導体素子の25℃以上、300℃以下における平均線膨張係数α1−s(ppm/℃)とした場合、
α1−α1−s≦80(ppm/℃)(数式(3))となることが好ましい。
たとえば、α1がα1−11である場合、α1−sは樹脂層11に直接する半導体チップ10あるいは半導体チップ12の平均線膨張係数となる。また、α1がα1−13である場合、α1−sは樹脂層13に直接する半導体チップ12あるいは半導体チップ14の平均線膨張係数となる。また、α1がα1−15である場合、α1−sは樹脂層15に直接する半導体チップ14あるいは半導体チップ16の平均線膨張係数となる。なお、各樹脂層がすべての隣接する半導体チップとの関係において、上記数式(3)を満たすことが好ましい。
なかでも、α1−α1−sは、70ppm/℃以下、特に50ppm/℃以下であることが好ましい。なお、α1−α1−sの下限値は、特に限定されないが、樹脂層の線膨張係数を小さくするために配合される無機充填材の配合量の上限値の観点から15ppm/℃であることが好ましい。
なお、α1は、20ppm/℃以上であることが好ましい。また、75ppm/℃以下であることが好ましく、なかでも、55ppm/℃以下、さらには、50ppm/℃以下であることが好ましい。
TMAを用いて、熱硬化工程後の樹脂層に、引張荷重3gをかけ、昇温速度10℃/分として、−100℃から300℃の温度範囲で計測を行ない、ガラス転移点Tgを測定する。
また、同測定により25℃以上、ガラス転移温度以下の線膨張係数α1を取得する。さらには、同測定によりガラス転移温度以上、280℃以下の線膨張係数α2を取得する。
半導体チップの線膨張係数であるα1−sも同様の測定方法で計測することができる。
また、弾性率は、動的粘弾性測定装置を用い、引っ張りモード、周波数10Hz、昇温速度5℃/分として、測定温度Tgで測定できる。
次に、図3(A)に示すように、積層体2の上下を反転させ、図3(B)に示すように、半導体チップ10,12同士、半導体チップ12,14同士、半導体チップ14,16同士が半田接合された積層体2を、基材18上に載せ、積層体2と基材18とを半田接合する。
はじめに、基材18を用意する。ここでは、基材18は、樹脂基板であってもよく、また、シリコン基板、ガラス基板やセラミック基板等であってもよい。
次に、この基材18の表面に樹脂層17を設ける。この樹脂層17は、端子181を被覆するように設けられる。樹脂層17としては、樹脂層11,13,15と同様のものであってもよいが、たとえば、ペースト状のノーフロー型アンダーフィル材(NUF)を使用してもよい。基材18の表面の一部に、樹脂層17を設けるため、ペースト状のアンダーフィル材をディスペンスやインクジェット等で塗布することが好ましい。
第一エポキシ樹脂としては、たとえば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂が好ましい。
第二エポキシ樹脂としては、アリル基を有するエポキシ樹脂(たとえば、ジアリルビスフェノールA型エポキシ樹脂)が好ましい。
第一エポキシ樹脂は樹脂組成物中で5〜50質量%であることが好ましく、第二エポキシ樹脂は、0.1〜40質量%であることが好ましい。
シリコーン変性エポキシ樹脂としては、ジシロキサン構造を有するシリコーン変性(液状)エポキシ樹脂が挙げられ、具体的に下記一般式(1)で示されるシリコーン変性エポキシ樹脂が挙げられる。
シリコーン変性エポキシ樹脂の含有量は、樹脂組成物全体の0.1〜20質量%であることが好ましい。
たとえば、第一のフラックス活性硬化剤としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、2,5−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸が好ましい。
また、第二のフラックス活性硬化剤としては、o−フタル酸、トリメリット酸、ヘキサヒドロフタル酸、メチルヘキサヒドロフタル酸、4−ヒドロキシ(o−フタル酸)、3−ヒドロキシ(o−フタル酸)、テトラヒドロフタル酸、マレイン酸、アルキレン基を含むものとしてはコハク酸、マロン酸、グルタル酸、リンゴ酸、セバシン酸、アジピン酸、アゼライン酸、スベリン酸、ピメリン酸、1,9−ノナンジカルボン酸、ドデカン二酸等が挙げられる。これらを単独あるいは複数併用してもかまわない。これらの中でも、セバシン酸が好ましい。
その後、一対の挟圧部材41,42で積層体2、樹脂層17、基材18を積層方向に沿って挟圧しながら、積層体2、樹脂層17、基材18を半田層181Aの融点以上に加熱する。このとき、積層体2、樹脂層17、基材18を、一対の挟圧部材41,42で挟圧するとともに、一対の挟圧部材41,42を加熱することで、積層体2、樹脂層17、基材18が半田層181Aの融点以上に加熱されることとなる。これにより、端子181と端子162とが半田接合される。この接合工程では、たとえば、フリップチップボンダーを使用し、基材18に対し、ひとつずつ、積層体2を半田接合する。
このようにして、基材18上には、複数の積層体2が設置され、基材18と複数の積層体2が半田接合され、構造体3が得られる(図3(C)参照)。
このようにすることで、樹脂層17でのボイドの発生を防止できるとともに、発生したボイドを消滅させることができる。
次に、構造体3の封止を行なう。封止の方法は、ポッティング、トランスファー成形、圧縮成形のいずれであってもよい。
その後、積層体2ごとに、切断して、図3(D)に示す半導体装置1を複数得ることができる。なお、図3(D)において、符号19は、封止材を示し、符号18Aはダイシングされた基材18を示す。また、半導体装置1が複数の積層体2を有する場合には、半導体装置1の単位ごとに切断すればよい。なお、切断には、ダイシングブレード、レーザ、ルーター等を使用することができる。
本実施形態では、半導体装置の製造工程において、積層体2の各樹脂層11,13,15の硬化を最も進行させる工程である熱硬化工程において、
E'×α2×(Tc−Tg)≦2.7×107(Pa)(数式(2))
を満たす条件で熱硬化を行なっている。
これにより、熱硬化工程後に各樹脂層11,13,15に存在する内部応力を低減することができ、樹脂層の内部応力に起因して半導体チップにクラックが発生してしまうことを防止できる。従って、生産性よく半導体装置を製造できる。
また、本実施形態のように、樹脂層を複数積層して熱硬化を行なう場合には、従来全く認識がなかった、熱硬化温度〜ガラス転移点の範囲で発生する応力が、大きく半導体チップのクラック発生に影響していることがわかり、上記数式(2)を満たす条件で熱硬化を行なうことが、きわめて重要であることがわかった。
さらに、本実施形態のように、半導体チップをTSV構造とした場合には、半導体基板の厚みが非常に薄いものとなるため、上記数式(2)を満たす条件で熱硬化を行なうことが、半導体チップのクラック発生防止のためには、有効である。
そのため、本実施形態のような製造方法を使用した場合には、流体により積層体2を加圧することで、ボイドの発生を低減できるものの、樹脂層には比較的大きな内部応力が残留する可能性がある。
そこで、流体により積層体2を加圧しながら、樹脂層の硬化を行なう一方で、E'×α2×(Tc−Tg)≦2.7×107(Pa)を満たす条件で熱硬化を行なうことで、ボイド発生を低減しつつ、樹脂層の内部応力を減らすことを可能とした。これにより、半導体チップにクラックが発生しにくく、かつ、ボイドが低減できて接続信頼性の高い半導体装置を提供できる。
すなわち、半導体チップと樹脂層とから積層体を構成する工程ののち、半導体チップどうしを半田接合する工程を一回で実施することができるので、半導体装置が、半導体チップを3つ以上有するものであると、半導体装置をより効率的に製造することができる。
なお、本実施形態では、積層体2を得る際に、半導体チップ10上に、樹脂層付き半導体チップを積層するごとに、加熱しているが、この際の加熱は、樹脂層により半導体チップ同士を接着するための加熱である。したがって、加熱時間は比較的短く、加熱温度も低くてすむため、積層体2を得る工程を実施しても、従来の製造方法に比べ、生産性を向上させることができる。
従来は、半導体チップを積層するごとに、挟圧し、半田接合していたため、下層の半導体チップは、複数回、挟圧されることとなり、ダメージをうけやすい。
これに対し、本実施形態では、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16をこの順で積層して積層体2を得た後、積層体2を挟圧して、半田接合を行なっている。半田接合時に、複数回挟圧されてしまうことが防止され、半導体チップ10,12,14、16へのダメージが低減される。
たとえば、前記実施形態では、半導体チップ10は、他の半導体チップと同じ大きさであったが、これに限られるものではない。たとえば、図4に示すように、複数の半導体チップ10が作りこまれた半導体ウェハ10A上に樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16からなる構造体を複数配置し、この状態で加熱して、端子101,121同士、端子122,141同士、端子142,161同士の半田接合を行ってもよい。その後、前記実施形態と同様の熱硬化工程を実施し、その後、半導体ウェハを切断してもよい。
さらに、前記各実施形態では、端子121,141,161、181が半田層121A、141A、161A、181Aを有していたが、これに限られず、端子122,142,162が表面に半田層を有するものであってもよい。また、端子101、121,141,161、181、端子122,142,162のすべてが表面に半田層を有していてもよい。これらの半田層を溶融させて、半導体チップ10,12,14,16間、さらには、積層体2と基材18との間の半田接合を行えばよい。
さらには、前記実施形態では、端子101,121同士、端子122,141同士、端子142,161同士の半田接合を同時に行っていたが、これに限られるものではない。
たとえば、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層した後、端子101,121同士を半田接合する。そして、その後、半導体チップ12上に樹脂層13、半導体チップ14を配置し、端子122,141同士を半田接合する。さらに、半導体チップ14上に樹脂層15、半導体チップ16を積層して、端子142,161同士の半田接合を行う。このように、逐次、端子同士を半田接合してもよい。
換言すると、本発明の実施形態は、端子101,121同士、端子122,141同士、端子142,161同士の半田接合して積層体2を構成する工程を含むが、この工程は、端子101,121同士を接触させて半田接合する工程と、端子122,141同士を接触させて、半田接合する工程と、端子142,161同士を接触させて半田接合する工程とを同時に実施する工程であってもよく、これらの工程を順に実施する工程であってもよい。
前記実施形態と同様の方法で半導体装置を製造した。
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
クレゾールノボラック樹脂(DIC株式会社製 (商品名「KA−1160」))5.1質量部、フェノールアラルキル樹脂(三井化学株式会社製 (商品名「ミレックスXLC−4L」))5.1質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))14.19質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製(商品名「EPICLON−840」))14.19重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)7.5質量部、フェノキシ樹脂(三菱化学株式会社製 (商品名「YX−6954」))3.63質量部、硬化促進剤である2―フェニルー4−メチルイミダゾール(四国化成工業株式会社製、(商品名「2P4MZ」))0.06質量部、シランカップリング剤である3-グリシドキシプロピルトリメトキシシラン(信越化学工業株式会社製 (商品名「KBM−403」))0.25質量部、シリカフィラー(株式会社アドマテックス製 (商品名「SC1050」))50質量部をメチルエチルケトンに溶解(無機充填材は混合)し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
なお、シリカフィラーの平均粒径は、0.25μmであった。この平均粒子径は、水中にシリカフィラーを1分間超音波処理することにより分散させ、粒度分布計(島津製作所社製、製品名:レーザー回折式粒度分布測定装置SALDシリーズ)により測定した(D50)ものである。
半導体チップ10、12、14、16を用意した。半導体チップ12の端子121を被覆するように、上述した(樹脂層の作製)の欄で作製した樹脂層(ここでは樹脂層11とする)をラミネートした。
同様に半導体チップ14の端子141を被覆するように上述した樹脂層(ここでは、樹脂層13とする)をラミネートした。
さらに、半導体チップ16の端子161を被覆するように上述した樹脂層(ここでは、樹脂層15とする)をラミネートした。
ラミネートは温度95℃、圧力0.8MPa、30秒間で行なった。
その後、半導体チップ10の端子101が形成された面と、半導体チップ12に設けられた樹脂層11とを対向させて、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層した。このとき、フリップチップボンダーを使用して、大気圧下、大気中で、で半硬化の状態(Bステージ)の樹脂層11を介して半導体チップ10および半導体チップ12を接着した。この接着は、下側ステージを100℃、ボンディングツールを150℃、圧力0.1MPa、2秒間で行なった。後述する半導体チップ同士の接着も同様の条件である。
次に、半導体チップ12の端子122が形成された面と、半導体チップ14に設けられた樹脂層13とを対向させて、半導体チップ12上に、樹脂層13を介して半導体チップ14を積層した。このとき、フリップチップボンダーを使用して、大気圧下、大気中で、半硬化の状態(Bステージ)の樹脂層13を介して半導体チップ12と半導体チップ14を接着した。
以上の工程においては、半田層は溶融していなかった。また、各端子間には、樹脂層が介在した状態となっていた。
次に、図1(C)に示すように、挟圧部材43に樹脂層15付き半導体チップ16を取り付けた。一方で、挟圧部材44を100℃に設定し、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14から構成される積層体を設置した。
そして、150℃に加熱した挟圧部材43で、荷重0.5MPa/12secの条件で積層体を加圧し、次いで、挟圧部材43を急昇温し、挟圧部材43の温度を280℃に設定し、荷重0.5MPa/12secで加圧して、端子101,121同士、端子122,141同士、端子142,161同士を半田接合した。
なお、半導体チップ10の厚みは200μm、半導体チップ12、14、16の厚みはいずれも50μmであった。
端子101,121同士、端子122,141同士、端子142,161同士が半田接合された積層体2の樹脂層11,13,15を硬化させた。加圧・加熱装置(株式会社協真エンジニアリング製、型番:HPV−5050MAH−D)を用いて、加圧硬化した。
積層体2を加熱・加圧装置の容器61に入れて、室温から加熱を開始するとともに、加圧流体により加圧した。加圧流体による加圧力は0.8MPaであった。積層体2を前記加圧力で、180℃で2時間加熱した。その後、加圧流体による加圧を解除し、積層体2を180℃から25℃まで放冷した。
その後、容器61から積層体2を取り出した。
熱硬化後の各樹脂層のガラス転移点(Tg)以上280℃以下の平均線膨張係数をα2とし、ガラス転移点Tgにおける弾性率をE'とした場合、
E'(Pa)×α2(ppm/℃)×(Tc−Tg)(℃)=2.5×107(Pa)であった。
なお、樹脂層の弾性率(E')、ガラス転移温度(Tg)平均線膨張係数α2、α1の測定結果を表2,3に示す。
その後、前記実施形態と同様、積層体2を、シリコン基板である基材18と半田接合した。
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
フェノールアラルキル樹脂(三井化学株式会社製 (商品名「ミレックスXLC−4L」))5.1質量部、フェノールノボラック樹脂(住友ベークライト株式会社製 (商品名「PR−55617」))5.1質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))14.19質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製、(商品名「EPICLON−840」))14.19重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)7.5質量部、アクリル酸エステル共重合体(ナガセケムテックス株式会社製 (商品名「SG−P3」))3.63質量部、硬化促進剤である2−メチルイミダゾール(四国化成株式会社製 (商品名「2MZ−H」))0.06質量部、シランカップリング剤である3−メタクリロキシプロピルトリエトキシシラン(信越化学工業株式会社製 (商品名「KBE−503」))0.25質量部、シリカフィラー(株式会社アドマテックス製 (商品名「SC1050」))50質量部をメチルエチルケトンに溶解(無機充填材は混合)し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
この樹脂層を樹脂層11、13、15に用い、硬化温度を150℃、硬化時間を5時間とした点以外は、実施例1と同様である。
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
クレゾールノボラック樹脂(DIC株式会社製 (商品名「KA−1160」))20.38質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))28.38質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製(商品名「EPICLON−840」))28.38重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)15質量部、フェノキシ樹脂(三菱化学株式会社製 (商品名「YX−6954」))7.25質量部、硬化促進剤である2―フェニルー4−メチルイミダゾール(四国化成工業株式会社製、(商品名「2P4MZ」))0.13質量部、シランカップリング剤である3-グリシドキシプロピルトリメトキシシラン(信越化学工業株式会社製 (商品名「KBM−403」))0.5質量部をメチルエチルケトンに溶解し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
この樹脂層を樹脂層11、13、15に用い、硬化温度を230℃、硬化時間を1時間とした点以外は、実施例1と同様である。
(樹脂層の作製)
樹脂層を作製した。
表1に示す組成の樹脂層を作成した。
具体的には、以下の通りである。
フェノールアラルキル樹脂(三井化学株式会社製 (商品名「ミレックスXLC−4L」))7.64質量部、フェノールノボラック樹脂(住友ベークライト株式会社製 (商品名「PR−55617」))7.64質量部、ビスフェノールF型エポキシ樹脂(DIC株式会社製 (商品名「EXA−830LVP」))21.28質量部、ビスフェノールA型エポキシ樹脂(DIC株式会社製、(商品名「EPICLON−840」))21.28重量部、フラックス活性化合物であるトリメリット酸(東京化成工業株式会社製)11.25質量部、アクリル酸エステル共重合体(ナガセケムテックス株式会社製 (商品名「SG−P3」))5.44質量部、硬化促進剤である2−メチルイミダゾール(四国化成株式会社製 (商品名「2MZ−H」))0.09質量部、シランカップリング剤である3−メタクリロキシプロピルトリエトキシシラン(信越化学工業株式会社製 (商品名「KBE−503」))0.38質量部、シリカフィラー(株式会社アドマテックス製 (商品名「SC1050」))25質量部をメチルエチルケトンに溶解(無機充填材は混合)し、固形分濃度50質量%の樹脂ワニスを調製した。得られた樹脂ワニスを、基材ポリエステルフィルム(帝人デュポンフィルム株式会社製・ピューレックスA53)に厚さ50μmとなるように塗布した後、100℃で5分間乾燥して、厚さ25μmのフラックス活性を有する樹脂層を得た。
この樹脂層を樹脂層11、13、15に用い、硬化温度を230℃、硬化時間を1時間とした点以外は、実施例1と同様である。
実施例1と同様の樹脂層を樹脂層11,13,15に用い、硬化温度を230℃、硬化時間を1時間とした点以外は、実施例1と同様である。
(樹脂層のガラス転移温度(Tg)平均線膨張係数α2、α1)
各実施例、各比較例において、作製した樹脂層を、180℃2時間硬化させた。その後、切削して、20mm×3mm×0.025mmの試験片を得た。この試験片をセイコーインスツル株式会社製TMA/SS120を用いて圧縮荷重3g、−100℃から300℃の温度範囲を昇温速度10℃/分の条件で測定し、ガラス転移点Tgを得た。
また、同測定により25℃以上、ガラス転移温度以下の範囲における平均線膨張係数α1を取得した。さらには、同測定によりガラス転移温度以上、280℃以下の範囲における平均線膨張係数α2を取得した。
半導体チップの平均線膨張係数であるα1−sは、以下の方法で測定した。
ウェハを切削して、20mm×3mm×0.05mmの試験片を得た。この試験片をセイコー製TMA/SS120を用いて圧縮荷重3g、−100℃から300℃の温度範囲を昇温速度10℃/分の条件で測定し、25℃以上、300℃以下の範囲における平均線膨張係数α1−sを得た。
各実施例、各比較例において、作製した樹脂層を、180℃2時間硬化させた。その後、切削して、20mm×5mm×0.025mmの試験片を得た。この試験片を用い、動的粘弾性測定装置により、引っ張りモード、周波数10Hz、昇温速度5℃/分として、測定温度Tgで貯蔵弾性率を測定した。
各実施例、各比較例において得られた半導体装置の積層体2の半導体チップを光学顕微鏡(200倍)で観察した。
実施例1,2では、半導体装置の積層体2の半導体チップにクラックは発生しなかった。
これに対し、比較例1−3では、積層体を製造した後、半導体チップにクラックが生じていることがわかった。
2 積層体
3 構造体
6 装置
10A 半導体ウェハ
10,12,14,16 半導体チップ
11,13,15 樹脂層
17 樹脂層
18 基材
18A 基材
19 封止材
41,42 挟圧部材
44,43 挟圧部材
61 容器
101 端子
120,140,160 基板
121A,141A,161A 半田層
121、141、161 端子
122、142、162 端子
123、143、163 ビア
181 端子
181A 半田層
611 配管
Claims (9)
- 電子部品、熱硬化性の第一樹脂層、第一半導体素子、熱硬化性の第二樹脂層、第二半導体素子がこの順で積層された半導体装置の製造方法であって、
前記第一半導体素子の接続用端子と、前記電子部品の接続用端子とを当接させるとともに、前記第一半導体素子および前記電子部品間に、互いに当接した前記接続用端子の周囲を取り囲むように前記第一樹脂層を配置し、
前記第一半導体素子の他の接続用端子と前記第二半導体素子の接続用端子とを当接させるとともに、
前記第一半導体素子および前記第二半導体素子間に、互いに当接した前記他の接続用端子および前記接続用端子の周囲を取り囲む第二樹脂層を配置することで積層体を構成する工程と、
前記積層体を加熱して、前記第一樹脂層および前記第二樹脂層を熱硬化させる工程とを含み、
積層体を加熱して前記第一樹脂層および前記第二樹脂層を熱硬化させる前記工程では、
当該熱硬化後の前記積層体の前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を超える熱硬化温度Tc(℃)で、前記積層体の前記第一樹脂層および前記第二樹脂層を熱硬化した後、熱硬化温度Tc(℃)から前記第一樹脂層のガラス転移点Tg1(℃)および前記第二樹脂層のガラス転移点Tg2(℃)を下回る温度まで、前記第一樹脂層および第二樹脂層を冷却し、
前記熱硬化後の前記積層体の前記第一樹脂層の前記Tg1以上280℃以下の平均線膨張係数をα2−1(ppm/℃)とし、
前記熱硬化後の前記積層体の前記第一樹脂層の前記Tg1における弾性率をE'1(Pa)とした場合、
E'1×α2−1×(Tc−Tg1)≦2.7×107(Pa)
であり、
前記熱硬化後の前記積層体の前記第二樹脂層の前記Tg2以上280℃以下の平均線膨張係数をα2−2(ppm/℃)とし、
前記熱硬化後の前記積層体の前記第二樹脂層の前記Tg2における弾性率をE'2(Pa)とした場合、
E'2×α2−2×(Tc−Tg2)≦2.7×107(Pa)
である半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
Tc−Tg1≧5℃であり、
Tc−Tg2≧5℃である半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第一半導体素子は、基板と、前記基板を貫通するとともに、前記接続用端子に接続される貫通ビアとを備えるTSV(Through−Silicon Via)構造の半導体チップである半導体装置の製造方法。 - 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
前記第一半導体素子の前記接続用端子および前記電子部品の接続用端子のうち、少なくともいずれか一方の表面には、半田層が形成されており、
前記第一樹脂層はフラックス活性化合物を含有し、
前記第一半導体素子の前記他の接続用端子および前記第二半導体素子の接続用端子のうち、少なくともいずれか一方の表面には、半田層が形成されており、
前記第二樹脂層はフラックス活性化合物を含有し、
積層体を構成する前記工程では、
前記第一半導体素子の前記電子部品との対向面および前記電子部品の前記第一半導体素子との対向面のうち、少なくともいずれか一方にフィルム状の前記第一樹脂層を設け、
前記第一半導体素子の前記第二半導体素子との対向面および前記第二半導体素子の前記第一半導体素子との対向面のうち、少なくともいずれか一方にフィルム状の前記第二樹脂層を設け、
前記第一半導体素子の接続用端子と前記電子部品の接続用端子とを半田接合し、
前記第一半導体素子の前記他の接続用端子と前記第二半導体素子の接続用端子とを半田接合して前記積層体を構成する半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記第一樹脂層および前記第二樹脂層は、平均粒径が0.5μm以下の無機充填材を20質量%以上80質量%以下含むものである半導体装置の製造方法。 - 請求項4または5に記載の半導体装置の製造方法において、
積層体を構成する前記工程では、
前記第一半導体素子の接続用端子と、前記電子部品の接続用端子との間に前記第一樹脂層が介在しており、
前記第一半導体素子の接続用端子と、前記第二半導体素子の接続用端子との間に前記第二樹脂層が介在しており、
前記第一半導体素子、前記第一樹脂層、前記電子部品を挟圧することで、前記接続用端子間の前記第一樹脂層が排除されて、接続用端子同士が半田接合され、
前記第一半導体素子、前記第二樹脂層、前記第二半導体素子を挟圧することで、前記他の接続用端子と前記第二半導体素子の前記接続用端子と間の前記第二樹脂層が排除されて、前記他の接続用端子と前記接続用端子とが半田接合される半導体装置の製造方法。 - 請求項4乃至6のいずれかに記載の半導体装置の製造方法において、
前記第一樹脂層および前記第二樹脂層は、カルボキシル基を有するフラックス活性化合物および/またはフェノール性水酸基を有するフラックス活性化合物を含む半導体装置の製造方法。 - 請求項1乃至7のいずれかに記載の半導体装置の製造方法において、
前記積層体を加熱して、前記第一樹脂層および前記第二樹脂層を熱硬化させる前記工程では、
前記積層体を流体により加圧しながら、加熱して前記第一樹脂層および前記第二樹脂層を熱硬化させる半導体装置の製造方法。 - 請求項1乃至8のいずれかに記載の半導体装置の製造方法において、
前記熱硬化後の前記積層体の前記第一樹脂層の25℃以上、ガラス転移点以下の平均線膨張係数α1−1(ppm/℃)とし、前記第一半導体素子の25℃以上、300℃以下における平均線膨張係数α1−s(ppm/℃)とした場合、
α1−1−α1−s≦80(ppm/℃)であり、
前記熱硬化後の前記積層体の前記第二樹脂層の25℃以上、ガラス転移点以下の平均線膨張係数α1−2(ppm/℃)とした場合、
α1−2−α1−s≦80(ppm/℃)である半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012280509A JP5853944B2 (ja) | 2012-12-25 | 2012-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012280509A JP5853944B2 (ja) | 2012-12-25 | 2012-12-25 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015238211A Division JP6032345B2 (ja) | 2015-12-07 | 2015-12-07 | 接着フィルム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014127477A JP2014127477A (ja) | 2014-07-07 |
JP5853944B2 true JP5853944B2 (ja) | 2016-02-09 |
Family
ID=51406779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012280509A Expired - Fee Related JP5853944B2 (ja) | 2012-12-25 | 2012-12-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5853944B2 (ja) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3844936B2 (ja) * | 1999-03-26 | 2006-11-15 | 富士通株式会社 | 半導体装置 |
JP2001288244A (ja) * | 2000-04-06 | 2001-10-16 | Hitachi Ltd | 熱硬化性樹脂組成物、その製法及びそれを用いた製品 |
JP4188337B2 (ja) * | 2004-05-20 | 2008-11-26 | 株式会社東芝 | 積層型電子部品の製造方法 |
US7560821B2 (en) * | 2005-03-24 | 2009-07-14 | Sumitomo Bakelite Company, Ltd | Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same |
JP4659660B2 (ja) * | 2006-03-31 | 2011-03-30 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
KR101037229B1 (ko) * | 2006-04-27 | 2011-05-25 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 장치 및 반도체 장치의 제조 방법 |
JP2008138124A (ja) * | 2006-12-04 | 2008-06-19 | Shin Etsu Chem Co Ltd | 接着剤組成物及び接着性フィルム |
JP5217260B2 (ja) * | 2007-04-27 | 2013-06-19 | 住友ベークライト株式会社 | 半導体ウエハーの接合方法および半導体装置の製造方法 |
JP5635748B2 (ja) * | 2009-08-26 | 2014-12-03 | 積水化学工業株式会社 | 半導体チップ接合用接着剤 |
JP2011108770A (ja) * | 2009-11-16 | 2011-06-02 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品 |
JP2011228620A (ja) * | 2010-03-31 | 2011-11-10 | Sumitomo Bakelite Co Ltd | 電子装置の製造方法および電子装置の製造装置 |
CN102859674A (zh) * | 2010-04-23 | 2013-01-02 | 住友电木株式会社 | 电子装置的制造方法和装置及其一对夹压构件 |
JPWO2012026091A1 (ja) * | 2010-08-24 | 2013-10-28 | 住友ベークライト株式会社 | 電子装置の製造方法 |
JP2012191062A (ja) * | 2011-03-11 | 2012-10-04 | Toshiba Corp | 半導体装置 |
JP5571045B2 (ja) * | 2011-08-19 | 2014-08-13 | 株式会社東芝 | 積層型半導体装置 |
-
2012
- 2012-12-25 JP JP2012280509A patent/JP5853944B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014127477A (ja) | 2014-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5780228B2 (ja) | 半導体装置の製造方法 | |
JP5991335B2 (ja) | 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法 | |
JP6032345B2 (ja) | 接着フィルム | |
WO2013027832A1 (ja) | 半導体装置の製造方法、ブロック積層体及び逐次積層体 | |
WO2009099191A1 (ja) | 半導体用フィルム、半導体装置の製造方法および半導体装置 | |
JP2015137299A (ja) | 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置 | |
JP2010010368A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012104782A (ja) | 半導体装置の製造方法および装置 | |
JP2014237811A (ja) | 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置 | |
JP2017008285A (ja) | 樹脂組成物、接着フィルムおよび回路部材の接続方法 | |
JP2013033952A (ja) | 半導体装置の製造方法 | |
WO2012026091A1 (ja) | 電子装置の製造方法 | |
JP2014056954A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012074636A (ja) | 接合方法、半導体装置、多層回路基板および電子部品 | |
JP5853754B2 (ja) | 半導体装置の製造方法 | |
JPWO2011132384A1 (ja) | 電子装置の製造方法および装置、その一対の挟圧部材 | |
JP5853944B2 (ja) | 半導体装置の製造方法 | |
WO2016185994A1 (ja) | 電子装置の製造方法 | |
JP2015129247A (ja) | 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、ダイシングテープ兼バックグラインドテープ一体型接着シート、および、電子装置 | |
JP2017038081A (ja) | 半導体装置 | |
JP6167612B2 (ja) | 接着シートおよび電子部品 | |
JP2013045945A (ja) | 半導体装置の製造方法 | |
JP6040974B2 (ja) | 半導体装置の製造方法 | |
JP2011228620A (ja) | 電子装置の製造方法および電子装置の製造装置 | |
JP2017028067A (ja) | 回路部材の接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5853944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |