JP6040974B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6040974B2 JP6040974B2 JP2014210134A JP2014210134A JP6040974B2 JP 6040974 B2 JP6040974 B2 JP 6040974B2 JP 2014210134 A JP2014210134 A JP 2014210134A JP 2014210134 A JP2014210134 A JP 2014210134A JP 6040974 B2 JP6040974 B2 JP 6040974B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resin composition
- resin
- acid
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Wire Bonding (AREA)
Description
当該文献においては、このような方法を採用することで、半田接合層を所望の厚さとすることができ、半田接合層に発生する歪みを低減することができる旨記載されている。
すなわち、加熱の際に高温度条件を採用してしまうと、樹脂組成物が基材間で過度に流動してしまい、その過程の中でフィラーが半田接合部からアウトブリードしてしまう。
そのため、熱硬化性樹脂等を用いた樹脂層を備える半導体装置として、接合部にフィラーを介在させたものは従来存在していなかった。
さらに、本発明は上記の半導体装置を備える電子装置を提供するものである。
前記第1の端子または前記第2の端子の少なくとも一方が、半田成分を有する半田層を備えており、前記第1の端子を備えた前記第1の基材と、前記第2の端子を備えた前記第2の基材と、を用意する工程と、
前記第1の基材の前記第1の端子を備える面上に、粒子径が5nm以上300nm以下の無機充填材と、カルボキシル基あるいはフェノール性水酸基の少なくとも一方を備える化合物および酸無水物化合物の少なくとも一方の化合物と、を含む、前記樹脂組成物の層を設ける工程と、
前記樹脂組成物の層を介して、前記第1の端子と前記第2の端子とを対向させるように、前記第1の基材に対して前記第2の基材を設ける工程と、
前記半田成分の融点よりも低い温度で加熱することで前記第1の端子と前記第2の端子とを接合する工程と、を含み、
前記接合部は、前記半田層を加熱することにより形成されるものであり、
接合する前記工程において、前記接合部の内部に粒子径が5nm以上300nm以下の前記無機充填材が含まれることを特徴とする、半導体装置の製造方法が提供される。
半導体装置を長期に亘り使用する場合においては、半田層の厚みを十分に確保できないと、各基材の挙動の違いから、絶縁樹脂層に過度の応力が掛かり、絶縁性が損なわれる懸念もある。
このような点から、本発明は、接合部にフィラーを存在させることで、より一層高い接続性、接続信頼性を確保することができる。
このような技術背景のなか、本発明者らが鋭意検討した結果、以下に示す半導体装置を用いることで、各層の電気的接続を高い信頼性で発現できることを知見した。
第1の端子を備えた第1の基材と、絶縁樹脂層と、第2の端子を備えた第2の基材と、前記第1の端子と前記第2の端子とを接合する接合部と、を備えた半導体装置であって、
前記絶縁樹脂層は、少なくともフィラーを含む樹脂組成物から形成されたものであり、
前記接合部の内部に、前記樹脂組成物に由来する前記フィラーが含まれることを特徴とする、半導体装置である。
すなわち、本実施形態の半導体装置の製造方法は、
第1の端子を備えた第1の基材と、絶縁樹脂層と、第2の端子を備えた第2の基材と、前記第1の端子と前記第2の端子とを接合する接合部と、を備えた半導体装置の製造方法であって、
当該半導体装置の製造方法は、
前記第1の基材の前記第1の端子を備える面上に、少なくともフィラーを含む樹脂組成物の層を設ける工程と、
前記樹脂組成物の層を介して、前記第1の端子と前記第2の端子とを対向させるように、前記第1の基材に対して前記第2の基材を設ける工程と、
加熱することで前記第1の端子と前記第2の端子とを接合する工程と、を含み、
前記接合する工程において、前記接合部の内部に前記フィラーが含まれることを特徴とする、半導体装置の製造方法である。
当該製造方法において、半導体チップ103には半田層104を備える端子102が設けられており、この端子102が設けられた面に樹脂組成物の層110が設けられている。この半導体チップ103は、基板100に対し、端子102と基板100の備える端子101を樹脂組成物の層110を介して対向させるように配置され、その後加熱することにより接合部105を介して基板100との電気的な接続が図られる。
すなわち、本半導体装置の製造方法においては、本発明における「第1の基材」が「半導体チップ103」に、「第2の基材」が「基板100」に相当する。しかしながら、各種基材としては、発明の目的を損なわない限り設定することができ、リジッド有機基板、フレキシブル有機基板のような有機基板、シリコン基板等の無機基板、シリコンチップ、シリコンウエハなども同様に用いることができ、作製する半導体装置の構造に合わせて、適宜基材を組み合わせることができる。
以下、本半導体装置の製造方法における各工程について順を追って説明する。
この端子101を構成する部材としては、電気的な接続を十分に図れる部材であれば特に制限なく公知の材料から選択することができる。その具体的な例としては例えば、銅や金、ニッケル、アルミ、鉄、ステンレス等が挙げられる。
基板100は、先述の基板40と同様の材料により構成される。
このような半導体チップ103を用意するには、例えば以下のような方法を採用することができる。
すなわち、複数の端子102および半田層104が設けられた半導体ウエハに対し、樹脂組成物の層110を形成し、その後、当該半導体ウエハを所定の大きさにダイシングすることにより、所望の半導体チップ103を得ることができる。ここで、端子102は前述の端子101と同様の公知の材料を採用することができる。
これらの中でも、環境に配慮する観点から鉛フリー半田を用いることが好ましい。
この例として、錫−銀半田(融点:221℃)等が挙げられる。
また、樹脂組成物をフィルム成形する場合は、樹脂組成物をポリエステル等の他基材面上に塗布し、乾燥させてフィルムとし、その後剥離して半導体ウエハに積層させることもできる。
なお、フィルムとして成形した上で、半導体ウエハ上に積層させる方法においては、ラミネートによる方法、熱圧着による方法を採用することができる。これらの方法によれば、半導体ウエハとの界面に気泡を巻き込むことを防止できるだけでなく、絶縁層の厚さを調整しやすくなるため好ましい。
本実施形態の半導体装置ならびに半導体装置の製造方法においては、接合部105にフィラーが含まれるため、樹脂組成物としてフィラーを含有するものが用いられる。
このように接合部105にフィラーが含まれることにより、接合部105と端子101との界面、接合部105と端子102との界面において、半田成分と端子の金属成分に由来する、固くて脆い金属間化合物層が偏析してしまうことを抑制することができる。これにより、接合部105にクラックが発生するのを防止することができる。
また、接合部105にフィラーが存在することにより、フィラーがスペーサーとして機能し、接合部105の厚みを十分に確保することができるので、高い接続信頼性を確保することができる。
熱硬化性樹脂としては、公知のものを使用することができ、特に限定されないが、例えば、エポキシ樹脂、フェノキシ樹脂、シアネート樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂等が挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、シアネート樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂からなる群より選ばれる少なくとも1種を含む熱硬化性樹脂を用いることが好ましい。特に、これらの中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるという観点からエポキシ樹脂が好ましい。
本実施形態に係る樹脂組成物は、フラックス機能を有する化合物を含有することが好ましい。これにより、端子の備える半田層の表面酸化膜を除去することができ、電気的な接続を確実に行うことができる。
後述するように、本実施形態の半導体装置の製造方法においては、端子同士の接続の温度を適切に制御した上で行うことが好ましい態様となる。このように制御された温度にて半田層表面の酸化膜を除去するため、当該フラックス機能を有する化合物を含ませ、さらに適切な配合および適切な化合物を選択することが特に好ましい態様であるといえる。
また、カルボキシル基またはフェノール性水酸基のいずれかを有さなくても、同様の効果を発現できる化合物として、酸無水物化合物を挙げることができる。
HOOC−(CH2)n−COOH (1)
(式(1)中、nは、1以上20以下の整数を表す。)
そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス機能を有する化合物としては、フラックス作用を有し且つエポキシ樹脂の硬化剤として作用するフラックス活性を有する硬化剤を用いるのが好ましい。フラックス活性を有する硬化剤としては、例えば、1分子中に、エポキシ樹脂に付加することができる水酸基と、フラックス作用(酸化膜除去作用)を示すカルボキシル基とを備える化合物が挙げられる。
これらの中でも、フラックス機能の高さと、熱硬化性樹脂に対する適度な反応性とのバランスから、フラックス機能を有する化合物として、分子内にカルボキシル基と水酸基とを1つずつ有する化合物を用いることが好ましい。
これにより、制御された加熱条件においても、効果的に半田層の表面酸化膜を除去することができる。
これら化合物は、比較的入手容易であり、また、極めて高いフラックス機能を有することから、本実施形態に特に好ましく用いることができる。
本実施形態においては、熱硬化性樹脂と成膜性樹脂とを併用することが好ましい。このような成膜性樹脂としては、有機溶媒に可溶であり、単独で成膜性を有するものであれば特に制限はない。熱可塑性または熱硬化性のいずれの性質を有するものも使用することができ、また、これらを併用することもできる。
本実施形態に係る樹脂組成物は、硬化促進剤を含むものであることが好ましい。硬化促進剤を添加することによって、端子同士を接続した後、樹脂組成物を容易に硬化することができる。
融点が150℃以上のイミダゾール化合物としては、2−フェニル−4−メチルイミダゾール、2−フェニルヒドロキシイミダゾール、2−フェニル−4−メチルヒドロキシイミダゾール等が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。
これらの硬化促進剤は、1種で用いてもよいし、2種以上を併用してもよい。
本実施形態に係る樹脂組成物は、フィラーを含む。これにより、樹脂組成物の線膨張係数を低下させること、また、樹脂組成物の最低溶融粘度を調整することが容易となり、端子の電気的な接続を安定的に行うことができる。
また、本実施形態の半導体装置ならびに半導体装置の製造方法においては、接合部105にフィラーが含まれることにより、接合部105と端子101との界面、接合部105と端子102との界面において、半田成分と端子の金属成分に由来する、固くて脆い金属間化合物層が偏析してしまうことを抑制することができる。これにより、接合部105にクラックが発生するのを防止することができる。
また、接合部105にフィラーが含まれることにより、フィラーがスペーサーとして機能し、接合部105の厚みを十分に確保することができるので、高い接続信頼性を確保することができる。
これらの中でも、半導体装置の信頼性の向上という観点からは、無機充填材が好ましい。無機充填材を含有することで、樹脂組成物の層の線膨張係数を低下することができ、これにより、接続信頼性を向上させることができる。
また、耐衝撃性の向上という観点からは、有機充填材と無機充填材を併用することが好ましい。この場合に用いる有機充填材としては、アクリルゴム、シリコンゴム、ブタジエンゴム等のゴム成分を含むゴム粒子がより好ましい。有機充填材を含むことで、無機充填材を用いる上記効果に加えて、樹脂組成物の硬化物の靱性を高めることができ、これにより、半導体装置の耐衝撃性を向上させることができる。
また、熱伝導性等の観点からは、酸化アルミニウム、窒化アルミニウム、酸化チタン、窒化珪素、窒化ホウ素、等を用いることもできる。
このようなサイズのフィラーを含むことにより、基材同士の接合時の樹脂組成物の粘度をより高いものとすることができ、端子間にあるフィラーを排除しにくくすることができる。また、樹脂組成物内でフィラーの凝集を抑制し、外観を向上させることができる。また、樹脂組成物を光が透過する際に、可視光の透過をフィラーが阻害するのを低減することができ、その結果、樹脂組成物を基材に付与した際の端子部分の接合箇所の視認性がさらに良好なものとなり、位置合わせがさらに容易になる。
また、本実施形態の樹脂組成物は、上記以外の成分を含んでいてもよい。
例えば、本実施形態の樹脂組成物は、特に限定されないが、重量平均分子量が300以上2500以下であるフェノール系硬化剤を含んでいてもよい。これにより、樹脂組成物の硬化物のガラス転移温度を高めることができ、さらに、耐イオンマイグレーション性を向上させることが可能となる。また、樹脂組成物に適度な柔軟性を付与することができる。また、基材同士の電気的接続をより良好なものとすることができる。
シランカップリング剤の配合量は、適宜選択すればよいが、樹脂組成物全固形分に対して、好ましくは0.01質量%以上10質量%以下であり、より好ましくは0.05質量%以上5質量%以下であり、更に好ましくは0.1質量%以上2質量%以下である。
本実施形態に用いる樹脂組成物が25℃で液状の場合は、例えば、熱硬化性樹脂、その他の添加剤を秤量し、次いで、3本ロールや攪拌機等により各成分が均一に分散するように混合することにより樹脂組成物を作製することができる。
次いで、上記で得られたワニスをポリエステルシート等の剥離基材上に塗布し、所定の温度で乾燥し溶剤を揮散させることにより作製することができる。
そして、端子101と端子102とが対応するように位置決めして、図2 c)に示すように、樹脂組成物の層110を介して基板100と、半導体チップ103とが積層された積層体を形成する。
このような温度条件を採用することにより、端子間に存在する樹脂組成物中のフィラーが排除されずに残存しやすくなる。
なお、本実施形態において接合部105の「内部」とは、接合部105の絶縁層120との界面を「表面」としたときに、この接合部105の「表面」から接合部105断面における中心位置に向かって線を引き、その線の「表面」側の5%を除した部分を指す。
なお、加熱温度の下限値は特に制限されるものではないが、たとえば40℃である。
なお、流体で加圧しながら加熱する方法により実施する場合、具体的な加圧力としては、特に限定されないが、0.1MPa以上、10MPa以下の条件を採用することができ、より好ましくは0.5MPa以上、5MPa以下の条件を採用することができる。このような圧力条件を採用することにより、フィラーを接合部105に残存させつつ、より信頼性の高い電気的接合を行うことができる。
キュア工程における温度条件としては特に限定されないが、例えば100℃以上であり、好ましくは120℃以上、より好ましくは150℃以上とすることができる。また、例えば300℃以下であり、好ましくは280℃以下、さらに好ましくは250℃以下とすることができる。
流体として使用できるものとしては、空気、窒素のような不活性ガスであることが好ましい。
なお、このような半導体装置150は適宜個片化することもできる。
すなわち、半導体ウエハと半導体ウエハとを接続して得られる半導体装置を製造する場合においても本発明の方法は適用できるものであり、同様に半導体チップ同士、半導体チップと半導体ウエハとを接続して半導体装置を製造する場合においても、本発明は適用できる。
以下、参考形態の例を付記する。
<1>
第1の端子を備えた第1の基材と、絶縁樹脂層と、第2の端子を備えた第2の基材と、前記第1の端子と前記第2の端子とを接合する接合部と、を備えた半導体装置であって、
前記絶縁樹脂層は、少なくともフィラーを含む樹脂組成物から形成されたものであり、
前記接合部の内部に、前記樹脂組成物に由来する前記フィラーが含まれることを特徴とする、半導体装置。
<2>
前記フィラーの平均粒子径は、5nm以上300nm以下の範囲にある、<1>に記載の半導体装置。
<3>
前記フィラーは球状シリカである、<1>または<2>に記載の半導体装置。
<4>
前記樹脂組成物がフラックス機能を有する、<1>ないし<3>のいずれか一つに記載の半導体装置。
<5>
前記樹脂組成物はフラックス機能を有する化合物を含む、<1>ないし<4>のいずれか一つに記載の半導体装置。
<6>
第1の端子を備えた第1の基材と、絶縁樹脂層と、第2の端子を備えた第2の基材と、前記第1の端子と前記第2の端子とを接合する接合部と、を備えた半導体装置の製造方法であって、
当該半導体装置の製造方法は、
前記第1の基材の前記第1の端子を備える面上に、少なくともフィラーを含む樹脂組成物の層を設ける工程と、
前記樹脂組成物の層を介して、前記第1の端子と前記第2の端子とを対向させるように、前記第1の基材に対して前記第2の基材を設ける工程と、
加熱することで前記第1の端子と前記第2の端子とを接合する工程と、を含み、
前記接合する工程において、前記接合部の内部に前記フィラーが含まれることを特徴とする、半導体装置の製造方法。
<7>
前記フィラーの平均粒子径は、5nm以上300nm以下の範囲にある、<6>に記載の半導体装置の製造方法。
<8>
前記フィラーは球状シリカである、<6>または<7>に記載の半導体装置の製造方法。
<9>
前記樹脂組成物がフラックス機能を有する、<6>ないし<8>のいずれか一つに記載の半導体装置の製造方法。
<10>
前記樹脂組成物はフラックス機能を有する化合物を含む、<6>ないし<9>のいずれか一つに記載の半導体装置の製造方法。
<11>
<1>ないし<5>のいずれか一つに記載の半導体装置を備える電子部品。
[樹脂フィルム(樹脂層)の作製]
フェノールノボラック樹脂9g(住友ベークライト株式会社製、型番:PR−55617)と、液状ビスフェノールA型エポキシ樹脂26.7g(DIC株式会社製、型番:EPICLON−840S)と、4−ヒドロキシ安息香酸9g(東京化成工業株式会社製)と、ビスフェノールA型フェノキシ樹脂14.7g(新日化エポキシ製造株式会社製、型番:YP−50)と、2−フェニル−4−メチルイミダゾール0.1g(四国化成工業株式会社製、型番:2P4MZ)と、β−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン0.5g(信越化学工業株式会社製、型番:KBM−403)と、球状シリカフィラー40g(株式会社アドマテックス製、型番:SC1050、平均粒径250nm)を、メチルエチルケトンに溶解・分散し、固形分濃度50質量%の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム(東レ株式会社製、型番:ルミラー)に塗布し、100℃/5minの条件で乾燥し、樹脂厚み35μmの樹脂フィルムを得た。
ダイシングフィルムが形成された8インチシリコンウエハを準備した。
ダイシングフィルムが形成された面とは反対側の面には、φ25μm、高さ35μmの銅バンプが形成されており、その上に厚み10μmの錫−銀半田成分(融点:221℃)から構成される半田層が形成されている。
次に、ダイシング装置(株式会社ディスコ製、型番:DFD−6340)を用い、以下の条件で(ダイシングフィルム/シリコンウエハ/樹脂フィルム)積層体をダイシングし、サイズが10mm角の半導体チップを得た。
<ダイシング条件>
ダイシングサイズ :10mm×10mm角
ダイシング速度 :10mm/sec
スピンドル回転数 :40000rpm
ダイシング最大深さ :60μm(シリコンウエハの表面からの切り込み量)
ダイシングブレードの厚さ:50μm
フリップチップボンダーを用いて、ステージ温度110℃、ツール温度180℃(実温165℃)、0.2MPa、時間は10秒間の条件でプリント配線基板と半導体チップとの接合を行い、電子部品を得た。
フィラーとして、球状シリカフィラー(株式会社アドマテックス製、型番:SC1050、平均粒径250nm)の代わりに、球状シリカフィラー(トクヤマ株式会社製、型番:NSS−3N、平均粒径125nm)を用いた以外は、実施例1と同様にして、樹脂フィルム、半導体チップ、及び、電子部品を製造した。
半導体チップとプリント配線基板との接合時、フリップチップボンダーにおける圧力条件を、0.05MPaとした以外は、実施例1と同様にして、樹脂フィルム、半導体チップ、及び、電子部品を製造した。
半導体チップとプリント配線基板との接合時、フリップチップボンダーにおける温度条件を、ステージ温度110℃、ツール温度210℃(実温195℃)とした以外は、実施例1と同様にして、樹脂フィルム、半導体チップ、及び、電子部品を製造した。
フィラーとして、球状シリカフィラー(株式会社アドマテックス製、型番:SC1050、平均粒径250nm)の代わりに、球状シリカフィラー(株式会社アドマテックス製、型番:SO−E3、平均粒径800nm)を用いた以外は、実施例1と同様にして、樹脂フィルム、半導体チップ、及び、電子部品を製造した。
半導体チップとプリント配線基板との接合時、フリップチップボンダーにおける温度条件を、ツール温度280℃(実温260℃)とした以外は、実施例1と同様にして、樹脂フィルム、半導体チップ、及び、電子部品を製造した。
上記実施例、比較例で得られた積層型の半導体装置について、電子顕微鏡写真(SEM画像)の観察により接続部を確認した。実施例1〜4においてはプリント配線基板の備えるパターンと半導体チップの銅バンプとを接合する接合部にシリカ粒子が観察されたが、比較例1〜2においては、シリカ粒子は観察されなかった。なお、実施例1については、接合部のSEM画像を図3に示した(図3に示されるように、接合部の下部にシリカ粒子が複数存在している。)。
各実施例および比較例の樹脂フィルム、半導体チップを用いて得られた電子部品の各々20個ずつについて、−55℃の条件下に30分間、125℃の条件下に30分間ずつ交互に晒すことを1サイクルとする、温度サイクル試験を100サイクル行い、試験後の半導体装置について、半導体チップと回路基板の接続抵抗値をデジタルマルチメーターで測定し、接続信頼性を評価した。結果を表1に示す。各符号は、以下の通りである。
◎:初期接続抵抗に対して試験後の抵抗値上昇率が10%以内であった。
○:初期接続抵抗に対して試験後の抵抗値上昇率が20%未満であった。
×:初期接続抵抗に対して試験後の抵抗値上昇率が20%以上であった。
X線を用いて電子装置を観察し、隣接する接合部間の接触の発生の有無を確認した。結果を表1に示す。各符号は、以下の通りである。
○:発生なし。
×:1箇所以上、隣接する接合部間で接触が観察された。
接続試験の際、チップ間の組成物がはみ出してフリップチップボンダーのツールを汚染するかどうかを確認した。結果を表1に示す。各符号は、以下の通りである。
○:汚染なし
×:汚染あり
接続試験後の電子部品を抜き取り、断面研摩を実施し、デジタル顕微鏡(株式会社ハイロックス製、KH−7700)を用いて端子間距離を計測した。結果を表1に示す。各符号は、以下の通りである。
◎:3μm以上
○:1μm以上、3μm未満
×:1μm未満、接続不良
31 半導体チップ
32 配線パターン
33 接合部
34 導電部
35 絶縁部
40 基板
60 バンプ
100 基板
101 端子
102 端子
103 半導体チップ
104 半田層
105 接合部
110 樹脂組成物の層
120 絶縁層
150 半導体装置
Claims (3)
- 第1の端子を備えた第1の基材と、樹脂組成物の層の硬化物である絶縁樹脂層と、第2の端子を備えた第2の基材と、前記第1の端子と前記第2の端子とを接合する接合部と、を備えた半導体装置の製造方法であって、
前記第1の端子または前記第2の端子の少なくとも一方が、半田成分を有する半田層を備えており、前記第1の端子を備えた前記第1の基材と、前記第2の端子を備えた前記第2の基材と、を用意する工程と、
前記第1の基材の前記第1の端子を備える面上に、粒子径が5nm以上300nm以下の無機充填材と、カルボキシル基あるいはフェノール性水酸基の少なくとも一方を備える化合物および酸無水物化合物の少なくとも一方の化合物と、を含む、前記樹脂組成物の層を設ける工程と、
前記樹脂組成物の層を介して、前記第1の端子と前記第2の端子とを対向させるように、前記第1の基材に対して前記第2の基材を設ける工程と、
前記半田成分の融点よりも低い温度で加熱することで前記第1の端子と前記第2の端子とを接合する工程と、を含み、
前記接合部は、前記半田層を加熱することにより形成されるものであり、
接合する前記工程において、前記接合部の内部に粒子径が5nm以上300nm以下の前記無機充填材が含まれることを特徴とする、半導体装置の製造方法。 - 前記無機充填材は球状シリカである、請求項1に記載の半導体装置の製造方法。
- 接合する前記工程において、前記半田成分の融点よりも20℃以上低い温度で加熱されることを特徴とする、請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014210134A JP6040974B2 (ja) | 2014-10-14 | 2014-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014210134A JP6040974B2 (ja) | 2014-10-14 | 2014-10-14 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015216271A Division JP2016079411A (ja) | 2015-11-04 | 2015-11-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016082001A JP2016082001A (ja) | 2016-05-16 |
JP6040974B2 true JP6040974B2 (ja) | 2016-12-07 |
Family
ID=55959133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014210134A Expired - Fee Related JP6040974B2 (ja) | 2014-10-14 | 2014-10-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6040974B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101923462B1 (ko) * | 2017-02-02 | 2018-11-30 | 한국철도기술연구원 | 미세먼지 제거 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332056A (ja) * | 1999-05-17 | 2000-11-30 | Sony Corp | 半導体素子実装方法及びソルダーペースト材 |
JP4119356B2 (ja) * | 2003-12-15 | 2008-07-16 | 住友ベークライト株式会社 | 半導体装置の製造方法及び半導体装置 |
JPWO2007099866A1 (ja) * | 2006-03-03 | 2009-07-16 | パナソニック株式会社 | 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法 |
JP2008091650A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | フリップチップ実装方法、および半導体パッケージ |
US8389328B2 (en) * | 2008-11-06 | 2013-03-05 | Sumitomo Bakelite Co., Ltd. | Method of manufacturing electronic device and electronic device |
JP5242521B2 (ja) * | 2009-08-17 | 2013-07-24 | 株式会社タムラ製作所 | はんだ接合剤組成物 |
-
2014
- 2014-10-14 JP JP2014210134A patent/JP6040974B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101923462B1 (ko) * | 2017-02-02 | 2018-11-30 | 한국철도기술연구원 | 미세먼지 제거 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2016082001A (ja) | 2016-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5182094B2 (ja) | 半導体電子部品及びそれを用いた半導体装置 | |
JP5217260B2 (ja) | 半導体ウエハーの接合方法および半導体装置の製造方法 | |
WO2011033743A1 (ja) | 接着フィルム、多層回路基板、電子部品及び半導体装置 | |
JP5780228B2 (ja) | 半導体装置の製造方法 | |
JP5277564B2 (ja) | 半導体ウエハーの接合方法および半導体装置の製造方法 | |
JP5962834B1 (ja) | 樹脂組成物、接着フィルムおよび回路部材の接続方法 | |
JP2015030745A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP5445169B2 (ja) | 接着フィルム、半導体装置、多層回路基板および電子部品 | |
JP2011014717A (ja) | 接着フィルム、多層回路基板、電子部品及び半導体装置 | |
JP2012074636A (ja) | 接合方法、半導体装置、多層回路基板および電子部品 | |
JP5904302B1 (ja) | 半導体装置の製造方法及び樹脂組成物 | |
JP5950006B2 (ja) | 半導体装置の製造方法および電子部品の製造方法 | |
JP6040974B2 (ja) | 半導体装置の製造方法 | |
JP2012079880A (ja) | 接着剤、多層回路基板、半導体用部品および半導体装置 | |
JP2016028167A (ja) | 樹脂組成物 | |
JP2011181467A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5471551B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2016079411A (ja) | 半導体装置 | |
JP2013253135A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP2013151589A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP2017028067A (ja) | 回路部材の接続方法 | |
JP2011228620A (ja) | 電子装置の製造方法および電子装置の製造装置 | |
JP5471601B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2016219763A (ja) | 回路部材の接続方法 | |
JP5381783B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6040974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |