JP5904302B1 - 半導体装置の製造方法及び樹脂組成物 - Google Patents
半導体装置の製造方法及び樹脂組成物 Download PDFInfo
- Publication number
- JP5904302B1 JP5904302B1 JP2015204813A JP2015204813A JP5904302B1 JP 5904302 B1 JP5904302 B1 JP 5904302B1 JP 2015204813 A JP2015204813 A JP 2015204813A JP 2015204813 A JP2015204813 A JP 2015204813A JP 5904302 B1 JP5904302 B1 JP 5904302B1
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- manufacturing
- resin
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
Description
しかしながら、本発明者が検討した結果、接合温度が高いと、貫通電極を有する上記薄膜構造体に反りが発生することが見出された。
本発明者はさらに検討したところ、バンプ電極の融点以下という低温で接合することにより、上記薄層構造体の反りを効果的に抑制できることを見出し、本発明を完成するに至った。
第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、
第1面側に前記第1端子を有する貫通電極を備え、半導体チップである第1半導体部品と、
第2面側に前記第2端子を備え、半導体チップ又はウェハである第2半導体部品と、
を準備する準備工程と、
前記第1面及び前記第2面の少なくとも一方に、フラックス機能を有する樹脂層を配置する配置工程と、
前記バンプ電極を介して前記第1端子と前記第2端子とを接合する接合工程と、
前記第1端子と前記第2端子を接合した後、前記樹脂層を硬化させる硬化工程と、
を含む、半導体装置の製造方法であって、
前記接合工程は、
前記第1半導体部品及び前記第2半導体部品を前記バンプ電極の融点よりも低い第1温度に加熱しつつ、前記バンプ電極を介して前記第1端子及び前記第2端子を互いに押し付けることにより行われる、半導体装置の製造方法が提供される。
第1端子及び第2端子の少なくとも一方にバンプ電極が形成されており、
第1面側に前記第1端子を有する貫通電極を備える第1基板と、
第2面側に前記第2端子を備える第2基板と、を準備する準備工程と、
前記第1面と前記第2面とを対向させた状態で、前記第1基板と前記第2基板との間に、熱硬化性樹脂およびフラックス活性剤を含む樹脂層を配置する配置工程と、
前記バンプ電極の融点よりも低い第1温度で加熱することにより、前記第1基板の前記第1端子と前記第2基板の前記第2端子とを前記バンプ電極を介して接合する接合工程と、
前記バンプ電極の融点よりも低い第2温度で加熱することにより、前記樹脂層を硬化する硬化工程と、を含み、
前記接合工程から前記硬化工程にかけて、前記バンプ電極の融点よりも低い温度で行う、半導体装置の製造方法が提供される。
上記した半導体装置の製造方法に用いられるフラックス機能を有する上記樹脂層を構成する樹脂組成物が提供される。
本実施形態の半導体装置の製造方法について説明する。
図1〜図6の各図は、第1の実施形態に係る半導体装置の製造方法を示す図である。
本実施形態の半導体装置の製造方法は、第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、第1面側に第1端子を有する貫通電極を備え、半導体チップである第1半導体部品と、第2面側に第2端子を備え、半導体チップ又はウェハである第2半導体部品と、を準備する準備工程と、第1面及び前記第2面の少なくとも一方に、フラックス機能を有する樹脂層を配置する配置工程と、バンプ電極を介して第1端子と第2端子とを接合する接合工程と、第1端子と第2端子を接合した後、樹脂層を硬化させる硬化工程と、を含むものである。
本実施形態の半導体装置の製造方法において、第1端子と前記第2端子を接合する上記接合工程は、第1半導体部品及び第2半導体部品をバンプ電極の融点よりも低い第1温度に加熱しつつ、バンプ電極を介して第1端子及び第2端子を互いに押し付けることにより行うことができる。
すなわち、まず、図1に示すように、半導体チップ100(第1半導体部品)及びウェハ200(第2半導体部品)を準備する。半導体チップ100は、裏面104側に端子144を備えている。さらに、半導体チップ100は、貫通電極140を備えている。ウェハ200は、素子面202側に端子242を有している。端子144には、バンプ電極310が形成されている。裏面104には、樹脂層300が形成されている。樹脂層300は、フラックス機能を有している。次いで、図2に示すように、バンプ電極310を介して端子144及び端子242を接合させる。この接合は、半導体チップ100及びウェハ200をバンプ電極310の融点よりも低い第1温度に加熱しつつ、バンプ電極310を介して端子144及び端子242を互いに押し付けることにより行われる。次いで、図3に示すように、ウェハ200に積層された半導体チップ100に他の半導体チップ100をさらに積層する。このようにして2つの半導体チップ100を含む積層体を形成する。次いで、この積層体に他の半導体チップ100をさらに積層する。次いで、図4に示すように、複数の半導体チップ100を含む積層体をウェハ200の他の領域にも設ける。次いで、図5に示すように、樹脂層300を硬化させる。次いで、図6に示すように、バンプ電極310をリフローする。
以下、詳細に説明する。
図1に示すように、半導体チップ100及びウェハ200(例えば、シリコンウェハ)を準備する。本図に示す例では、半導体チップ100は、裏面104がウェハ200の素子面202と対向する向きに搭載される。言い換えると、半導体チップ100は、フェイスアップでウェハ200に搭載される。半導体チップ100の裏面104には、端子144が位置している。そして端子144の先端には、バンプ電極310(例えば、半田バンプ)が形成されている。なお、バンプ電極310は、例えば、融点が210℃以上である半田層から構成されている。さらにこの場合、半田層は、例えば、鉛フリー半田である。
本実施形態において、半導体チップ100の裏面104には、樹脂層300が配置されている。樹脂層300は、フィルム状でもペースト状でもよいが、作業性の観点からフィルム状が好ましい。樹脂層300は、ウェハ200の素子面202上に配置されていてもよい。この樹脂層300は、端子144の先端に形成されたバンプ電極310を覆うように配置される。半導体チップ100の裏面104に複数のバンプ電極310が形成されている場合には、複数のバンプ電極310を一括して覆うように樹脂層300を配置することができる。詳細を後述するように、樹脂層300は、熱硬化性樹脂を含有する樹脂組成物から形成されるものであり、本図に示す例では、上記配置工程においてBステージ状態のフィルムである。次いで、半導体チップ100及びウェハ200それぞれに設けられたアライメントマーク(不図示)を認識することにより、半導体チップ100及びウェハ200を位置合わせする。これにより、バンプ電極310と端子242は、互いに対向するようになる。
以下、本実施形態の半導体装置の製造方法に用いるフラックス機能を有する樹脂層300を構成する樹脂組成物について詳述する。
熱硬化性樹脂としては、公知のものを使用することができ、特に限定されないが、例えば、エポキシ樹脂、フェノキシ樹脂、シアネート樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂等が挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、シアネート樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂からなる群より選ばれる少なくとも1種を含む熱硬化性樹脂を用いることが好ましい。特に、これらの中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるという観点からエポキシ樹脂が好ましい。
これらの中でも、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂を用いるのが好ましい。これにより、樹脂層300の基板に対する密着性、さらに、樹脂組成物の硬化後の機械特性を優れたものとすることができる。
本実施形態に係る樹脂組成物は、フラックス機能を有する化合物を含有することが好ましい。これにより、端子の備える半田層の表面酸化膜を除去することができ、電気的な接続を容易に行うことができる。
後述するように、本実施形態の半導体装置の製造方法においては、比較的低い温度にて端子同士の接続を行うこととなる。このように低い温度にて半田層表面の酸化膜を除去するため、当該フラックス機能を有する化合物を含ませ、さらに適切な配合および適切な化合物を選択することが特に好ましい態様であると言える。
また、カルボキシル基を有さなくても、同様のフラックス活性の効果を発現できる化合物を用いても良い。例えば、カルボキシル基を有しない当該化合物としては、カルボン酸無水化物等の酸無水物化合物等を挙げることができる。
HOOC−(CH2)n−COOH (1)
(式(1)中、nは、1以上20以下の整数を表す。)
そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス機能を有する化合物としては、フラックス作用を有し且つエポキシ樹脂の硬化剤として作用するフラックス活性を有する硬化剤を用いるのが好ましい。フラックス活性を有する硬化剤としては、例えば、1分子中に、エポキシ樹脂に付加することができる水酸基と、フラックス作用(酸化膜除去作用)を示すカルボキシル基とを備える化合物が挙げられる。
これらの中でも、フラックス活性の高さと、熱硬化性樹脂に対する適度な反応性とのバランスから、フラックス機能を有する化合物として、分子内にカルボキシル基と水酸基とを1つずつ有する化合物を用いることが好ましい。
これにより、比較的低温での加熱条件においても、効果的に半田層の表面酸化膜を除去することができる。
これらの化合物は、比較的入手容易であり、また、極めて高いフラックス活性を有することから、本実施形態に特に好ましく用いることができる。
例えば、上記フラックス機能を有する化合物がヒドロキシ安息香酸の場合には、上記配合量の下限値を1質量%以上としてもよく、上記配合量の上限値を5質量%以下としてもよい。また、上記フラックス機能を有する化合物がグルタル酸またはこれらの誘導体の場合には、上記配合量の下限値を3質量%以上としてもよく、上記配合量の上限値を13質量%以下としてもよい。
フラックス機能を有する化合物の配合量が、上記範囲であることにより、フラックス機能を向上させることができるとともに、樹脂組成物を硬化した際に、未反応のエポキシ樹脂やフラックス機能を有する化合物が残存するのを防止することができ、耐マイグレーション性を向上することができる。
成膜性樹脂は、樹脂組成物の膜を形成する。成膜性樹脂は、有機溶媒に可溶であり、単独で膜を形成することができる。
上記フィルムは、例えば、上記樹脂組成物のワニスを、ポリエステルシート等の剥離基材上に塗布し、所定の温度で乾燥し溶剤を揮散させることにより作製することができる。
硬化促進剤は、上記した(a)熱硬化性樹脂の硬化を促進する。硬化促進剤は、熱硬化性樹脂の種類に応じて適宜選択することができる。硬化促進剤としては、例えば、イミダゾール化合物、トリフェニルホスフィンまたはテトラフェニルホスフィンの塩類、ジアザビシクロウンデセンなどのアミン系化合物およびその塩類などが挙げられる。イミダゾール化合物は、例えば、2−エチル−4−メチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニルヒドロキシイミダゾール、及び2−フェニル−4−メチルヒドロキシイミダゾールから選択される一種又は二種以上を含む。硬化促進剤は、接合性と硬化性とのバランスに優れ、特に、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ナフタレン骨格型エポキシ樹脂、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂と組み合わせて用いることにより、その効果を高く発現することができる。融点が150℃以上のイミダゾール化合物は、例えば、2−フェニル−4−メチルイミダゾール、2−フェニルヒドロキシイミダゾール、及び2−フェニル−4−メチルヒドロキシイミダゾールから選択される一種又は二種以上を含む。硬化促進剤の融点が150℃以上であると、樹脂組成物の硬化が完了する前に、バンプ電極310を構成する成分(例えば、半田成分)が端子142の表面又は端子144の表面に移動することができる。これにより、端子142とバンプ電極310の電気的接続及び端子144とバンプ電極310の電気的接続を良好なものとすることができる。
充填材は、樹脂組成物の線膨張係数を低下させるとともに、樹脂組成物の最低溶融粘度を調整する。充填材は、例えば、有機充填材及び無機充填材の少なくとも一方を含んでいる。具体的には、本実施形態の樹脂組成物は、無機充填材をさらに含むことができる。有機充填材は、例えば、樹脂粒子及びゴム粒子の少なくとも一方を含んでいる。樹脂粒子は、例えば、有機樹脂成分を含んでいる。ゴム粒子は、例えば、ゴム成分を含んでいる。無機充填材は、例えば、銀、酸化チタン、シリカ、マイカ、アルミナ、窒化アルミニウム、酸化チタン、窒化珪素、及び窒化ホウ素から選択される一種又は二種以上を含む。
なお、本明細書において、「疎水性」とは、水に対する親和性が低く、水に溶解しにくい、あるいは水と混ざりにくい性質を有することをいう。
このシリル化剤としては、例えば、テトラメトキシシラン、メチルトリメトキシシラン、ジメチルジメトキシシラン、フェニルトリメトキシシラン、ジフェニルジメトキシシラン、o−メチルフェニルトリメトキシシラン、p−メチルフェニルトリメトキシシラン、n−ブチルトリメトキシシラン、i−ブチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクチルトリメトキシシラン、デシルトリメトキシシラン、ドデシルトリメトキシシラン、テトラエトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、フェニルトリエトキシシラン、ジフェニルジエトキシシラン、i−ブチルトリエトキシシラン、デシルトリエトキシシラン、ビニルトリエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−(2−アミノエチル)アミノプロピルトリメトキシシラン、γ−(2−アミノエチル)アミノプロピルメチルジメトキシシラン等のアルコキシシラン類、ヘキサメチルジシラザン等のシラザン類、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、フェニルトリクロロシラン、ジフェニルジクロロシラン、tert−ブチルジメチルクロロシラン、ビニルトリクロロシラン等のクロロシラン類等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
上記アルキル基としては、特に限定されないが、例えば、メチル基、エチル基、プロピル基、iso−プロピル基、ブチル基、iso−ブチル基、tert−ブチル基、sec−ブチル基、iso−ペンチル基、neo−ペンチル基、tert−ペンチル基、iso−ヘキシル基等が挙げられ、中でも、メチル基およびエチル基のうちの少なくとも1種であることが好ましい。これにより、無機充填材の表面を効率的に疎水化処理することができる。
本実施形態の樹脂組成物は、上記した(a)〜(e)以外の成分を含んでいてもよい。例えば、本実施形態の樹脂組成物は、重量平均分子量が300以上2500以下であるフェノール系硬化剤を含んでいてもよい。これにより、樹脂組成物の硬化物のガラス転移温度を高めることができ、さらに、耐イオンマイグレーション性を向上させることが可能となる。また、樹脂組成物に適度な柔軟性を付与することができる。
また、本実施形態の樹脂組成物は、フェノール樹脂系硬化剤以外の他の硬化剤を含んでもよい。他の硬化剤としては、たとえば、ピリジン、ピロールまたはこれらの誘導体等のアミン系複素環式芳香族化合物が挙げられる。
図2に示すように、バンプ電極310を介して半導体チップ100の端子144とウェハ200の端子242を接合する。具体的には、半導体チップ100及びウェハ200をバンプ電極310の融点よりも低い第1温度に加熱しつつ、挟圧部材610を用いて樹脂層300を挟む方向に半導体チップ100及びウェハ200を第1圧力で第1時間、押圧する。なお、この場合の加熱は、例えば、半導体チップ100及びウェハ200を第1温度の雰囲気の中に置くことにより行われる。他の例として、この加熱は、挟圧部材610を加熱することにより行ってもよい。
すなわち、本明細書において、「接合」とは、図16に示されるように、端子の表面に半田が濡れ拡がり、接合面を形成することを指す。
当該文献の段落0043には、半田の溶融点として、225〜235℃程度の鉛フリーの半田が開示されているところ、この特許文献2における接触工程においては、半田溶融点と加熱温度とが十分に離れていることから、上述のような半田層の濡れ拡がりが起こらず、接合面が形成されることもない。図17に示されるように、半田層が端子に対して部分的に接触するにとどまる。
本明細書においては、このような態様を「接触」あるいは「当接」として表記する。また、なお、接触の場合でも金属間化合物が生じる場合がある。
また、国際公開第2011/007531号パンフレットの実施例3においては、フリップチップボンダーを用いてまず端子同士を「当接」させる工程を実施している。
この工程においては、フリップチップボンダーの位置制御も「当接」するように条件設定される。したがって、当接の状態よりもさらに端子同士が近接した結果、半田層の変形は生じるが、しかしながら濡れ広がりは生じない。
なお、この基材の積層方向に直交する方向は、たとえば任意に選んだ方向のいずれかでよく、接合面が端子に対して平行に形成されていない場合においては、弧長として、この接合面の長さを定義することができる。
この接合面は第1端子または第2端子の表面の長さに対して95%以上の長さで形成されていることがより好ましく、100%の長さで形成されていることがさらに好ましい。
また、本実施形態の一態様においては、前述の接合面は、半田層を形成する半田成分と、第1端子(端子144)または第2端子(端子242)を構成する金属成分との合金が含まれることとすることができ、これにより、端子間における接続性が一段と向上する。
たとえば、銅製のバンプから構成される端子に対し、錫を含む半田層を用いて接合面を形成する場合、この銅と錫とを含む合金がこの接合面に含まれる。
本実施形態においては、たとえば、フラックス機能を有する化合物の種類と配合量を適切に選択することにより、このような合金が含まれる接合面を形成することができる。
また、本発明者が検討した結果、端子144と端子242を接合する上記接合工程を、バンプ電極310の融点よりも低い第1温度で実施することにより、保護絶縁膜130(例えば、チップ表面の回路保護用のパッシベーション膜)が形成された半導体チップ100においても、保護絶縁膜130と半導体チップ100との線膨張係数の差に起因する反りを抑制できることが明らかとなった。
ところで実装基板や半導体素子では、配線層や保護層が片面に配置しており、その不均一構造から高温では反りが発生する傾向があるが、TSVの構造有するチップは、チップ表裏の導通を図るために、従来と比較して薄くなっており、加熱による反りは一層顕著になっている。このような構造体に対しても、本実施形態の製造方法は、有効に反りを低減させることが可能になる。
なお、バンプ電極310の融点Tmeltは、例えば、130℃以上300℃以下である。好ましくは、バンプ電極310の融点Tmeltは、例えば、180℃以上230℃以下である。
これに対して、本実施形態においては、半田の融点よりも低い低温(第1温度)で接合を実施することができる。このため、上記のような樹脂のはみ出しを抑制し、生産性に優れた半導体装置の製造方法を実現することができる。
第1圧力は、例えば、0.05MPa以上2.0MPa以下であり、好ましくは、例えば、0.1MPa以上1.0MPa以下である。
接合時間(第1時間)は、例えば、0.2秒間以上60秒間以下であり、好ましくは、例えば、1秒間以上30秒間以下である。
すなわち、本実施形態においては、上記硬化工程の前に、表面にバンプ電極310が形成された第3端子、を有する貫通電極を備える、上層の半導体チップ100を準備する工程と、上層の半導体チップ100のバンプ電極310が形成された側と第1半導体部品(下層の半導体チップ100)の第1面側とは反対側とを対向配置するとともに、上層の半導体チップ100と第1半導体部品との間に樹脂層300を配置する工程と、バンプ電極310の融点よりも低い上記第1温度で加熱することにより、第1半導体部品の第1面側とは反対側に形成された端子(端子142)と上層の半導体チップ100の第3端子とをバンプ電極310を介して接合する接合工程と、を含むことができる。
図5に示すように、樹脂層300を硬化させる。具体的には、半導体チップ100及びウェハ200を第2温度(硬化温度)に加熱しつつ、挟圧部材620を用いて樹脂層300を挟む方向に半導体チップ100及びウェハ200を第2圧力で第2時間、押圧する。第2温度は、バンプ電極310の融点よりも低いことが好ましい。具体的には、上記硬化工程における第2温度は、半田の融点よりも低いことがより好ましく、200℃以下がさらに好ましく、180℃以下が一層好ましい。
本明細書においては、第1温度や第2温度などの「加熱温度」とは、第一回路部材(例えば、半導体チップ)と第二回路部材(例えば、シリコンウエハ)の間に熱電対を挟みこみ、接続用金属近傍部位の最高到達温度を意味する。
また、上記接合工程から上記硬化工程まで、上述のように低温条件下で実施できるので、冷却工程を省くことができるので、製造効率を高めることができる。加えて、加熱装置の寿命を延長させることができ、電子部品の製造コストを低減できる。また、使用する樹脂組成物の可使時間も延ばすことができる。
また、低温で接合するため、樹脂組成物は硬化等の熱変性が起こりにくく、流体による加圧雰囲気下での加圧条件を適宜設定することで、樹脂層300内のボイドを低減させることができる。
さらに、挟圧部材610を用いて、これを半導体装置に接する位置に合わせて固定し、無加圧状態で加熱を行ってもよい。これにより、硬化時の反りを低減させることができる。
図6に示すように、バンプ電極310をリフローする。すなわち、本実施形態においては、上記硬化工程の後、バンプ電極310の融点よりも高い温度で加熱することにより、リフロー処理を実施する、リフロー工程をさらに含むことができる。これにより、端子間の接続をより強固なものとし、基材間の接続信頼性を一層向上させることができる。具体的には、半導体チップ100及びウェハ200をバンプ電極310の融点より高い第3温度に加熱する。本図に示す例では、半導体チップ100及びウェハ200をヒータ630に曝すことにより、半導体チップ100及びウェハ200を加熱している。なお、本図に示す例では、樹脂層300は、上記硬化工程によって、既に硬化されている。このため、バンプ電極310の融点より高い温度(第3温度)に加熱しても、半導体チップ100の反りは、硬化した樹脂層300によって抑制される。加えて、上記硬化工程後に上記リフロー工程を行うことにより、上述の樹脂のはみ出しを抑制することができる。
なお、上記端子間の接合が十分であれば、本リフロー工程は実施しなくてもよい。
図12は、第2の実施形態に係る半導体装置の製造方法を示す図である。本実施形態に係る方法は、以下の点を除いて、第1の実施形態に係る方法と同様である。
図13は、第3の実施形態に係る半導体装置の製造方法を示す図である。本実施形態に係る方法は、以下の点を除いて、第1の実施形態に係る方法と同様である。
以下、参考形態の例を付記する。
[付記A1]
第1面側に第1端子を備え、かつ貫通電極を備え、半導体チップである第1半導体部品と、
第2面側に第2端子を備え、半導体チップ又はウェハである第2半導体部品と、
を準備する工程を備え、
前記第1端子及び前記第2端子の少なくとも一方には、バンプ電極が形成されており、
前記第1面及び前記第2面の少なくとも一方には、フラックス機能を有する樹脂層が形成されており、
さらに、
前記バンプ電極を介して前記第1端子と前記第2端子を接合する工程と、
前記第1端子と前記第2端子を接合した後、前記樹脂層を硬化させる工程と、
を備え、
前記第1端子と前記第2端子を接合する工程は、
前記第1半導体部品及び前記第2半導体部品を前記バンプ電極の融点よりも低い第1温度に加熱しつつ、前記バンプ電極を介して前記第1端子及び前記第2端子を互いに押し付けることにより行われる半導体装置の製造方法。
[付記A2]
付記A1に記載の半導体装置の製造方法において、
前記第1半導体部品には、前記第1面とは逆側の面に他の半導体チップが積層されており、
前記第1端子と前記第2端子を接合する工程は、
前記他の半導体チップと前記第2半導体部品を互いに押し付けることにより行われる半導体装置の製造方法。
[付記A3]
付記A1又はA2に記載の半導体装置の製造方法において、
前記第1半導体部品は、
基板と、
前記基板上に位置する多層配線層と、
を備え、
前記基板の下面から前記多層配線層の上面までの距離が80μm以下である半導体装置の製造方法。
[付記A4]
付記A1〜A3のいずれか一項に記載の半導体装置の製造方法において、
前記バンプ電極が、融点が210℃以上である半田層から構成されている半導体装置の製造方法。
[付記A5]
付記A4に記載の半導体装置の製造方法において、
前記半田層を構成する半田成分が、鉛フリー半田である半導体装置の製造方法。
[付記A6]
付記A1〜A4のいずれか一項に記載の半導体装置の製造方法に用いられる樹脂層に含まれる樹脂組成物。
[付記A7]
付記A6に記載の樹脂組成物において、
前記樹脂組成物がフラックス機能を有するものである樹脂組成物。
[付記A8]
付記A6又はA7に記載の樹脂組成物において、
前記樹脂組成物がフラックス機能を有する化合物を含むものである樹脂組成物。
[付記A9]
付記A8に記載の樹脂組成物において、
前記フラックス機能を有する化合物が、分子内にカルボキシル基を有する化合物である樹脂組成物。
[付記A10]
付記A8又はA9に記載の樹脂組成物において、
前記フラックス機能を有する化合物が、分子内にカルボキシル基と水酸基とを1つずつ有する化合物である樹脂組成物。
[付記A11]
付記A8〜A10のいずれか一項に記載の樹脂組成物において、
前記フラックス機能を有する化合物が、2−ヒドロキシ安息香酸、3−ヒドロキシ安息香酸、4−ヒドロキシ安息香酸、フェノールフタリンからなる群から選ばれる一つ以上である樹脂組成物。
[付記B1]
第1端子及び第2端子の少なくとも一方にバンプ電極が形成されており、
第1面側に前記第1端子を有する貫通電極を備える第1基板と、
第2面側に前記第2端子を備える第2基板と、を準備する準備工程と、
前記第1面と前記第2面とを対向させた状態で、前記第1基板と前記第2基板との間に、熱硬化性樹脂およびフラックス活性剤を含む樹脂層を配置する配置工程と、
前記バンプ電極の融点よりも低い第1温度で加熱することにより、前記第1基板の前記第1端子と前記第2基板の前記第2端子とを前記バンプ電極を介して接合する接合工程と、
前記バンプ電極の融点よりも低い第2温度で加熱することにより、前記樹脂層を硬化する硬化工程と、を含む、半導体装置の製造方法。
[付記B2]
付記B1に記載の半導体装置の製造方法であって、
前記接合工程から前記硬化工程にかけて、前記バンプ電極の融点よりも低い温度で行う、半導体装置の製造方法。
[付記B3]
付記B1またはB2に記載の半導体装置の製造方法であって、
前記準備工程において、前記第1基板に複数の前記貫通電極が形成されており、各々の前記貫通電極の第一面側に前記第1端子が形成されており、一方、前記第2基板に複数の前記第2端子が形成されており、
前記接合工程は、複数の前記第1端子と前記第2端子とが前記バンプ電極を介して一括して接合する工程を含む、半導体装置の製造方法。
[付記B4]
付記B1からB3のいずれか1項に記載の半導体装置の製造方法であって、
前記貫通電極を備える前記第1基板の膜厚は、80μm以下である、半導体装置の製造方法。
[付記B5]
付記B1からB4のいずれか1項に記載の半導体装置の製造方法であって、
前記バンプ電極が半田層で構成される、半導体装置の製造方法。
[付記B6]
付記B1からB5のいずれか1項に記載の半導体装置の製造方法であって、
前記第1基板は、第1半導体チップを構成する基板またはインターポーザーである、半導体装置の製造方法。
[付記B7]
付記B1からB6のいずれか1項に記載の半導体装置の製造方法であって、
前記第2基板は、第2半導体チップを構成する基板、インターポーザー、半導体ウェハまたは有機基板である、半導体装置の製造方法。
[付記B8]
付記B6またはB7に記載の半導体装置の製造方法であって、
前記インターポーザーは、シリコンまたはガラスで構成される、半導体装置の製造方法。
[付記B9]
付記B1からB8のいずれか1項に記載の半導体装置の製造方法であって、
前記接合工程は、前記バンプ電極を介して前記第1端子と前記第2端子とを接触させた後、
さらに、前記バンプ電極を変形させて前記第1端子と前記第2端子とを接近させることにより、前記第1端子と前記第2端子との間の接合面を形成する工程を含む、半導体装置の製造方法。
[付記B10]
付記B1からB9のいずれか1項に記載の半導体装置の製造方法であって、
前記準備工程において、前記第1端子及び前記第2端子のいずれか一方に前記バンプ電極が形成されており、
前記接合工程は、前記バンプ電極が形成されていない方の端子と前記バンプ電極との合金層を形成するとともに、当該端子の全面に前記合金層を形成する工程を含む、半導体装置の製造方法。
[付記B11]
付記B1からB10のいずれか1項に記載の半導体装置の製造方法であって、
前記硬化工程の後、前記バンプ電極の融点よりも高い温度で加熱することにより、リフロー処理を実施する、リフロー工程をさらに含む、半導体装置の製造方法。
[付記B12]
付記B1からB11のいずれか1項に記載の半導体装置の製造方法であって、
前記硬化工程の前に、
表面に前記バンプ電極が形成された第3端子を有する貫通電極を備える半導体チップを準備する工程と、
前記半導体チップの前記バンプ電極が形成された側と前記第1基板の第1面側とは反対側とを対向配置するとともに、前記半導体チップと前記第1基板との間に前記樹脂層を配置する工程と、
前記バンプ電極の融点よりも低い第1温度で加熱することにより、前記第1基板の前記の第1面側とは反対側に形成された端子と前記半導体チップの前記第3端子とを前記バンプ電極を介して接合する接合工程と、を含む、半導体装置の製造方法。
[付記B13]
付記B1からB12のいずれか1項に記載の半導体装置の製造方法であって、
前記貫通電極が銅で構成される、半導体装置の製造方法。
[付記B14]
付記B1からB13のいずれか1項に記載の半導体装置の製造方法であって、
前記配置工程において、前記樹脂層は、Bステージ状態のフィルムである、半導体装置の製造方法。
[付記B15]
付記B1からB14のいずれか1項に記載の半導体装置の製造方法であって、
前記フラックス活性剤が、カルボキシル基を有する化合物である、半導体装置の製造方法。
[付記B16]
付記B15に記載の半導体装置の製造方法であって、
前記フラックス活性剤が、2−ヒドロキシ安息香酸、3−ヒドロキシ安息香酸、4−ヒドロキシ安息香酸、フェノールフタリンからなる群から選ばれる1種以上を含む、半導体装置の製造方法。
[付記B17]
付記B1からB16のいずれか1項に記載の半導体装置の製造方法であって、
前記熱硬化性樹脂が、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂であるエポキシ樹脂を含む、半導体装置の製造方法。
[付記B18]
付記B1からB17のいずれか1項に記載の半導体装置の製造方法であって、
前記熱硬化性樹脂が、ビスフェノールA型エポキシ樹脂を含む、半導体装置の製造方法。
[付記B19]
付記B1からB18のいずれか1項に記載の半導体装置の製造方法であって、
前記熱硬化性樹脂が、ジシクロペンタジエン型エポキシ樹脂であるエポキシ樹脂を含む、半導体装置の製造方法。
[付記B20]
付記B1からB19のいずれか1項に記載の半導体装置の製造方法であって、
前記樹脂層は、無機充填材をさらに含む、半導体装置の製造方法。
[付記B21]
付記B20に記載の半導体装置の製造方法であって、
前記無機充填材は、シリカを含む、半導体装置。
[樹脂フィルム(樹脂層)の作製]
フェノールノボラック樹脂9g(住友ベークライト株式会社製、型番:PR−55617)と、液状ビスフェノールA型エポキシ樹脂26.7g(DIC株式会社製、型番:EPICLON−840S)と、4−ヒドロキシ安息香酸9g(東京化成工業株式会社製)と、ビスフェノールA型フェノキシ樹脂14.7g(新日化エポキシ製造株式会社製、型番:YP−50)と、2−フェニル−4−メチルイミダゾール0.1g(四国化成工業株式会社製、型番:2P4MZ)と、疎水化シリカ40.5g(SE1050−SE、(株)アドマテックス製、平均粒径0.3μm)を、メチルエチルケトンに溶解・分散し、固形分濃度50質量%の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム(東レ株式会社製、型番:ルミラー)に塗布し、100℃/5minの条件で乾燥し、樹脂厚み35μmの樹脂フィルムを得た。
ダイシングフィルムが形成された8インチのシリコンウエハを準備した。
ダイシングフィルムが形成された面とは反対側の面には、φ25μm、高さ35μmの銅バンプが800個形成されており、その上に厚み10μmの錫−銀半田成分(融点:221℃)から構成される半田層が形成されている。シリコンウエハには表面から裏面を貫通する貫通電極(銅ピラー)が複数形成されている。各貫通電極は銅バンプに接続している。シリコンウエハの膜厚は80μmであった。
次に、ダイシング装置(株式会社ディスコ製、型番:DFD−6340)を用い、以下の条件で(ダイシングフィルム/シリコンウエハ/樹脂フィルム)積層体をダイシングし、サイズが5mm角の半導体チップ(基板膜厚:80μm)を得た。
ダイシングサイズ:5mm×5mm角
ダイシング速度:10mm/sec
スピンドル回転数:30000rpm
ダイシング最大深さ:0.09mm
ダイシングブレードの厚さ:55μm
フリップチップボンダーで、ステージ温度110℃、ツール温度220℃(実温200℃)、30N、時間10秒間の条件でシリコンウエハと半導体チップとの接合を行った。
その後、温度180℃、時間2時間、圧力0.8MPaの条件のキュア工程と、温度220℃、時間10分間の条件の半田リフロー工程を行うことで、半導体装置を得た。
シリコンウエハと半導体チップとの接合を行う際に、フリップチップボンダーで、ステージ温度110℃、ツール温度200℃(実温180℃)、30N、時間10秒間の条件で実施した以外は、実施例1と同様にして樹脂フィルム、半導体チップ、半導体装置を得た。
シリコンウエハと半導体チップとの接合を行う際に、フリップチップボンダーで、ステージ温度110℃、ツール温度205℃(実温185℃)、30N、時間10秒間の条件で実施した以外は、実施例1と同様にして樹脂フィルム、半導体チップ、半導体装置を得た。
シリコンウエハと半導体チップとの接合を行う際に、フリップチップボンダーで、ステージ温度110℃、ツール温度210℃(実温190℃)、30N、時間10秒間の条件で実施した以外は、実施例1と同様にして樹脂フィルム、半導体チップ、半導体装置を得た。
シリコンウエハと半導体チップとの接合を行う際に、フリップチップボンダーで、ステージ温度110℃、ツール温度215℃(実温195℃)、30N、時間10秒間の条件で実施した以外は、実施例1と同様にして樹脂フィルム、半導体チップ、半導体装置を得た。
[樹脂フィルム(樹脂層)の作製]
フェノールノボラック樹脂9g(住友ベークライト株式会社製、型番:PR−55617)と、液状ビスフェノールA型エポキシ樹脂26.7g(DIC株式会社製、型番:EPICLON−840S)と、3−ヒドロキシ安息香酸4.5g(東京化成工業株式会社製)と、フェノールフタリン4.5g(東京化成工業株式会社製)と、ビスフェノールA型フェノキシ樹脂14.7g(新日化エポキシ製造株式会社製、型番:YP−50)と、2−フェニル−4−メチルイミダゾール0.1g(四国化成工業株式会社製、型番:2P4MZ)と、疎水化シリカ40.5g(YC100C−SM1、(株)アドマテックス製、0.1μm)を、メチルエチルケトンに溶解・分散し、固形分濃度50質量%の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム(東レ株式会社製、型番:ルミラー)に塗布し、100℃/5minの条件で乾燥し、樹脂厚み35μmの樹脂フィルムを得た。
[樹脂フィルム(樹脂層)の作製]
フェノールノボラック樹脂9g(住友ベークライト株式会社製、型番:PR−55617)と、液状ビスフェノールA型エポキシ樹脂26.7g(DIC株式会社製、型番:EPICLON−840S)と、セバシン酸9g(東京化成工業株式会社製)と、ビスフェノールA型フェノキシ樹脂14.7g(新日化エポキシ製造株式会社製、型番:YP−50)と、2−フェニル−4−メチルイミダゾール0.1g(四国化成工業株式会社製、型番:2P4MZ)と、疎水化シリカ40.5g(YC100C−SM1、(株)アドマテックス製、0.1μm)を、メチルエチルケトンに溶解・分散し、固形分濃度50質量%の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム(東レ株式会社製、型番:ルミラー)に塗布し、100℃/5minの条件で乾燥し、樹脂厚み35μmの樹脂フィルムを得た。
[樹脂フィルム(樹脂層)の作製]
液状ビスフェノールA型エポキシ樹脂17.5g(DIC株式会社製、型番:EPICLON−840S)と、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂18.0g(三菱化学株式会社製、型番:jER 1032H60)と、グルタル酸9g(東京化成工業株式会社製)と、ビスフェノールA型フェノキシ樹脂14.7g(新日化エポキシ製造株式会社製、型番:YP−50)と、2−フェニル−4−メチルイミダゾール0.1g(四国化成工業株式会社製、型番:2P4MZ)と、疎水化シリカ40.5g(YC100C−SM1、(株)アドマテックス製、0.1μm)を、メチルエチルケトンに溶解・分散し、固形分濃度50質量%の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム(東レ株式会社製、型番:ルミラー)に塗布し、100℃/5minの条件で乾燥し、樹脂厚み35μmの樹脂フィルムを得た。
[樹脂フィルム(樹脂層)の作製]
液状ビスフェノールA型エポキシ樹脂13.3g(DIC株式会社製、型番:EPICLON−840S)と、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂13.4g(三菱化学株式会社製、型番:jER 1032H60)と、トリアルキルテトラヒドロ無水フタル酸18g(三菱化学株式会社製、型番:YH−307)と、ビスフェノールA型フェノキシ樹脂14.7g(新日化エポキシ製造株式会社製、型番:YP−50)と、2−フェニル−4−メチルイミダゾール0.1g(四国化成工業株式会社製、型番:2P4MZ)と、疎水化シリカ40.5g(SSP−02M、(株)トクヤマ製、0.2μm)を、メチルエチルケトンに溶解・分散し、固形分濃度50質量%の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム(東レ株式会社製、型番:ルミラー)に塗布し、100℃/5minの条件で乾燥し、樹脂厚み35μmの樹脂フィルムを得た。
[樹脂フィルム(樹脂層)の作製]
液状ビスフェノールA型エポキシ樹脂13.3g(DIC株式会社製、型番:EPICLON−840S)と、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂13.4g(三菱化学株式会社製、型番:jER 1032H60)と、4−メチルヘキサヒドロ無水フタル酸とヘキサヒドロ無水フタル酸の70/30の混合物18g(新日本理化株式会社製、型番:MH−700)と、ビスフェノールA型フェノキシ樹脂14.7g(新日化エポキシ製造株式会社製、型番:YP−50)と、2−フェニル−4−メチルイミダゾール0.1g(四国化成工業株式会社製、型番:2P4MZ)と、疎水化シリカ40.5g(SSP−02M、(株)トクヤマ製、0.2μm)を、メチルエチルケトンに溶解・分散し、固形分濃度50質量%の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム(東レ株式会社製、型番:ルミラー)に塗布し、100℃/5minの条件で乾燥し、樹脂厚み35μmの樹脂フィルムを得た。
シリコンウエハと半導体チップとの接合を行う際に、フリップチップボンダーで、ステージ温度110℃、ツール温度260℃(実温225℃)、30N、時間10秒間の条件で実施した以外は、実施例1と同様にして樹脂フィルム、半導体チップ、半導体装置を得た。
以下の方法により評価を行った。
実施例3で得られた積層型の半導体装置について、電子顕微鏡写真(SEM画像)の観察により接続性を確認した。結果は図16に示す通りであり、半田成分の融点より十分に低い温度であっても、良好な接続性が示されていることが確認された。他の実施例についても同様であった。
このように、積層体に対し、半田成分の融点より十分に低い温度で接続を試みた場合であっても、良好な接続性が示されていることが確認された。なお、各実施例においては、接合面に、バンプと半田成分とに由来する銅と錫とを含む合金が含まれていた。
なお、各実施例と比較例については、以下の評価基準に基づき、半導体装置の接続性について評価を行っている。結果は表1に示す通りである。
○:半田による端子被覆率が90〜100%であり、樹脂噛みがない。
×:半田による端子被覆率が90%未満である。
使用装置:マルチシェーカー装置 東京理科器械株式会社製、「MULTI SHAKER MMS−210」
評価方法:フリップチップボンダーでシリコンウエハと半導体チップを接合した後、接合体を12mm×12mmのトレイ上に置き、上記装置に固定した。その後、200rpmまたは300rpmで10分間振動を与えて、接合体の接合性を確認した。結果は表1に示した。符号は以下の基準で付与した。
◎:300rpmで処理しても接合部に破断がみられない。
○:200rpmで処理しても接合部に破断がみられない。
×:200rpmで処理した後、接合部に一部破断がみられる。
上記各実施例、比較例に記載の方法で得られた半導体チップを20mm×20mm角のベアウエハに対し、フリップチップボンダーを用いて、各実施例、比較例に記載した実装条件で押し付けた際にベアウエハ上に広がった樹脂はみ出しの最大幅を測定した。
結果を表1に示した。符号は以下の基準で付与した。
◎:30μm未満
○:30μm以上100μm未満
△:100μm以上
以下の方法により評価を行った。
半導体チップを、温度可変レーザ三次元測定機(株式会社日立テクノロジーアンドサービス製、形式「LS220−MT100MT50」)を用いて高さ方向の変位測定を実施し、変位差の最も大きい値を反り量とした。
○:常温での反り量と実装時温度における反り量の差が80μm未満
×:常温での反り量と実装時温度における反り量の差が80μm以上
102 素子面
104 裏面
110 基板
120 多層配線層
130 保護絶縁膜
140 貫通電極
142 端子
144 端子
146 トランジスタ
200 ウェハ
202 素子面
210 基板
220 多層配線層
230 保護絶縁膜
242 端子
300 樹脂層
310 バンプ電極
610 挟圧部材
620 挟圧部材
630 ヒータ
640 容器
Claims (24)
- 第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、
第1面側に前記第1端子を有する貫通電極を備え、半導体チップである第1半導体部品と、
第2面側に前記第2端子を備え、半導体チップ又はウェハである第2半導体部品と、
を準備する準備工程と、
前記第1面及び前記第2面の少なくとも一方に、フラックス機能を有する樹脂層を配置する配置工程と、
前記バンプ電極を介して前記第1端子と前記第2端子とを接合する接合工程と、
前記第1端子と前記第2端子を接合した後、前記樹脂層を硬化させる硬化工程と、
を含む、半導体装置の製造方法であって、
前記接合工程は、
前記第1半導体部品及び前記第2半導体部品を前記バンプ電極の融点よりも低い第1温度に加熱しつつ、前記バンプ電極を介して前記第1端子及び前記第2端子を互いに押し付けることにより行われる、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記準備工程において、前記第1半導体部品に複数の前記貫通電極が形成されており、各々の前記貫通電極の前記第1面側に前記第1端子が形成されており、一方、前記第2半導体部品に複数の前記第2端子が形成されており、
前記接合工程は、複数の前記第1端子と前記第2端子とを前記バンプ電極を介して一括して接合する工程を含む、半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法であって、
前記第1半導体部品は、
基板と、
前記基板上に位置する多層配線層と、
を備え、
前記基板の下面から前記多層配線層の上面までの距離が80μm以下である、半導体装置の製造方法。 - 請求項1から3のいずれか1項に記載の半導体装置の製造方法であって、
前記硬化工程は、前記バンプ電極の融点よりも低い第2温度で加熱することにより、前記樹脂層を硬化する工程を含む、半導体装置の製造方法。 - 請求項1から4のいずれか1項に記載の半導体装置の製造方法であって、
前記接合工程から前記硬化工程にかけて、前記バンプ電極の融点よりも低い温度で行う、半導体装置の製造方法。 - 請求項1から5のいずれか1項に記載の半導体装置の製造方法であって、
前記バンプ電極が半田層で構成される、半導体装置の製造方法。 - 請求項1から6のいずれか1項に記載の半導体装置の製造方法であって、
前記接合工程は、前記バンプ電極を介して前記第1端子と前記第2端子とを接触させた後、
さらに、前記バンプ電極を変形させて前記第1端子と前記第2端子とを接近させることにより、前記第1端子と前記第2端子との間の接合面を形成する工程を含む、半導体装置の製造方法。 - 請求項1から7のいずれか1項に記載の半導体装置の製造方法であって、
前記準備工程において、前記第1端子及び前記第2端子のいずれか一方に前記バンプ電極が形成されており、
前記接合工程は、前記バンプ電極が形成されていない方の端子と前記バンプ電極との合金層を形成するとともに、前記バンプ電極が形成されていない方の前記端子の全面に前記合金層を形成する工程を含む、半導体装置の製造方法。 - 請求項1から8のいずれか1項に記載の半導体装置の製造方法であって、
前記硬化工程の後、前記バンプ電極の融点よりも高い温度で加熱することにより、リフロー処理を実施する、リフロー工程をさらに含む、半導体装置の製造方法。 - 請求項1から9のいずれか1項に記載の半導体装置の製造方法であって、
前記硬化工程の前に、
表面にバンプ電極が形成された第3端子、を有する貫通電極を備える半導体チップを準備する工程と、
前記半導体チップの前記バンプ電極が形成された側と前記第1半導体部品の第1面側とは反対側とを対向配置するとともに、前記半導体チップと前記第1半導体部品との間にフラックス機能を有する樹脂層を配置する工程と、
前記バンプ電極の融点よりも低い第1温度で加熱することにより、前記第1半導体部品の前記第1面側とは反対側に形成された端子と前記半導体チップの前記第3端子とを前記バンプ電極を介して接合する接合工程と、を含む、半導体装置の製造方法。 - 請求項1から10のいずれか1項に記載の半導体装置の製造方法であって、
前記貫通電極が銅で構成される、半導体装置の製造方法。 - 請求項1から11のいずれか1項に記載の半導体装置の製造方法であって、
前記配置工程において、前記樹脂層は、Bステージ状態のフィルムである、半導体装置の製造方法。 - 請求項1から12のいずれか1項に記載の半導体装置の製造方法であって、
前記準備工程において、前記第1半導体部品の第1面側とは反対面側に保護絶縁膜が形成されている、半導体装置の製造方法。 - 請求項1から13のいずれか1項に記載の半導体装置の製造方法であって、
前記樹脂層は、熱硬化性樹脂およびフラックス活性剤を含む、半導体装置の製造方法。 - 請求項14に記載の半導体装置の製造方法であって、
前記フラックス活性剤が、カルボキシル基を有する化合物である、半導体装置の製造方法。 - 請求項14または15に記載の半導体装置の製造方法であって、
前記熱硬化性樹脂が、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂、またはジシクロペンタジエン型エポキシ樹脂であるエポキシ樹脂を含む、半導体装置の製造方法。 - 請求項14から16のいずれか1項に記載の半導体装置の製造方法であって、
前記熱硬化性樹脂が、ビスフェノールA型エポキシ樹脂を含む、半導体装置の製造方法。 - 請求項1から17のいずれか1項に記載の半導体装置の製造方法であって、
前記樹脂層は、無機充填材をさらに含む、半導体装置の製造方法。 - 請求項18に記載の半導体装置の製造方法であって、
前記無機充填材は、シリカを含む、半導体装置の製造方法。 - 第1端子及び第2端子の少なくとも一方にバンプ電極が形成されており、
第1面側に前記第1端子を有する貫通電極を備える第1基板と、
第2面側に前記第2端子を備える第2基板と、を準備する準備工程と、
前記第1面と前記第2面とを対向させた状態で、前記第1基板と前記第2基板との間に、熱硬化性樹脂およびフラックス活性剤を含む樹脂層を配置する配置工程と、
前記バンプ電極の融点よりも低い第1温度で加熱することにより、前記第1基板の前記第1端子と前記第2基板の前記第2端子とを前記バンプ電極を介して接合する接合工程と、
前記バンプ電極の融点よりも低い第2温度で加熱することにより、前記樹脂層を硬化する硬化工程と、を含み、
前記接合工程から前記硬化工程にかけて、前記バンプ電極の融点よりも低い温度で行う、半導体装置の製造方法。 - 請求項20に記載の半導体装置の製造方法であって、
前記第1基板は、第1半導体チップを構成する基板またはインターポーザーである、半導体装置の製造方法。 - 請求項20または21に記載の半導体装置の製造方法であって、
前記第2基板は、第2半導体チップを構成する基板、半導体ウェハまたは有機基板である、半導体装置の製造方法。 - 請求項21に記載の半導体装置の製造方法であって、
前記インターポーザーは、シリコンまたはガラスで構成される、半導体装置の製造方法。 - 請求項1から23のいずれか1項に記載の半導体装置の製造方法に用いるフラックス機能を有する前記樹脂層を構成する樹脂組成物。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015032193 | 2015-02-20 | ||
JP2015032193 | 2015-02-20 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015216273A Division JP2016157916A (ja) | 2015-02-20 | 2015-11-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5904302B1 true JP5904302B1 (ja) | 2016-04-13 |
JP2016157914A JP2016157914A (ja) | 2016-09-01 |
Family
ID=55747786
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204813A Active JP5904302B1 (ja) | 2015-02-20 | 2015-10-16 | 半導体装置の製造方法及び樹脂組成物 |
JP2015216273A Pending JP2016157916A (ja) | 2015-02-20 | 2015-11-04 | 半導体装置の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015216273A Pending JP2016157916A (ja) | 2015-02-20 | 2015-11-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5904302B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10854576B2 (en) | 2017-03-10 | 2020-12-01 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6822038B2 (ja) * | 2016-09-23 | 2021-01-27 | 株式会社デンソー | 半導体装置の製造方法 |
JP6298962B1 (ja) * | 2016-11-21 | 2018-03-28 | 台湾▲ロ▼旦股▲分▼有限公司 | チップの固定方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011007531A1 (ja) * | 2009-07-17 | 2011-01-20 | 住友ベークライト株式会社 | 電子部品の製造方法および電子部品 |
JP2011231137A (ja) * | 2010-04-23 | 2011-11-17 | Hitachi Chem Co Ltd | 半導体封止充てん用エポキシ樹脂組成物及び半導体装置 |
JP2013225642A (ja) * | 2011-11-11 | 2013-10-31 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
-
2015
- 2015-10-16 JP JP2015204813A patent/JP5904302B1/ja active Active
- 2015-11-04 JP JP2015216273A patent/JP2016157916A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011007531A1 (ja) * | 2009-07-17 | 2011-01-20 | 住友ベークライト株式会社 | 電子部品の製造方法および電子部品 |
JP2011231137A (ja) * | 2010-04-23 | 2011-11-17 | Hitachi Chem Co Ltd | 半導体封止充てん用エポキシ樹脂組成物及び半導体装置 |
JP2013225642A (ja) * | 2011-11-11 | 2013-10-31 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10854576B2 (en) | 2017-03-10 | 2020-12-01 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2016157914A (ja) | 2016-09-01 |
JP2016157916A (ja) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011033743A1 (ja) | 接着フィルム、多層回路基板、電子部品及び半導体装置 | |
WO2014136836A1 (ja) | 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法 | |
WO2009099191A1 (ja) | 半導体用フィルム、半導体装置の製造方法および半導体装置 | |
JP5962834B1 (ja) | 樹脂組成物、接着フィルムおよび回路部材の接続方法 | |
JP2015137299A (ja) | 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置 | |
TWI721150B (zh) | 半導體裝置的製造方法 | |
KR102558125B1 (ko) | 필름상 반도체 봉지재 | |
JP2018141106A (ja) | 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置 | |
TWI827512B (zh) | 半導體用膜狀接著劑、半導體裝置的製造方法及半導體裝置 | |
JP5904302B1 (ja) | 半導体装置の製造方法及び樹脂組成物 | |
JP5445169B2 (ja) | 接着フィルム、半導体装置、多層回路基板および電子部品 | |
JP2015030745A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP2011014717A (ja) | 接着フィルム、多層回路基板、電子部品及び半導体装置 | |
JP5950006B2 (ja) | 半導体装置の製造方法および電子部品の製造方法 | |
JP2015129247A (ja) | 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、ダイシングテープ兼バックグラインドテープ一体型接着シート、および、電子装置 | |
WO2019123518A1 (ja) | 半導体装置、半導体装置の製造方法及び接着剤 | |
WO2020110785A1 (ja) | 半導体用フィルム状接着剤、半導体装置及びその製造方法 | |
JP2016028167A (ja) | 樹脂組成物 | |
JP2017098463A (ja) | 半導体用接着剤、半導体装置の製造方法及び半導体装置 | |
JP6040974B2 (ja) | 半導体装置の製造方法 | |
JP7035320B2 (ja) | 熱硬化性樹脂組成物、樹脂膜および半導体装置 | |
JP2013151589A (ja) | 樹脂組成物、半導体装置、多層回路基板および電子部品 | |
JP7248007B2 (ja) | 半導体用接着剤及びそれを用いた半導体装置の製造方法 | |
TWI857859B (zh) | 半導體裝置 | |
JP2018170368A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5904302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |