JP2018170368A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018170368A
JP2018170368A JP2017065677A JP2017065677A JP2018170368A JP 2018170368 A JP2018170368 A JP 2018170368A JP 2017065677 A JP2017065677 A JP 2017065677A JP 2017065677 A JP2017065677 A JP 2017065677A JP 2018170368 A JP2018170368 A JP 2018170368A
Authority
JP
Japan
Prior art keywords
resin layer
terminal
manufacturing
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017065677A
Other languages
English (en)
Inventor
美樹 高坂
Miki Kosaka
美樹 高坂
桂山 悟
Satoru Katsurayama
悟 桂山
田中 義人
Yoshito Tanaka
義人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2017065677A priority Critical patent/JP2018170368A/ja
Publication of JP2018170368A publication Critical patent/JP2018170368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】製造安定性に優れた半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、第1面側に第1端子を有しており、第1面に第1樹脂層が配置された半導体チップと、第2面側に第2端子を有しており、第2面に第2樹脂層が配置された基板と、を準備する準備工程と、半導体チップと基板とを互いに押し付けて、第1樹脂層と第2樹脂層とが一体化した樹脂層を形成する仮実装工程と、バンプ電極を介して第1端子と第2端子とを接合する接合工程と、を含み、準備工程において、第1樹脂層の膜厚は、半導体チップの第1面から第1端子の先端までの高さ以下であるか、または、第2樹脂層の膜厚は、基板の前記第2面から第2端子の先端までの高さ以下である。【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
これまでの半導体装置の製造方法において、半導体素子と回路部材との接合工程に対して様々な開発がなされてきた。この種の技術としては、例えば、特許文献1の技術が挙げられる。同文献には、半導体素子側のみに形成されたフィルム状接着剤を介して、半導体素子と回路部材(半導体素子搭載用支持部材)とを接合することが記載されている(特許文献1の図7)。
特開2016−139757号公報
しかしながら、発明者が検討した結果、半導体素子側のみにフィルム状接着剤が配置された状態で、半導体素子と回路部材とを接合すると、これらの間にボイドが発生することがあることが分かった。そのため、上記文献に記載の半導体装置の製造方法においては、製造安定性の点で改善の余地を有していることが判明した。
詳細なメカニズムは定かでないが、フィルム状接着剤が貼りつけられた半導体素子を、当該フィルム状接着剤を介して回路部材表面に密着させる場合、回路部材の表面には配線や端子等による凹凸部が存在するため、凸部の根元や凹部の奥にまでフィルム状接着剤が移動できず、その部分において空気が残存してしまう結果、ボイドが発生すると考えられる。このような現象は、半導体素子の面積が大きくなるほど顕著になることが分かった。
本発明者は、製造安定性に着眼し検討を進めた結果、樹脂層を介した半導体チップと基板との接合プロセスにおいて、互いに対向する面にそれぞれ樹脂層を配置する、すなわち、半導体チップの第1面側に第1樹脂層を配置し、基板の第2面側に第2樹脂層を配置することにより、上述のボイドの発生を抑制できることを見出した。
しかしながら、両側に樹脂層を配置すると、半導体チップと基板との間隙部中の樹脂層の体積が増加するため、樹脂はみ出しが生じることがあった。
これに対して、本発明者は、さらに鋭意検討した結果、第1樹脂層または第2樹脂層の膜厚を薄層化することにより、樹脂はみ出しを抑制できることを見出し、本発明を完成するに至った。
本発明によれば、
第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、
第1面側に前記第1端子を有しており、前記第1面に第1樹脂層が配置された半導体チップと、
第2面側に前記第2端子を有しており、前記第2面に第2樹脂層が配置された基板と、
を準備する準備工程と、
前記半導体チップと前記基板とを互いに押し付けて、前記第1樹脂層と前記第2樹脂層とが一体化した樹脂層を形成する仮実装工程と、
前記バンプ電極を介して前記第1端子と前記第2端子とを接合する接合工程と、
を含む、半導体装置の製造方法であって、
前記準備工程において、前記第1樹脂層の膜厚は、前記半導体チップの前記第1面から前記第1端子の先端までの高さ以下であるか、または、前記第2樹脂層の膜厚は、前記基板の前記第2面から前記第2端子の先端までの高さ以下である、半導体装置の製造方法が提供される。
本発明によれば、製造安定性に優れた半導体装置の製造方法を実現できる。
本実施形態に係る半導体装置の製造方法を示す図である。 本実施形態に係る半導体装置の製造方法を示す図である。 本実施形態の変形例に係る半導体装置の製造方法を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施形態の半導体装置の製造方法について説明する。
図1、2の各図は、本実施形態に係る半導体装置の製造方法を示す図である。
本実施形態の半導体装置の製造方法は、第1端子(端子144)及び第2端子(端子242)の少なくとも一方には、バンプ電極310が形成されており、第1面104側に第1端子(端子144)を有しており、第1面104に第1樹脂層302が配置された半導体チップ100と、第2面202側に第2端子(端子242)を有しており、第2面202に第2樹脂層304が配置された基板200と、を準備する準備工程と、半導体チップ100と基板200とを互いに押し付けて、第1樹脂層302と第2樹脂層304とが一体化した樹脂層300を形成する仮実装工程と、バンプ電極310を介して第1端子(端子144)と第2端子(端子242)とを接合する接合工程と、を含むことができる。
本実施形態の準備工程において、第1樹脂層302の膜厚は、半導体チップ100の第1面104から第1端子(端子144)の先端312までの高さ以下であるか、または、第2樹脂層304の膜厚は、基板200の第2面202から第2端子(端子242)の先端244までの高さ以下とすることができる。
本実施形態によれば、半導体チップ100と基板200との互いに対向する面(第1面104,第2面202)にそれぞれ樹脂層(第1樹脂層302,第2樹脂層304)を配置する。すなわち、半導体チップ100の第1面104側に第1樹脂層302を配置し、基板200の第2面202側に第2樹脂層304を配置するという、両側ラミネート工法を採用している。これにより、半導体チップ100または基板200のいずれか一方のみに樹脂層を配置する片側ラミネート工法で発生することがあるボイドを抑制することができる。
また、本実施形態によれば、準備工程において、第1樹脂層302の膜厚は、半導体チップ100の第1面104から第1端子(端子144)の先端312までの高さ以下であるか、または、第2樹脂層304の膜厚は、基板200の第2面202から第2端子(端子242)の先端244までの高さ以下とすることができる。このため、第1樹脂層302または第2樹脂層304の膜厚を薄層化することができるので、仮実装工程や接合工程において、半導体チップ100の外側に樹脂が流動し、樹脂はみ出しが発生することを抑制できる。
以上のような本実施形態の半導体装置の製造方法によれば、ボイドの発生や樹脂はみ出しを抑制できるため、半導体装置の製造安定性を向上させることができる。
以下、本実施形態の半導体装置の製造方法の各工程について詳述する。
本実施形態の半導体装置の製造方法は、準備工程、仮実装工程、接合工程を備えることができる。
上記準備工程は、図1に示すように、第1面104に第1樹脂層302が配置された半導体チップ100と、第2面202に第2樹脂層304が配置された基板200を準備する工程を含むことができる。
まず、半導体チップ100および基板200を準備する。
本実施形態に係る半導体チップ100は、ロジックチップやメモリチップでもよく、メモリ回路とロジック回路が混成されたLSIチップでもよい。また、ロジックチップ上に、メモリチップが積層されていてもよい。また、半導体チップ100は、ADCおよびDAC回路を有するFPGAチップ、またはデータ変換器チップなどの集積回路チップでもよい。
半導体チップ100の搭載方法としては、フェースダウン方式やフェースアップ方式を採用できる。これらの方式を混成した方式を採用してもよい。フェースアップ方式とは、トランジスタなどの電子回路が形成された主面(素子面102)が、基板200とは反対側を向くように、半導体チップ100を搭載する方式を指す。
メモリチップは、2以上のメモリチップが積層されていてもよく、例えば4以上や8以上積層されていてもよい。最上層のメモリチップを除く中間のメモリチップは、当該メモリチップを裏面から主面に貫通する貫通電極(例えば、TSV)が設けられている。フェースダウン方式でメモリチップを積層しているため、最上層のメモリチップにTSVを形成しなくてもよい。これにより、最上層のメモリチップを膜厚にすることができ、強度を高めて、チップ割れを抑制することができる。ただし、最上層のメモリチップにもTSVを形成することにより、積層されたメモリチップを同一工程で製造することができる。
本実施形態において、搭載方法の一例として、図1に示すように、半導体チップ100は、第1面104(素子面102とは反対側の裏面)が基板200の第2面202と対向する向きに搭載されてもよい。言い換えると、半導体チップ100は、フェイスアップ方式で基板200に搭載されてもよい。
本実施形態における半導体チップ100の構造の一例として、半導体チップ100は、基板110を備えている。基板110は、半導体基板であり、例えばシリコン基板とすることができる。また、半導体チップ100の第1面104とは反対面(素子面102)側に保護絶縁膜130が形成されていてもよい。また、基板110と保護絶縁膜130の間に、多層配線層120が形成されていてもよい。また、半導体チップ100には、図示しないトランジスター、ダイオード、抵抗等の回路素子がされていてもよい。
また、本実施形態の半導体チップ100は、貫通電極140を備えていてもよい。貫通電極140は、基板110を貫通し、素子面102側の端子142と第1面104側の端子144とを互いに電気的に接続できる。貫通電極140は、例えばTSV(Through−Silicon Via)であり、具体的には導電体(例えば、銅、アルミニウム、鉄、ニッケル、金、銀等の金属)で構成されていてもよい。また、端子142及び端子144は、それぞれ金属(例えば、銅、アルミニウム、鉄、ニッケル、金、銀等の金属)で構成されていてもよい。
本実施形態の基板200は、基板200を搭載するための搭載面(第2面202)を有する実装基板とすることができる。実装基板としては、例えば、半導体、ガラス、セラミック、有機材料で構成された基板210を有していてもよい。基板200は、上面視からの形状は特に限定されないが、例えば、矩形形状などのパネルでもよく、円形形状のウェハでもよい。
本実施形態の基板200の一例としては、例えば、半導体ウェハ(例えば、シリコンウェハ)または有機基板などの実装基板とすることができる。
本実施形態の基板200の具体的な態様の一例としては、図1に示すように、基板200は、基板210、多層配線層220、及び保護絶縁膜230を備えることができる。
本実施形態において、保護絶縁膜130や保護絶縁膜230は、それぞれ、例えば、ポリイミド系樹脂、ポリベンゾオキサゾール系樹脂、ポリアミド系樹脂、ポリオレフィン系樹脂のような有機材料、酸化ケイ素、窒化ケイ素のような無機材料等で構成されていてもよい。
また、本実施形態において、バンプ電極310は、半導体チップ100の端子144(第1端子)または、基板200の端子242(第2端子)の端部に形成されていてもよい。図1には、バンプ電極310は、第1端子のみに形成されているが、第2端子のみに形成されていてもよく、第1端子および第2端子の両方に形成されていてもよい。
バンプ電極310は、半田層で構成されている半田バンプであってもよい。バンプ電極310の融点は、半田の種類に応じて変わるが、130℃〜300℃としてもよく、180〜230℃としてもよく、210℃以上としてもよい。半田層は、例えば、Sn−Ag系、Sn−Cu系、Sn−Zn系、Sn−Ag−Cu系のような鉛フリーはんだで構成されていてもよい。この中でもうち、Snを主成分とし、Agを副成分とする鉛フリーはんだを用いてもよい。
本願明細書において、半導体チップ100の第1端子(端子144)の先端312、および基板200の第2端子(端子242)の先端244とは、バンプ電極310を有しない場合、端子自体の端部が先端を意味し、端子の端部にバンプ電極310が形成されている場合、このバンプ電極310の先端を意味する。
次いで、図1に示すように、半導体チップ100との第1面104に第1樹脂層302を配置する。また、基板200の第2面202に第2樹脂層304を配置する。
本実施形態の第1樹脂層302や第2樹脂層304は、それぞれ、フィルム状の樹脂組成物とすることができる。フィルム状の樹脂組成物は、例えば、半硬化状態(Bステージ上の熱硬化性樹脂組成物)で構成された樹脂シートであってもよい。
本実施形態において、第1樹脂層302や第2樹脂層304を構成する樹脂組成物としては、例えば、熱硬化性樹脂組成物を用いることができる。上記熱硬化性樹脂組成物の各成分については、製造工程を説明した後で、詳述する。
次いで、上記準備工程後、上記仮実装工程を行う。仮実装工程は、半導体チップ100と基板200とを互いに押し付けることにより、第1樹脂層302と第2樹脂層304とを接触させて、これらを一体化した樹脂層300を形成する工程を含むことができる。
具体的には、図2に示すように半導体チップ100及び基板200それぞれに設けられたアライメントマーク(不図示)等を利用して、半導体チップ100及び基板200の位置合わせを行う。そして、半導体チップ100の端子142と基板200の端子242とが互いに対向した状態とする。
次いで、対向した状態の半導体チップ100と基板200とを、挟圧部材610等を用いて押圧する。これにより、端子144の先端312と、端子242の先端244の離間の距離を狭めることができる。
このような押圧により、半導体チップ100の第1面104と基板200の第2面202の離間距離も短くなり、第1面104に配置された第1樹脂層302と、第2面202に配置された第2樹脂層304とが互いに接触し、樹脂層300を形成することができる。
第2樹脂層304は、上記準備工程において、端子242の根元が埋設されるように配置されていてもよい。すなわち、第2樹脂層304は、複数の端子242の間隙部を埋設するように、基板200の第2面202に接触するように配置されていてもよい。図1に示すように、空気を巻き込みやすい先端244の根元を第2樹脂層304で埋設した状態で、仮実装工程を行うことにより、より確実にボイドの発生を抑制できる。このような配置の仕方は、第1樹脂層302についても同様とすることができる。したがって、半導体装置の製造安定性を高めることができる。
また、本実施形態によれば、第1樹脂層302の膜厚は、半導体チップ100の第1面104から第1端子(端子144)の先端312までの高さ以下であるか、または、第2樹脂層304の膜厚は、基板200の第2面202から第2端子(端子242)の先端244までの高さ以下とすることができる。このため、第1樹脂層302または第2樹脂層304の膜厚を薄層化することができるので、半導体チップ100と基板200とを押し付けたときに、半導体チップ100の外側に樹脂が流動し、樹脂はみ出しが発生することを抑制できる。したがって、半導体チップ100の外側にフィレットが大幅に形成されることを抑制できるため、半導体装置の製造安定性を高めることができる。
上記仮実装工程は、例えば、バンプ電極310の融点よりも低い温度で行ってもよいが、これに限定されない。温度を低く設定することで、樹脂層300の著しい軟化を抑えることができる。
本実施形態において、半導体チップ100は大面積を有してもよい。このような半導体チップ100の第1端子(端子144)にバンプ電極310が形成されている場合、バンプ電極310の密度の下限値は、例えば、0.01万個/mm以上とすることができ、0.02万個/mm以上でもよく、0.025万個/mm以上でもよい。これにより、半導体装置の高密度化を図ることができる。なお、バンプ電極310の密度の上限値は、特に限定されないが、例えば、1万個/mm以下としてもよく、0.1万個/mm以下としてもよい。
大面積化により半導体チップ100が受ける応力が低下したおり、バンプ電極310の密度の増大によりバンプ電極310当たりにかかる荷重も低減するため、端子144,242の接続が困難となる場合がある。
これに対して、上記仮実装工程を行う前に、第1端子(端子144)の先端312が第1樹脂層302から露出するように配置することができる。また、第2樹脂層304を、第2端子(端子242)の先端244から露出するように配置することができる。これにより、第1端子(端子144)の先端312と第2端子(端子242)の先端244との接触を容易に行うことができるので、比較的小さな荷重であっても、これらの接続信頼性を高めることができる。また、端子144と端子242との樹脂噛みを防止できるので、接続信頼性を高めることができる。
本実施形態における仮実装工程において、第1端子(端子144)の先端312と第2端子(端子242)の先端244とは、互いに接触していてもよいが、接触しない組み合わせがあってもよい。仮実装工程の後、仮実装工程時の荷重よりも大きな荷重で半導体チップ100と基板200とを押し付けてもよい。これにより、第1端子(端子144)と第2端子(端子242)との間の樹脂を十分に排除することができる。
本実施形態において、第1樹脂層302を半導体チップ100の第1面104に配置する方法は、特に限定されないが、例えば、半導体チップ100の第1面104にフィルム状の第1樹脂層302をラミネートしてもよいが、フィルム状の第1樹脂層302が形成された半導体ウエアを個片化してもよい。具体的には、上記準備工程は、第1端子(端子144)を複数有するウェハ(例えば、半導体ウェハ)の第1面104側に第1樹脂層302を貼り付ける貼付工程と、当該ウェハを個片化して、第1面104に第1樹脂層302が配置された半導体チップ100を得る工程と、を含むことができる。
本実施形態において、上記貼付工程は、第1樹脂層302が、バンプ電極310または第1端子(端子144)よりも柔軟な基材上に形成された、樹脂シートを準備する工程と、当該樹脂シートの第1樹脂層302をウェハ(半導体ウェハ)の第1面104に押し付けることにより、第1面104上に形成された第1端子(端子144)の先端312を、第1樹脂層302から貫通させて、基材の表面に接触させる貫通工程と、を含むことができる。以上により、第1樹脂層302から、第1端子(端子144)の先端312を露出するように配置することができる。同様の手法にて、基板200上に第2樹脂層304を配置することができる。
また、上記貼付工程において、第1端子(端子144)の先端312を、第1樹脂層302から貫通させて、基材の表面に埋め込むまで、樹脂シートの第1樹脂層302をウェハの第1面104に押し当ててもよい。これにより、第1樹脂層302を、端子144の根元が埋設されるように配置することができる。
本実施形態において、上記樹脂シートを構成する柔軟な基材としては、例えば、ビニル系樹脂(ポリ塩化ビニル、ポリ塩化ビニリデン、ポリビニルアルコール、ポリビニルブチラール、ポリビニルアセタール等)、ポリエチレン、エチレン系共重合体(エチレン・酢酸ビニル共重合体、エチレン・ビニルアルコール共重合体等)、ポリプロピレン、ポリスチレン、スチレン系共重合体(スチレン・アクリルニトリル共重合体、スチレン・ブタジエン・アクリルニトリル共重合体、スチレン・イソプレンの混合物等)、ポリアセタール、アクリル系樹脂(ポリメチルメタクリレート、ポリアクリロニトリル等)、アクリル系共重合体(メタクリル・スチレン共重合体等)、酢酸セルロース、ポリエステル系共重合体(シクロヘキサンジメタノール・ポリエチレンテレフタレート共重合体等)、ポリアミド(ナイロン)、ポリウレタン、ポリメチルペンテン、シクロオレフィンポリマー、ポリブタジエン等の材料で構成することができる。これらを単独で用いても2種以上を組み合わせて用いてもよい。
上記貼付工程は、室温よりも高い加熱温度で行うことができる。当該加熱温度は、第1樹脂層302や第2樹脂層304が柔軟になる温度であれば特に限定されないが、例えば、80℃から100℃としてもよい。これにより、上記貫通工程を容易に行うことができる。
また、本実施形態の第1樹脂層302および第2樹脂層304の合計膜厚Dは、半導体チップ100の第1面104から第1端子(端子144)の先端312までの高さをH1とし、基板200の第2面202から第2端子(端子242)の先端244までの高さをH2としたとき、合計膜厚Dの上限値は、H1とH2の合計値H以下であり、好ましくは合計値Hより小さく設定でき、より好ましくは合計値Hの98%以下に設定でき、さらに好ましくは合計値Hの95%以下に設定することができる。これにより、上述の樹脂はみ出しを抑制することができる。一方で、上記合計膜厚Dの下限値は、例えば、半導体チップ100と基板200との間を充填できればよく、合計値Hの80%以上でもよく、合計値Hの90%以上でもよい。
一方で、バンプ電極310の厚み変動量をΔHとしたとき、合計膜厚Dの下限値は、例えば、H1とH2の合計値からΔHを引いた値以上であればよい。これにより、第1樹脂層302および第2樹脂層304からなる樹脂層300を形成することができる。本実施形態において、ΔHは、仮実装工程時や接合工程時における半導体チップ100および基板200にかかる荷重、実装温度、バンプ電極310の材料を適切に調整することにより制御できる。
また、第1樹脂層302と第2樹脂層304とは、同じ材料かつ同じ膜厚の樹脂フィルムで構成されていてもよいが、互いに材料が異なる樹脂フィルムや、互いに膜厚が異なる樹脂フィルムで構成されていてもよい。
次いで、上記仮実装工程の後に、接合工程を行うことができる。
本実施形態の接合工程は、バンプ電極310の融点よりも高い温度で行うことができる。これにより、バンプ電極310を介して第1端子(端子144)と第2端子(端子142)との接続信頼性を高めることができる。また、接合工程は、加圧しながら実施してもよい。
本実施形態における接合工程は、バンプ電極310を介して第1端子(端子144)と第2端子(端子242)とを接触させた後、さらに、バンプ電極310を変形させて第1端子と第2端子とを接近させることにより、第1端子(端子144)と第2端子(端子242)との間の接合面を形成する工程を含むことができる。
なお、上記接合工程は、第1樹脂層302や第2樹脂層304の中の配合組成(例えば、フラックス活性を有する化合物など)を適切に制御することにより、バンプ電極310の融点より低い温度で行うこともできる。
本実施形態の一態様においては、たとえば、基材の積層方向に直交する方向から半導体装置をみたときに、接合面が第1端子(端子144)または第2端子(端子242)の表面の長さに対して90%以上の長さで形成されている。これにより、より高度な接続信頼性を発揮することができる。
なお、この基材の積層方向に直交する方向は、たとえば任意に選んだ方向のいずれかでよく、接合面が端子に対して平行に形成されていない場合においては、弧長として、この接合面の長さを定義することができる。
この接合面は第1端子または第2端子の表面の長さに対して95%以上の長さで形成されていることがより好ましく、100%の長さで形成されていることがさらに好ましい。
また、本実施形態の一態様においては、前述の接合面は、半田層を形成する半田成分と、第1端子(端子144)または第2端子(端子242)を構成する金属成分との合金が含まれることとすることができ、これにより、端子間における接続性が一段と向上する。
たとえば、銅製のバンプから構成される端子に対し、錫を含む半田層を用いて接合面を形成する場合、この銅と錫とを含む合金がこの接合面に含まれる。
ここで、本実施形態においては、上記準備工程において、第1端子(端子144)及び第2端子(端子242)のいずれか一方にバンプ電極310が形成されている。例えば、上記接合工程は、バンプ電極310が形成されていない方の端子(端子242)とバンプ電極310との合金層を形成するとともに、バンプ電極310が形成されていない方の端子(端子242)の全面に合金層を形成する工程を含むことができる。
本実施形態においては、たとえば、フラックス活性を有する化合物の種類と配合量を適切に選択することにより、このような合金が含まれる接合面を形成することができる。
本実施形態において、第1端子(端子144)と第2端子(端子242)を接合する接合工程の後、樹脂層300を硬化させる硬化工程を行ってもよい。具体的には、半導体チップ100及び基板200を硬化温度に加熱する。これにより、強固な接着構造を実現できる。また全体の機械的強度を高めることができる。
また、硬化工程において、挟圧部材610を用いて樹脂層300を挟む方向に半導体チップ100及び基板200を押圧してもよい。硬化温度は、バンプ電極310の融点よりも低くすることができる。これにより、半導体チップ100などの電子部品の高温によるダメージを低減することができる。
本明細書においては、「温度」とは、第一回路部材(半導体チップ100)と第二回路部材(基板200)の間に熱電対を挟みこみ、接続用金属近傍部位の最高到達温度を意味する。
本実施形態において、挟圧部材610を用いて、これを半導体装置に接する位置に合わせて固定し、無加圧状態で加熱を行ってもよい。これにより、硬化時の反りを低減させることができる。
また、流体で加圧しながら加熱することもできる。これにより、樹脂層300におけるボイド発生を抑制することができ、また、精度高く端子同士を接合させることができる。
本実施形態においては、上記硬化工程の後、バンプ電極310の融点よりも高い温度で加熱することにより、リフロー処理を実施する、リフロー工程をさらに含むことができる。これにより、端子間の接続をより強固なものとし、基材間の接続信頼性を一層向上させることができる。樹脂層300は、上記硬化工程によって、既に硬化されている。このため、バンプ電極310の融点より高い温度に加熱しても、半導体チップ100の反りは、硬化した樹脂層300によって抑制される。加えて、上記硬化工程後に上記リフロー工程を行うことにより、上述の樹脂のはみ出しを抑制することができる。
なお、上記端子間の接合が十分であれば、本リフロー工程は実施しなくてもよい。
次いで、基板200をダイシングすることにより、複数個に切り出された半導体装置を得ることができる。
以上により、本実施形態の半導体装置の製造方法は、例えば、CoW(Chip On Wafer)の1段目の積層プロセスに適用することができる。
本実施形態の変形例としては、基板200に積層された半導体チップ100に他の半導体チップをさらに積層することができる。積層される半導体チップ100の数は、2以上でも3以上でもよい。同種または異種の半導体チップを積層してもよい。半導体チップの間には樹脂層300が形成されていてもよい。
また、図3に示すように、複数の半導体チップ100を基板200の他の領域に設けてもよい。上記接合工程は、半導体チップ100の仮実装工程を複数繰り返した後に、実施してもよい。また、上記仮実装工程および接合工程のセットを、複数繰り返してもよい。
本実施形態において、第1樹脂層302や第2樹脂層304などの、半導体チップ100と基板200とを接着するためのフィルム状の接着性樹脂層(以下、「樹脂層」と呼称する)は、例えば、熱硬化性樹脂組成物を用いて構成することができる。
以下、樹脂層を構成する各成分について説明する。
本実施形態に係る樹脂層は、例えば、下記(a)〜(f)に示される成分を含有することができる。この樹脂層は、下記(a)〜(f)に示される成分の少なくとも1以上を含有する樹脂組成物からなる乾燥樹脂膜で構成されていてよい。
(a)熱硬化性樹脂
本実施形態の樹脂層は、熱硬化性樹脂を含むことができる。
熱硬化性樹脂としては、エポキシ樹脂を含んでいることがより好ましい。エポキシ樹脂は、硬化性および保存性に優れている。さらに、硬化後のエポキシ樹脂は、耐熱性、耐湿性および耐薬品性に優れている。なお、上述した熱硬化性樹脂は、上述した例に限定されるものではない。
上述したエポキシ樹脂は、例えば、1分子中にエポキシ基を2個以上含んでいる。具体的には、エポキシ樹脂としては、単官能エポキシ樹脂、二官能エポキシ樹脂、多官能エポキシ樹脂等が挙げられる。
このうち、二官能エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等が挙げられる。
また、多官能エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ナフタレン骨格型エポキシ樹脂、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等が挙げられる。
上述したエポキシ樹脂は、25℃において少なくとも一部が液状であることが好ましい。これにより、樹脂層を端子242の周辺にも良好に充填することができる。さらに、半導体チップ100の第1面104の凹凸(例えば、端子144によって生じる凹凸)を効果的に埋め込むことができる。さらに、樹脂層をフィルム状にした場合、このフィルムに柔軟性および屈曲性を付与することができる。このため、ハンドリング性に優れたフィルムを得ることができる。
また、上述したエポキシ樹脂は、特に、ビスフェノールA型エポキシ樹脂またはビスフェノールF型エポキシ樹脂であることが好ましい。これにより、樹脂層は半導体チップ100に良好に密着し得るものとなる。さらに、樹脂層は、硬化後の機械的特性に優れたものとなる。
また、エポキシ樹脂は、トリス(ヒドロキシフェニル)メタン型エポキシ樹脂、ナフタレン骨格型エポキシ樹脂等であってもよく、好ましくはトリス(ヒドロキシフェニル)メタン型エポキシ樹脂である。この場合、エポキシ樹脂は、ガラス転移点Tgが高いため、熱信頼性が高くなる。
熱硬化性樹脂の含有量は、樹脂層の全固形分に対して、10質量%以上75質量%以下であることが好ましい。より具体的には、熱硬化性樹脂の含有量は、樹脂層の全固形分に対して、15質量%以上45質量%以下であることが好ましい。熱硬化性樹脂の含有量が上述した範囲内である場合、硬化後の樹脂層は、耐熱性および機械的特性が特に優れたものになる。ただし、熱硬化性樹脂の含有量は、上述した範囲に限定されるものではない。
(b)フラックス機能を有する化合物
また、樹脂層は、フラックス機能を有する化合物を含むことができる。
樹脂層は、前述したようにフラックス機能を有する。このフラックス機能は、樹脂層がフラックス機能を有する化合物を含むことによって発現する。フラックス機能が発現することによって、バンプ電極310の表面に存在する金属酸化膜を除去し易くなり、良好な金属接合が実現される。
なお、仮実装工程や実装工程においては、バンプ電極310の融点よりも低い温度において、端子14と端子242との接続に供される場合、樹脂層がフラックス機能を有する化合物を含むことにより、低温であっても良好な金属接合を実現することができる。
フラックス機能を有する化合物としては、バンプ電極310の表面の金属酸化膜を除去する機能を有するものであれば、特に限定されないが、カルボキシル基またはフェノール性水酸基のいずれか一方あるいは双方を備える化合物が好ましい。また、接合信頼性の観点から、フラックス機能を有する化合物としては、カルボキシル基、あるいは、カルボキシル基およびフェノール性水酸基の両方を備える化合物が好ましい。
また、フラックス機能を有する化合物としては、この他に、酸無水物化合物が挙げられる。
樹脂層の全固形分中におけるフラックス機能を有する化合物の配合量は、特に限定されないが、0.1質量%以上30質量%以下であるのが好ましく、0.5質量%以上20質量%以下であるのがより好ましく、1.0質量%以上10質量%以下であるのが特に好ましい。
フラックス機能を有する化合物の配合量が、上記範囲内であることにより、フラックス機能を向上させることができるとともに、樹脂層を硬化した際に、未反応のエポキシ樹脂やフラックス機能を有する化合物が残存するのを防止することができ、耐マイグレーション性を向上することができる。
また、エポキシ樹脂の硬化剤として作用する化合物の中には、フラックス機能を有する化合物が存在する(以下、このような化合物を、「フラックス機能を有する硬化剤」ともいう。)。例えば、エポキシ樹脂の硬化剤として作用する、脂肪族ジカルボン酸、芳香族ジカルボン酸等は、フラックス機能も有している。本実施形態では、このような、フラックス機能を有する硬化剤を、好適に用いることもできる。
なお、カルボキシル基を備えるフラックス機能を有する化合物は、分子中にカルボキシル基が1つ以上存在するものであり、液状であっても固体であってもよい。また、フェノール性水酸基を備えるフラックス機能を有する化合物は、分子中にフェノール性水酸基が1つ以上存在するものであり、液状であっても固体であってもよい。また、カルボキシル基およびフェノール性水酸基を備えるフラックス機能を有する化合物は、分子中にカルボキシル基およびフェノール性水酸基がそれぞれ1つ以上存在するものであり、液状であっても固体であってもよい。これらを単独で用いても2種以上を組み合わせて用いてもよい。
これらのうち、カルボキシル基を備えるフラックス機能を有する化合物としては、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。
カルボキシル基を備えるフラックス機能を有する化合物に係る脂肪族カルボン酸としては、例えば、下記一般式(1)で示される化合物が挙げられる。当該化合物として、例えば、n=3のグルタル酸、n=8のセバシン酸等が挙げられる。
HOOC−(CH−COOH (1)
(式(1)中、nは、1以上20以下の整数を表す。)
カルボキシル基を備えるフラックス機能を有する化合物に係る芳香族カルボン酸としてはフェノールフタリン、ジフェノール酸等が挙げられる。
これらのカルボキシル基を備えるフラックス機能を有する化合物のうち、フラックス機能を有する化合物が有する活性度、樹脂組成物の硬化時におけるアウトガスの発生量、および硬化後の樹脂組成物の弾性率やガラス転移温度等のバランスが良いという観点で、前記一般式(1)で示される化合物が好ましい。そして、前記一般式(1)で示される化合物のうち、nが3〜10である化合物が、硬化後の樹脂層における弾性率が増加するのを抑制することができるとともに、半導体チップ100や基板200等の回路部材同士の接着性を向上させることができる点で、好ましく用いることができる。
フェノール性水酸基を備えるフラックス機能を有する化合物としては、フェノール類が挙げられる。
上述したようなカルボキシル基またはフェノール性水酸基のいずれか、あるいは、カルボキシル基およびフェノール性水酸基の両方を備える化合物は、エポキシ樹脂との反応で三次元的に取り込まれる。そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス機能を有する化合物としては、フラックス機能を有する硬化剤を用いるのが好ましい。フラックス機能を有する硬化剤としては、例えば、1分子中に、エポキシ樹脂に付加することができる水酸基と、フラックス機能(酸化膜除去機能)を示すカルボキシル基と、を備える化合物が挙げられる。
このようなフラックス機能を有する硬化剤としては、サリチル酸(2−ヒドロキシ安息香酸)、3−ヒドロキシ安息香酸、4−ヒドロキシ安息香酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸(3,4,5−トリヒドロキシ安息香酸)のような安息香酸誘導体、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸のようなナフトエ酸誘導体、フェノールフタリン、ジフェノール酸等が挙げられ、これらのうちの1種または2種以上が組み合わされて用いられる。
これらの中でも、フラックス機能の高さと、熱硬化性樹脂に対する適度な反応性とのバランスから、フラックス機能を有する化合物として、分子内にカルボキシル基と水酸基とを1つずつ有する化合物を用いることが好ましい。これにより、比較的低温での加熱条件においても、効果的にバンプ電極310の表面の金属酸化膜を除去することができる。
特に好ましい化合物としては、分子内にフェノール性水酸基とカルボキシル基とを1つずつ有する化合物が挙げられ、具体的には、サリチル酸(2−ヒドロキシ安息香酸)、3−ヒドロキシ安息香酸、4−ヒドロキシ安息香酸を挙げることができる。
これらの化合物は、比較的入手容易であり、また、極めて高いフラックス活性を有することから、本実施形態に特に好ましく用いることができる。
また、樹脂層の全固形分中における、フラックス機能を有する硬化剤の配合量は、特に限定されないが、0.1質量%以上30質量%以下であるのが好ましく、0.5質量%以上20質量%以下であるのがより好ましく、1.0質量%以上10質量%以下であるのが特に好ましい。これにより、樹脂層のフラックス機能を向上させることができるとともに、安定的に熱硬化性樹脂内に取り込まれる。
また、フラックス機能を有する酸無水物としては、脂環式酸無水物、芳香族酸無水物等が挙げられる。
フラックス機能を有する化合物に係る脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸等が挙げられる。
フラックス機能を有する化合物に係る芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物等が挙げられる。
熱硬化性樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂とフラックス機能を有する化合物との配合比(質量比)は、特に限定されないが、(エポキシ樹脂/フラックス機能を有する化合物)が0.5以上12以下であることが好ましく、2以上10以下であることが特に好ましい。(エポキシ樹脂/フラックス機能を有する化合物)を前記範囲内とすることで、安定的に樹脂層を硬化させることができ、耐マイグレーション性を向上させることができる。
(c)成膜性樹脂
樹脂層は、成膜性樹脂を含有してもよい。
成膜性樹脂は、樹脂層の成膜性を良好にする。成膜性樹脂は、有機溶媒に可溶であり、単独で膜を形成することができる。
成膜性樹脂は、好ましくは、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリイミド樹脂およびアクリロニトリル−ブタジエン共重合体のいずれかである。この場合、成膜性樹脂は、可撓性に優れるため温度サイクル信頼性が向上する。フェノキシ樹脂としては、例えば、ビスフェノールA型フェノキシ樹脂を用いてもよい。なお、本実施形態において、「(メタ)アクリル系樹脂」とは、(メタ)アクリル酸の重合体、(メタ)アクリル酸の誘導体の重合体、(メタ)アクリル酸と他の単量体との共重合体、または(メタ)アクリル酸の誘導体と他の単量体との共重合体を意味する。さらに、「(メタ)アクリル酸」とは、「アクリル酸」または「メタクリル酸」を意味する。
成膜性樹脂の重量平均分子量は、1万以上が好ましく、2万以上100万以下がより好ましく、3万以上90万以下がさらに好ましい。成膜性樹脂の重量平均分子量が前記範囲内であると、成膜性樹脂は、樹脂層の成膜性を特に高めることができる。
なお、樹脂層をフィルムとして準備する場合、成膜性樹脂の含有量は、樹脂層の全固形分に対して、0.5質量%以上50質量%以下であるのが好ましく、1質量%以上40質量%以下であることがより好ましく、3質量%以上35質量%以下であることがさらに好ましい。成膜性樹脂の含有量が前記範囲内であると、樹脂層の流動性を抑制することができ、フィルム(樹脂層)の取り扱いが容易になる。ただし、成膜性樹脂の含有量は、上述した範囲に限定されるものではない。
(d)硬化促進剤
樹脂層は、硬化促進剤を含有してもよい。
硬化促進剤は、上述した(a)熱硬化性樹脂の硬化を促進する。硬化促進剤は、熱硬化性樹脂の種類に応じて適宜選択することができる。硬化促進剤は、例えば、イミダゾール化合物である。イミダゾール化合物は、例えば、2−フェニル−4−メチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン等が挙げられ、融点が150℃以上であることが好ましい。これにより、樹脂層の硬化が完了する前に、バンプ電極310を構成する成分が、端子144の表面や端子242の表面を移動し易くなる。これにより、端子144とバンプ電極310との電気的接続および端子242とバンプ電極310との電気的接続を良好なものとすることができる。
(e)充填材
本実施形態の樹脂層は、充填材を含むことができる。また、樹脂層は、充填材として、無機充填材を含むことができる。
充填材は、樹脂層の線膨張係数を低下させるとともに、樹脂層の最低溶融粘度を調整する。充填材は、例えば、有機充填材および無機充填材の少なくとも一方を含んでいる。有機充填材としては、例えば、樹脂粒子、ゴム粒子等が挙げられる。無機充填材の構成材料としては、例えば、シリカ、マイカ、アルミナ等が挙げられ、これらのうちの1種または2種以上が用いられる。
充填材は、回路部材の接続構造の信頼性の向上という観点からは、無機充填材を含んでいることが好ましい。これにより、樹脂層の線膨張係数を低下することができ、回路部材の接続構造の信頼性を向上させることができる。より具体的には、無機充填材は、硬化後の樹脂層の熱伝導性の観点から、シリカを含んでいることが好ましい。シリカの形状は、例えば、破砕シリカおよび球状シリカの少なくとも一方である。本実施形態においては、シリカの形状が、球状シリカであることが好ましい。
また、本実施形態において、無機充填材は、その表面が疎水性の官能基で修飾されている表面疎水化無機充填材であることが好ましい。これにより、樹脂組成物中に含まれる、エポキシ樹脂、フラックス機能を有する化合物等の樹脂成分と、無機充填材とのなじみ性を向上させることができる。表面疎水化無機充填材として、例えば、疎水性シリカを使用してもよい。
充填材の平均粒子径は、特に限定されないが、500nm以下であることが好ましく、300nm以下であることがより好ましい。一方、充填材の平均粒子径の下限値は、例えば5nmとされる。充填材の平均粒子径が前記範囲内である場合、樹脂層の粘度を適度なものとすることができる。さらに、樹脂層内で充填材が凝集することを抑制することができる。さらに、樹脂層を光が透過する際に、可視光の透過を充填材が阻害するのを低減することができる。この場合、可視光を用いて端子242の位置やバンプ電極310の位置を良好に認識することができる。なお、充填材がシリカを含む場合、可視光の透過性はさらに良好なものとなる。これにより、半導体チップ100の位置合わせが容易になる。ただし、充填材の平均粒子径は、上述した範囲に限定されるものではない。
また、充填材の平均粒子径は、例えば、レーザー回折法によって得られた体積基準の粒度分布において、累積粒度が50%になるときの粒径とされる。
充填材の含有量は、樹脂層の全固形分において、0.1質量%以上80質量%以下であるのが好ましく、20質量%以上70質量%以下であるのがより好ましい。充填材の含有量が前記範囲内であると、樹脂層を硬化させた後において、半導体チップ100と樹脂層の間の線膨張係数差を小さくすることができる。これにより、半導体チップ100と樹脂層との間に生じる応力を低減することができる。このため、半導体チップ100が樹脂層から剥離することをさらに確実に抑制することができる。さらに、充填材の含有量が前記範囲内であると、硬化後の樹脂層の弾性率が高くなりすぎるのを抑制することができる。このため、回路部材の接続構造の信頼性が上昇する。ただし、充填材の含有量は、上述した範囲に限定されるものではない。
(f)その他の添加剤
樹脂層は、必要に応じて、上述した(a)〜(e)以外の成分を含んでいてもよい。例えば、本実施形態に係る樹脂層は、重量平均分子量が300以上2500以下であるフェノール系硬化剤を含んでいてもよい。これにより、樹脂層の硬化物のガラス転移温度を高めることができ、さらに、耐イオンマイグレーション性を向上させることが可能となる。また、樹脂層に適度な柔軟性を付与することができる。フェノール系硬化剤は、フェノールノボラック樹脂またはクレゾールノボラック樹脂であることが好ましい。
また、樹脂層は、シランカップリング剤をさらに含んでもよい。シランカップリング剤は、例えば、エポキシシランカップリング剤および芳香族含有アミノシランカップリング剤から選択される1種または2種を含む。
なお、樹脂層は、添加剤をさらに含んでいてもよい。添加剤は、例えば、可塑剤、安定剤、粘着付与剤、滑剤、酸化防止剤、帯電防止剤、および顔料から選択される1種または2種以上を含んでいる。
フェノール系硬化剤の含有量は、樹脂層の全体において、1質量%以上30質量%以下であるのが好ましく、3質量%以上25質量%以下であるのがより好ましい。フェノール系硬化剤の含有量を前記範囲内とすることで、半導体チップ100の第1面104の凹凸や、基板200の第2面202の凹凸を樹脂層で効果的に埋め込むことができる。さらに、フェノール系硬化剤の含有量を前記範囲内とすることで、樹脂層の硬化物のガラス転移温度を効果的に高めることができる。ただし、フェノール系硬化剤の含有量は、上述した範囲に限定されるものではない。
樹脂層の形成材料は、上述した各成分を混合または分散させることによって調製することができる。各成分の混合方法および分散方法は特に限定されず、従来公知の方法で混合または分散させることができる。より具体的には、例えば、上述した形成材料は、前記各成分を溶媒中でまたは無溶媒下で混合して液状に調製される。このとき用いられる溶媒は、各成分に対して不活性である。溶媒としては、例えば、アセトン、メチルエチルケトン(MEK)、メチルイソブチルケトン(MIBK)等が挙げられ、これらのうちの1種または2種以上を含むものが用いられる。
本実施形態において、樹脂層が表面に形成された柔軟な基材を備える樹脂シートは、例えば、キャリア基材上に形成された樹脂層を、柔軟な基材に転写することより得ることができる。具体的には、まず、上記成分を含むワニス状の樹脂組成物(樹脂ワニス)を、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステルなどのキャリア基材上に塗布し、所定の温度で乾燥し溶剤を揮散させることにより、キャリア基材付き樹脂層(上記樹脂組成物の乾燥膜)を得る。得られた樹脂層を、例えば、60℃〜100℃に加熱しつつ、ロールラミネーターなどを用いた熱ラミネート方法を用いて、樹脂層を柔軟な基材の表面に貼り付け、かかる樹脂層からキャリア基材を剥離する。以上のようにして、加熱ロールラミネート方法によって、樹脂層を柔軟な基材表面に転写することによって、上記の樹脂シートを得ることができる。これにより、製造安定性に優れた樹脂シートを実現することができる。
以下、実施例を用いて本発明を詳細に説明するが、本発明はこれらの実施例の記載に何ら限定されるものではない。
(樹脂ワニスの調製)
まず、表1に示す成分を、表1に示す質量比率で混合するとともに、メチルエチルケトンに溶解・分散し、成分濃度50質量%の樹脂ワニス(樹脂組成物)を調製した。
Figure 2018170368
(第1樹脂層、第2樹脂層の作製)
次いで、得られた樹脂ワニスを、基材ポリエステルフィルム(ベースフィルム、東レ株式会社製、商品名ルミラー)に、乾燥後の厚みが表2に示す値となるように塗布して、100℃、5分間乾燥して、所定厚みを有するフィルム状の接着樹脂層(第1樹脂層または第2樹脂層)が基材上に形成された、キャリア基材付き接着樹脂層を得た。得られたキャリア基材付き接着樹脂層の樹脂層を、柔軟な基材であるポリエチレンフィルム(タマポリ社製、PEフィルム「UH−1」、厚み:90μm)に、80℃のロールラミネートで転写し、キャリア基材を剥離して、柔軟な基材上に接着樹脂層が形成された樹脂シートを得た。
<実装試験>
[回路部材の準備]
ダイシングフィルムが形成された8インチのシリコンウエハを準備した。
ダイシングフィルムが形成された面とは反対側の面には、φ25μm、高さ10μmの銅バンプが800万個形成されており、その上に厚み5μmの錫−銀半田成分(融点:221℃)から構成される半田層が形成されている。各貫通電極は銅バンプに接続している。シリコンウエハの膜厚は150μmであった。
銅バンプが形成された面側のシリコンウエハに、銅バンプ電極を覆うように第1樹脂層を貼り付けた。そして、上記ポリエチレンフィルムを剥離して、表2に示す膜厚を有する第1樹脂層のみを転移させた。続いて、真空ラミネーター(株式会社名機製作所製、型番:MVLP−500/600−2A)を用い、95℃/30sec/0.8MPaの条件で、シリコンウエハと第1の樹脂層をラミネートした。
次に、ダイシング装置(株式会社ディスコ製、型番:DFD−6340)を用い、以下の条件で(ダイシングフィルム/シリコンウエハ/樹脂フィルム)積層体をダイシングし、サイズが5mm角の半導体チップを得た。半導体チップの端子高さは、銅バンプおよび半田層の合計値の15μmであった。
<ダイシング条件>
ダイシングサイズ:5mm×5mm角
ダイシング速度:10mm/sec
スピンドル回転数:30000rpm
ダイシング最大深さ:0.09mm
ダイシングブレードの厚さ:55μm
別途、φ25μm、高さ10μmのパッドが形成されており、パッド表面にNi/Auめっきが形成されている所定のパターンを設けたシリコンウエハ(厚み:150μm)を用意した。同様にして、パットが形成されたシリコンウエハ(基板)の表面に、表2に示す膜厚を有する第2樹脂層をラミネートした(ただし、比較例2では、このシリコンウエハの表面に第2樹脂層をラミネートしなかった)。基板の端子高さは、パッドの10μmであった。
[仮実装工程]
続いて、当該シリコンウエハに対して、上記で得られた半導体チップを積層させた。引き続き、当該シリコンウエハの面内方向に別の領域に半導体チップをさらに積層させた。このとき、シリコンウエハに設けられたパターンに対し、上記半導体チップの銅バンプが、第1樹脂層および第2樹脂層を介して対向するように配置した。この仮実装工程は、フリップチップボンダーで、ステージ温度80℃、ツール温度100℃(実温80℃)、50N、2秒間の条件でシリコンウエハと半導体チップとを接触させて、積層体を得た。
[接合工程]
続いて、得られた直後の積層体において、フリップチップボンダーで、ステージ温度80℃、ツール温度280℃(実温250℃)、100N、5秒間の条件でシリコンウエハと複数の半導体チップとの接合を行った。引き続き、温度180℃、2時間、圧力0.8MPaの条件のキュア工程を行うことで、半導体装置を得た。
Figure 2018170368
(接続性評価)
得られた半導体装置について、電子顕微鏡写真(SEM画像)の観察により接続性を確認した。SEM画像から、端子間における樹脂噛みの幅が、端子幅の半分(1/2)よりも短い場合を接続性が良好である(○)と判断し、樹脂噛みの幅が、端子幅の半分以上である場合を接続性が不良である(×)と判断した。結果を表2に示す。
(ボイド評価)
得られた半導体装置について、赤外線顕微鏡(OLYMPUS BX51)を用いて、半導体チップ側から、チップ平面観察を行い、赤外線顕微鏡平面写真を得た。得られた赤外線顕微鏡平面写真において、半導体チップの端子以外の黒色部分かつ、当該端子間距離よりも大きい黒色部分をボイドと判定し、そのボイドが5つ以上存在する場合を、ボイドによる不良があると判断し(×)、5つ未満の場合を、ボイド発生が抑制されたと判断した(○)。結果を表2に示す。
(はみ出し評価)
得られた半導体装置について、光学顕微鏡で観察した。次いで、半導体素子の縁部からはみ出した樹脂層のはみ出し長さを測定した。そして、測定したはみ出し長さを以下の評価基準に照らして評価した。結果を表2に示す。
<樹脂層のはみ出し長さの評価基準>
〇:はみ出し長さが80μm以下
△:はみ出し長さが80μm超120μm以下
×:はみ出し長さが120μm超
比較例1においては、第1樹脂層および第2樹脂層の厚みのそれぞれが、半導体チップの端子高さや基板の端子高さよりも厚い条件で実装が行われたため、接続信頼性が低下するとともに、樹脂層のはみ出しが多くなり製造安定性が低下することが判明した。
また、比較例2においては、基板上に第2の樹脂層を配置しないで実装を行ったため、ボイドが発生し、第1樹脂層の厚みが半導体チップの端子高さよりも厚いため、樹脂層のはみ出しが多くなり製造安定性が低下することが判明した。
これに対して、実施例1においては、半導体チップ表面および基板表面の両面に、それぞれの端子高さよりも薄い第1樹脂層および第2樹脂層を配置した状態で、これらを実装することにより、接続安定性に優れており、ボイドや樹脂層のはみ出しが抑制され、製造安定性に優れた半導体装置の製造方法を実現できることが分かった。
また、実施例2として、フィルム状の第1樹脂層の厚みを20μmに変更し、フィルム状の第2樹脂層の厚みを3μmに変更した以外は、実施例1と同様に行った。このとき、回路部材の準備工程において、半導体チップの銅バンプは第1樹脂層に覆われており露出していなかったが、シリコンウエハのパッドは、第2樹脂層を貫通し、その先端が露出していた。実施例2において、第1樹脂層と第2樹脂層の合計膜厚が、半導体チップの端子高さと基板の端子高さの合計値よりも小さく、実施例1と同様に、接続性評価、ボイド評価、はみ出し評価のいずれも○であった。したがって、実施例2においても、接続安定性に優れており、ボイドや樹脂層のはみ出しが抑制され、製造安定性に優れた半導体装置の製造方法を実現できることが分かった。
さらに、各実施例の方法は、半導体ウェハの面内方向において、複数の半導体チップを積層するようなCoWプロセスや半導体ウェハの面内方向と直交する方向に、複数の半導体チップ同士を積層するようなCoWプロセスに適することが分かった。
100 半導体チップ
102 素子面
104 第1面
110 基板
120 多層配線層
130 保護絶縁膜
140 貫通電極
142 端子
144 端子
200 基板
202 第2面
210 基板
220 多層配線層
230 保護絶縁膜
242 端子
244 先端
300 樹脂層
302 第1樹脂層
304 第2樹脂層
310 バンプ電極
312 先端
610 挟圧部材

Claims (13)

  1. 第1端子及び第2端子の少なくとも一方には、バンプ電極が形成されており、
    第1面側に前記第1端子を有しており、前記第1面に第1樹脂層が配置された半導体チップと、
    第2面側に前記第2端子を有しており、前記第2面に第2樹脂層が配置された基板と、
    を準備する準備工程と、
    前記半導体チップと前記基板とを互いに押し付けて、前記第1樹脂層と前記第2樹脂層とが一体化した樹脂層を形成する仮実装工程と、
    前記バンプ電極を介して前記第1端子と前記第2端子とを接合する接合工程と、
    を含む、半導体装置の製造方法であって、
    前記準備工程において、前記第1樹脂層の膜厚は、前記半導体チップの前記第1面から前記第1端子の先端までの高さ以下であるか、または、前記第2樹脂層の膜厚は、前記基板の前記第2面から前記第2端子の先端までの高さ以下である、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記準備工程において、前記第1端子の先端を前記第1樹脂層から露出させる、または前記第2端子の先端を前記第2樹脂層から露出させる、半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法であって、
    前記準備工程は、
    前記第1端子を複数有するウェハの第1面側に前記第1樹脂層を貼り付ける貼付工程と、
    前記ウェハを個片化して、前記第1面に前記第1樹脂層が配置された前記半導体チップを得る工程と、を含む、半導体装置の製造方法。
  4. 請求項3に記載の半導体装置の製造方法であって、
    前記貼付工程は、
    前記第1樹脂層が、前記バンプ電極または前記第1端子よりも柔軟な基材上に形成された樹脂シートを準備する工程と、
    前記樹脂シートの前記第1樹脂層を前記ウェハの前記第1面に押し付けることにより、前記第1面上に形成された前記第1端子の先端を、前記第1樹脂層から貫通させて、前記基材の表面に接触させる工程と、を含む、半導体装置の製造方法。
  5. 請求項1から4のいずれか1項に記載の半導体装置の製造方法であって、
    前記バンプ電極の密度が、0.01万個/mm以上1万個/mm以下である、半導体装置の製造方法。
  6. 請求項1から5のいずれか1項に記載の半導体装置の製造方法であって、
    前記バンプ電極が半田層で構成される、半導体装置の製造方法。
  7. 請求項1から6のいずれか1項に記載の半導体装置の製造方法であって、
    前記接合工程は、前記バンプ電極の融点よりも高い温度で行う、半導体装置の製造方法。
  8. 請求項1から7のいずれか1項に記載の半導体装置の製造方法であって、
    前記第1端子と前記第2端子を接合した後、前記樹脂層を硬化させる硬化工程を含む、半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法であって、
    前記硬化工程は、前記バンプ電極の融点よりも低い温度で加熱することにより、前記樹脂層を硬化する工程を含む、半導体装置の製造方法。
  10. 請求項1から9のいずれか1項に記載の半導体装置の製造方法であって、
    前記樹脂層が、充填材を含む、半導体装置の製造方法。
  11. 請求項1から10のいずれか1項に記載の半導体装置の製造方法であって、
    前記樹脂層が、熱硬化性樹脂を含む、半導体装置の製造方法。
  12. 請求項1から11のいずれか1項に記載の半導体装置の製造方法であって、
    前記樹脂層が、フラックス機能を有する化合物を含む、半導体装置の製造方法。
  13. 請求項1から12のいずれか1項に記載の半導体装置の製造方法であって、
    前記基板は、半導体ウェハまたは有機基板である、半導体装置の製造方法。
JP2017065677A 2017-03-29 2017-03-29 半導体装置の製造方法 Pending JP2018170368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017065677A JP2018170368A (ja) 2017-03-29 2017-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017065677A JP2018170368A (ja) 2017-03-29 2017-03-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018170368A true JP2018170368A (ja) 2018-11-01

Family

ID=64020568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017065677A Pending JP2018170368A (ja) 2017-03-29 2017-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2018170368A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855044B2 (en) 2020-11-13 2023-12-26 Samsung Electronics Co, Ltd. Semiconductor package utilizing a hybrid bonding process and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855044B2 (en) 2020-11-13 2023-12-26 Samsung Electronics Co, Ltd. Semiconductor package utilizing a hybrid bonding process and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5991335B2 (ja) 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
JP4715975B2 (ja) 電子部品の製造方法
WO2009099191A1 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2015137299A (ja) 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置
KR20100022960A (ko) 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법
JPWO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP6155931B2 (ja) 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シートおよび電子部品
JP2018141106A (ja) 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
JP5445169B2 (ja) 接着フィルム、半導体装置、多層回路基板および電子部品
JP2011151251A (ja) バックグラインドテープ付き導電接続材料、端子間の接続方法及び電気、電子部品
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP2016027174A (ja) 樹脂組成物
JP2012195414A (ja) ダイシングテープ一体型接着シート、多層回路基板、電子部品及び半導体装置
JP6226106B2 (ja) 電子装置の製造方法
JP2018170368A (ja) 半導体装置の製造方法
JP5633214B2 (ja) 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
JP2012160668A (ja) 電子部品の製造方法
JP5950006B2 (ja) 半導体装置の製造方法および電子部品の製造方法
JP5397233B2 (ja) 端子間の接続方法及び導電接続材料付き電子部材
JP2013251562A (ja) ダイシングシート機能付き導電接続材料、端子間の接続方法及び電気、電子部品
JP6040974B2 (ja) 半導体装置の製造方法
JP2014195010A (ja) 接着シートおよび電子部品
JP2013151589A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2017028067A (ja) 回路部材の接続方法