JP5277564B2 - 半導体ウエハーの接合方法および半導体装置の製造方法 - Google Patents

半導体ウエハーの接合方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP5277564B2
JP5277564B2 JP2007142436A JP2007142436A JP5277564B2 JP 5277564 B2 JP5277564 B2 JP 5277564B2 JP 2007142436 A JP2007142436 A JP 2007142436A JP 2007142436 A JP2007142436 A JP 2007142436A JP 5277564 B2 JP5277564 B2 JP 5277564B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
solder powder
bonding
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007142436A
Other languages
English (en)
Other versions
JP2008300443A (ja
Inventor
研三 前島
悟 桂山
光生 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007142436A priority Critical patent/JP5277564B2/ja
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to KR1020097024445A priority patent/KR20100022960A/ko
Priority to PCT/JP2008/057934 priority patent/WO2008136352A1/ja
Priority to EP08752033A priority patent/EP2144282A4/en
Priority to US12/597,652 priority patent/US8039305B2/en
Priority to CN2008800139248A priority patent/CN101669197B/zh
Priority to TW097115213A priority patent/TWI449145B/zh
Publication of JP2008300443A publication Critical patent/JP2008300443A/ja
Application granted granted Critical
Publication of JP5277564B2 publication Critical patent/JP5277564B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体ウエハーの接合方法および半導体装置の製造方法に関する。
近年、電子機器の高機能化及び小型化の要求に伴い、半導体集積回路の高密度実装技術の開発が進められている。そのような実装技術の一つとして、半導体チップ上に他の半導体チップを積層して搭載するチップオンチップ（ＣＯＣ）型のシステムインパッケージ（ＳｉＰ）の半導体装置が提案されている。この構造は、パッケージの薄型化を図ることができる点で優れていることから着目されている（例えば、特許文献１参照。）。
このような半導体チップ上への他の半導体チップの積層には、例えば、ウエハーから切り出された個別の半導体チップ同士を積層した状態で接合する方法が用いられている。しかしながら、このような方法、すなわち個別の半導体チップ同士を接合することにより半導体チップの積層体を得る方法では、多くの積層体を製造する場合、工程数の増加を招き、時間と手間を要することから、生産性の向上を図ることができないという問題がある。
かかる問題を解決する方法として、半導体チップを個片化する前のウエハー同士を接合する、以下のようなＳｉＰの半導体装置の製造方法が提案されている。
まず、図７（ａ）に示すような、接続部５１１を有する第１の半導体ウエハー５１０と、接続部５２１を有する第２の半導体ウエハー５２０を用意し、接続部５１１に接続部５２１が対応するように半導体ウエハー５１０、５２０同士を位置決めして、接合することにより、これらが接合した半導体ウエハー接合体５３０を得る（図７（ｂ）参照）。
次に、図７（ｂ）に示すように、この接合体５３０を個片化（Dicing）する。これにより、接続部５１１と接続部５２１とにおいて電気的に接続された、第１の半導体ウエハー５１０から切り出された半導体チップ５４０と、第２の半導体ウエハー５２０から切り出された半導体チップ５５０との接合体、すなわち、図７（ｃ）に示すような半導体チップ接合体５６０が形成される。
そして、図７（ｄ）に示すように、この半導体チップ接合体５６０を、配線パターン６４０とバンプ６２０とを備えるインターポーザー６３０上に、配線パターン６４０を介して搭載することにより、ＳｉＰの半導体装置１００を製造する方法が提案されている。
ここで、図７（ａ）における、第１の半導体ウエハー５１０と第２の半導体ウエハー５２０との接合は、例えば、これら同士の間に、異方性導電フィルム（ＡＣＦ）を介在した状態で、半導体ウエハー５１０、５２０同士を圧着することにより行うことが考えられる。このようなＡＣＦを用いた半導体ウエハー５１０、５２０同士の接合では、ＡＣＦ中に含まれる金属粒子同士が互いに接触すること、すなわち金属粒子間の点接触により、接続部５１１、５２１間の電気的な接続が確保されている。
このような状態で、半導体装置１００を駆動すると、半導体チップ接合体５６０から発生する熱や外気温変動により、ＡＣＦに含まれる樹脂成分が膨張／収縮することとなる。その結果、金属粒子同士間の距離が変動し、場合によっては金属粒子同士が非接触な状態となり、接続部５１１、５２１間の抵抗値が変動、もしくは導通しなくなる。このようなことから、ＡＣＦを用いた半導体ウエハー５１０、５２０同士の接合では、接続部５１１、５２１間で安定的な導通が得られないという問題がある。
特開平１１−３９６９号公報
本発明の目的は、積層された半導体ウエハーがそれぞれ備える接続部同士間の電気的な接続を安定的に行って、これら半導体ウエハー同士が接合された半導体ウエハー接合体を得ることが可能であるとともに、この得られた半導体ウエハー接合体を個片化することにより、効率よく複数の半導体素子を製造することができる半導体ウエハーの接合方法および信頼性の高い半導体装置の製造方法を提供することにある。
このような目的は、下記（１）〜（９）に記載の本発明により達成される。
（１） 第１の半導体ウエハーと第２の半導体ウエハーとを積層して電気的に接続する半導体ウエハーの接合方法であって、
その厚さ方向に貫通して設けられた複数の接続部を有する前記第１の半導体ウエハーおよび前記第２の半導体ウエハーをそれぞれ用意する第１の工程と、
前記第１の半導体ウエハーと、前記第２の半導体ウエハーとの間に、フラックス活性を有する硬化剤と、エポキシ樹脂である熱硬化性樹脂と、半田粉と、フェノール類であるフラックス活性を有する硬化剤とは異なる硬化剤とを構成材料として含む接合層を介在させるとともに、前記第１の半導体ウエハーの機能面側における接続部の端部と、前記第２の半導体ウエハーの裏面側における接続部の端部とが対応するように位置決めして、前記第１の半導体ウエハーと前記第２の半導体ウエハーとが積層された半導体ウエハー積層体を得る第２の工程と、
前記半導体ウエハー積層体を、加熱しつつ、その厚さ方向に加圧することにより、前記半田粉を溶融し、前記第１の半導体ウエハーの接続部と前記第２の半導体ウエハーの接続部との間に凝集した後、固化するとともに、前記熱硬化性樹脂を硬化して、前記第１の半導体ウエハーと前記第２の半導体ウエハーとが固着することにより、前記半田粉が溶融した凝集物の固化物で、前記第１の半導体ウエハーの接続部と前記第２の半導体ウエハーの接続部とが電気的に接続された半導体ウエハー接合体を得る第３の工程とを有することを特徴とする半導体ウエハーの接合方法。
（２） 前記第２の工程において、前記接合層は、前記構成材料を含有するフィルム状の接合シートを、前記第１の半導体ウエハーと前記第２の半導体ウエハーとの間に介在させることにより形成される上記（１）に記載の半導体ウエハーの接合方法。
（３） 前記第２の工程において、前記接合層は、前記構成材料を含有する液状材料を、前記第１の半導体ウエハーの機能面および／または前記第２の半導体ウエハーの裏面に塗布することにより形成される上記（１）に記載の半導体ウエハーの接合方法。
（４） 前記第３の工程において、前記半導体ウエハー積層体が加熱圧着される際に、前記半田粉の溶融に遅れて、前記熱硬化性樹脂の硬化が完了する上記（１）ないし（３）のいずれかに記載の半導体ウエハーの接合方法。
（５） 前記半導体ウエハー接合体における、前記接合層の厚さは、３〜３００μｍである上記（１）ないし（４）のいずれかに記載の半導体ウエハーの接合方法。
（６） 前記フラックス活性を有する硬化剤は、カルボキシル基および／またはフェノール性水酸基を備える上記（１）ないし（５）のいずれかに記載の半導体ウエハーの接合方法。
（７） 前記半田粉は、当該半田粉以外の前記構成材料の合計１００重量部に対して、２０〜２５０重量部含まれる上記（１）ないし（６）のいずれかに記載の半導体ウエハーの接合方法。
（８） 前記接合層は、その厚さが１００μｍであるとき、１３８℃における溶融粘度が０．０１〜１００００Ｐａ・ｓである上記（１）ないし（７）のいずれかに記載の半導体ウエハーの接合方法。
（９） 上記（１）ないし（８）のいずれかに記載の半導体ウエハーの接合方法により接合された前記半導体ウエハー接合体を前記個別回路毎に切断して、複数の半導体素子に個片化する工程と、
前記個片化した半導体素子を基板に搭載する工程とを有することを特徴とする半導体装置の製造方法。
本発明によれば、積層された半導体ウエハーがそれぞれ備える接続部同士間の電気的な接続を安定的に行って、これら半導体ウエハー同士が接合された半導体ウエハー接合体を得ることができる。また、接合層の構成材料として半田粉が含まれていることから、接続部に半田バンプを設けることなく、接続部同士間の電気的な接続を行うことができる。
さらに、上記で得られた半導体ウエハー接合体を個片化することにより、効率よく複数の半導体素子を製造することができる。
また、上記で得られた、接続部同士間の電気的な接続信頼性に優れた半導体素子を備える半導体装置を製造することができる。
以下、本発明の半導体ウエハーの接合方法および半導体装置の製造方法を添付図面に示す好適実施形態に基づいて詳細に説明する。
まず、本発明の半導体ウエハーの接合方法を説明するのに先立って、本発明の半導体装置の製造方法により製造された半導体装置について説明する。
図１は、本発明の半導体装置の製造方法により製造される半導体装置の一例を示す縦断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体装置１０は、チップオンチップ（ＣＯＣ）型のシステムインパッケージ（ＳｉＰ）であり、半導体チップ（２つの積層体）２０と、半導体チップ２０を支持するインターポーザー（基板）３０と、所定パターンに形成された配線パターン４０と、複数の導電性を有するバンプ（端子）７０とを有している。
インターポーザー３０は、絶縁基板であり、例えばポリイミド・エポキシ・シアネート・ビスマレイミドトリアジン（ＢＴレジン）等の各種樹脂材料で構成されている。このインターポーザー３０の平面視形状は、通常、正方形、長方形等の四角形とされる。
インターポーザー３０の上面（一方の面）には、例えば、銅等の導電性金属材料で構成される配線パターン４０が、所定形状で設けられている。
また、インターポーザー３０には、その厚さ方向に貫通して、図示しない複数のビア（スルーホール：貫通孔）が形成されている。
各バンプ７０は、それぞれ、各ビアを介して、一端（上端）が配線パターン４０の一部に電気的に接続され、他端（下端）は、インターポーザー３０の下面（他方の面）から突出している。
バンプ７０のインターポーザー３０から突出する部分は、ほぼ球形状（Ｂａｌｌ状）をなしている。
このバンプ７０は、例えば、半田、銀ろう、銅ろう、燐銅ろうのようなろう材を主材料として構成されている。
インターポーザー３０上には、配線パターン４０が形成されている。この配線パターン４０に、接続部８２を介して、半導体チップ２０が電気的に接続されている。
また、半導体チップ２０と、インターポーザー３０または配線パターン４０との間の間隙には、例えばエポキシ系樹脂等の各種樹脂材料で構成される封止剤が充填され、この封止剤の硬化物により、封止層８０が形成されている。この封止層８０は、半導体チップ２０と、インターポーザー３０または配線パターン４０との接合強度を向上させる機能や、前記間隙への異物や水分等の浸入を防止する機能を有している。
このような半導体装置１０は、例えば、以下のようにして製造することができる。
図２は、半導体装置の製造方法を説明するための縦断面図、図３は、半導体ウエハー同士を接合する第１の接合方法を説明するための縦断面図、図４は、半導体ウエハー同士を接合する第２の接合方法を説明するための縦断面図である。なお、以下の説明では、図２〜図４中の上側を「上」、下側を「下」と言う。
［１］ まず、図２（ａ）に示すような、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０とが接合層６０’を介して接合された半導体ウエハー接合体２４０を用意する。
この半導体ウエハー接合体２４０の形成に、本発明の半導体ウエハーの接合方法が適用される。
以下、本発明の半導体ウエハーの接合方法を用いて、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０とを接合して半導体ウエハー接合体２４０を得る方法について説明する。
＜第１の接合方法＞
まず、半導体ウエハーの第１の接合方法を用いて半導体ウエハー接合体２４０を得る方法について説明する。
［１Ａ−１］ まず、それぞれに、図示しない複数の個別回路が形成された第１の半導体ウエハー２１０と、第２の半導体ウエハー２２０とを用意する（第１の工程）。
本実施形態では、図３（ａ）に示すように、半導体ウエハー２１０、２２０は、それぞれ、それらの機能面２１１、２２１に設けられ前記個別回路に接続する複数の電極（図示せず）と、半導体ウエハー２１０、２２０の厚さ方向に貫通して設けられ前記電極と電気的に接続する接続部（導体ポスト）２１２、２２２とを有している。
［１Ａ−２］ 次に、第２の半導体ウエハー２２０の裏面２２３に、構成材料として、フラックス活性を有する硬化剤と、熱硬化性樹脂と、半田粉とを含む液状材料６１を塗布することにより接合層６０を形成する。
液状材料６１を裏面２２３上に塗布する方法としては、各種塗布法が用いられ、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、バーコート法、ロールコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット印刷法等の各種塗布法を用いることができる。かかる塗布法によれば、液状材料６１を比較的容易に裏面２２３上に供給することができる。
なお、接合層６０は、液状材料６１を裏面２２３に塗布した後、例えば、液状材料６１に含まれる溶媒を脱溶媒すること、すなわち液状材料６１を乾燥することにより形成される。
この液状材料６１の乾燥は、自然乾燥であってもよいし、例えば、ヒータ等を用いて第２の半導体ウエハー２２０を加熱するような強制乾燥であってもよい。
また、接合層６０は、必要に応じて仮硬化するようにしてもよい。これにより、形成された接合層６０の形状を確実に保持することができる。
なお、本実施形態では、接合層６０は、第２の半導体ウエハー２２０の裏面２２３側に単独で設けているが、第１の半導体ウエハー２１０の機能面２１１側に単独で設けるようにしてもよいし、第２の半導体ウエハー２２０の裏面２２３側と第１の半導体ウエハー２１０の機能面２１１側との双方に設けるようにしてもよい。なお、半導体ウエハーの接合方法における工程の簡略化を図るという観点からは、裏面２２３および機能面２１１のうちのいずれか一方に接合層６０を設けるが好ましく、形成される半導体ウエハー接合体２４０の密着性の向上を図るという観点からは裏面２２３および機能面２１１の双方に接合層６０を設けるのが好ましい。
フラックス活性を有する硬化剤は、後工程［１Ａ−４］において、半導体ウエハー積層体２３０が加熱圧着される際に、半田粉の表面を還元する機能を有するものである。これにより、半田粉を構成する半田成分の濡れ性を高めることができ、半田粉の自己組織化を促進することができる。その結果、接続部２１２、２２２間を、溶融した半田粉の凝集物が固化した固化物で構成される接続部２２５で接続することができ、この接続部２２５を介した導通を確実に得ることができる。
また、このようなフラックス活性を有する硬化剤は、熱硬化性樹脂と結合する官能基を有するのが好ましい。これにより、フラックス活性を有する硬化剤は、熱硬化性樹脂の加熱により硬化する際に、硬化剤としても機能し、熱硬化性樹脂に付加することとなる。その結果、形成される半導体ウエハー接合体２４０が備える接合層６０’中で、フラックス成分残渣に起因するイオンマイグレーションが発生するのを好適に抑制することができる。また、フラックス活性を有する硬化剤が熱硬化性樹脂に付加することにより、熱硬化性樹脂の硬化物の弾性率および／またはＴｇを高めることができるという効果も得られる。
以上のことを考慮して、フラックス活性を有する硬化剤としては、カルボキシル基および／またはフェノール性水酸基を備えるものを用いるのが好ましい。
なお、カルボキシル基および／またはフェノール性水酸基を備えるフラックス活性を有する硬化剤（以下、「フラックス活性硬化剤」と略すこともある。）とは、分子中にカルボキシル基および／またはフェノール性水酸基が少なくとも１つ以上存在するものをいい、液状であっても固体であってもよい。
これらのうち、カルボキシル基を備えるフラックス活性硬化剤としては、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。
また、脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物ポリセバシン酸無水物等が挙げられる。
脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
芳香族酸無水物としては、無水フタル酸無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。
脂肪族カルボン酸としては、下記一般式（１）で示される化合物や、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
ＨＯＯＣ−（ＣＨ2）ｎ−ＣＯＯＨ ・・・ （１）
［ただし、式中、ｎは、０以上２０以下の整数を表す。］
芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレートニ酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，５−ジヒドロキシ安息香酸、浸食子酸（３，４，５−トリヒドロキシ安息香酸）、１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；ジフェノール酸等が挙げられる。
これらの中でも、フラックス活性硬化剤が有する活性度、熱硬化性樹脂の硬化時におけるアウトガスの発生量、および半導体ウエハー接合体２４０が備える接合層６０’の弾性率やガラス転移温度等のバランスを考慮して、上記一般式（１）で示される化合物を用いるのが好ましく、式中のｎが３〜１０程度であるものがより好ましい。これにより、半導体ウエハー接合体２４０において、熱硬化性樹脂の硬化物における弾性率が増加するのを抑制することができるとともに、この硬化物と半導体ウエハー２１０、２２０との接着性を向上させることができる。
上記一般式（１）で示される化合物において、ｎが３〜１０のものとしては、例えば、ｎ＝３のグルタル酸（ＨＯＯＣ−（ＣＨ2）３−ＣＯＯＨ）、ｎ＝４のアジピン酸（ＨＯＯＣ−（ＣＨ2）4−ＣＯＯＨ）、ｎ＝５のピメリン酸（ＨＯＯＣ−（ＣＨ2）５−ＣＯＯＨ）、ｎ＝８のセバシン酸（ＨＯＯＣ−（ＣＨ2）8−ＣＯＯＨ）およびｎ＝１０のＨＯＯＣ−（ＣＨ2）10−ＣＯＯＨ−等が挙げられる。
さらに、フェノール性水酸基を有するフラックス活性硬化剤としては、フェノール類が挙げられ、具体的には、例えば、フェノール、ｏ−クレゾール、２，６−キシレノール、ｐ−クレゾール、ｍ−クレゾール、ｏ−エチルフェノール、２，４−キシレノール、２，５キシレノール、ｍ−エチルフェノール、２，３−キシレノール、メジトール、３，５−キシレノール、ｐ−ターシャリブチルフェノール、カテコール、ｐ−ターシャリアミルフェノール、レゾルシノール、ｐ−オクチルフェノール、ｐ−フェニルフェノール、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ−クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂等が挙げられる。
上述したようなカルボキシル基および／またはフェノール性水酸基を備えるフラックス活性硬化剤は、エポキシ樹脂のような熱硬化性樹脂との反応で三次元的に取り込まれる。
そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、１分子中にエポキシ樹脂に付加することができる少なくとも２個のフェノール性水酸基と、半田粉にフラックス作用（還元作用）を示す芳香族に直接結合したカルボキシル基を一分子中に少なくとも１個有するものであるのが好ましい。
このようなフラックス活性硬化剤としては、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、没食子酸（３，４，５−トリヒドロキシ安息香酸）等の安息香酸誘導体；１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸、３，７−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；およびジフェノール酸等が挙げられ、これらものを単独または２種以上を組み合わせて用いることができる。
また、接合層６０中におけるフラックス活性硬化剤の配合量は、接合層６０中に含まれる半田粉を除く構成材料のうち、１〜３０重量％程度であるのが好ましく、３〜２５重量％程度であるのがより好ましい。これにより、接合層６０中における、フラックス活性を向上させることができるとともに、半導体ウエハー接合体２４０が備える接合層６０’中において、熱硬化性樹脂と未反応のフラックス活性硬化剤が残存するのが防止され、この残存物が存在することによるマイグレーションの発生を好適に防止することができる。
また、このようなフラックス活性硬化剤は、接合層６０中において、半田粉の外部に存在していればよく、例えば、半田粉とフラックス活性硬化剤とがそれぞれ熱硬化性樹脂中に分散していてもよいし、熱硬化性樹脂中に分散している半田粉の表面にフラックス活性硬化剤が付着していてもよい。フラックス活性硬化剤は、半田粉の外部に存在しているため、後工程［１Ａ−４］において、フラックス活性硬化剤が半田粉と接続部２１２、２２２の表面との界面に効率よく移動して、これら同士を直接接触させることができる。その結果、接続部２１２、２２２と接続部２２５との接続信頼性を向上させることができる。
熱硬化性樹脂は、後工程［１Ａ−４］で得られる半導体ウエハー接合体２４０において、この熱硬化性樹脂の硬化物で構成される絶縁部２２６により、隣接する接続部２２５同士を絶縁する機能を有するとともに、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０とを固着（固定）する機能を有するものである。
このような熱硬化性樹脂としては、特に限定されず、例えば、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が挙げられ、これらの中でも、エポキシ樹脂を用いるのが好ましい。エポキシ樹脂は、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性等に優れることから、熱硬化性樹脂として好適に用いられる。
エポキシ樹脂としては、室温で固形のエポキシ樹脂と、室温で液状のエポキシ樹脂のうち、いずれを用いてもよいし、これらの双方を含んでいてもよい。このようなエポキシ樹脂を用いる構成とすることにより、熱硬化性樹脂の溶融挙動の設計の自由度をさらに高めることができる。
室温で固形のエポキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、３官能エポキシ樹脂、４官能エポキシ樹脂等が挙げられる。さらに具体的には、固形３官能エポキシ樹脂とクレゾールノボラック型エポキシ樹脂との双方を含むものが挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
また、室温で液状のエポキシ樹脂としては、特に限定されないが、ビスフェノールＡ型エポキシ樹脂およびビスフェノールＦ型エポキシ樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
室温で液状のエポキシ樹脂のエポキシ当量は、好ましくは１５０〜３００であり、より好ましくは１６０〜２５０であり、さらに好ましくは１７０〜２２０である。これにより、熱硬化性樹脂の硬化物における収縮率が大きくなるのを防止して、絶縁部２２６により半導体ウエハー接合体２４０に反りが生じるのを確実に防止することができるとともに、ポリイミド樹脂との反応性が低下するのが確実に防止される。
また、接合層６０中における熱硬化性樹脂の配合量は、接合層６０中に含まれる半田粉を除く構成材料のうち、２５〜９０重量％程度であるのが好ましく、３５〜８０重量％程度であるのがより好ましい。これにより、熱硬化性樹脂を硬化させる際に、良好な硬化性が得られると共に、接合層６０の良好な溶融挙動の設計が可能となる。
また、熱硬化性樹脂には、フラックス活性を有する硬化剤以外の硬化剤（以下、単に「硬化剤」という。）が含まれているのが好ましい。これにより、熱硬化性樹脂の硬化性をより向上させることができる。
硬化剤としては、特に限定されず、例えば、フェノール類、アミン類、チオール類が挙げられる。これらの中でも、熱硬化性樹脂としてエポキシ樹脂が用いる場合では、フェノール類を用いるのが好ましい。これにより、接合層６０において、エポキシ樹脂との良好な反応性を得ることができ、さらには、この接合層６０中に含まれるエポキシ樹脂の硬化時の低寸法変化および硬化後の適切な物性（例えば、耐熱性、耐湿性等）を得ることができる。
また、フェノール類としては、特に限定されないが、エポキシ樹脂と反応し得る官能基を２以上有するものが好ましい。これにより、接合層６０’におけるエポキシ樹脂の硬化物の特性（例えば、耐熱性、耐湿性等）の向上を図ることができる。
このようなフェノール類としては、具体的には、例えば、ビスフェノールＡ、テトラメチルビスフェノールＡ、ジアリルビスフェノールＡ、ビフェノール、ビスフェノールＦ、ジアリルビスフェノールＦ、トリスフェノール、テトラキスフェノール、フェノールノボラック類、クレゾールノボラック類等が挙げられ。中でも、フェノールノボラック類およびクレゾールノボラック類を用いるのが好ましい。これにより、接合層６０の溶融粘度を好適なものとすることができ、エポキシ樹脂との反応性を向上させることができる。さらに、接合層６０’におけるエポキシ樹脂の硬化物の特性（例えば、耐熱性、耐湿性等）をより優れたものとすることができる。
また、硬化剤としてフェノールノボラック類を用いる場合、接合層６０中における硬化剤の配合量は、接合層６０中に含まれる半田粉を除く構成材料のうち、５〜３０重量％程度であるのが好ましく、１０〜２５重量％程度であるのがより好ましい。これにより、接合層６０において、熱硬化性樹脂を確実に硬化させることができる共に、接合層６０’中において、熱硬化性樹脂と未反応の硬化剤が残存するのが防止され、この残存物が存在することによるマイグレーションの発生を好適に防止することができる。
なお、熱硬化性樹脂がエポキシ樹脂である場合、フェノールノボラック樹脂の配合量は、エポキシ樹脂に対する当量比で規定してもよい。
具体的には、エポキシ樹脂に対するフェノールノボラック類の当量比は、０．５〜１．２程度であるのが好ましく、０．６〜１．１程度であるのがより好ましく、０．７〜０．９８程度であるのがさらに好ましい。かかる範囲内に設定することによっても、前述したのと同様効果を得ることができる。
さらに、上述した硬化剤の他、例えば、融点が１５０℃以上のイミダゾール化合物を使用することができる。これにより、熱硬化性樹脂の硬化性が向上し、工程短縮が可能となる。
この融点が１５０℃以上のイミダゾール化合物としては、２−フェニルヒドロキシイミダゾール、２−フェニル−４−メチルヒドロキシイミダゾール等が挙げられる。なお、イミダゾール化合物の融点の上限に特に制限はなく、例えば、接合層６０の接着温度に応じて適宜選択すればよい。
硬化剤として、このようなイミダゾール化合物を用いる場合、接合層６０における硬化剤の配合量は、接合層６０中に含まれる半田粉を除く構成材料のうち、０．００５〜１０重量％程度であるのが好ましく、０．０１〜５重量％程度であるのがより好ましい。これにより、熱硬化性樹脂の硬化触媒としての機能をさらに効果的に発揮させて、接合層６０’において、熱硬化性樹脂の硬化性を向上させることができる共に、接合層６０中において、半田粉が溶融する温度で熱硬化性樹脂の溶融粘度が高くなり過ぎず、接続部２１２、２２２同士の間に溶融した半田粉を凝集させることができ、良好な接続部２２５を得ることができる。
なお、上述したような硬化剤は、単独で用いてもよいし、２種類以上を組み合わせて用いてもよい。
また、接合層６０には、構成材料として、上述したフラックス活性を有する硬化剤および熱硬化性樹脂の他に、カップリング剤や、フラックス活性を有する硬化剤の活性を高めるためのフラックス活性剤、および、樹脂の相溶性、安定性、作業性等の各種特性を向上させるための各種添加剤を適宜添加するようにしてもよい。
このようなカップリン剤を含む構成とすることにより、接合層６０の半導体ウエハー２１０、２２０への密着性をさらに高めることができる。
また、カップリング剤としては、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤のようなシランカップリング剤等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
シランカップリング剤の接合層６０における配合量は、接合層６０中に含まれる半田粉を除く構成材料のうち、例えば、０．０１〜５重量％程度であるのが好ましい。
半田粉は、後工程［１Ａ−４］において、半導体ウエハー積層体２３０を加熱・加圧することにより溶融し、接続部２１２、２２２同士の間に凝集する。そして、この凝集した凝集物が固化した固化物により、接続部２２５を形成し、接続部２１２、２２２同士を電気的に接続するものである。
このような半田粉を構成する構成成分としては、錫（Ｓｎ）、銀（Ａｇ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）および銅（Ｃｕ）からなる群から選択される少なくとも２種以上を含む合金であることが好ましい。中でも、半田粉の溶融温度及び機械的な物性を考慮すると、Ｓｎ−Ｐｂの合金、Ｓｎ−Ｂｉの合金、Ｓｎ−Ａｇの合金、Ｓｎ−Ａｇ−Ｃｕの合金、Ｓｎ−Ｉｎの合金等のＳｎを含む合金であることが好ましい。
半田粉の平均粒径は、半導体ウエハー２１０、２２０の表面積および半導体ウエハー２１０、２２０同士の離隔距離（接合層６０の厚さ）に応じて適宜設定すればよいが、１〜１００μｍ程度であるのが好ましく、５〜１００μｍ程度であるのがより好ましく、１０〜５０μｍ程度であるのがさらに好ましい。かかる範囲内に設定することにより、接続部２１２、２２２の表面に半田粉の溶融物（半田成分）を確実に集合（凝集）させることができる。さらに、隣接する接続部２１２、２２２同士間でブリッジ（接続）することを抑制し、隣接する接続部２１２、２２２間でのショートを防止できる。
なお、半田粉の平均粒径は、例えば、レーザー回折散乱法により測定することができる。
このような半田粉の融点は、通常、１００〜２５０℃程度であるのが好ましく、１３０〜２３０℃程度であるのがより好ましい。これにより、硬化前の接合層６０中の熱硬化性樹脂等の流動性を充分に確保することができるとともに、半導体ウエハー２１０、２２０上に設けられた個別回路の熱劣化を確実に防止することができる。
また、半田粉の構成材料としては、その溶融温度が熱硬化性樹脂の硬化温度よりも低いものを選択するのが好ましい。これにより、半田粉を接続部２１２、２２２の表面により確実に凝集させることができる。
なお、半田粉の融点は、例えば、ＤＳＣ(示差走査熱量測定)法を用い、昇温速度１０℃／分で半田粉を構成する半田粉単体を測定した際の吸熱ピーク温度とする。
半田粉の配合量は、半田粉を除く接合層６０の構成成分の合計１００重量部に対して、２０〜２５０重量部程度であるのが好ましく、４０〜２３０重量部程度であるのがより好ましく、５０〜１６０重量部程度であるのがさらに好ましい。かかる範囲内に設定することにより、溶融した半田粉が凝集した固化物で接続部２２５を確実に形成することができる。その結果、この接続部２２５を介した接続部２１２、２２２同士間の電気的な接続を確実に行うことができる。また、熱硬化性樹脂の硬化物により絶縁部２２６を形成して、隣接する接続部２２５同士を確実に絶縁することができる。
また、上述したような液状材料６１に含まれる溶媒としては、特に限定されないが、上述したような接合層６０（液状材料６１）の構成材料に対して、不活性なものが好適に用いられる。
このような溶媒としては、例えば、アセトン、メチルエチルケトン、メチルイソブチルケトン、ＤＩＢＫ (ジイソブチルケトン)、シクロヘキサノン、ＤＡＡ（ジアセトンアルコール）等のケトン類、ベンゼン、キシレン、トルエン等の芳香族炭化水素類、メチルアルコール、エチルアルコール、イソプロピルアルコール、ｎ−ブチルアルコール等のアルコール類、メチルセロソルブ、エチルセロソルブ、ブチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート、ＢＣＳＡ（ブチロセルソルブアセテート）等のセロソルブ系、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、ＴＨＦ（テトラヒドロフラン）、ＤＭＦ（ジメチルホルムアミド）、ＤＢＥ（ニ塩基酸エステル）、ＥＥＰ（３−エトキシプロピオン酸エチル）、ＤＭＣ（ジメチルカーボネート）等が挙げられる。
また、液状材料６１中における、溶媒の含有量は、溶媒に混合した固形成分（上述した接合層６０の構成材料）の含有量が１０〜６０重量％程度となる範囲に設定されているのが好ましい。
ここで、上述したような、フラックス活性を有する硬化剤や、熱硬化性樹脂等を含有する液状材料６１を用いて、裏面２２３に形成された接合層６０は、以下のような特性を有するものであるのが好ましい。
すなわち、裏面２２３に形成された接合層６０の厚さを１００μｍとした場合、１３８℃における接合層６０の溶融粘度は０．０１〜１００００Ｐａ・ｓ程度であるのが好ましく、０．１〜３０００Ｐａ・ｓ程度であるのがより好ましく、０．３〜１０００Ｐａ・ｓ程度であるのがさらに好ましい。かかる範囲内に設定することにより、加熱時に接合層６０が被着物である半導体ウエハー２１０、２２０からブリードすることによる接続信頼性の低下、および周辺部材への汚染を抑制することができる。また、気泡の発生、半導体ウエハー２１０、２２０同士の間隙に熱硬化性樹脂の硬化物が十分に充填されない等の不良も防止することができる。さらに、半田粉の溶融物（半田）が濡れ拡がりすぎてしまい、隣接する接続部２１２、２２２間でショートするといった問題も防止することが可能となる。また、溶融した半田粉の凝集物が固化した固化物で構成される接続部２２５を介して接続部２１２、２２２同士を金属接合する際に、接続部２２５に熱硬化性樹脂が、さらに絶縁部２２６に半田粉が、それぞれ残存するのが抑制されるため、接続部２１２、２２２同士間の接合不良を抑制することが可能になる。
なお、接合層６０の溶融粘度は、以下の測定方法により求められる。すなわち、厚み１００μｍの接合層６０を、粘弾性測定装置（ジャスコインターナショナル（株）製）で昇温速度３０℃／ｍｉｎ、周波数１．０Ｈｚで歪み一定−応力検知で測定し、Ｓｎ／Ａｇ＝９６．５／３．５の融点である雰囲気温度２２３℃における粘度を測定して得ることができる。
接合層６０の厚さは、特に限定されないが、５〜３００μｍ程度であるのが好ましく、１０〜２００μｍ程度であるのがより好ましく、１５〜１５０μｍ程度であるのがさらに好ましい。かかる範囲内とすることにより、形成される絶縁部２２６として十分な厚さを確保することができ、絶縁部２２６に機械的な強度を確実に付与することができる。
［１Ａ−３］ 次に、図３（ｃ）に示すように、第１の半導体ウエハー２１０と、裏面２２３側に接合層６０が設けられている第２の半導体ウエハー２２０とを、機能面２１１と裏面２２３とが対向するようにして、半導体ウエハー２１０、２２０同士を対面させる。すなわち、機能面２１１と裏面２２３との間に接合層６０を介在させた状態で、半導体ウエハー２１０、２２０同士を対面させる。
そして、機能面２１１側における接続部２１２の端部と、裏面２２３側における接続部２２２の端部とが対応するように位置決めして、図３（ｄ）に示すようにして、接合層６０を介して半導体ウエハー２１０、２２０同士を重ね合わせることにより、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０とが積層された半導体ウエハー積層体２３０を形成する（第２の工程）。
［１Ａ−４］ 次に、図３（ｄ）に示すように、半導体ウエハー積層体２３０を、加熱しつつ、その厚さ方向に加圧する（第３の工程）。
この際、半田粉の溶融に遅れて、熱硬化性樹脂の硬化が完了するように徐々に加熱するのが好ましい。
具体的には、加熱する温度は、半田粉の構成材料および接合層６０の構成材料等によっても若干異なるが、１００〜２５０℃程度であるのが好ましく、１３０〜２３０℃程度であるのがより好ましい。
これにより、半田粉の表面を、フラックス活性を有する硬化剤により還元することができるとともに、半田粉を構成する半田成分を溶融させることができる。その結果、溶融した半田粉が、接合層６０中を移動して、接続部２１２、２２２の表面に自己整合的に移動する。そのため、接続部２１２、２２２同士の間に、溶融した半田粉がセルフアライメントして凝集する。その後、この凝集した凝集物が固化する。その結果、この凝集物が固化したもので構成される接続部２２５により、接続部２１２、２２２同士を電気的に接続することができる。
また、熱硬化性樹脂の硬化が、半田粉の溶融に遅れて完了することにより、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０との間の半田粉の溶融物が凝集する領域以外の領域に、熱硬化性樹脂の硬化物で構成される絶縁部２２６を形成することができ、隣接する接続部２２５同士を確実に電気的に絶縁することができるとともに、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０とを確実に接合（固着）することができる。
以上のようにして、溶融した半田粉を凝集させた後、この凝集した凝集物を固化するとともに、熱硬化性樹脂を硬化する。その結果、接合層６０’を介して第１の半導体ウエハー２１０と第２の半導体ウエハー２２０とが固着することとなり、溶融した半田粉が凝集した凝集物の固化物で構成される接続部２２５により、接続部２１２と接続部２２２とが電気的に接続された半導体ウエハー接合体２４０を形成することができる。
なお、半導体ウエハー積層体２３０の加熱は、所定の単一温度で加熱する場合の他、例えば、１５０℃で１００秒加熱した後、２００℃で１００秒加熱するステップキュアや、１８０℃で１０秒熱圧着した後、２００℃で１０分オーブン硬化させるポストキュアを行うようにしてもよい。これにより、半田粉を構成する半田粒子と、接続部２１２、２２２との金属接合により、接続部２２５と接続部２１２、２２２とをより確実に電気的に接続することができ、接続抵抗が低く、接続信頼性が高い接続部２２５を形成することができる。
また、半導体ウエハー積層体２３０を、加熱しつつ、その厚さ方向に加圧する構成とすることにより、半田粉を接続部２１２、２２２の表面に、押し流してさらに効率よく移動させることができる。
具体的には、半導体ウエハー積層体２３０を加圧する圧力は、０〜２０ＭＰａ程度であるのが好ましく、１〜１０ＭＰａ程度であるのがより好ましい。かかる範囲内に設定することにより、溶融した半田粉を接続部２１２、２２２同士間により確実に凝集させることができる。
なお、半導体ウエハー積層体２３０に意図的に加える圧力が０ＭＰａであっても、第２の半導体ウエハー２２０の自重により、接合層６０に所定の圧力が加わるようにしてもよい。
ここで、本発明では、接続部２１２、２２２同士は、接続部２２５のような固化物を介して電気的に接続される。そのため、後述する半導体装置１０の駆動時に、半導体チップ２０の発熱により、たとえ熱硬化性樹脂で構成される絶縁部２２６が膨張したとしても、この電気的接続が切断されるのを好適に防止することができ、接続部２１２、２２２間で安定的な導通を得ることができる。すなわち、接続部２１２、２２２間で接続信頼性に優れた電気的接続を得ることができる。
接続部２２５の厚さ、すなわち、半導体ウエハー接合体２４０における、接合層６０’の厚さ（平均）は、特に限定されないが、３〜３００μｍ程度であるのが好ましく、５〜１５０μｍ程度であるのがより好ましい。このように半導体ウエハー２１０、２２０同士の離隔距離を小さくすることにより、半導体ウエハー接合体２４０を個片化することにより得られる半導体チップ２０の厚さを薄くすることができる。その結果、この半導体チップ２０を備える半導体装置１０の全体としての厚さをも薄くすることができ、さらに半導体装置１０の軽量化を図ることができる。
換言すれば、一つの半導体装置（パッケージ）１０内に搭載することができる半導体チップ２０の集積密度を高めることができ、また、半導体装置１０全体を小型化することができる。また、それぞれの機能面２１１、２２１に設けられた電極同士の離隔距離を小さくすることができるので、一つの半導体装置１０内に収容できる情報量を増大させることができる。
＜第２の接合方法＞
次に、半導体ウエハーの第２の接合方法を用いて半導体ウエハー接合体２４０を得る方法について説明する。
［１Ｂ−１］ まず、前記工程［１Ａ−１］と同様にして、図４（ａ）に示すように、第１の半導体ウエハー２１０と、第２の半導体ウエハー２２０とを用意する（第１の工程）。
［１Ｂ−２］ 次に、構成材料として、フラックス活性を有する硬化剤と、熱硬化性樹脂と、半田粉とを含有する接合シート６５を用意し、図４（ｂ）に示すように、機能面２１１と裏面２２３とが対向するように配置された、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０との間に、接合シート６５を介在させる。
この接合シート６５に含まれる、フラックス活性を有する硬化剤や、熱硬化性樹脂および半田粉等の構成材料としては、前記工程［１Ａ−２］で説明したのと同様のものを用いることができる。
また、接合シート６５には、構成材料として、フラックス活性を有する硬化剤と熱硬化性樹脂と半田粉との他に、さらに、フィルム形成性樹脂を含有するのが好ましい。フィルム形成性樹脂を含む構成とすることにより、接合シート６５を確実にフィルム状のものとすることができる。
このようなフィルム形成性樹脂としては、例えば、（メタ）アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン、ポリプロピレン、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロン等が挙げられ、これらのうちの１種、または２種以上を組み合わせて用いることができる。
なお、本明細書において、（メタ）アクリル系樹脂とは、（メタ）アクリル酸及びその誘導体の重合体、あるいは（メタ）アクリル酸及びその誘導体と他の単量体との共重合体を意味する。ここで、（メタ）アクリル酸などと表記するときは、アクリル酸又はメタクリル酸を意味する。
（メタ）アクリル系樹脂としては、具体的には、ポリアクリル酸、ポリメタクリル酸、ポリアクリル酸メチル、ポリアクリル酸エチル、ポリアクリル酸ブチル、ポリアクリル酸−２−エチルヘキシル等のポリアクリル酸エステル、ポリメタクリル酸メチル、ポリメタクリル酸エチル、ポリメタクリル酸ブチル等のポリメタクリル酸エステル、ポリアクリロニトリル、ポリメタクリロニトリル、ポリアクリルアミド、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、アクリロニトリル−スチレン共重合体、メタクリル酸メチル−スチレン共重合体、メタクリル酸メチル−アクリロニトリル共重合体、メタクリル酸メチル−α−メチルスチレン共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−２−ヒドロキシエチルメタクリレート−メタクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−２−ヒドロキシエチルメタクリレート−アクリル酸共重合体、アクリル酸ブチル−アクリロニトリル−２−ヒドロキシエチルメタクリレート共重合体、アクリル酸ブチル−アクリロニトリル−アクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−Ｎ，Ｎジメチルアクリルアミド共重合体等が挙げられる。中でも、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−Ｎ，Ｎジメチルアクリルアミドが好ましい。
なお、ニトリル基、エポキシ基、水酸基、カルボキシル基等の官能基を有する単量体を共重合させてなる（メタ）アクリル系樹脂を用いることにより、接合シート６５（接合層６０）の半導体ウエハー２１０、２２０への密着性、および熱硬化性樹脂等との相溶性を向上させることができる。このような（メタ）アクリル系樹脂において、前記官能基を有する単量体の使用量は特に限定されないが、（メタ）アクリル系樹脂の全重量に対し、０．１〜５０ｍｏｌ％程度であることが好ましく、０．５〜４５ｍｏｌ％程度であるのがより好ましく、１〜４０ｍｏｌ％程度であるのがさらに好ましい。かかる範囲内に設定することにより、半導体ウエハー２１０、２２０に対する接合シート６５（接合層６０）の密着性を優れたものとしつつ、接合シート６５の粘着力が強くなりすぎるのを好適に防止して、作業性の向上を図ることができる。
前記（メタ）アクリル系樹脂の重量平均分子量は、特に限定されないが、１０万以上であるのが好ましく、１５万〜１００万程度であるのがより好ましく、２５万〜９０万程度であるのがさらに好ましい。重量平均分子量を前記範囲に設定することにより、接合シート６５の成膜性を向上させることができる。
また、フィルム形成性樹脂として、フェノキシ樹脂を用いる場合、その数平均分子量が５０００〜１５０００程度であるものを用いるのが好ましい。かかる数平均分子量のフェノキシ樹脂を用いることにより、接合層６０の流動性を抑制し、接合層６０の厚みを均一なものとすることができる。
フェノキシ樹脂の骨格は、特に限定されるものではないが、例えば、ビスフェノールＡタイプ、ビスフェノールＦタイプ、ビフェニル骨格タイプ等が挙げられる。これらの中でも、飽和吸水率が１％以下であるフェノキシ樹脂であるのが好ましい。これにより、半導体ウエハー接合体２４０の形成時や、得られる半導体チップ２０の実装時のように、高温条件下に晒される場合においても、接合層６０に起因する発泡や剥離などの発生を抑制することができる。
なお、飽和吸水率は、フェノキシ樹脂を２５μｍ厚のフィルムに加工し、１００℃雰囲気中で１時間乾燥（絶乾状態）し、さらに、そのフィルムを４０℃９０％ＲＨ雰囲気の恒温高湿層に放置し、重量変化を２４時間おきに測定し、重量変化が飽和した時点の重量を用いて、下記式（III）により算出することができる。
飽和吸水率（％）＝｛（飽和した時点の重量）−（絶乾時点の重量）｝／（絶乾時点の重量）×１００ ・・・ （III）
また、フィルム形成性樹脂としてポリイミド樹脂を用いる場合、ポリイミド樹脂としては、繰り返し単位中にイミド結合を持つものが挙げられる。
このようなポリイミド樹脂としては、例えば、ジアミンと酸二無水物を反応させ、得られたポリアミド酸を加熱、脱水閉環することにより得られるものが挙げられる。ジアミンとしては、芳香族ジアミンである、３，３’−ジメチル−４，４’ジアミノジフェニル、４，６−ジメチル−ｍ−フェニレンジアミン、２，５−ジメチル−ｐ−フェニレンジアミン、シロキサンジアミンである、１，３−ビス（３−アミノプロピル）−１，１，３，３−テトラメチルジシロキサン等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
また、酸二無水物としては、３，３，４，４’−ビフェニルテトラカルボン酸、ピロメリット酸二無水物、４，４’−オキシジフタル酸二無水物等が挙げられる。
なお、このようなポリイミド樹脂は、後述する溶媒に可溶なものでも、不溶なものでも使用できるが、溶媒に可溶なものであるのが好ましい。これにより、液状材料６１中に含まれる構成材料との相溶解性が向上することから、取り扱いに優れる。特に、シロキサン変性ポリイミド樹脂は、様々な溶媒に溶かすことができるため好適に用いられる。
また、フィルム形成性樹脂は、市販品を用いるようにしてもよい。さらに、本発明の効果を損ねない範囲で、各種可塑剤、安定剤、無機フィラー、帯電防止剤や顔料等の添加剤を配合したものを用いることができる。
フィルム形成性樹脂の配合量は、接合シート６５中に含まれる半田粉を除く構成材料のうち、例えば、５〜５０重量％程度であるのが好ましい。かかる範囲内に設定することにより、接合シート６５の成膜性の低下を抑制しつつ、絶縁部２２６における弾性率の増加を抑制することができる。その結果、接合層６０’と半導体ウエハー２１０、２２０との密着性をさらに向上させることができる。さらに、接着シート６５の溶融粘度の増加を抑制することができる。
このような接合シート６５は、例えば、フラックス活性を有する硬化剤、熱硬化性樹脂および半田粉と、必要に応じて、フィルム形成性樹脂や、その他の成分とを溶媒中に溶解させて接合シート形成用材料（液状材料）を調製し、その後、この接合シート形成用材料を、ポリエステルシート等の剥離処理が施された基材上に塗布し、所定の温度で、溶媒を除去し、乾燥させることにより得ることができる。
なお、ここで用いられる溶媒としては、前記工程［１Ａ−２］で説明したのと同様のものを用いることができる。
また、接合シート６５の厚さ（平均）は、特に限定されないが、５〜３００μｍ程度であるのが好ましく、１０〜２００μｍ程度であるのがより好ましい。
［１Ｂ−３］ 次に、機能面２１１側における接続部２１２の端部と、裏面２２３側における接続部２２２の端部とが対応するように位置決めして、図４（ｃ）に示すようにして、接合層６０（接合シート６５）を介して半導体ウエハー２１０、２２０同士を重ね合わせることにより、第１の半導体ウエハー２１０と第２の半導体ウエハー２２０とが積層された半導体ウエハー積層体２３０を形成する（第２の工程）。
［１Ｂ−４］ 次に、前記工程［１Ａ−４］と同様にして、半導体ウエハー積層体２３０を、加熱しつつ、その厚さ方向に加圧することにより、図４（ｄ）に示すような、半導体ウエハー接合体２４０を形成する。
以上のような工程を経て、半導体ウエハー接合体２４０を得ることができる。
［２］ 次に、各半導体ウエハー２１０、２２０に形成された個別回路に対応するように、半導体ウエハー接合体２４０を個片化することにより、複数の半導体チップ２０を得る。
このように、本発明の半導体ウエハーの接合方法により形成された半導体ウエハー接合体２４０を個片化して、一括して複数の半導体チップ（半導体チップ積層体）２０を得る構成とすることにより、上述した従来技術で説明したように、複数の半導体チップを個別に積層・接合して半導体チップ積層体を大量生産する場合と比較して、製造工程数を削減することができ、生産性の効率化を図ることができる。
［３］ 次に、上面に配線パターン４０が、下面にバンプ７０がそれぞれ設けられたインターポーザー３０（基板）を用意し、このインターポーザー３０上に配線パターン４０を介して半導体チップ（半導体素子）２０搭載する。
以上のような工程を経ることにより、半導体装置１０を製造することができる。
このようにして製造された半導体装置１０は、一つのパッケージ内に搭載することができる半導体チップ２０の集積密度を高めることができるので、電子機器の高機能化および小型化に対応することができる。
なお、本発明の半導体装置の製造方法により製造された半導体装置１０は、例えば、携帯電話、デジタルカメラ、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、ゲーム機、液晶テレビ、液晶ディスプレイ、有機エレクトロルミネッセンスディスプレイ、プリンタ等に広く用いることができる。
以上、本発明の半導体ウエハーの接合方法および半導体装置の製造方法について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体ウエハーの接合方法では、１つの第１の半導体ウエハー２１０と、１つの第２の半導体ウエハー２２０を接合する場合ついて説明したが、このような場合に限定されず、例えば、１つの第１の半導体ウエハー２１０上に、２つ以上の第２の半導体ウエハー２２０を積層した後、一括してこれらの半導体ウエハー２１０、２２０を接合するようにしてもよい。さらには、本実施形態のように、１つの第１の半導体ウエハー２１０と、１つの第２の半導体ウエハー２２０を接合した後、得られた半導体ウエハー接合体２４０上に、さらに第２の半導体ウエハー２２０を接合するようにしてもよい。
また、例えば、本発明の半導体ウエハーの接合方法および半導体装置の製造方法には、任意の目的の工程が１または２以上追加されてもよい。
次に、本発明の具体的実施例について説明する。
１． 接合シートの作製
なお、以下に示すサンプルＮｏ．の番号は、各サンプルＮｏ．の接合シートを用いて形成された各実施例（半導体装置）の番号に対応する。また、サンプルＮｏ．１’は、比較例１に対応する。
［サンプルＮｏ．１〜２１、サンプルＮｏ．１’］
下記表１に示した配合で各成分（構成材料）を、トルエン、キシレンのような芳香族炭化水素系溶剤、酢酸エチル、酢酸ブチルのようなエステル系有機溶剤、アセトン、メチルエチルケントンのようなケトン系有機溶剤に溶解し、得られたワニス（接合シート形成用材料）を、ポリエステルシート上に塗布し、上記溶剤が揮発する温度に適宜設定し、ワニスを乾燥させることにより、各サンプルＮｏ．の接合シートを作製した。
また、下記表１中の各成分の配合量は、各成分の合計量に対する重量％である。
２． 半導体装置の作製
以下の各実施例および各比較例において、半導体装置を２０個ずつ製造した。
［実施例１］
−１Ａ− まず、図５に示すような貫通金属電極３１１（銅）を有する２０ｍｍ×２０ｍｍの回路３１０が５０個設けられたＳｉウエハー（８インチ試験用ウエハー、厚さ：６０μｍ）を用意した。
なお、図５（ａ）は、Ｓｉウエハーが備える１つの回路３１０を示した平面図であり、図５（ｂ）は、図５（ａ）に示すＡ−Ａ線部分断面図である。
なお、図５（ａ）に示すように、この回路３１０には、領域Ａ〜領域Ｄにおいて、それぞれ、Ｓｉウエハーを貫通するように２８×２８個の貫通金属電極３１１を設けた。そして、接続導通性および絶縁性を評価する目的で、領域Ａには、配線を介してこの領域に存在する貫通金属電極３１１のうちの何れかに接続する第１の端子〜第３の端子および第２２の端子〜第２４の端子を、領域Ｂには、配線を介してこの領域に存在する貫通金属電極３１１のうちの何れかに接続する第４の端子４〜第９の端子を、領域Ｃには、配線を介してこの領域に存在する貫通金属電極３１１のうちの何れかに接続する第１０の端子〜第１５の端子を、領域Ｄには、配線を介してこの領域に存在する貫通金属電極３１１のうちの何れかに接続する第１６の端子１６〜第２１の端子を、それぞれ設けた。
なお、隣接する貫通金属電極３１１同士の間隔（ピッチ）は、１５０μｍとした。
また、図５（ｂ）に示すように、Ｓｉウエハーの裏面３１４には、隣接する貫通金属電極３１１のうちの何れかに連結する導電体３１２を設けた。
−２Ａ− 次に、このＳｉウエハーの機能面３１５側に、真空フィルムラミネータを（「ＭＶＬＰ−５００／６００−２Ａ」、名機製作所製）を用いて、サンプルＮｏ．１の接合シートを貼り付けた。
なお、真空フィルムラミネータにより接合シートを貼り付ける際の処理条件は、１００℃、０．８ＭＰａ、３０秒とした。
また、Ｓｉウエハーに貼り付けられたサンプルＮｏ．１の接合シートの厚さは、４０μｍであった。
−３Ａ− 次に、前記工程−２Ａ−で得られた、接合シートを備えるＳｉウエハーを２枚用い、これらを位置決めした後、圧着装置（「２８０ＡＳＢ−Ｍ００１」、筑波メカニクス社製）で、積層することにより、Ｓｉウエハー積層体を得た。
なお、積層する際の処理条件は、１６０℃、２．０ＭＰａとした。
−４Ａ− 次に、前記工程−３Ａ−で得られたＳｉウエハー積層体を、前記工程−３Ａ−の状態を１０分間保持した。これにより、図６（ａ）に示すように、溶融した半田粉が凝集した凝集物の固化物３１３を介して、２つの回路３１０が電気的に接続された回路接合体３２０を備えるＳｉウエハー接合体を得た。
ここで、図６（ａ）に示すように、回路接合体３２０おいて、貫通金属電極３１１は、隣接する貫通金属電極３１１のうちのいずれかと導電体３１２により接続されていることから、互いに対向する貫通金属電極３１１同士を、固化物３１３を介して接続することにより、貫通金属電極３１１と、導電体３１２と、固化物３１３とにより構成される１つの配線３１６が形成されることとなる。
そこで、本実施例では、図６（ｂ）に示すように、領域Ａにおいては、２８×２８個の貫通金属電極３１１を含む配線３１６により、第１の端子と第２４の端子とが電気的に接続するように回路を形成した。また、領域Ｂにおいては、２８×２８個の貫通金属電極３１１を含む配線３１６により、第４の端子と第５の端子とが電気的に接続するように回路を形成した。領域Ｃにおいては、２８×２８個の貫通金属電極３１１を含む配線３１６により、第１２の端子と第１３の端子とが電気的に接続するように回路を形成した。さらに、領域Ｄにおいては、２８×１４個の貫通金属電極３１１を含む配線３１６により第１７の端子と第１９の端子とを、また、２８×１４個の貫通金属電極３１１を含む配線３１６により第１８の端子と第２０の端子とが、それぞれ、電気的に接続するように回路を形成した。
−５Ａ− 次に、得られた回路接合体３２０を備えるＳｉウエハー接合体を、図６（ｃ）に示すように、回路接合体３２０が各領域Ａ〜Ｄで分かれるように１０ｍｍ角で切断して、個片化した導通テスト用の評価用チップ３３０を得た。
−６Ａ− 次に、評価用チップ３３０がそれぞれ備える端子の位置に、フリップチップボンダーを用いて、鉛フリー半田（組成：Ｓｎ−３．５Ａｇ、融点：２２１℃、熱膨張率：２２ｐｐｍ／℃）を位置決めして、評価用チップ３３０と仮接合した。その後、プリント配線基板上に評価用チップ３３０を載置した状態で、リフロー処理（リフロー条件：最高温度２６０℃、最低温度１８３℃の処理時間６０秒のＩＲリフロー炉を通過）を施すことにより、半田バンプを介して、評価用チップ３３０が備える端子とプリント配線基板とを接合させて、実施例１の評価用パッケージ（半導体装置）を製造した。
なお、評価用チップ３３０が備える端子とプリント配線基板とを接合する際には、評価用チップ３３０が備える、互いに対向する端子同士をも電気的に接続するようにした。
また、本実施例では、本工程−７Ａ−において、各領域Ａ〜Ｄ由来の評価用チップ３３０を５個ずつ用いて、それぞれの評価用チップ３３０を備える半導体装置した。すなわち、半導体装置を２０個製造した。
［実施例２〜２１］
前記工程−２Ａ−において、サンプルＮｏ．１の接合シートに代えて、それぞれ、サンプルＮｏ．２〜１４の接合シートを用いた以外は、前記実施例１と同様にして、実施例２〜１４の半導体装置を製造した。
［比較例１］
前記工程−２Ａ−において、サンプルＮｏ．１の接合シートに代えて、サンプルＮｏ．１’の接合シートを用いた以外は、前記実施例１と同様にして、比較例１の半導体装置を製造した。
［比較例２、３］
前記工程−２Ａ−において、サンプルＮｏ．１の接合シートに代えて、比較例２としては異方性導電フィルム（「ＡＣ−２００」、日立化成工業株式会社製）、比較例３としては異方性導電フィルム（「ＦＰ２５１１Ｋ」、ソニーケミカル社製）を用いた以外は、前記実施例１と同様にして、比較例２および３の半導体装置を製造した。
２． 評価
得られた各実施例および各比較例の半導体装置をそれぞれ２０個ずつ、−５５℃の条件下に３０分、１２５℃の条件下に３０分ずつ交互に晒す事を１サイクルとする、温度サイクル試験を１００サイクル行った。
そして、この温度サイクル試験を経た各実施例および各比較例の半導体装置について、半導体装置が備える評価用チップ３３０の導通を、導通テスターを用いて、評価用チップ３３０が有する端子間に５Ｖの電圧を印加することにより確認した。
なお、回路接合体３２０の領域Ａに由来する評価用チップ３３０を備える半導体装置については、第１の端子と第２４の端子との間の導通を確認した。また、回路接合体３２０の領域Ｂに由来する評価用チップ３３０を備える半導体装置については、第４の端子と第５の端子との間の導通を確認した。回路接合体３２０の領域Ｃに由来する評価用チップ３３０を備える半導体装置については、第１２の端子と第１３の端子との間の導通を確認した。さらに、回路接合体３２０の領域Ｄに由来する評価用チップ３３０を備える半導体装置については、第１７の端子と第１９の端子との間の導通と、第１６の端子と第２０の端子との間の導通とを確認した。
そして、各実施例および各比較例において、２０個の半導体装置全て導通が得られた場合には合格品（○）と判定し、１つでも導通が認められなかった場合には不合格品（×）と判定した。
なお、本実施例において、導通が認められるとは、各端子間の抵抗値が８０［Ω］未満のときを言い、導通が認められないとは、各端子間の抵抗値が８０［Ω］以上の時を言う。
さらに、温度サイクル試験を経た各実施例および各比較例の半導体装置のうち、回路接合体３２０の領域Ｄに由来する評価用チップ３３０を備える半導体装置については、隣接する配線同士の絶縁性を、導電テスターを用いて確認した。すなわち、第１７の端子および第１９の端子に接続する配線３１６と、第１６の端子および第２０の端子に接続する配線３１６との間の絶縁性を確認した。
より具体的には、第１６の端子と第１７の端子との間に５Ｖの電圧を印加することにより、これらの端子間の絶縁性を確認した。さらに、第１９の端子と第２０の端子との間についても同様にして、これらの端子間の絶縁性とを確認した。
そして、各実施例および各比較例において、５個の半導体装置全て絶縁性が認められた場合には合格品（○）と判定し、１つでも絶縁性が認められなかった場合には不合格品（×）と判定した。
なお、本実施例において、絶縁性が認められるとは、各端子間の抵抗値が１．０×１０９［Ω］以上のときを言い、絶縁性が認められないとは、各端子間の抵抗値が１．０×１０９［Ω］未満の時を言う。
これらの評価結果を、それぞれ、以下の表１および表２に示す。
Figure 0005277564
Figure 0005277564
Figure 0005277564
表１および表２に示すように、各実施例の半導体装置では、いずれも良好な導通が認められた。これに対して、各比較例では、１００％の評価パッケージサンプル（半導体装置）において導通が認められなかった。
さらに、各実施例の半導体装置では、いずれも、隣接する配線同士間において良好に絶縁性が確保されていた。これに対して、各比較例では、いずれも、４０〜１００％の評価パッケージサンプル（半導体装置）において、隣接する配線同士間の絶縁性が確保されていなかった。
これにより、半導体装置が備える半導体装置において、貫通金属電極（接続部）同士間の電気的な接続を安定的に行い得ることが明らかとなった。
本発明の半導体装置の製造方法により製造される半導体装置の一例を示す縦断面図である。 半導体装置の製造方法を説明するための縦断面図である。 半導体ウエハー同士を接合する第１の接合方法を説明するための縦断面図である。 半導体ウエハー同士を接合する第２の接合方法を説明するための縦断面図である。 試験用ウエハーが備える回路の構成を説明するための図である。 回路を接合した回路接合体の構成を説明するための図である。 回路を接合した回路接合体の構成を説明するための図である。 回路を接合した回路接合体の構成を説明するための図である。 従来の半導体ウエハーを接合する方法を説明するための図である。
符号の説明
１０ 半導体装置
２０ 半導体チップ
２１０ 第１の半導体ウエハー
２２０ 第２の半導体ウエハー
２１１、２２１ 機能面
２１２、２２２ 接続部
２１３、２２３ 裏面
２２５ 接続部
２２６ 絶縁部
２３０ 半導体ウエハー積層体
２４０ 半導体ウエハー接合体
３０ インターポーザー
４０ 配線パターン
６０、６０’ 接合層
６１ 液状材料
６５ 接合シート
７０ バンプ
８０ 封止層
８２ 接続部
３１０ 回路
３１１ 貫通金属電極
３１２ 導電体
３１３ 固化物
３１４ 裏面
３１５ 機能面
３１６ 配線
３２０ 回路接合体
３３０ 評価用チップ
１００ 半導体装置
５１０、５２０ 半導体ウエハー
５１１、５２１ 接続部
５３０ 接合体
５４０、５５０ 半導体チップ
５６０ 半導体チップ接合体
６２０ バンプ
６３０ インターポーザー
６４０ 配線パターン

Claims (9)

  1. 第１の半導体ウエハーと第２の半導体ウエハーとを積層して電気的に接続する半導体ウエハーの接合方法であって、
    その厚さ方向に貫通して設けられた複数の接続部を有する前記第１の半導体ウエハーおよび前記第２の半導体ウエハーをそれぞれ用意する第１の工程と、
    前記第１の半導体ウエハーと、前記第２の半導体ウエハーとの間に、フラックス活性を有する硬化剤と、エポキシ樹脂である熱硬化性樹脂と、半田粉と、フェノール類であるフラックス活性を有する硬化剤とは異なる硬化剤とを構成材料として含む接合層を介在させるとともに、前記第１の半導体ウエハーの機能面側における接続部の端部と、前記第２の半導体ウエハーの裏面側における接続部の端部とが対応するように位置決めして、前記第１の半導体ウエハーと前記第２の半導体ウエハーとが積層された半導体ウエハー積層体を得る第２の工程と、
    前記半導体ウエハー積層体を、加熱しつつ、その厚さ方向に加圧することにより、前記半田粉を溶融し、前記第１の半導体ウエハーの接続部と前記第２の半導体ウエハーの接続部との間に凝集した後、固化するとともに、前記熱硬化性樹脂を硬化して、前記第１の半導体ウエハーと前記第２の半導体ウエハーとが固着することにより、前記半田粉が溶融した凝集物の固化物で、前記第１の半導体ウエハーの接続部と前記第２の半導体ウエハーの接続部とが電気的に接続された半導体ウエハー接合体を得る第３の工程とを有することを特徴とする半導体ウエハーの接合方法。
  2. 前記第２の工程において、前記接合層は、前記構成材料を含有するフィルム状の接合シートを、前記第１の半導体ウエハーと前記第２の半導体ウエハーとの間に介在させることにより形成される請求項１に記載の半導体ウエハーの接合方法。
  3. 前記第２の工程において、前記接合層は、前記構成材料を含有する液状材料を、前記第１の半導体ウエハーの機能面および／または前記第２の半導体ウエハーの裏面に塗布することにより形成される請求項１に記載の半導体ウエハーの接合方法。
  4. 前記第３の工程において、前記半導体ウエハー積層体が加熱圧着される際に、前記半田粉の溶融に遅れて、前記熱硬化性樹脂の硬化が完了する請求項１ないし３のいずれかに記載の半導体ウエハーの接合方法。
  5. 前記半導体ウエハー接合体における、前記接合層の厚さは、３〜３００μｍである請求項１ないし４のいずれかに記載の半導体ウエハーの接合方法。
  6. 前記フラックス活性を有する硬化剤は、カルボキシル基および／またはフェノール性水酸基を備える請求項１ないし５のいずれかに記載の半導体ウエハーの接合方法。
  7. 前記半田粉は、当該半田粉以外の前記構成材料の合計１００重量部に対して、２０〜２５０重量部含まれる請求項１ないし６のいずれかに記載の半導体ウエハーの接合方法。
  8. 前記接合層は、その厚さが１００μｍであるとき、１３８℃における溶融粘度が０．０１〜１００００Ｐａ・ｓである請求項１ないし７のいずれかに記載の半導体ウエハーの接合方法。
  9. 請求項１ないし８のいずれかに記載の半導体ウエハーの接合方法により接合された前記半導体ウエハー接合体を前記個別回路毎に切断して、複数の半導体素子に個片化する工程と、
    前記個片化した半導体素子を基板に搭載する工程とを有することを特徴とする半導体装置の製造方法。
JP2007142436A 2007-04-27 2007-05-29 半導体ウエハーの接合方法および半導体装置の製造方法 Expired - Fee Related JP5277564B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007142436A JP5277564B2 (ja) 2007-05-29 2007-05-29 半導体ウエハーの接合方法および半導体装置の製造方法
PCT/JP2008/057934 WO2008136352A1 (ja) 2007-04-27 2008-04-24 半導体ウエハーの接合方法および半導体装置の製造方法
EP08752033A EP2144282A4 (en) 2007-04-27 2008-04-24 METHOD FOR LINKING SEMICONDUCTOR WAFERS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
US12/597,652 US8039305B2 (en) 2007-04-27 2008-04-24 Method for bonding semiconductor wafers and method for manufacturing semiconductor device
KR1020097024445A KR20100022960A (ko) 2007-04-27 2008-04-24 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법
CN2008800139248A CN101669197B (zh) 2007-04-27 2008-04-24 半导体晶片的接合方法和半导体装置的制造方法
TW097115213A TWI449145B (zh) 2007-04-27 2008-04-25 半導體晶圓的接合方法及半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007142436A JP5277564B2 (ja) 2007-05-29 2007-05-29 半導体ウエハーの接合方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008300443A JP2008300443A (ja) 2008-12-11
JP5277564B2 true JP5277564B2 (ja) 2013-08-28

Family

ID=40173708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007142436A Expired - Fee Related JP5277564B2 (ja) 2007-04-27 2007-05-29 半導体ウエハーの接合方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5277564B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263121B2 (ja) * 2009-10-30 2013-08-14 住友ベークライト株式会社 半導体装置の製造方法および電子部品の製造方法
JP5316441B2 (ja) * 2010-02-02 2013-10-16 住友ベークライト株式会社 電子部品の製造方法及び電子部品
JP5381774B2 (ja) * 2010-02-10 2014-01-08 住友ベークライト株式会社 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP5381775B2 (ja) * 2010-02-10 2014-01-08 住友ベークライト株式会社 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381783B2 (ja) * 2010-02-15 2014-01-08 住友ベークライト株式会社 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) * 2010-02-15 2014-01-08 住友ベークライト株式会社 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5461239B2 (ja) * 2010-03-01 2014-04-02 住友ベークライト株式会社 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品
JP2013065835A (ja) * 2011-08-24 2013-04-11 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、ブロック積層体及び逐次積層体
JP2013251562A (ja) * 2013-07-22 2013-12-12 Sumitomo Bakelite Co Ltd ダイシングシート機能付き導電接続材料、端子間の接続方法及び電気、電子部品
JP6995621B2 (ja) * 2015-02-11 2022-01-14 アルファ・アセンブリー・ソリューションズ・インコーポレイテッド 電気接続テープ
JP6032345B2 (ja) * 2015-12-07 2016-11-24 住友ベークライト株式会社 接着フィルム
JP2017038081A (ja) * 2016-10-27 2017-02-16 住友ベークライト株式会社 半導体装置
JP6540833B1 (ja) * 2018-01-17 2019-07-10 千住金属工業株式会社 フラックス及びソルダペースト
JP6489274B1 (ja) * 2018-08-10 2019-03-27 千住金属工業株式会社 フラックス組成物、はんだペースト、はんだ接合部及びはんだ接合方法
WO2023145487A1 (ja) * 2022-01-31 2023-08-03 日東電工株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP4721309B2 (ja) * 2001-02-14 2011-07-13 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP4211328B2 (ja) * 2002-08-30 2009-01-21 住友ベークライト株式会社 硬化性フラックス
JP3797990B2 (ja) * 2003-08-08 2006-07-19 株式会社東芝 熱硬化性フラックス及びはんだペースト
JP2008510620A (ja) * 2004-08-25 2008-04-10 松下電器産業株式会社 半田組成物および半田接合方法ならびに半田接合構造
JP2006199937A (ja) * 2004-12-15 2006-08-03 Tamura Kaken Co Ltd 導電性接着剤、これを用いた導電部及び電子部品モジュール

Also Published As

Publication number Publication date
JP2008300443A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5217260B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
JP5277564B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
JP5182094B2 (ja) 半導体電子部品及びそれを用いた半導体装置
TWI449145B (zh) 半導體晶圓的接合方法及半導體裝置的製造方法
US20120156502A1 (en) Adhesive film, multilayer circuit board, electronic component and semiconductor device
KR101578968B1 (ko) 도전 접속 재료 및 그것을 사용한 단자 사이의 접속 방법
JP2011108770A (ja) 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5633214B2 (ja) 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
JP2009278054A (ja) 端子間の接続方法、導電性粒子の凝集方法及びそれを用いた半導体装置の製造方法
JP2011181467A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381775B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5461239B2 (ja) 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品
JP5381783B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5353628B2 (ja) 半導体装置の製造方法
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2010073872A (ja) 半田の接続方法および電子機器
JP2011181414A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5277564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees