JP2011228620A - 電子装置の製造方法および電子装置の製造装置 - Google Patents
電子装置の製造方法および電子装置の製造装置 Download PDFInfo
- Publication number
- JP2011228620A JP2011228620A JP2010233587A JP2010233587A JP2011228620A JP 2011228620 A JP2011228620 A JP 2011228620A JP 2010233587 A JP2010233587 A JP 2010233587A JP 2010233587 A JP2010233587 A JP 2010233587A JP 2011228620 A JP2011228620 A JP 2011228620A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic device
- manufacturing
- groove
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
- H01L2224/75305—Shape of the pressing surface comprising protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
【課題】生産性が高く、信頼性の高い電子装置を製造することができる電子装置の製造方法および製造装置を提供すること。
【解決手段】第一端子11と第二端子21とを半田接合させる工程では、複数の積層体4を用意するとともに、溝531が形成された部材53を用意し、部材53の溝531で区画された複数の領域532それぞれを各積層体4に当接させて、各積層体4に対し、各積層体4の積層方向にそって荷重をかけた状態で、各積層体4を前記第一端子11の半田層112の融点以上に加熱して、第一端子11と第二端子21とを半田接合させる。
【選択図】図4
Description
特許文献1には、基板表面にフィルム状のアンダーフィル樹脂を配置し、その後、アンダーフィル樹脂上に半導体素子を搭載する方法および装置が開示されている。特許文献1では、基板上に配置されたアンダーフィル樹脂上に半導体素子を搭載した後、半導体素子を基板に圧接し、半田バンプを溶融させて半導体素子と基板とを接合し、高圧雰囲気中でアンダーフィル樹脂を硬化させている。
そこで、本発明者らは、複数の積層体に荷重をかけながら、リフローを行う方法を検討した。
しかしながら、この方法においては、以下のような課題があることがわかった。
リフローを行う際に、複数の積層体上にまたがって重石を設置して荷重をかけると、半導体素子と基板との間に配置された樹脂が半導体素子および基板間からはみ出ることがある。はみ出した樹脂が大量である場合には、隣接する積層体および重石で形成される空間内を埋め込んでしまうことも考えられる。
この場合において、樹脂からガスが発生した場合、ガスの逃げ道がなくなり、樹脂中に気泡が発生してしまう。このような気泡は、半導体素子と基板との間の接合不良を起こす原因となる可能性があり、信頼性の高い電子装置を得ることが難しい。
前記第一電子部品の第一端子と前記第二電子部品の第二端子との間にフラックス活性化合物と熱硬化性樹脂とを含む樹脂層を配置して積層体を得る工程と、
前記積層体を前記第一端子の前記半田層の融点以上に加熱して、前記第一端子と、前記第二端子とを半田接合させる工程と、
流体により前記積層体を加圧しながら、前記樹脂層を硬化させる工程とを含み、
第一端子と第二端子とを半田接合させる前記工程では、
複数の前記積層体および溝が形成された部材を用意し、
前記部材の前記溝で区画された前記各領域に、各積層体の第一電子部品または第二電子部品を当接させるとともに、
隣接する前記積層体の空隙であり、前記溝で区画された各領域にそれぞれ当接する前記部品間に形成された空隙に対し、前記部材の前記溝を対向させ、
各積層体に対し、各積層体の積層方向にそって荷重をかけた状態で、各積層体を前記第一端子の前記半田層の融点以上に加熱して、前記第一端子と前記第二端子とを半田接合させる電子装置の製造方法を提供することができる。
また、溝が形成された部材を積層体に当接させて、各積層体に荷重をかけている。各積層体から樹脂がはみでてしまい、樹脂からガスが発生した場合であっても、ガスを溝に逃がすことができる。これにより、樹脂層中に気泡が発生することを抑制することができる。
さらに、本発明では、第一電子部品、第二電子部品、樹脂層とを含む積層体を流体により加圧して樹脂層を硬化させているため、樹脂層の硬化物中の気泡等の空隙の発生を抑制できる。
また、本発明では、第一端子および第二端子を半田接合する際に、積層体の積層方向に沿って荷重をかけているため、第一端子および第二端子間に存在する樹脂を排除することができ、第一端子の半田層の濡れ広がりが良好となり、接続不良の発生を抑制することができる。
すなわち、本発明によれば、生産性効率が高く、信頼性の高い電子装置を提供することができる製造方法が提供できる。
すなわち、本発明によれば、表面に半田層を有する第一端子を有する第一電子部品と、この第一電子部品の前記第一端子に接合される第二端子を有する第二電子部品とを備える電子装置の製造装置であって、
前記第一電子部品の第一端子と前記第二電子部品の第二端子との間に、フラックス活性化合物と熱硬化性樹脂とを含む樹脂層を配置して得られる積層体が複数配置される容器と、
前記容器内の前記積層体を前記第一端子の前記半田層の融点以上に加熱する加熱手段と、
前記容器内に加圧流体を導入する加圧流体導入手段と、
前記容器内の複数の積層体を積層方向に沿って挟圧して、各積層体の積層方向にそって各積層体に荷重を付加する挟圧手段とを備え、
前記挟圧手段は、溝が形成された部材を有し、
前記挟圧手段で前記各積層体を挟圧する際に、前記部材の前記溝で区画された前記各領域に、各積層体の第一電子部品または第二電子部品が当接し、
隣接する積層体間の空隙であり、前記溝で区画された各領域にそれぞれ当接する部品間の空隙に対し、前記部材の前記溝が対向するように構成されている電子装置の製造装置も提供できる。
なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第一実施形態)
図1〜図7を参照して、本実施形態の電子装置の製造方法の概要について説明する。
本実施形態の電子装置の製造方法は、表面に半田層112を有する第一端子11を有する第一電子部品1と、この第一電子部品1の第一端子11に接合される第二端子21を有する第二電子部品2とを備える電子装置の製造方法である。
第一電子部品1の第一端子11と、第二電子部品2の第二端子21との間にフラックス活性化合物と、熱硬化性樹脂とを含む樹脂層3を配置して積層体4を得る工程と、積層体4を第一端子11の半田層112の融点以上に加熱して、第一端子11と、第二端子21とを半田接合させる工程と、流体により積層体4を加圧しながら、樹脂層3を硬化させる工程とを含む。
第一端子11と第二端子21とを半田接合させる前記工程では、
複数の積層体4を用意するとともに、溝531が形成された部材53を用意し、部材53の溝531で区画された複数の領域532それぞれを各積層体4に当接させて、各積層体4に対し、各積層体4の積層方向にそって荷重をかけた状態で、各積層体4を前記第一端子11の半田層112の融点以上に加熱して、第一端子11と第二端子21とを半田接合させる。この半田接合の際、部材53の溝531で区画された各領域532に、各積層体の第一電子部品1または第二電子部品2を当接させるとともに、隣接する前記積層体4のうち、溝531で区画された各領域532にそれぞれ当接する部品間に形成された空隙に対し、部材53の溝531を対向させる。
はじめに、図1に示すように、第一電子部品1を用意する。
この第一電子部品1は、たとえば、基板(フレキシブル基板、リジット基板、セラミック基板等)、半導体チップ、半導体素子搭載基板等である。
この第一電子部品1は第一端子11を有し、この第一端子11は、第一端子本体111と、第一端子本体111表面に設けられた半田層112とを備える。
第一端子本体111の形状は、特に限定されず、凸状のものや、凹状のものが挙げられる。また、第一端子本体111の材質は、特に制限されず、金、銅、ニッケル、パラジウム、アルミニウムが挙げられる。
半田層112の材料は、特に制限されず、錫、銀、鉛、亜鉛、ビスマス、インジウム及び銅からなる群から選択される少なくとも2種以上を含む合金等が挙げられる。これらのうち、錫、銀、鉛、亜鉛及び銅からなる群から選択される少なくとも2種以上を含む合金が好ましい。半田層112の融点は、110〜250℃、好ましくは170〜230℃である。
半田層112は、第一端子本体111に対し半田メッキされたものであってもよく、また、第一端子本体111に対し半田ボールや半田ペースト配置し、半田バンプ等で構成されるものであってもよい。
ここで、図4に示すように、第一電子部品1は、複数個連なって形成されている。たとえば、第一電子部品1が基板である場合には、各基板同士が接続されて1枚の大型の基板を構成している。なお、大型の基板には、図4の点線で示すように、第一電子部品1同士を切り離すための切断ラインが形成されている。
第二電子部品2は、たとえば、半導体チップや、半導体素子搭載基板である。
この第二電子部品2は、第二端子21を有する。
第二端子21の形状は、特に制限されず、第一端子11に対して半田接合が行える形状であればよく、例えば、凸状のものや、凹状のものが挙げられる。また、第二端子21の材質は、特に制限されず、金、銅、ニッケル、パラジウム、アルミニウムが挙げられる。
ここで、第一端子11と第二端子21とを接触させるために、樹脂層3を挟んで第一電子部品1および第二電子部品2を積層した後、加熱してもよい。ただし、この位置あわせ工程では、第一端子11の半田層112により、第一端子11と第二端子21とが半田接合されることはない。
樹脂層3に含まれる熱硬化性樹脂は、たとえば、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等を用いることができる。これらは、単独または2種以上を混合して用いることができる。
中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。
HOOC−(CH2)n−COOH (1)
(式(1)中、nは、0以上20以下の整数を表す。)
なかでも、第一端子11および第二端子21の接合を良好なものとするためには、フェノールフタリンを使用することが特に好ましい。フェノールフタリンを使用することで、半田層112の表面の酸化物を除去した後、エポキシ樹脂を硬化することが可能となると推測され、半田層112表面の酸化物が除去されないまま、エポキシ樹脂が硬化してしまうことを抑制でき、第一端子11および第二端子21の半田接合を良好なものとすることができる。
また、樹脂層3は、無機充填材を含んでいてもよい。
樹脂層3中に無機充填材を含有させることで、樹脂層3の最低溶融粘度を高め、第一端子11および第二端子21間に隙間が形成されてしまうことを抑制できる。なお、樹脂層3の最低溶融粘度が非常に低い場合には、樹脂層3の流動性が非常に高くなり、第一端子11と第二端子21との間に、樹脂層3が入り込み、第一端子11と第二端子21とが離間してしまうことがある。
ここで、無機充填材としては、シリカや、アルミナ等があげられる。
硬化触媒は、樹脂層3中の熱硬化性樹脂の種類に応じて適宜選択できるが、たとえば、塗膜成形性向上の観点から、イミダゾール化合物を使用することができる。イミダゾール化合物として、2−フェニルヒドロキシイミダゾール、2−フェニル−4−メチルヒドロキシイミダゾール等が挙げられる。
(1)フラックス活性化合物を含有する樹脂組成物をフィルム状に成形した樹脂フィルムを用意し、この樹脂フィルムを、第一電子部品1又は第二電子部品2にラミネートする方法、
(2)フラックス活性化合物を含有する液状の樹脂組成物を用意し、この液状の樹脂組成物を、第一電子部品1又は第二電子部品2の表面に塗布する方法、
(3)フラックス活性化合物を含有する樹脂組成物が溶剤に溶解又は分散されている樹脂ワニスを用意し、この樹脂ワニスを、第一電子部品1又は第二電子部品2の表面に塗布し、次いで、樹脂ワニス中の溶剤を揮発させる方法、
が挙げられる。なお、方法(2)に係る液状の樹脂組成物は、溶剤を含有しない。
ここで、図4に示すように、樹脂層3は複数連なっており、複数の第一電子部品1上にまたがる1枚の樹脂シートを構成している。より詳細に説明すると、樹脂シート3は複数の樹脂層3と、樹脂層3同士を連結している連結部分とで構成され、樹脂層3同士は連結部分を介して連なっている。
この装置5は、表面に半田層112を有する第一端子11を有する第一電子部品1と、この第一電子部品1の前記第一端子11に接合される第二端子21を有する第二電子部品2とを備える電子装置の製造装置である。
装置5は、積層体4が複数配置される容器51と、容器51内の積層体4を第一端子11の半田層112の融点以上に加熱する加熱手段(図示略)と、容器51内に加圧流体を導入する加圧流体導入手段52と、容器51内の複数の積層体4を積層方向に沿って挟圧して、各積層体4の積層方向にそって各積層体4に荷重を付加する挟圧手段とを備える。
挟圧手段は、溝531が形成された部材53を有し、挟圧手段は、溝531が形成された前記部材53の前記溝531で区画された複数の領域532それぞれを容器51内の各積層体4に当接させて各積層体4を挟圧する。
積層体4を挟圧する際、隣接する積層体4のうち、前記溝531で区画された各領域532それぞれに当接する部品間に形成された空隙に、前記部材53の溝531が対向する。
すなわち、本実施形態では、第二電子部品2間の空隙に、溝531が対向する。
装置5は、積層体4をリフローするとともに、加圧雰囲気下で加熱することができるものである。
容器51は圧力容器であり、容器51の材料としては、金属等があげられ、たとえば、ステンレス、チタン、銅である。
容器51の底面部上には、複数の積層体4が設置される設置部54が配置されている。
隣接する積層体4のうち、隣接する第一電子部品1同士、樹脂層3同士は連なって形成されているが、隣接する第二電子部品2間には空隙が形成されている。
図4および図5に示すように、部材53は、板状であり、平面矩形形状である。
部材53としては、特に制限されず、金属板、セラミックス板等があがられる。金属板としては、たとえば、ステンレス板、チタン板、鉛板があげられる。また、セラミックス板としては、ガラス板、アルミナ板、窒化ケイ素板、ジルコニア板があげられる。
ただし、積層体4の熱が部材53に奪われてしまうことを抑制させるため熱伝導率が40w/m・K以下の材料で構成されることが好ましい。熱伝導率が40w/m・K以下の材料としては、ステンレス板、ガラス板があげられる。なかでも、ガラス板は、線膨張係数が小さいので、加熱/冷却工程において撓むような変形することなく、積層体4に対し、均一に荷重をかけることができる。
部材53には、複数の溝531が形成されており、一部の溝同士531が交差している。本実施形態では、溝531が格子状に形成されている。
溝531で区画された領域532で、積層体4に荷重をかける。ひとつの領域532に対しひとつの積層体4が当接する。
部材53は、溝531が形成された面が設置部54と対向するように配置されている。
まず、容器51の設置部54上に複数の積層体4を配置する。
次に、図示しない移動手段により、部材53を容器51底面側に降下させて、複数の積層体4上に部材53を載せる。これにより、複数の積層体4は、部材53と設置部54とで挟圧され、各積層体4には、少なくとも部材53の重量分の荷重がかかることとなる。すなわち、前述した挟圧手段は、部材53と設置部54とで構成されることとなる。なお、容器51内に設置部を設けない場合には、容器51の底面部と部材53とで挟圧手段が構成されることとなる。
このとき、溝531で区画された領域532それぞれに各積層体4が接する。
ここで、図6に示すように、溝531の幅W1(溝531の延在方向と直交する方向の長さ)は、隣接する積層体4間の隙間W2よりも大きい。言い換えると、溝531で区画された前記領域532に当接する第二電子部品2の端面が、溝531の側面531Aよりも溝531内側に突出している。
また、前述したように、隣接する積層体4のうち、樹脂層3同士は連なって形成されているが、隣接する第二電子部品2間には空隙が形成されているため、前記空隙から樹脂層3が連なることで構成される樹脂シートの一部が露出することとなる。樹脂シートの露出部分は、溝531と対向する。
積層体4には積層方向に荷重がかかるため、第一端子11と第二端子21とが接触した状態が維持される。
ここで、第一端子11と第二端子21とを半田接合させる際、第一端子11および第二端子21それぞれにかかる荷重は、0.01MPa以上、40MPa以下であることが好ましい。
0.01MPa以上とすることで、第二電子部品2と第一電子部品1との間の距離を一定に保つことができる。また、第一端子11と第二端子21との間に存在する樹脂層3を第一端子11および第二端子21間から排除でき良好な接続が得られる。
一方で、40MPa以下とすることで、第二電子部品2のクラック発生を抑制できるという効果がある。
ここで、前述した「第一端子11および第二端子21それぞれにかかる荷重」とは、部材53により積層体4に荷重をかけ、第一端子11の半田層112に第二端子21が食い込み、第一端子11および第二端子21間の距離が変動せずに一定となった状態において、第一端子11および第二端子21にかかる荷重を意味する。
その後、積層体4の樹脂層3の硬化を実施する。なお、リフロー工程においても、加熱温度が、樹脂層3の硬化温度より高い場合には、樹脂層3の一部が硬化する。
加圧流体導入手段52である配管52から流体を容器51内へ流入させ、加圧雰囲気下にしつつ、容器51を加熱することにより、積層体4を加熱し、樹脂層3を硬化させる。
ここで、容器51内に加熱流体を流入し、積層体4を加熱するとともに加圧してもよい。
この場合には、積層体4を半田層112の融点以上に加熱しつつ、容器51内に加圧流体を導入すればよい。
なかでも、非酸化性ガスを使用することが好ましい。非酸化性ガスを使用することで、第一端子11および第二端子21の接合をより良好なものとすることができる。なお、非酸化性ガスとは、不活性ガス、窒素ガスのことを意味する。
以上により、電子装置を得ることができる(図7参照)。図7では、第一端子11と第二端子21とが半田層112により接合され、第二端子21の先端が、半田層112に食い込んだ状態となっている。なお、図4で示した点線の切断ラインに従い、第一電子部品1間、樹脂層3間を切断することで、分離した複数の電子装置を得ることができる。
本実施形態では、複数の積層体4を第一端子11の半田層112の融点以上に加熱して、第一端子11と、第二端子21とを半田接合させることができるので、生産性にすぐれている。
また、溝531が形成された部材53を積層体4に当接させて、各積層体4に荷重をかけている。これにより、第一端子11と第二端子21とを接合する際に、第一端子11および半田層112との間に存在する樹脂等が排除されて半田の濡れ広がりが良好となり、接続不良の発生を抑制できる。
さらに、溝531が形成された部材53を積層体4に当接させて、各積層体4に荷重をかけることで、各積層体4からはみ出た樹脂からガスが発生した場合であっても、ガスを溝531に逃がすことができる。これにより、樹脂層3中に気泡が発生することを抑制することができる。
特に、本実施形態では、積層体4の樹脂層3は連なって樹脂シートを構成しており、隣接する第二電子部品2間の隙間から樹脂シートの一部が露出している。このような場合においては、積層体4からはみ出した樹脂のみならず、あらかじめ露出している樹脂シートの一部からガスが発生した場合であっても、ガスを溝531に逃がすことができ、樹脂シート中、特に、樹脂層3中に気泡が残ってしまうことを抑制できる。
さらに、第一端子11および第二端子21を接合する際に、流体により積層体4を加圧すれば、樹脂層3の発泡による樹脂流動が抑制でき、第一端子11および第二端子21間のずれを確実に低減させることができる。
これにより、第二電子部品2と部材53との間に樹脂が入り込んでしまうことが防止できる。
積層体4に部材53により荷重をかけた際、積層体4からはみ出した樹脂が、積層体4の第二電子部品2の端面に沿って這い上がってくることがある。溝531の側面531Aが、第二電子部品2の端面よりも、溝531内側に突出していないため、第二電子部品2の端面を這い上がってくる樹脂が部材53に付着してしまうことを抑制できる。そのため、部材53の樹脂による汚染を防止することができる。
これに対し、本実施形態では、前述したように部材53への樹脂の付着を防止できるので、積層体4にかかる荷重のばらつきの発生を抑制することができる。
図8を参照して、本実施形態について説明する。
前記実施形態では、第一端子11と第二端子21とを半田接合させる工程および、樹脂層3を硬化させる工程において、装置5を使用していた。これに対し、本実施形態では、図8に示す装置6を使用する。
装置5では、部材53を積層体4上に載せ、部材53と、設置部54とで積層体4を挟圧していたが、本実施形態の装置6では、荷重付加手段61により、部材53側に積層体4を押しあて、荷重付加手段61と部材53とで積層体4を挟圧し、積層体4の積層方向に沿って荷重をかける構成となっている。他の点は、前記実施形態と同様である。
容器51の上面には、部材53が固定されており、部材53の溝531が形成された面と、後述する設置部611とが対向している。
荷重付加手段61は、複数の積層体4が設置される設置部611と、この設置部611を部材53側に付勢する付勢手段612とを備える。
設置部611は、複数の積層体4を設置するためのものであり、たとえば、板状の部材である。設置部611上には、複数の積層体4が配置される。
付勢手段612は、設置部611の裏面側に配置される。付勢手段612は、たとえば、ばねであり、設置部611上の積層体4を部材53の領域532に押し当てて、積層体4に荷重をかける。前記実施形態と同様、ひとつの領域532に対しひとつの積層体4が当接する。本実施形態では、荷重付加手段61と部材53とで積層体4が挟まれるため、荷重付加手段61と部材53とで挟圧手段が構成されることとなる。
また、積層体4を部材53の領域532に押し当てた際、隣接する積層体4の第二電子部品2間の隙間は、部材53の溝531と対向する。換言すると、隣接する積層体4の第二電子部品2間の隙間から露出する樹脂シートは、部材53の溝531と対向する。
また、部材53は、本実施形態では熱伝導性の高い部材、たとえば、金属製の部材で構成されているため、上金型511の熱が部材53を介して積層体4に伝達され、積層体4が加熱されることとなる。部材53は、上金型511と同程度の温度まで加熱される。
まず、容器51の設置部611上に複数の積層体4を配置する。
この際、図示しない付勢抑制手段により、付勢手段612の付勢を抑制して、設置部611と部材53との間の距離をあけておく。
次に、付勢抑制手段による抑制を解除し、付勢手段612により設置部611を上方に移動させ、複数の積層体4と部材53とを当接させるとともに複数の積層体4に荷重をかける。このとき、溝531で区画された領域532それぞれに各積層体4が接する。
ここで、前記実施形態と同様、溝531の幅(溝531の延在方向と直交する方向の長さ)は、隣接する積層体4間の隙間よりも大きい。言い換えると、溝531で区画された前記領域532に当接する第二電子部品2の端面が、溝531の側面531Aよりも溝531内側に突出している。
ここで、第一端子11と第二端子21とを半田接合させる際、第一端子11および第二端子21にかかる荷重は、0.01MPa以上、40MPa以下であることが好ましい。
0.01MPa以上とすることで、第二電子部品2と第一電子部品1との間の距離を一定に保つことができる。また、第一端子11と第二端子21との間に存在する樹脂層3を第一端子11および第二端子21間から排除でき良好な接続が得られる。
一方で、40MPa以下とすることで第二電子部品2のクラック発生を抑制できるという効果がある。
その他の工程は、前記実施形態と同様である。なお、前記実施形態と同様、リフロー工程と、樹脂層3の硬化工程とを同時に実施してもよい。
さらに、本実施形態では、熱伝導率が高く、加熱された部材53に積層体4を押し当てているため、積層体4を急速に加熱することが可能となる。また、部材53は加熱された
上金型511に固定されているため、部材53の熱が低下してしまうことが防止できる。
たとえば、第二実施形態では、部材53を上金型511に取り付けていたが、上金型511に溝が形成できる場合には、部材53を上金型511と一体化してもよい。
さらに、第二実施形態では、加熱された部材53に対し積層体4を押し当てていたが、たとえば、加熱された部材53を下降させて、積層体4に押し当ててもよい。ただし、この場合には、部材53の熱が低下してしまわないようにする必要がある。
また、前記各実施形態では、第一電子部品1同士、樹脂層3同士が連なっていたが、これに限られるものではない。たとえば、あらかじめ第一電子部品1同士、樹脂層3同士が分離しており、第一電子部品1間、樹脂層3間に隙間(空隙)があってもよい。
さらに、前記各実施形態では、第二電子部品2に部材53を当接させていたが、これに限られるものではなく、第一電子部品1に部材53を当接させてもよい。
また、一方の積層体4においては、第一電子部品1に部材53が当接するようにし、他方の積層体4においては、第二電子部品2に部材53が当接するようにしてもよい。ただし、端子同士の接合安定性の観点からは、前記各実施形態のように、部材53に接触する部品は同じ部品であることが好ましい。
(実施例1)
第一実施形態と同様の方法で電子装置を製造した。
(樹脂層3の作製)
フラックス活性化合物としてフェノールフタリン(東京化成(株)社製)15重量部と、フェノールノボラック樹脂としてPR−53647(住友ベークライト(株)社製)15重量部と、エポキシ樹脂としてEOCN‐1020−70(日本化薬(株)社製)50重量部と、フェノキシ樹脂としてYP−50(東都化成(株)社製)20重量部と、シランカップリング剤としてKBM−303(信越シリコーン(株)社製)1.0重量部と、イミダゾール化合物として2P4MZ(四国化成(株)社製)0.05重量部とをアセトンに溶解し、ワニス状の樹脂組成物を作製した。
上記で得られたワニス状の樹脂組成物を、ポリエステルシート(基材)にコンマコータを用いて塗布し、上記アセトンが揮発する温度100℃で3分間乾燥させて、基材上に形成された厚み25μmのフィルムを得た。ここで、前記第一実施形態と同様、フィルムは、複数の樹脂層3が連なって構成されたものである。
前記基材上に形成されたフィルム(複数の樹脂層3が連なって構成されたもの)を、回路基板(第一電子部品1)の半田バンプ(半田層112)が形成された面に、真空ラミネータを用い、温度:100℃、0.7MPaの条件でラミネートし、次いで、基材を剥離した。
ここで、前記実施形態と同様、第一電子部品1は、複数個つらなって、1枚の大型の回路基板を構成している。
次に、複数個の半導体チップ(第二電子部品2)を用意した。
また、部材53としては、溝531が格子状に形成されたガラス板(重量が450g)を使用した。
まず、回路基板の第一端子11と、半導体チップ(第二電子部品2)の第二端子21が対向するように位置合わせして搭載して積層体4を作製した。なお、第一実施形態と同様、隣接する半導体チップ間からは、複数の樹脂層3を含んで構成されるフィルムの一部が露出している。
次に、装置5の容器51をあらかじめ100℃に加熱しておき、容器51内の設置部54の上に積層体4を載せて、さらに積層体4の上に電子部品2の端面が溝531の側面531Aよりも溝531内側に突出するように位置あわせしてガラス板を積層した。なお、部材53の溝531と第二電子部品間2の隙間とは対向し、溝531と、フィルムの一部とは対向している。
その後、容器51内に流体(空気)を送り、加圧力0.5MPaで加圧しつつ、積層体4を半田層112の融点(225℃)まで加熱して、180℃に降温し、60分間、積層体4を加熱加圧した。
なお、第一端子11および第二端子21を半田接合する際(部材53により積層体4に荷重をかけ、第一端子11の半田層112に第二端子21が食い込み、第一端子11および第二端子21間の距離が変動せずに一定となった際)に、第一端子11と第二端子21とにかかる荷重は、0.001MPaとなった。
(電子装置の作製)
第一端子11および第二端子21を半田接合する際に、第一端子11と第二端子21とにかかる荷重が0.01MPaになるようにした点以外は、実施例1と同様に電子部品を作製した。
なお、端子にかかる荷重を調整するために、実施例1に比べ、半導体チップの個数を少なくした。ただし、実施例1と同様に複数の積層体4を同時に半田接合するとともに樹脂層3を硬化させた。
(電子装置の作製)
第一端子11および第二端子21を半田接合する際に、第一端子11と第二端子21とにかかる荷重が40MPaになるようにした点以外は、実施例1と同様に電子部品を作製した。
なお、端子にかかる荷重を調整するために、実施例1に比べ、半導体チップの個数を少なくした。ただし、実施例1と同様に複数の積層体4を同時に半田接合するとともに樹脂層3を硬化させた。
(電子装置の作製)
第一端子11および第二端子21を半田接合する際に、第一端子11と第二端子21とにかかる荷重が50MPaになるようにした点以外は、実施例1と同様に電子部品を作製した。
なお、端子にかかる荷重を調整するために、実施例1に比べ、半導体チップの個数を少なくした。ただし、実施例1と同様に複数の積層体4を同時に半田接合するとともに樹脂層3を硬化させた。
(電子装置の作製)
容器51内に送る流体を空気ではなく、窒素を送る以外は、実施例1と同様に電子装置を作製した。
(電子装置の作製)
容器51内に送る流体を空気ではなく、窒素を送る以外は、実施例2と同様に電子装置を作製した。
(電子装置の作製)
容器51内に送る流体を空気ではなく、窒素を送る以外は、実施例3と同様に電子装置を作製した。
(電子装置の作製)
容器51内に送る流体を空気ではなく、窒素を送る以外は、実施例4と同様に電子装置を作製した。
第二実施形態と同様にして電子装置を作製した。図8に示す装置を使用して、電子装置を作製した。他の点は、実施例1と同様である。
具体的には、
前記基材上に形成されたフィルム(樹脂層3が複数つらなったもの、第一実施形態で製造したフィルム)を、回路基板(第一電子部品1)の半田バンプ(半田層112)が形成された面に、真空ラミネータを用い、温度:100℃、0.7MPaの条件でラミネートし、次いで、基材を剥離した。
ここで、前記実施形態と同様、第一電子部品1は、複数個つらなって、1枚の大型の回路基板を構成している。
次に、複数個の半導体チップ(第二電子部品2)を用意した。
また、部材53としては、溝531が格子状に形成された金属板を使用した。
まず、回路基板の第一端子11と、半導体チップ(第二電子部品2)の第二端子21が対向するように位置合わせして搭載して積層体4を作製した。なお、第二実施形態と同様、隣接する半導体チップ間からは、複数の樹脂層3を含んで構成されるフィルムの一部が露出している。
次に、装置6の容器51の上金型511をあらかじめ260℃に加熱し、下金型512を50℃に加熱しておき、容器51内の設置部611の上に複数の積層体4を載せた。
次に、付勢手段612により、設置部611を上金型511側に移動させ、積層体4の電子部品2の端面が溝531の側面531Aよりも溝531内側に突出するように部材53に積層体4を当接させた。なお、部材53の溝531と第二電子部品間2の隙間とは対向し、溝531と、フィルムの一部とは対向している。
その後、容器51内に流体(空気)を送り、加圧力0.5MPaで加圧しつつ、積層体4を半田層112の融点(225℃)まで加熱して、180℃に降温し、60分間、積層体4を加熱加圧した。
なお、第一端子11および第二端子21を半田接合する際(部材53により積層体4に荷重をかけ、第一端子11の半田層112に第二端子21が食い込み、第一端子11および第二端子21間の距離が変動せずに一定となった際)に、第一端子11と第二端子21とにかかる荷重は、0.1MPaとなった。
(電子装置の作製)
実施例1の部材として溝531が形成されていないもの(積層体4側の面が平坦面であるガラスの板材)を使用した点以外は、実施例1と同様に電子装置を作製した。他の点は、実施例1と同じである。
(電子装置の作製)
実施例1の部材として溝531が形成されていないもの(積層体4側の面が平坦面であるガラスの板材)を使用した点以外は、実施例2と同様に電子装置を作製した。他の点は、実施例2と同じである。
(電子装置の作製)
実施例1の部材として溝531が形成されていないもの(積層体4側の面が平坦面であるガラスの板材)を使用した点以外は、実施例3と同様に電子装置を作製した。他の点は、実施例3と同じである。
(電子装置の作製)
実施例1の部材として溝531が形成されていないもの(積層体4側の面が平坦面であるガラスの板材)を使用した点以外は、実施例4と同様に電子装置を作製した。他の点は、実施例4と同じである。
各実施例、比較例で得られた電子装置の評価を以下のように行った。
1.導通接続の測定および接続部樹脂排除性の観察
得られた電子装置について、任意に選択した隣接する2箇所の半田接合部(第一端子と第二端子とが半田接合された部分)の接続抵抗を、デジタルマルチメータにより測定した。ついで、他に9点、隣接する2箇所の半田接合部を任意に選択し、同様に、接続抵抗を測定し、合計10点の導通接続の測定を行った。次に、得られた電子部品を切断して、硬化物の断面を研磨したのち、接続抵抗を測定した半田接続部をSEMにて観察した。
◎ :10点すべて導通がとれて、半田接合部において、樹脂が排除されている断面形状である。
○ :10点すべて導通がとれるが、1〜9点の範囲で半田接続部に樹脂が排除しきれず、樹脂かみ形状の接合部がある。
△ :10点すべて導通がとれるが、10点すべてが、樹脂かみ形状をしている。
×:1点でも導通不良箇所があった場合
なお、◎、○、△の場合には、実用上問題はないが、×の場合は、実用上問題となる。
得られた電子装置を切断し、樹脂層の断面を研磨した。次いで、第一電子部品、第二電子部品及び隣接する2つの半田接合部で囲まれた部分すべてのマイクロボイドの有無を金属顕微鏡にて観察した。各符号は、以下の通りである。
○ :全てでマイクロボイドが観察されなかった場合
× :1箇所でもマイクロボイドが観察された場合
なお、ここで観察されたマイクロボイドは、現状では、実用上問題ないレベルの大きさである。
各実施例、比較例それぞれにおいて得られた5個の電子部品について、半導体チップ上面に樹脂の付着があるかどうか観察した。
○:樹脂の付着なし
×:樹脂付着あり
また、実施例1から9では、半導体チップ上面に樹脂が付着していなかった。
これに対し、比較例1から4では、樹脂かみが発生し、マイクロボイドも発生していた。さらに、半導体チップ上面への樹脂の付着も確認された。
2 第二電子部品
3 樹脂層
4 積層体
5 装置
6 装置
11 第一端子
21 第二端子
51 容器
52 加圧流体導入手段(配管)
53 部材
54 設置部
61 荷重付加手段
111 第一端子本体
112 半田層
511 上金型
512 下金型
531 溝
531A 側面
532 領域
611 設置部
612 付勢手段
Claims (13)
- 表面に半田層を有する第一端子を有する第一電子部品と、この第一電子部品の前記第一端子に接合される第二端子を有する第二電子部品とを備える電子装置の製造方法であって、
前記第一電子部品の第一端子と前記第二電子部品の第二端子との間にフラックス活性化合物と熱硬化性樹脂とを含む樹脂層を配置して積層体を得る工程と、
前記積層体を前記第一端子の前記半田層の融点以上に加熱して、前記第一端子と、前記第二端子とを半田接合させる工程と、
流体により前記積層体を加圧しながら、前記樹脂層を硬化させる工程とを含み、
第一端子と第二端子とを半田接合させる前記工程では、
複数の前記積層体および溝が形成された部材を用意し、
前記部材の前記溝で区画された前記各領域に、各積層体の第一電子部品または第二電子部品を当接させるとともに、
隣接する前記積層体間の空隙であり、前記溝で区画された各領域にそれぞれ当接する前記部品間に形成された前記空隙に対し、前記部材の前記溝を対向させ、
各積層体に対し、各積層体の積層方向にそって荷重をかけた状態で、各積層体を前記第一端子の前記半田層の融点以上に加熱して、前記第一端子と前記第二端子とを半田接合させる電子装置の製造方法。 - 請求項1に記載の電子装置の製造方法において、
溝が形成された前記部材を前記積層体に当接させた際に、
前記溝で区画された前記領域に当接する第一電子部品または第二電子部品の端面が、前記溝の側面よりも溝内側に突出している電子装置の製造方法。 - 請求項1または2に記載の電子装置の製造方法において、
溝が形成された前記部材を前記積層体に当接させた際に、
前記溝で区画された前記領域には、各積層体の第一電子部品および第二電子部品のうち一方の部品が当接し、
複数の積層体の各樹脂層は連なって、樹脂シートを構成し、
前記積層体の積層方向からみて、隣接する積層体の前記一方の部品間から前記樹脂シートの一部が露出し、
溝が形成された前記部材を前記積層体に当接させた際に、露出した前記樹脂シートの一部が前記溝と対向する電子装置の製造方法。 - 請求項1乃至3のいずれかに記載の電子装置の製造方法において、
第一端子と第二端子とを半田接合させる前記工程では、
前記流体により前記積層体を加圧しながら半田接合させる電子装置の製造方法。 - 請求項1乃至4のいずれかに記載の電子装置の製造方法において、
第一端子と第二端子とを半田接合させる前記工程では、
前記積層体上に、溝が形成された前記部材を配置して、前記積層体に荷重をかける電子装置の製造方法。 - 請求項5に記載の電子装置の製造方法において、
溝が形成された前記部材が、熱伝導率が40W/m・K以下の材料で構成されている電子装置の製造方法。 - 請求項6に記載の電子装置の製造方法において、
前記部材は、ガラス板またはステンレス板である電子装置の製造方法。 - 請求項1乃至4のいずれかに記載の電子装置の製造方法において、
第一端子と第二端子とを半田接合させる前記工程では、
前記積層体に対し、前記積層体の積層方向から対向するように溝が形成された前記部材を配置して、
前記部材に対し前記積層体を押し当てることで、前記積層体の積層方向に沿って前記積層体に対し荷重をかける電子装置の製造方法。 - 請求項8に記載の電子装置の製造方法において、
前記部材は、加熱されており、
前記部材に対し、前記積層体を押し当てることで、前記積層体が加熱される電子装置の製造方法。 - 請求項1乃至9のいずれかに記載の電子装置の製造方法において、
第一端子と第二端子とを半田接合させる前記工程では、
前記第一端子および前記第二端子にかかる荷重が0.01〜40MPaである電子装置の製造方法。 - 請求項1乃至10のいずれかに記載の電子装置の製造方法において、
前記流体は、非酸化性ガスである電子装置の製造方法。 - 表面に半田層を有する第一端子を有する第一電子部品と、この第一電子部品の前記第一端子に接合される第二端子を有する第二電子部品とを備える電子装置の製造装置であって、
前記第一電子部品の第一端子と前記第二電子部品の第二端子との間に、フラックス活性化合物と熱硬化性樹脂とを含む樹脂層を配置して得られる積層体が複数配置される容器と、
前記容器内の前記積層体を前記第一端子の前記半田層の融点以上に加熱する加熱手段と、
前記容器内に加圧流体を導入する加圧流体導入手段と、
前記容器内の複数の積層体を積層方向に沿って挟圧して、各積層体の積層方向にそって各積層体に荷重を付加する挟圧手段とを備え、
前記挟圧手段は、溝が形成された部材を有し、
前記挟圧手段で前記各積層体を挟圧する際に、前記部材の前記溝で区画された前記各領域に、各積層体の第一電子部品または第二電子部品が当接し、
隣接する前記積層体間の空隙であり、前記溝で区画された各領域にそれぞれ当接する部品間の空隙に対し、前記部材の前記溝が対向するように構成されている電子装置の製造装置。 - 請求項12に記載の電子装置の製造装置において、
溝が形成された前記部材を前記積層体に当接させた際に、
前記溝で区画された前記領域に当接する第一電子部品または第二電子部品の端面が、前記溝の側面よりも溝内側に突出するように構成されている電子装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010233587A JP2011228620A (ja) | 2010-03-31 | 2010-10-18 | 電子装置の製造方法および電子装置の製造装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010080453 | 2010-03-31 | ||
JP2010080453 | 2010-03-31 | ||
JP2010233587A JP2011228620A (ja) | 2010-03-31 | 2010-10-18 | 電子装置の製造方法および電子装置の製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011228620A true JP2011228620A (ja) | 2011-11-10 |
Family
ID=45043608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010233587A Pending JP2011228620A (ja) | 2010-03-31 | 2010-10-18 | 電子装置の製造方法および電子装置の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011228620A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014127477A (ja) * | 2012-12-25 | 2014-07-07 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
US9123830B2 (en) | 2011-11-11 | 2015-09-01 | Sumitomo Bakelite Co., Ltd. | Manufacturing method for semiconductor device |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256311A (ja) * | 1997-03-17 | 1998-09-25 | Hitachi Chem Co Ltd | マルチチップ実装法 |
US5866442A (en) * | 1997-01-28 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for filling a gap between spaced layers of a semiconductor |
JP2903697B2 (ja) * | 1990-11-06 | 1999-06-07 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2002110744A (ja) * | 2000-09-26 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 半導体実装装置、および半導体実装方法 |
JP2003086878A (ja) * | 2001-09-07 | 2003-03-20 | Ricoh Co Ltd | 半導体光源モジュールの製造方法及び半導体光源モジュール |
JP2003115510A (ja) * | 2001-08-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体実装体の製造方法、および半導体実装体の製造装置 |
JP2004311709A (ja) * | 2003-04-07 | 2004-11-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体製造装置 |
JP2005142460A (ja) * | 2003-11-10 | 2005-06-02 | Sony Corp | ボンディング装置及びボンディング方法 |
JP2006120724A (ja) * | 2004-10-19 | 2006-05-11 | Fujitsu Ltd | 超音波実装方法およびこれに用いる超音波実装装置 |
JP2008311417A (ja) * | 2007-06-14 | 2008-12-25 | Mitsubishi Electric Corp | プリント配線板 |
JP2010034423A (ja) * | 2008-07-30 | 2010-02-12 | Fujitsu Ltd | 加圧加熱装置及び方法 |
JP2011009357A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Ltd | 実装装置 |
-
2010
- 2010-10-18 JP JP2010233587A patent/JP2011228620A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2903697B2 (ja) * | 1990-11-06 | 1999-06-07 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
US5866442A (en) * | 1997-01-28 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for filling a gap between spaced layers of a semiconductor |
JPH10256311A (ja) * | 1997-03-17 | 1998-09-25 | Hitachi Chem Co Ltd | マルチチップ実装法 |
JP2002110744A (ja) * | 2000-09-26 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 半導体実装装置、および半導体実装方法 |
JP2003115510A (ja) * | 2001-08-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体実装体の製造方法、および半導体実装体の製造装置 |
JP2003086878A (ja) * | 2001-09-07 | 2003-03-20 | Ricoh Co Ltd | 半導体光源モジュールの製造方法及び半導体光源モジュール |
JP2004311709A (ja) * | 2003-04-07 | 2004-11-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体製造装置 |
JP2005142460A (ja) * | 2003-11-10 | 2005-06-02 | Sony Corp | ボンディング装置及びボンディング方法 |
JP2006120724A (ja) * | 2004-10-19 | 2006-05-11 | Fujitsu Ltd | 超音波実装方法およびこれに用いる超音波実装装置 |
JP2008311417A (ja) * | 2007-06-14 | 2008-12-25 | Mitsubishi Electric Corp | プリント配線板 |
JP2010034423A (ja) * | 2008-07-30 | 2010-02-12 | Fujitsu Ltd | 加圧加熱装置及び方法 |
JP2011009357A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Ltd | 実装装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123830B2 (en) | 2011-11-11 | 2015-09-01 | Sumitomo Bakelite Co., Ltd. | Manufacturing method for semiconductor device |
JP2014127477A (ja) * | 2012-12-25 | 2014-07-07 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011048774A1 (ja) | 電子装置の製造方法、電子装置および電子装置の製造装置 | |
JP5780228B2 (ja) | 半導体装置の製造方法 | |
JP5533663B2 (ja) | 電子装置の製造方法 | |
WO2013027832A1 (ja) | 半導体装置の製造方法、ブロック積層体及び逐次積層体 | |
JP4715975B2 (ja) | 電子部品の製造方法 | |
WO2011033743A1 (ja) | 接着フィルム、多層回路基板、電子部品及び半導体装置 | |
JP2012104782A (ja) | 半導体装置の製造方法および装置 | |
JP6032345B2 (ja) | 接着フィルム | |
JP2013033952A (ja) | 半導体装置の製造方法 | |
WO2012026091A1 (ja) | 電子装置の製造方法 | |
WO2011132384A1 (ja) | 電子装置の製造方法および装置、その一対の挟圧部材 | |
JP5948723B2 (ja) | 電子装置の製造方法 | |
JP2014056954A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011228620A (ja) | 電子装置の製造方法および電子装置の製造装置 | |
JP5853754B2 (ja) | 半導体装置の製造方法 | |
JP2012160668A (ja) | 電子部品の製造方法 | |
JP6226106B2 (ja) | 電子装置の製造方法 | |
JP6040974B2 (ja) | 半導体装置の製造方法 | |
JP2016028167A (ja) | 樹脂組成物 | |
JP2013045945A (ja) | 半導体装置の製造方法 | |
JP2017028067A (ja) | 回路部材の接続方法 | |
JP5853944B2 (ja) | 半導体装置の製造方法 | |
JP2016079411A (ja) | 半導体装置 | |
JP2016036041A (ja) | 半導体装置の製造方法 | |
JP2017038081A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151104 |