JPH10256311A - マルチチップ実装法 - Google Patents
マルチチップ実装法Info
- Publication number
- JPH10256311A JPH10256311A JP6288497A JP6288497A JPH10256311A JP H10256311 A JPH10256311 A JP H10256311A JP 6288497 A JP6288497 A JP 6288497A JP 6288497 A JP6288497 A JP 6288497A JP H10256311 A JPH10256311 A JP H10256311A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- electrodes
- chips
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01043—Technetium [Tc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】チップ高さの異なる場合や基板の両面に実装す
る場合に有効なマルチチップ実装法を提供すること。 【解決手段】基板上に複数個以上のチップを実装する方
法であって、基板上の電極形成面とチップ電極間に接着
剤を介在させ、基板の電極とこれに相対峙するチップの
電極を位置合わせした状態で、チップ背面に緩衝層を介
在させて加熱加圧する。
る場合に有効なマルチチップ実装法を提供すること。 【解決手段】基板上に複数個以上のチップを実装する方
法であって、基板上の電極形成面とチップ電極間に接着
剤を介在させ、基板の電極とこれに相対峙するチップの
電極を位置合わせした状態で、チップ背面に緩衝層を介
在させて加熱加圧する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のチップ部品
を基板へ実装する方法に関する。
を基板へ実装する方法に関する。
【０００２】
【従来の技術】半導体チップや電子部品の小型薄型化に
伴い、これらに用いる回路や電極は高密度、高精細化し
ている。このような微細電極の接続は、はんだ接続に替
って接着剤を用いる方法が種々検討されている。この場
合、接着剤中に導電粒子を配合し加圧することにより、
接着剤の厚み方向に電気的接続を得るもの（例えば特開
昭５５−１０４００７号公報）と、導電粒子を用いない
で接続時の加圧により、電極面の微細凹凸の直接接触に
より、電気的接続を得るもの（例えば特開昭６０−２６
２４３０号公報）がある。接着剤を用いた接続方式は、
比較的低温での接続が可能であり、接続部はフレキシブ
ルなことから信頼性に優れ、加えてフィルム状もしくは
テープ状接着剤を用いた場合、一定厚みの長尺状で供給
されることから、実装ラインの自動化が図れる等の理由
から注目されている。近年、上記方式を発展させて複数
以上のチップ類を、比較的小形の基板に高密度に実装す
るマルチチップモジュール（ＭＣＭ）が注目されてい
る。この場合、まず接着剤層を基板全面に形成した後、
セパレータのある場合にはこれを剥離し、次いで基板電
極とチップ電極を位置合わせし、接着接合することが一
般的である。ＭＣＭに用いるチップ類は、半導体チッ
プ、能動素子、受動素子、抵抗、コンデンサなどの多種
類（以下チップ類）がある。
伴い、これらに用いる回路や電極は高密度、高精細化し
ている。このような微細電極の接続は、はんだ接続に替
って接着剤を用いる方法が種々検討されている。この場
合、接着剤中に導電粒子を配合し加圧することにより、
接着剤の厚み方向に電気的接続を得るもの（例えば特開
昭５５−１０４００７号公報）と、導電粒子を用いない
で接続時の加圧により、電極面の微細凹凸の直接接触に
より、電気的接続を得るもの（例えば特開昭６０−２６
２４３０号公報）がある。接着剤を用いた接続方式は、
比較的低温での接続が可能であり、接続部はフレキシブ
ルなことから信頼性に優れ、加えてフィルム状もしくは
テープ状接着剤を用いた場合、一定厚みの長尺状で供給
されることから、実装ラインの自動化が図れる等の理由
から注目されている。近年、上記方式を発展させて複数
以上のチップ類を、比較的小形の基板に高密度に実装す
るマルチチップモジュール（ＭＣＭ）が注目されてい
る。この場合、まず接着剤層を基板全面に形成した後、
セパレータのある場合にはこれを剥離し、次いで基板電
極とチップ電極を位置合わせし、接着接合することが一
般的である。ＭＣＭに用いるチップ類は、半導体チッ
プ、能動素子、受動素子、抵抗、コンデンサなどの多種
類（以下チップ類）がある。
【０００３】
【発明が解決しようとする課題】ＭＣＭに用いるチップ
類は多種類であり、それに応じてチップサイズ（面積、
高さ）は多くの種類となる。そのため基板への接着剤を
用いた接続の際に、基板との熱圧着法などで従来にない
問題点が生じている。例えばチップ高さの異なる場合や
基板の両面に実装する場合、従来一般的に行われていた
平行設置された金型を油圧や空気圧により圧締するプレ
ス法や、平行設置されたゴムや金属の加圧ロールにより
圧縮するいわゆるロール法などでは、図３に示すように
チップ高さが異なると、加熱加圧が均一に行われない欠
点があ。すなわち、これらのプレス法やロール法では金
型やロール間で加圧し、例えば平行設置された定盤７と
加圧型８の間で加圧するために、チップ高さの異なる場
合（２、２ａ、２ｂや２’、２ａ’２ｂ’２ｃ’）やチ
ップを基板の両面に実装（２と、２’など）すると、加
圧状態が一定とならないため、電極間の接続が不十分と
なり接続信頼性が得られない。特に基板の両面（３と
３’面）に実装する場合には、表裏でチップ位置が対象
状態に設置される場合が少ないこともあり、圧力むらの
ない均一加圧が要求される微細電極の接合に適当な加圧
する手段もない状態である。本発明は、上記欠点に鑑み
なされたもので、チップ高さの異なる場合や基板の両面
に実装する場合に有効なマルチチップ実装法を提供す
る。
類は多種類であり、それに応じてチップサイズ（面積、
高さ）は多くの種類となる。そのため基板への接着剤を
用いた接続の際に、基板との熱圧着法などで従来にない
問題点が生じている。例えばチップ高さの異なる場合や
基板の両面に実装する場合、従来一般的に行われていた
平行設置された金型を油圧や空気圧により圧締するプレ
ス法や、平行設置されたゴムや金属の加圧ロールにより
圧縮するいわゆるロール法などでは、図３に示すように
チップ高さが異なると、加熱加圧が均一に行われない欠
点があ。すなわち、これらのプレス法やロール法では金
型やロール間で加圧し、例えば平行設置された定盤７と
加圧型８の間で加圧するために、チップ高さの異なる場
合（２、２ａ、２ｂや２’、２ａ’２ｂ’２ｃ’）やチ
ップを基板の両面に実装（２と、２’など）すると、加
圧状態が一定とならないため、電極間の接続が不十分と
なり接続信頼性が得られない。特に基板の両面（３と
３’面）に実装する場合には、表裏でチップ位置が対象
状態に設置される場合が少ないこともあり、圧力むらの
ない均一加圧が要求される微細電極の接合に適当な加圧
する手段もない状態である。本発明は、上記欠点に鑑み
なされたもので、チップ高さの異なる場合や基板の両面
に実装する場合に有効なマルチチップ実装法を提供す
る。
【０００４】
【課題を解決するための手段】本発明の第１は、基板上
に複数個以上のチップを実装する方法であって、基板上
の電極形成面とチップ電極面の間に接着剤を介在させ、
基板の電極とこれに相対峙するチップの電極を位置合わ
せした状態で、チップ背面に緩衝層を介在させて加熱加
圧することを特徴とするマルチチップ実装法に関する。
本発明の第２は、基板上に複数個以上のチップを実装す
る方法であって、基板上の電極形成面とチップ電極間に
接着剤を介在させ、基板の電極とこれに相対峙するチッ
プの電極を位置合わせした状態で、導通検査を行った後
加熱加圧して実装するに際し、導通検査工程および／ま
たは加熱加圧工程でチップ背面に緩衝層を介在させて加
熱加圧することを特徴とするマルチチップ実装法に関す
る。また、これらの発明における実施態様として、緩衝
層の厚みが同一基板状の複数個以上のチップの最大厚み
と最小厚みとの厚みの差以上であることを特徴とするマ
ルチチップ実装法に関する。
に複数個以上のチップを実装する方法であって、基板上
の電極形成面とチップ電極面の間に接着剤を介在させ、
基板の電極とこれに相対峙するチップの電極を位置合わ
せした状態で、チップ背面に緩衝層を介在させて加熱加
圧することを特徴とするマルチチップ実装法に関する。
本発明の第２は、基板上に複数個以上のチップを実装す
る方法であって、基板上の電極形成面とチップ電極間に
接着剤を介在させ、基板の電極とこれに相対峙するチッ
プの電極を位置合わせした状態で、導通検査を行った後
加熱加圧して実装するに際し、導通検査工程および／ま
たは加熱加圧工程でチップ背面に緩衝層を介在させて加
熱加圧することを特徴とするマルチチップ実装法に関す
る。また、これらの発明における実施態様として、緩衝
層の厚みが同一基板状の複数個以上のチップの最大厚み
と最小厚みとの厚みの差以上であることを特徴とするマ
ルチチップ実装法に関する。
【０００５】
【発明の実施の形態】本発明を図面を参照しながら、以
下説明する。図１は、基板１上の電極Ｂ，５の形成面
と、複数個以上のチップ２、２ａ、２ｂ電極Ａ４間に、
接着剤３を介在させ、相対峙するチップの電極を位置合
わせした状態を示す断面模式図である。基板１上の電極
Ｂ５の形成面は、片面（図１）でも、図３のような両面
でもよい。基板１上の電極Ｂ，５もしくはチップ２上の
電極Ａ４は、何れも配線回路をそのまま接続端子として
も、あるいはさらに突起状の電極を形成したものであっ
てもよい。電極４および／または５が突起状であると、
相対峙する電極間で加圧が集中的に得られるため、電気
的な接続が容易なので好ましい。接着剤３は、フィルム
状でも、液状やペースト状でもよい。接続すべき接着剤
付きチップの電極と基板の電極を位置合わせする方法
は、接続すべき基板１の電極５，Ｂとチップ２の電極Ａ
４とを、顕微鏡や、画像認識装置等を用いて位置合わせ
する。このとき位置合わせマークの使用も有効である。
位置合わせ後の基板１とチップ２の保持は、接着剤３の
有する粘着性や、凝集力を用いて仮接続ことで可能であ
る。また、クリップや粘着テープ等の補助手段も単独も
しくは併用して適用できる。仮接続は加熱加圧がある程
度であれば不均一でもよいので、従来から用いられてい
る熱圧装置を用いることが可能である。
下説明する。図１は、基板１上の電極Ｂ，５の形成面
と、複数個以上のチップ２、２ａ、２ｂ電極Ａ４間に、
接着剤３を介在させ、相対峙するチップの電極を位置合
わせした状態を示す断面模式図である。基板１上の電極
Ｂ５の形成面は、片面（図１）でも、図３のような両面
でもよい。基板１上の電極Ｂ，５もしくはチップ２上の
電極Ａ４は、何れも配線回路をそのまま接続端子として
も、あるいはさらに突起状の電極を形成したものであっ
てもよい。電極４および／または５が突起状であると、
相対峙する電極間で加圧が集中的に得られるため、電気
的な接続が容易なので好ましい。接着剤３は、フィルム
状でも、液状やペースト状でもよい。接続すべき接着剤
付きチップの電極と基板の電極を位置合わせする方法
は、接続すべき基板１の電極５，Ｂとチップ２の電極Ａ
４とを、顕微鏡や、画像認識装置等を用いて位置合わせ
する。このとき位置合わせマークの使用も有効である。
位置合わせ後の基板１とチップ２の保持は、接着剤３の
有する粘着性や、凝集力を用いて仮接続ことで可能であ
る。また、クリップや粘着テープ等の補助手段も単独も
しくは併用して適用できる。仮接続は加熱加圧がある程
度であれば不均一でもよいので、従来から用いられてい
る熱圧装置を用いることが可能である。
【０００６】図２は、本発明の接続時の状況を説明する
ための断面模式図である。チップの電極４と基板の電極
５を接着剤３により、位置合わせおよび仮固定を行い、
チップ背面と加圧型８の間に緩衝層６を介在させて加熱
加圧する。緩衝層６としては、接続温度に耐える耐熱性
を有するシリコンゴム、耐熱フォームなどのゴム状弾性
に富んだシート類があり、これはまた空気等の気体や、
シリコンオイル、弗素系液体などの流動性に優れた高沸
点物質よりなる液体、などを内包した袋類や風船状物が
適用できる。緩衝層６は熱伝導率を制御する事で、例え
ば加圧型８が熱源を有する場合の熱伝達層、および加圧
型８解放時の蓄熱層としても作用するので、加熱加圧に
好適である。緩衝層６は少なくともチップ接続部を覆っ
て存在させれば良く、図２のように基板面に対し連続状
物は作業性が良く好ましいが、対応するチップ毎に存在
させてもよい。連続状物の場合、接着剤との厚みのバラ
ンスによりチップ外にはみ出した接着剤を基板に押しつ
けて熱伝達が均一となり硬化反応を安定化できる。これ
ら緩衝層の加熱加圧下における厚みＴは、同一基板面上
の複数個以上のチップの最大厚みＴＬと、最小厚みＴＳ
との厚みの差以上の厚みであることが好適である。Ｔは
ＴＬより過剰に大きな場合、加熱可能な加圧型８からの
熱伝達が阻害され、ＴＳよりも小さいと平坦化能力が低
下する。したがって、チップの最大厚みと加圧型８の距
離は、出来るだけ小さな方が好ましい。図３に示したよ
うな両面基板に対するチップ接続も、本発明が同様に適
用可能である。すなわち、基板上の電極形成面とチップ
電極間に接着剤を介在させ、基板の電極とこれに相対峙
するチップの電極を位置合わせした状態で、導通検査工
程および／または加熱加圧工程でチップ背面に緩衡層を
介在させて加熱加圧する。接着剤は、未硬化あるいは硬
化反応の不十分な状態で導通検査が可能なので、接着剤
のリペア作業が容易である。同様にしてチップ周囲の、
余剰接着剤を除去する工程を付加することも可能であ
る。この方法によれば、導通検査を終了した良好な接続
品を、次に述べる密閉容器内で加熱加圧することで接着
剤の硬化反応を進めるので、不良品再生が少なく工程の
ロス時間が短い。
ための断面模式図である。チップの電極４と基板の電極
５を接着剤３により、位置合わせおよび仮固定を行い、
チップ背面と加圧型８の間に緩衝層６を介在させて加熱
加圧する。緩衝層６としては、接続温度に耐える耐熱性
を有するシリコンゴム、耐熱フォームなどのゴム状弾性
に富んだシート類があり、これはまた空気等の気体や、
シリコンオイル、弗素系液体などの流動性に優れた高沸
点物質よりなる液体、などを内包した袋類や風船状物が
適用できる。緩衝層６は熱伝導率を制御する事で、例え
ば加圧型８が熱源を有する場合の熱伝達層、および加圧
型８解放時の蓄熱層としても作用するので、加熱加圧に
好適である。緩衝層６は少なくともチップ接続部を覆っ
て存在させれば良く、図２のように基板面に対し連続状
物は作業性が良く好ましいが、対応するチップ毎に存在
させてもよい。連続状物の場合、接着剤との厚みのバラ
ンスによりチップ外にはみ出した接着剤を基板に押しつ
けて熱伝達が均一となり硬化反応を安定化できる。これ
ら緩衝層の加熱加圧下における厚みＴは、同一基板面上
の複数個以上のチップの最大厚みＴＬと、最小厚みＴＳ
との厚みの差以上の厚みであることが好適である。Ｔは
ＴＬより過剰に大きな場合、加熱可能な加圧型８からの
熱伝達が阻害され、ＴＳよりも小さいと平坦化能力が低
下する。したがって、チップの最大厚みと加圧型８の距
離は、出来るだけ小さな方が好ましい。図３に示したよ
うな両面基板に対するチップ接続も、本発明が同様に適
用可能である。すなわち、基板上の電極形成面とチップ
電極間に接着剤を介在させ、基板の電極とこれに相対峙
するチップの電極を位置合わせした状態で、導通検査工
程および／または加熱加圧工程でチップ背面に緩衡層を
介在させて加熱加圧する。接着剤は、未硬化あるいは硬
化反応の不十分な状態で導通検査が可能なので、接着剤
のリペア作業が容易である。同様にしてチップ周囲の、
余剰接着剤を除去する工程を付加することも可能であ
る。この方法によれば、導通検査を終了した良好な接続
品を、次に述べる密閉容器内で加熱加圧することで接着
剤の硬化反応を進めるので、不良品再生が少なく工程の
ロス時間が短い。
【０００７】以上で図１や図３に示すような、複数以上
の各種形状やサイズのチップ類２（ａ〜ｃ）の電極４を
接着剤３を用いて、比較的小形の基板１の電極５に高密
度に実装するＭＣＭが得られる。本発明の基板１１とし
ては、ポリイミドやポリエステル等のプラスチックフィ
ルム、ガラス繊維／エポキシ等の複合体、シリコン等の
半導体、ガラスやセラミック等の無機質等を例示でき
る。
の各種形状やサイズのチップ類２（ａ〜ｃ）の電極４を
接着剤３を用いて、比較的小形の基板１の電極５に高密
度に実装するＭＣＭが得られる。本発明の基板１１とし
ては、ポリイミドやポリエステル等のプラスチックフィ
ルム、ガラス繊維／エポキシ等の複合体、シリコン等の
半導体、ガラスやセラミック等の無機質等を例示でき
る。
【０００８】本発明に用いる接着剤３は、熱可塑性材料
や、熱や光により硬化性を示す材料が広く適用できる。
これらは接続後の耐熱性や耐震性に優れることから、硬
化性材料の適用が好ましい。中でも潜在性硬化剤を含有
したエポキシ系接着剤は、短時間硬化が可能で接続作業
性がよく、分子構造上接着性に優れるので特に好まし
い。潜在性硬化剤は、熱およびまたは圧力による反応開
始の活性点が比較的明瞭であり、熱や圧力工程を伴う本
発明に好適である。潜在性硬化剤としては、イミダゾー
ル系、ヒドラジド系、三フッ化ホウ素−アミン錯体、ア
ミンイミド、ポリアミンの塩、オニウム塩、ジシアンジ
アミドなど、及びこれらの変性物があり、これらは単独
または２種類以上の混合体として使用できる。これら
は、アニオン又はカチオン重合型などのいわゆるイオン
重合性の触媒型硬化剤であり、速硬化性を得やすくまた
化学当量的な考慮が少なくてよいことから好ましい。こ
れの中では、イミダゾール系のものが非金属系であり、
電食しにくくまた反応性や接続信頼性の点から特に好ま
しい。硬化剤としてはその他に、ポリアミン類、ポリメ
ルカプタン、ポリフェノール、酸無水物等の適用や前記
触媒型硬化剤との併用も可能である。また、硬化剤を核
としその表面を高分子物質や、無機物で被覆したマイク
ロカプセル型硬化剤は、長期保存性と速硬化性という矛
盾した特性の両立があることが好ましい。本発明の硬化
剤の活性温度は、４０〜２００℃が好ましい。４０℃未
満であると室温との温度差が少なく保存に低温が必要で
あり、２００℃を越すと接続の他の部材に熱影響を与え
るためであり、このような理由から５０〜１５０℃がよ
り好ましい。本発明の活性温度は、ＤＳＣ（示差走査熱
量計）を用いて、エポキシ樹脂と硬化剤の配合物を試料
として、室温から１０℃／分で昇温させた時の発熱ピー
ク温度を示す。活性温度は、低温側であると反応性に勝
るが保存性が低下する傾向にあるので、これらを考慮し
て決定する。本発明において、硬化剤の活性温度以下の
熱処理により、仮接続することで接着剤付き基板の保存
性が向上し、活性温度以上で信頼性に優れたマルチチッ
プの接続が得られる。
や、熱や光により硬化性を示す材料が広く適用できる。
これらは接続後の耐熱性や耐震性に優れることから、硬
化性材料の適用が好ましい。中でも潜在性硬化剤を含有
したエポキシ系接着剤は、短時間硬化が可能で接続作業
性がよく、分子構造上接着性に優れるので特に好まし
い。潜在性硬化剤は、熱およびまたは圧力による反応開
始の活性点が比較的明瞭であり、熱や圧力工程を伴う本
発明に好適である。潜在性硬化剤としては、イミダゾー
ル系、ヒドラジド系、三フッ化ホウ素−アミン錯体、ア
ミンイミド、ポリアミンの塩、オニウム塩、ジシアンジ
アミドなど、及びこれらの変性物があり、これらは単独
または２種類以上の混合体として使用できる。これら
は、アニオン又はカチオン重合型などのいわゆるイオン
重合性の触媒型硬化剤であり、速硬化性を得やすくまた
化学当量的な考慮が少なくてよいことから好ましい。こ
れの中では、イミダゾール系のものが非金属系であり、
電食しにくくまた反応性や接続信頼性の点から特に好ま
しい。硬化剤としてはその他に、ポリアミン類、ポリメ
ルカプタン、ポリフェノール、酸無水物等の適用や前記
触媒型硬化剤との併用も可能である。また、硬化剤を核
としその表面を高分子物質や、無機物で被覆したマイク
ロカプセル型硬化剤は、長期保存性と速硬化性という矛
盾した特性の両立があることが好ましい。本発明の硬化
剤の活性温度は、４０〜２００℃が好ましい。４０℃未
満であると室温との温度差が少なく保存に低温が必要で
あり、２００℃を越すと接続の他の部材に熱影響を与え
るためであり、このような理由から５０〜１５０℃がよ
り好ましい。本発明の活性温度は、ＤＳＣ（示差走査熱
量計）を用いて、エポキシ樹脂と硬化剤の配合物を試料
として、室温から１０℃／分で昇温させた時の発熱ピー
ク温度を示す。活性温度は、低温側であると反応性に勝
るが保存性が低下する傾向にあるので、これらを考慮し
て決定する。本発明において、硬化剤の活性温度以下の
熱処理により、仮接続することで接着剤付き基板の保存
性が向上し、活性温度以上で信頼性に優れたマルチチッ
プの接続が得られる。
【０００９】これら接着剤３には、導電粒子や絶縁粒子
を添加することが、接着剤付きチップの製造時の加熱加
圧時に厚み保持材として作用するので好ましい。この場
合、導電粒子や絶縁粒子の割合は、０．１〜３０体積％
程度であり、異方導電性とするには０．５〜１５体積％
である。接着剤層４は、絶縁層と導電層を分離形成した
複数層の構成品も適用可能である。この場合、分解能が
向上するため高ピッチな電極接続が可能となる。導電粒
子としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、Ｓ
ｂ、Ｓｎ、はんだ等の金属粒子やカーボン、黒鉛等があ
り、またこれら導電粒子を核材とするか、あるいは非道
電性のガラス、セラミックス、プラスチック等の高分子
等からなる核材に前記したような材質からなる導電層を
被覆形成したものでよい。さらに導電材料を絶縁層で被
覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミ
ックス、プラスチック等の絶縁粒子の併用等も分解能が
向上するので適用可能である。これら導電粒子の中で
は、プラスチック等の高分子核材に導電層を形成したも
のや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧
により変形性を有し、接続に回路との接触面積が増加
し、信頼性が向上するので好ましい。特に、高分子類を
核とした場合、はんだのように融点を示さないので硬化
の状態を接続温度で広く制御でき、電極の厚みや平坦性
のばらつきに対応し易いので特に好ましい。また、例え
ばＮｉやＷ等の硬質金属粒子や、表面に多数の突起を有
する粒子の場合、導電粒子が電極や配線パターンに突き
刺さるので、酸化膜や汚染層の存在する場合にも低い接
続抵抗が得られ、信頼性が向上するので好ましい。以上
の説明では、フィルム状接着剤を用いた場合について述
べたが、液状もしくはペースト状についても、同様に適
用可能である。
を添加することが、接着剤付きチップの製造時の加熱加
圧時に厚み保持材として作用するので好ましい。この場
合、導電粒子や絶縁粒子の割合は、０．１〜３０体積％
程度であり、異方導電性とするには０．５〜１５体積％
である。接着剤層４は、絶縁層と導電層を分離形成した
複数層の構成品も適用可能である。この場合、分解能が
向上するため高ピッチな電極接続が可能となる。導電粒
子としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、Ｓ
ｂ、Ｓｎ、はんだ等の金属粒子やカーボン、黒鉛等があ
り、またこれら導電粒子を核材とするか、あるいは非道
電性のガラス、セラミックス、プラスチック等の高分子
等からなる核材に前記したような材質からなる導電層を
被覆形成したものでよい。さらに導電材料を絶縁層で被
覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミ
ックス、プラスチック等の絶縁粒子の併用等も分解能が
向上するので適用可能である。これら導電粒子の中で
は、プラスチック等の高分子核材に導電層を形成したも
のや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧
により変形性を有し、接続に回路との接触面積が増加
し、信頼性が向上するので好ましい。特に、高分子類を
核とした場合、はんだのように融点を示さないので硬化
の状態を接続温度で広く制御でき、電極の厚みや平坦性
のばらつきに対応し易いので特に好ましい。また、例え
ばＮｉやＷ等の硬質金属粒子や、表面に多数の突起を有
する粒子の場合、導電粒子が電極や配線パターンに突き
刺さるので、酸化膜や汚染層の存在する場合にも低い接
続抵抗が得られ、信頼性が向上するので好ましい。以上
の説明では、フィルム状接着剤を用いた場合について述
べたが、液状もしくはペースト状についても、同様に適
用可能である。
【００１０】本発明のマルチチップ実装法によれば、加
熱可能な加圧型は緩衝層を介してチップと接するが緩衝
層は弾力回復性や流動性、耐熱性に優れた物質であり、
緩衝層は少なくともその表面を接続時の加熱加圧に耐え
る材料とすることで、チップ高さの凹凸に順応出来る。
したがって、特に基板の表面に実装する場合にも、圧力
むらのない均一加圧が可能となる。本発明のマルチチッ
プ実装法によれば、緩衝層によりチップと基板電極との
接触状態を一定圧力のもとで導通検査を行うことができ
る。不良接続部を発見したとき、接着剤は硬化反応の不
十分な状態なので、チップの剥離や、その後のアセトン
を用いた清浄化も極めて簡単であり、リペア作業が容易
である。接着剤の硬化後であると、チップの剥離や、そ
の後の溶剤による清浄化が極めて困難であるが、本実施
例によれば、狭い基板状に多数のチップが存在する場合
も、リペア作業が容易である。本発明の好ましい実施態
様によれば、接着剤に用いる潜在性硬化剤の活性温度以
下の熱処理により、チップを基板に形成できるので仮接
続後の接着剤の保存性が向上する。また、活性温度以上
で密閉容器内で加熱加圧するので、接着剤の硬化時間を
長くする等自由に設定でき、接続後の容器からの取り出
しも冷却して接着剤の凝集力が十分に高い状態で行える
ので、マルチチップの信頼性に優れた接続が得られる。
熱可能な加圧型は緩衝層を介してチップと接するが緩衝
層は弾力回復性や流動性、耐熱性に優れた物質であり、
緩衝層は少なくともその表面を接続時の加熱加圧に耐え
る材料とすることで、チップ高さの凹凸に順応出来る。
したがって、特に基板の表面に実装する場合にも、圧力
むらのない均一加圧が可能となる。本発明のマルチチッ
プ実装法によれば、緩衝層によりチップと基板電極との
接触状態を一定圧力のもとで導通検査を行うことができ
る。不良接続部を発見したとき、接着剤は硬化反応の不
十分な状態なので、チップの剥離や、その後のアセトン
を用いた清浄化も極めて簡単であり、リペア作業が容易
である。接着剤の硬化後であると、チップの剥離や、そ
の後の溶剤による清浄化が極めて困難であるが、本実施
例によれば、狭い基板状に多数のチップが存在する場合
も、リペア作業が容易である。本発明の好ましい実施態
様によれば、接着剤に用いる潜在性硬化剤の活性温度以
下の熱処理により、チップを基板に形成できるので仮接
続後の接着剤の保存性が向上する。また、活性温度以上
で密閉容器内で加熱加圧するので、接着剤の硬化時間を
長くする等自由に設定でき、接続後の容器からの取り出
しも冷却して接着剤の凝集力が十分に高い状態で行える
ので、マルチチップの信頼性に優れた接続が得られる。
【００１１】
【実施例】以下実施例でさらに詳細に説明するが、本発
明はこれに限定されない。 実施例１ （１）接着剤の作成 フェノキシ樹脂（高分子量エポキシ樹脂）とマイクロカ
プセル型潜在性硬化剤を含有する液状エポキシ樹脂（エ
ポキシ当量１８５）の比率を２５／７５とし、酢酸エチ
ルの３０％溶液を得た。この溶液に、粒径３±０．２μ
ｍのポリスチレン系粒子にＮｉ−Ａｕの厚さ０．２／
０．０２μｍの金属被覆を形成した導電性粒子を２体積
％添加し混合分散した。５ｍｍ×１１ｍｍで厚み０．８
ｍｍのガラスエポキシ基板（ＦＲ−４グレート）上に、
高さ１８μｍの銅の回路を有し、回路端部が後記するＩ
Ｃチップのバンプピッチに対応した接続電極を有するガ
ラスエポキシ基板の接続領域に、前記分散液をスクリー
ン印刷で塗布し、１００℃で２０分乾燥し、電極上の厚
みが２０μｍの接着剤層を得た。この接着剤層のＤＳＣ
による活性温度は１２０℃である。
明はこれに限定されない。 実施例１ （１）接着剤の作成 フェノキシ樹脂（高分子量エポキシ樹脂）とマイクロカ
プセル型潜在性硬化剤を含有する液状エポキシ樹脂（エ
ポキシ当量１８５）の比率を２５／７５とし、酢酸エチ
ルの３０％溶液を得た。この溶液に、粒径３±０．２μ
ｍのポリスチレン系粒子にＮｉ−Ａｕの厚さ０．２／
０．０２μｍの金属被覆を形成した導電性粒子を２体積
％添加し混合分散した。５ｍｍ×１１ｍｍで厚み０．８
ｍｍのガラスエポキシ基板（ＦＲ−４グレート）上に、
高さ１８μｍの銅の回路を有し、回路端部が後記するＩ
Ｃチップのバンプピッチに対応した接続電極を有するガ
ラスエポキシ基板の接続領域に、前記分散液をスクリー
ン印刷で塗布し、１００℃で２０分乾燥し、電極上の厚
みが２０μｍの接着剤層を得た。この接着剤層のＤＳＣ
による活性温度は１２０℃である。
【００１２】（２）電極の位置合わせと接続 前記の接着剤付き基板に、ＩＣチップ３個（高さ０．
３、０．５５、１．０ｍｍ）を配置し、ＣＣＤカメラに
よる電極の位置合わせを行った。接着剤は室温でも若干
の粘着性がある状態であり、室温で接着面に押しつける
ことで基板に簡単に保持でき、チップの仮付け基板を得
た。チップの仮付け基板を、ＡＣ−ＳＣ４５０Ｂ（日立
化成工業（株）製、ＣＯＢ接続装置）の定盤上に基板面
の来るように載せた。チップ面の上に緩衝層としてＴＣ
−８０Ａ（信越化学（株）製、放熱用シリコンゴム、厚
み０．８ｍｍ、ＪＩＳゴム硬度７５、熱伝導率３×１０
-3ｃａｌ／ｃｍ・ｓｅｃ・℃）を基板と同一サイズでチ
ップ接続部を覆ってかぶせた。２０ｋｇｆ／ｍｍ2、２
０秒間の加熱加圧により接続した。なお温度は２０秒後
に接着剤が１７０℃となるようにした。 （３）評価 各チップの電極と基板電極は良好に接続が可能であっ
た。接着剤はチップ近傍のみに存在しているので、基板
表面の不要接着剤は緩衝層により平坦化され十分に硬化
しており、チップ端部の封止材として作用可能であっ
た。本実施例では、高さの異なるＩＣチップ３個を基板
面に接続可能であった。また緩衝層として放熱用シリコ
ンゴムを用いたので、比較的厚みの大きな緩衝層である
が、温度効率が良好であった。
３、０．５５、１．０ｍｍ）を配置し、ＣＣＤカメラに
よる電極の位置合わせを行った。接着剤は室温でも若干
の粘着性がある状態であり、室温で接着面に押しつける
ことで基板に簡単に保持でき、チップの仮付け基板を得
た。チップの仮付け基板を、ＡＣ−ＳＣ４５０Ｂ（日立
化成工業（株）製、ＣＯＢ接続装置）の定盤上に基板面
の来るように載せた。チップ面の上に緩衝層としてＴＣ
−８０Ａ（信越化学（株）製、放熱用シリコンゴム、厚
み０．８ｍｍ、ＪＩＳゴム硬度７５、熱伝導率３×１０
-3ｃａｌ／ｃｍ・ｓｅｃ・℃）を基板と同一サイズでチ
ップ接続部を覆ってかぶせた。２０ｋｇｆ／ｍｍ2、２
０秒間の加熱加圧により接続した。なお温度は２０秒後
に接着剤が１７０℃となるようにした。 （３）評価 各チップの電極と基板電極は良好に接続が可能であっ
た。接着剤はチップ近傍のみに存在しているので、基板
表面の不要接着剤は緩衝層により平坦化され十分に硬化
しており、チップ端部の封止材として作用可能であっ
た。本実施例では、高さの異なるＩＣチップ３個を基板
面に接続可能であった。また緩衝層として放熱用シリコ
ンゴムを用いたので、比較的厚みの大きな緩衝層である
が、温度効率が良好であった。
【００１３】実施例２ 実施例１と同様であるが、チップの仮付け基板を得た後
で電極間の電気的接続を検査する中間検査工程を設け
た。電極の位置合わせを行った後、緩衝層を介して７０
℃、１０ｋｇｆ／ｍｍ2で加圧しながら各接続点の接続
抵抗をマルチメータで測定したところ、１個のＩＣチッ
プが異常であった。そこで異常チップを剥離して新規チ
ップで前記同様の接続を行ったところ良好であった。本
実施例ではチップ高さが異なっても緩衝層により、均一
加熱加圧が可能であるので、導通検査が可能である。ま
た接着剤の硬化反応が不十分な状態なので、チップの剥
離や、その後のアセトンを用いた清浄化も極めて簡単で
あり、リペア作業が容易であった。以上の導通検査工程
およびリペア工程の後で、実施例１と同様に加熱加圧し
接続したところ、良好な接続特性を示した。接着剤の硬
化後であると、チップの剥離や、その後の溶剤による清
浄化が極めて困難であるが、狭い基板状に多数のチップ
が存在する場合も、リペア作業が極めて容易であった。
で電極間の電気的接続を検査する中間検査工程を設け
た。電極の位置合わせを行った後、緩衝層を介して７０
℃、１０ｋｇｆ／ｍｍ2で加圧しながら各接続点の接続
抵抗をマルチメータで測定したところ、１個のＩＣチッ
プが異常であった。そこで異常チップを剥離して新規チ
ップで前記同様の接続を行ったところ良好であった。本
実施例ではチップ高さが異なっても緩衝層により、均一
加熱加圧が可能であるので、導通検査が可能である。ま
た接着剤の硬化反応が不十分な状態なので、チップの剥
離や、その後のアセトンを用いた清浄化も極めて簡単で
あり、リペア作業が容易であった。以上の導通検査工程
およびリペア工程の後で、実施例１と同様に加熱加圧し
接続したところ、良好な接続特性を示した。接着剤の硬
化後であると、チップの剥離や、その後の溶剤による清
浄化が極めて困難であるが、狭い基板状に多数のチップ
が存在する場合も、リペア作業が極めて容易であった。
【００１４】実施例３ 実施例１と同様であるが、図３例示のような両面基板と
した。この場合基板の上下面にチップが存在するので、
緩衝層を夫々の面に使用し定盤も加熱した。各チップの
電極と基板電極は良好に接続が可能であった。
した。この場合基板の上下面にチップが存在するので、
緩衝層を夫々の面に使用し定盤も加熱した。各チップの
電極と基板電極は良好に接続が可能であった。
【００１５】実施例４ 実施例１と同様であるが、接着剤の種類を変えた。すな
わち、導電粒子を未添加とした。この場合も各チップの
電極と基板電極は良好に接続が可能であった。バンプと
ガラスエポキシ基板の回路端部が直接接触し、接着剤で
固定されているためと見られる。
わち、導電粒子を未添加とした。この場合も各チップの
電極と基板電極は良好に接続が可能であった。バンプと
ガラスエポキシ基板の回路端部が直接接触し、接着剤で
固定されているためと見られる。
【００１６】実施例５ 実施例１と同様であるが、緩衝層の種類を変えた。すな
わち、厚み０．１ｍｍのシリコンゴム袋にシリコンオイ
ルを満たした。緩衝層の接続時の厚みは０．４ｍｍであ
った。この場合も良好な接続体が得られた。
わち、厚み０．１ｍｍのシリコンゴム袋にシリコンオイ
ルを満たした。緩衝層の接続時の厚みは０．４ｍｍであ
った。この場合も良好な接続体が得られた。
【００１７】
【発明の効果】以上詳述したように本発明によれば、基
板上の電極形成面とチップ電極面の間に接着剤を介在さ
せ、基板の電極とこれに相対峙するチップの電極を位置
合わせした状態で、チップ背面に緩衝層を介在させて加
熱加圧するので、チップ高さの異なる場合や基板の両面
に実装する場合に有効なマルチチップ実装法を提供でき
る。
板上の電極形成面とチップ電極面の間に接着剤を介在さ
せ、基板の電極とこれに相対峙するチップの電極を位置
合わせした状態で、チップ背面に緩衝層を介在させて加
熱加圧するので、チップ高さの異なる場合や基板の両面
に実装する場合に有効なマルチチップ実装法を提供でき
る。
【図１】本発明の一実施例を説明する、基板上の電極と
チップ電極間に、接着剤を介在させ位置合わせした状態
を説明する断面模式図である。
チップ電極間に、接着剤を介在させ位置合わせした状態
を説明する断面模式図である。
【図２】本発明の一実施例を説明する、チップ背面に緩
衝層を介在させて加圧する接続状況を説明する断面模式
図である。
衝層を介在させて加圧する接続状況を説明する断面模式
図である。
【図３】従来の接続法を説明する断面模式図である。
１ 基板 ２ チップ ３ 接着剤 ４ 電極Ａ ５ 電極Ｂ ６ 緩衝層 ７ 定盤 ８ 加圧型
フロントページの続き (72)発明者 福嶋 直樹 茨城県下館市大字五所宮1150番地 日立化 成工業株式会社五所宮工場内
Claims (3)
- 【請求項１】基板上に複数個以上のチップを実装する方
法であって、基板上の電極形成面とチップ電極面の間に
接着剤を介在させ、基板の電極とこれに相対峙するチッ
プの電極を位置あわせした状態で、チップ背面に緩衝層
を介在させて加熱加圧することを特徴とするマルチチッ
プ実装法。 - 【請求項２】基板上に複数個以上のチップを実装する方
法であって、基板上の電極形成面とチップ電極面の間に
接着剤を介在させ、基板の電極とこれに相対峙するチッ
プの電極を位置合わせした状態で導通検査を行った後加
熱加圧して実装するに際し、導通検査工程および／また
は加熱加圧工程でチップ背面に緩衝層を介在させて加熱
加圧することを特徴とするマルチチップ実装法。 - 【請求項３】緩衝層の厚みが、同一基板上の複数個以上
のチップの最大厚みと最小厚みとの厚みの差以上である
ことを特徴とする請求項１又は２に記載のマルチチップ
実装法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6288497A JP3959654B2 (ja) | 1997-03-17 | 1997-03-17 | マルチチップ実装法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6288497A JP3959654B2 (ja) | 1997-03-17 | 1997-03-17 | マルチチップ実装法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006257251A Division JP2006352166A (ja) | 2006-09-22 | 2006-09-22 | マルチチップ実装法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256311A true JPH10256311A (ja) | 1998-09-25 |
| JP3959654B2 JP3959654B2 (ja) | 2007-08-15 |
Family
ID=13213144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6288497A Expired - Lifetime JP3959654B2 (ja) | 1997-03-17 | 1997-03-17 | マルチチップ実装法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3959654B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086635A (ja) * | 2001-09-12 | 2003-03-20 | Nikkiso Co Ltd | 回路素子の実装方法 |
| WO2003025997A1 (en) * | 2001-09-12 | 2003-03-27 | Nikkiso Co.,Ltd. | Circuit device mounitng method and press |
| WO2007111290A1 (ja) * | 2006-03-28 | 2007-10-04 | Sony Chemical & Information Device Corporation | 電気部品付基板の製造方法 |
| WO2009054191A1 (ja) | 2007-10-23 | 2009-04-30 | Sony Chemical & Information Device Corporation | 配線基板の受台及びこれを用いた配線基板の接続装置、接続方法 |
| JP2010232234A (ja) * | 2009-03-26 | 2010-10-14 | Toray Eng Co Ltd | 実装装置および実装方法 |
| JP2011228620A (ja) * | 2010-03-31 | 2011-11-10 | Sumitomo Bakelite Co Ltd | 電子装置の製造方法および電子装置の製造装置 |
| WO2012046539A1 (ja) * | 2010-10-07 | 2012-04-12 | ソニーケミカル＆インフォメーションデバイス株式会社 | マルチチップ実装用緩衝フィルム |
| JP2014179422A (ja) * | 2013-03-14 | 2014-09-25 | Alpha- Design Kk | 部品加圧装置及び部品加圧装置を用いた加熱システム |
| CN105565254A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| JP2020150081A (ja) * | 2019-03-12 | 2020-09-17 | 大日本印刷株式会社 | 保持部材、転写部材、チップ基板、転写部材の製造方法及び製造装置、発光基板の製造方法 |
| CN112240810A (zh) * | 2019-07-18 | 2021-01-19 | 美宸科技股份有限公司 | 压力感测装置及其制造方法 |
| KR20220153410A (ko) * | 2021-05-11 | 2022-11-18 | 정라파엘 | 다이 본딩 방법 |
-
1997
- 1997-03-17 JP JP6288497A patent/JP3959654B2/ja not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003025997A1 (en) * | 2001-09-12 | 2003-03-27 | Nikkiso Co.,Ltd. | Circuit device mounitng method and press |
| CN1319140C (zh) * | 2001-09-12 | 2007-05-30 | 日机装株式会社 | 电路元件安装方法 |
| KR100889283B1 (ko) | 2001-09-12 | 2009-03-17 | 니기소 가부시키가이샤 | 회로소자의 실장방법 및 가압장치 |
| JP4718734B2 (ja) * | 2001-09-12 | 2011-07-06 | 日機装株式会社 | 回路素子の実装方法 |
| JP2003086635A (ja) * | 2001-09-12 | 2003-03-20 | Nikkiso Co Ltd | 回路素子の実装方法 |
| US8402645B2 (en) | 2006-03-28 | 2013-03-26 | Sony Chemical & Information Device Corporation | Method for producing an electric component-mounted substrate |
| WO2007111290A1 (ja) * | 2006-03-28 | 2007-10-04 | Sony Chemical & Information Device Corporation | 電気部品付基板の製造方法 |
| JP2007266249A (ja) * | 2006-03-28 | 2007-10-11 | Sony Chemical & Information Device Corp | 電気部品付基板の製造方法 |
| WO2009054191A1 (ja) | 2007-10-23 | 2009-04-30 | Sony Chemical & Information Device Corporation | 配線基板の受台及びこれを用いた配線基板の接続装置、接続方法 |
| JP2010232234A (ja) * | 2009-03-26 | 2010-10-14 | Toray Eng Co Ltd | 実装装置および実装方法 |
| JP2011228620A (ja) * | 2010-03-31 | 2011-11-10 | Sumitomo Bakelite Co Ltd | 電子装置の製造方法および電子装置の製造装置 |
| WO2012046539A1 (ja) * | 2010-10-07 | 2012-04-12 | ソニーケミカル＆インフォメーションデバイス株式会社 | マルチチップ実装用緩衝フィルム |
| JP2012084582A (ja) * | 2010-10-07 | 2012-04-26 | Sony Chemical & Information Device Corp | マルチチップ実装用緩衝フィルム |
| US8758546B2 (en) | 2010-10-07 | 2014-06-24 | Dexerials Corporation | Buffer film for multi-chip packaging |
| TWI511333B (zh) * | 2010-10-07 | 2015-12-01 | Dexerials Corp | Multi - wafer structure with buffer film |
| JP2014179422A (ja) * | 2013-03-14 | 2014-09-25 | Alpha- Design Kk | 部品加圧装置及び部品加圧装置を用いた加熱システム |
| CN105565254A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| JP2020150081A (ja) * | 2019-03-12 | 2020-09-17 | 大日本印刷株式会社 | 保持部材、転写部材、チップ基板、転写部材の製造方法及び製造装置、発光基板の製造方法 |
| CN112240810A (zh) * | 2019-07-18 | 2021-01-19 | 美宸科技股份有限公司 | 压力感测装置及其制造方法 |
| CN112240810B (zh) * | 2019-07-18 | 2022-05-10 | 美宸科技股份有限公司 | 压力感测装置及其制造方法 |
| KR20220153410A (ko) * | 2021-05-11 | 2022-11-18 | 정라파엘 | 다이 본딩 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3959654B2 (ja) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008547B1 (ko) | 전기 전도의 압감성 접착 테이프 | |
| US5637176A (en) | Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials | |
| KR100790671B1 (ko) | 전기 장치 제조 방법 | |
| US6158115A (en) | Method of mounting a plurality of electronic parts on a circuit board | |
| JP3801666B2 (ja) | 電極の接続方法およびこれに用いる接続部材 | |
| US7655107B2 (en) | Method for establishing anisotropic conductive connection and anisotropic conductive adhesive film | |
| US20070054114A1 (en) | Multilayer anisotropic conductive adhesive and connection structure using the same | |
| JP3959654B2 (ja) | マルチチップ実装法 | |
| JP4032317B2 (ja) | チップ実装法 | |
| JPH0352510B2 (ja) | ||
| JP2006352166A (ja) | マルチチップ実装法 | |
| JP2010062504A (ja) | 圧着装置、圧着方法、実装体および押圧板 | |
| JP4574631B2 (ja) | マルチチップ実装法 | |
| JP4223581B2 (ja) | マルチチップ実装法 | |
| JP4780023B2 (ja) | マルチチップモジュールの実装方法 | |
| JP4197026B2 (ja) | マルチチップ実装方法 | |
| JP2004031975A (ja) | 接続装置 | |
| JPH10294422A (ja) | 電子部品実装法 | |
| JP4563362B2 (ja) | チップ実装法 | |
| JP4254849B2 (ja) | マルチチップ実装法 | |
| JP4378788B2 (ja) | Ｉｃチップの接続方法 | |
| JP2007243223A (ja) | 電子部品実装構造体 | |
| JPH1050927A (ja) | マルチチップ実装法 | |
| JP4193885B2 (ja) | マルチチップ実装法 | |
| JP2000174066A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070502 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |