JPH1050927A - マルチチップ実装法 - Google Patents
マルチチップ実装法Info
- Publication number
- JPH1050927A JPH1050927A JP20687596A JP20687596A JPH1050927A JP H1050927 A JPH1050927 A JP H1050927A JP 20687596 A JP20687596 A JP 20687596A JP 20687596 A JP20687596 A JP 20687596A JP H1050927 A JPH1050927 A JP H1050927A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- adhesive
- substrate
- electrodes
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
時の熱の影響が少なく残余接着剤の除去処理が容易なマ
ルチチップ実装法を提供する。 【解決手段】下記(1)〜(4)の工程よりなるマルチ
チップ実装法 (1)基板の同一方向列に接続すべき複数個のチップ群
の中の最大サイズのテ−プ幅を有するフィルム状接着剤
を準備する工程 (2)前記フィルム状接着剤を基板のチップ群搭載列に
仮接続して形成する工程 (3)接続すべき接着剤付きチップの電極と基板の電極
を位置合わせする工程 (4)電極の位置合わせを終了したチップの電極と基板
の電極を、接続すべき電極間で加熱加圧し、同一基板に
複数個のチップの電気的接続を得る工程
Description
の基板へのマルチチップ実装方法に関する。
伴い、これらに用いる回路や電極は高密度、高精細化し
ている。最近、このような微細電極の接続には、接着剤
を用いる方法が多用されるようになってきた。この場
合、接着剤中に導電粒子を配合し加圧により接着剤の厚
み方向に電気的接続を得るもの(例えば特開昭55−1
04007号公報)と、導電粒子を用いないで接続時の
加圧により電極面の微細凹凸の直接接触により電気的接
続を得るもの(例えば特開昭60−262430号公
報)がある。接着剤を用いた接続方式は、比較的低温で
の接続が可能であり、従来の金属結合に比べ熱膨張収縮
に対する追随性があることから信頼性に優れ、加えてフ
ィルム状もしくはテ−プ状接着剤を用いた場合、一定厚
みの長尺状で供給が可能であることから実装ラインの自
動化が図れる等の利点があり注目されている。近年、上
記方式を発展させて複数以上のチップ類を、比較的小形
の基板に高密度に実装するマルチチップモジュ−ル(M
CM)が注目されている。この場合、まず接着剤層を基
板全面に形成した後、セパレ−タのある場合にはこれを
剥離し、次いで基板電極の一つの面もしくは両面に、チ
ップ電極を位置合わせし接着接合することが一般的であ
る。MCMに用いるチップ類は、半導体チップ、能動素
子、受動素子、抵抗、コンデンサなどの多種類(以下チ
ップ類)がある。
類は多種類であり、それに応じてチップサイズ(面積、
厚み)は多くの種類となる。そのため基板への接続の
際、接着剤層の基板への形成法や、基板との熱圧着法な
どで従来にない問題点が生じている。すなわち接着剤が
フィルム状の場合、接着剤の幅(テ−プ幅)はチップサ
イズ毎に異なるものが必要である。しかしながら、MC
Mは小形基板に高密度に多数のチップ類を実装するた
め、実装時のスペ−スが少なく多種類のテ−プ幅の採用
は困難である。また、テ−プ幅が多品種となり材料管理
が大変なことや、実装装置もテ−プ幅毎に駆動、圧着、
巻取りなどの各装置が必要なため大掛かりとなり、広い
設置スペ−スが必要となることや高価となる等の不都合
を生じる。そのため、接着剤層を基板の全面に形成した
後、各種サイズのチップを実装することが提案されてい
る(特公昭61−27902号公報)が、非接続部の残
余接着剤の除去処理が面倒なことに加え、接着剤層を実
装部以外に過剰に用いるため、コストアップを招く欠点
がある。また、基板の全面に接着剤が形成されているの
で、接続時の熱が隣接するチップ搭載部におよぶため、
例えば熱硬化型接着剤の反応が促進され隣接部のチップ
搭載前の接着剤が使用不能な状態になったり、あるいは
チップ搭載後も例えば接続温度による熱可塑性接着剤の
軟化による隣接チップの接続不良を招きやすい。本発明
は上記欠点に鑑みなされたもので、多種類のチップサイ
ズに対応可能であり、接続時の熱の影響が少なく残余接
着剤の除去処理が容易なマルチチップ実装法を提供す
る。
(4)の工程よりなるマルチチップ実装法に関する。 (1)基板の同一方向列に接続すべき複数個のチップ群
の中の最大サイズのテ−プ幅を有するフィルム状接着剤
を準備する工程 (2)前記フィルム状接着剤を基板のチップ群搭載列に
仮接続して形成する工程 (3)接続すべき接着剤付きチップの電極と基板の電極
を位置合わせする工程 (4)電極の位置合わせを終了したチップの電極と基板
の電極を、接続すべき電極間で加熱加圧し、同一基板に
複数個のチップの電気的接続を得る工程
下、工程順に説明する。まず基板の同一方向に接続すべ
き複数個のチップ群の中の最大サイズのテ−プ幅を有す
るフィルム状接着剤を準備する工程である。ここに基板
とチップとテ−プ幅の関係について図1〜2に示す本発
明の一実施例である平面模式図を用いて説明する。図1
において、基板表面1の同一方向に接続すべき複数個の
チップ群である2、2a、2bの中の最大サイズのチッ
プ2と、フィルム状接着剤のテ−プ幅3(鎖線で表示)
をほぼ等しくする。このときチップ2の縦×横の内の小
さい方をテ−プ幅3として選択することが、テ−プ幅を
小さくでき装置のスペ−スを小さくできるので好まし
い。テ−プ幅3は、チップサイズとほぼ同じ大きさが好
ましいが、若干の大小があっても良い。その範囲として
は、チップサイズ±30%程度、より好ましくは±15
%程度とすることが、接続時の接着剤のはみ出しやチッ
プと基板の接着性の点から好ましい。図2は、本発明の
他の実施例であり、テ−プ幅の異なる列3、3´を複数
設けた場合である。この場合も図1同様に本発明の実施
が可能であり、テ−プの形成列は複数以上設けることが
できる。この場合、接着剤をテ−プ幅ごとに分離形成出
来るので、隣接部への接続時の熱の影響を少なくでき
る。テ−プの形成列はなるべく少なくすることが、実装
作業が容易となるので好ましい。
載列の位置に仮接続して形成する工程である。基板への
フィルム状接着剤の仮接続は、熱圧着装置を用いること
が一般的である。すなわち、平行設置された金型を油圧
や空気圧により圧締するプレス法や、平行設置されたゴ
ムや金属の加圧ロ−ルによるロ−ル法などである。基板
の必要部にフィルム状接着剤を熱圧着装置により加圧も
しくは加熱加圧してフィルム状接着剤を形成する。接続
すべき接着剤付きチップの電極と基板の電極を位置合わ
せする工程は、接続すべきチップの電極と基板の回路端
子や電極を、顕微鏡や、画像認識装置を用いて位置合わ
せする。このとき位置合わせマ−クの使用や併用も有効
である。電極の位置合わせを終了したチップの電極と基
板の電極を、接続すべき電極間で加熱加圧し、同一基板
に複数個のチップの電気的接続を得る。加熱加圧に祭し
てはチップ1個毎でもよいが、多数個同時に圧着可能で
あると、生産性の向上に有効である。
を行うことも可能である。接着剤は、未硬化あるいは硬
化反応の不十分な状態で導通検査が可能なので、接着剤
のリペア作業(接続不良部を剥離し清浄化したのち再接
続する作業)が容易である。さらにチップ周囲の、余剰
接着剤を溶剤等により除去する工程を付加することも可
能である。以上で図3のような、複数の各種形状やサイ
ズのチップ類12(a〜c)の電極14を接着剤層13
を用いて、比較的小形の基板11の回路15に高密度に
実装するマルチチップモジュ−ル(MCM)を得る。こ
こに電極14はチップ12側で説明したが、基板11側
もしくは、チップおよび基板側の双方に存在しても良
い。本発明の基板11としては、ポリイミドやポリエス
テル等のプラスチックフィルム、ガラス繊維/エポキシ
等の複合体、シリコン等の半導体、ガラスやセラミック
ス等の無機質等を例示できる。
料や、熱や光により硬化性を示す材料が広く適用でき
る。これらは接続後の耐熱性や耐湿性に優れることか
ら、硬化性材料の適用が好ましい。なかでも潜在性硬化
剤を含有したエポキシ系接着剤は、短時間硬化が可能で
接続作業性が良く、分子構造上接着性に優れるので特に
好ましい。潜在性硬化剤は、熱およびまたは圧力による
反応開始の活性点が比較的明瞭であり、熱や圧力工程を
伴う本発明に好適である。潜在性硬化剤としては、イミ
ダゾ−ル系、ヒドラジド系、三フッ化ホウ素−アミン錯
体、アミンイミド、ポリアミンの塩、オニウム塩、ジシ
アンジアミドなど、及びこれらの変性物があり,これら
は単独または2種以上の混合体として使用出来る。これ
らはアニオン又はカチオン重合型などのいわゆるイオン
重合性の触媒型硬化剤であり、速硬化性を得やすくまた
化学当量的な考慮が少なくてよいことから好ましい。こ
れらの中では、イミダゾ−ル系のものが非金属系であり
電食が起こりにくくまた反応性や接続信頼性の点からと
くに好ましい。硬化剤としてはその他に、ポリアミン
類、ポリメルカプタン、ポリフェノール、酸無水物等の
適用や前記触媒型硬化剤との併用も可能である。また硬
化剤を核としその表面を高分子物質や、無機物で被覆し
たマイクロカプセル型硬化剤は、長期保存性と速硬化性
という矛盾した特性の両立が出来るので好ましい。本発
明の硬化剤の活性温度は、40〜200℃が好ましい。
40℃未満であると室温との温度差が少なく保存に低温
が必要であり、200℃を越すと接続の他の部材に熱影
響を与えるためであり、このような理由から50〜15
0℃がより好ましい。活性温度は、DSC(示差走査熱
量計)を用いて、エポキシ樹脂と硬化剤の配合物を試料
として、室温から10℃/分で昇温させた時の発熱ピ−
ク温度を示す。活性温度は低温側であると反応性に勝る
が保存性が低下する傾向にあるので、これらを考慮して
決定する。本発明において、硬化剤の活性温度以下の熱
処理により仮接続することで接着剤付き基板の保存性が
向上し、活性温度以上で信頼性に優れたマルチチップの
接続が得られる。
子を添加することが、接着剤付きチップの製造時の加熱
加圧時に厚み保持材(スペーサ)として作用するので接
続抵抗の変動が少なく良好な接続が可能となるので好ま
しい。この場合、導電粒子や絶縁粒子の割合は、0.1
〜30体積%程度であり、異方導電性とするには0.5
〜15体積%である。接着剤層4は、絶縁層と導電層を
分離形成した複層の構成品も適用可能である。この場
合、分解能が向上するため高ピッチな電極接続が可能と
なる。導電粒子としては、Au、Ag、Pt、Ni、C
u、W、Sb、Sn、はんだ等の金属粒子やカーボン、
黒鉛等があり、またこれら導電粒子を核材とするか、あ
るいは非導電性のガラス、セラミックス、プラスチック
等の高分子等からなる核材に前記したような材質からな
る導電層を被覆形成したものでよい。さらに導電材料を
絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラ
ス、セラミックス、プラスチック等の絶縁粒子の併用等
も分解能が向上するので適用可能である。これら導電粒
子の中では、プラスチック等の高分子核材に導電層を形
成したものや、はんだ等の熱溶融金属が、加熱加圧もし
くは加圧により変形性を有し、接続に回路との接触面積
が増加し、信頼性が向上するので好ましい。特に高分子
類を核とした場合、はんだのように融点を示さないので
軟化の状態を接続温度で広く制御でき、電極の厚みや平
坦性のばらつきに対応し易いので特に好ましい。また、
例えばNiやW等の硬質金属粒子や、表面に多数の突起
を有する粒子の場合、導電粒子が電極や配線パターンに
突き刺さるので、酸化膜や汚染層の存在する場合にも低
い接続抵抗が得られ、信頼性が向上するので好ましい。
板の同一方向列に接続すべき多数のチップ群の中の最大
サイズのテ−プ幅を有するフィルム状接着剤を用いるこ
とで、各種のチップサイズに対してテ−プ幅は原則的に
1種類で可能なので、材料管理が容易である。また実装
装置も設置スペ−スが小さく出来る。そのため各種チッ
プを基板に実装できるので小面積に多数のチップの実装
が可能である。また、接着剤層を基板の全面に形成する
場合に比べ、不要な接着剤を使用しないで実装部近傍の
みに形成できるので比較的安価となる。また非接続部の
残余接着剤の除去処理が小面積ですむので容易である。
発明の好ましい実施態様によれば、接着剤に用いる潜在
性硬化剤の活性温度以下の熱処理により基板に形成でき
るので接着剤の保存性が向上し、活性温度以上でマルチ
チップの信頼性に優れた接続が得られる。またこの温度
を硬化剤の活性温度以下に設定することで、接着剤の保
存性に影響を与えることなくを安定して使用可能であ
る。また、基板の必要部に接着剤が形成されているの
で、接続時の熱が隣接するチップ搭載部に及び難く、例
えば熱硬化型接着剤の反応が促進され隣接部のチップ搭
載前の接着剤が使用不能な状態にならない。
明はこれに限定されない。 実施例1 (1)フィルム状接着剤の作製 フェノキシ樹脂(PKHA、ユニオンカーバイド社製高
分子量エポキシ樹脂)とマイクロカプセル型潜在性硬化
剤を含有する液状エポキシ樹脂(ノバキュアHP−39
42HP、旭化成製、エポキシ当量185)の比率を3
0/70とし、酢酸エチルの30%溶液を得た。この溶
液に、粒径3±0.2μmのポリスチレン系粒子にNi
/Auの厚さ0.2/0.02μmの金属被覆を形成し
た導電性粒子を2体積%添加し混合分散した。この分散
液をセパレータ(シリコーン処理ポリエチレンテレフタ
レートフィルム、厚み40μm)にロールコータで塗布
し、100℃で20分乾燥し、厚み20μmの接着剤層
を得た。この接着層のDSCによる活性温度は120℃
である。この接着剤層をセパレータと共に切断し4mm
幅のテ−プ状物を得た。
板(FR−4グレ−ド)上に、高さ18μmの銅の回路
を有し、回路端部が後記するICチップのバンプピッチ
に対応した接続電極を有するガラスエポキシ基板に、前
記テ−プ状物をロ−ル圧着(上部ロ−ルを110℃に設
定、5kg/cm2 、0.2m/分)した。接着剤は室
温でも若干の粘着性がある状態であり、基板に簡単に形
成できた。 (3)電極の位置合わせと接続 接着剤付き基板からセパレータを除去し、ICチップ3
個(バンプ高さ25μm)を図1のように配置し、CC
Dカメラによる電極の位置合わせ後に、150℃、20
kgf/mm2 、15秒で、全体を一度に接続した。チ
ップ高さがほぼ等しく、またチップと加熱ヘッド間に、
厚み100μmのテフロンシ−トを介在させて緩衝材と
したので、3個の接着剤付きチップを一度に接続でき
た。チップサイズは、3.5mm×6mmを最大に、
1.8mm×4mmと0.8mm×4.5mmである。
これらのチップのバンプピッチは異なるが、バンプ高さ
やシリコン基板の厚みは同じである。また、チップ実装
装置AC−SC450B(日立化成工業(株)製COB
接続装置)を用いた。 (4)評価 各チップの電極と基板電極は良好に接続が可能であっ
た。接着剤はチップ近傍のみに存在しているので、基板
表面に不要接着剤はほとんどなかった。本実施例では、
チップサイズ(3.5mm)に対するテ−プ幅(4m
m)の比率は1.14であったが、接着剤のはみ出し量
やチップと基板の接着性は良好であった。本実施例の設
計上の面積率は、基板面積(55mm2 )に対するチッ
プ面積(21+7.2+3.6=31.8mm2 )は5
7.8%あり、基板面積に対するテ−プ面積(4×11
=44mm2 )は80%、テ−プ面積に対するチップ面
積で72.3%である。これに対し接着剤を基板全面に
形成した場合のテ−プ面積に対するチップ面積は、3
2.3%である。
電極間の電気的接続を検査する中間検査工程を設けた。
まず、150℃、20kgf/mm2 で、2秒後に加圧
しながら各接続点の接続抵抗をマルチメータで測定検査
した(実施例2)。同様であるが他の一方は、150
℃、20kgf/mm2 、4秒後に接続装置から除去し
た。加熱加圧により接着剤の凝集力が向上したので、各
ICチップは、基板側に仮固定が可能で無加圧で同様に
検査(実施例3)したところ、両実施例ともに1個のI
Cチップが異常であった。そこで異常チップを剥離して
新規チップで前記同様の接続を行ったところ、いずれも
良好であった。両実施例ともに接着剤は硬化反応の不十
分な状態なので、チップの剥離や、その後のアセトンを
用いた清浄化も極めて簡単であり、リペア作業が容易で
あった。また、チップの周囲の余剰接着剤も同様にアセ
トンで簡単に除去可能であった。以上の通電検査工程お
よびリペア工程の後で、150℃、20kgf/mm
2、15秒で接続したところ、両実施例ともに良好な接
続特性を示した。接着剤の硬化後であると、チップの剥
離や、その後の溶剤による清浄化が極めて困難である
が、本実施例によれば、狭い基板状に多数のチップが存
在する場合も、リペア作業が容易であった。
サイズのチップ直径4mmφ)と5mm(最大サイズの
チップ5mm)の2種類として基板上に2列形成し、図
2のチップ配置とした。この場合も、各チップの電極と
基板電極は良好に接続が可能であった。接着剤はチップ
近傍のみに存在しているので、基板表面に不要接着剤は
ほとんどなかった。本実施例では、チップサイズ(4m
mφ)に対するテ−プ幅(3.5mm)の比率は0.8
75、およびチップサイズ(5mmφ)に対するテ−プ
幅(5mm)の比率は1.0であったが、接着剤のはみ
出し量やチップと基板の接着性は良好であった。
わち、導電粒子を添加しなかった。この場合も各チップ
の電極と基板電極は良好に接続が可能であった。バンプ
とガラスエポキシ基板の回路端部が直接接触し、接着剤
で固定されているためと見られる。
種類のチップサイズに対応可能であり、接続時の熱の影
響が少なく残余接着剤の除去処理が容易なマルチチップ
実装法を提供可能であり、小面積に多数のチップの実装
が工業的に可能な方法を提供できる。
る。
る。
る。
のチップ 3 テ−プ幅 11 基板 12 チップ 13 接着剤 14 電極 15 回路
Claims (1)
- 【請求項1】下記工程よりなるマルチチップ実装法 (1)基板の同一方向に接続すべき複数個のチップ群の
中の最大サイズのテ−プ幅を有するフィルム状接着剤を
準備する工程 (2)前記フィルム状接着剤を基板のチップ群搭載列に
仮接続して形成する工程 (3)接続すべき接着剤付きチップの電極と基板の電極
を位置合わせする工程 (4)電極の位置合わせを終了したチップの電極と基板
の電極を、接続すべき電極間で加熱加圧し、同一基板に
複数個のチップの電気的接続を得る工程
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20687596A JPH1050927A (ja) | 1996-08-06 | 1996-08-06 | マルチチップ実装法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20687596A JPH1050927A (ja) | 1996-08-06 | 1996-08-06 | マルチチップ実装法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006262347A Division JP4197026B2 (ja) | 2006-09-27 | 2006-09-27 | マルチチップ実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1050927A true JPH1050927A (ja) | 1998-02-20 |
Family
ID=16530500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20687596A Pending JPH1050927A (ja) | 1996-08-06 | 1996-08-06 | マルチチップ実装法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1050927A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294915A (ja) * | 2005-04-12 | 2006-10-26 | Hitachi Chem Co Ltd | 半導体用接着フィルム、半導体チップ搭載用基板および半導体装置 |
JP2010007076A (ja) * | 2009-08-07 | 2010-01-14 | Hitachi Chem Co Ltd | 異方導電性接着フィルム |
WO2022209609A1 (ja) * | 2021-03-31 | 2022-10-06 | 住友電気工業株式会社 | 半導体装置 |
-
1996
- 1996-08-06 JP JP20687596A patent/JPH1050927A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294915A (ja) * | 2005-04-12 | 2006-10-26 | Hitachi Chem Co Ltd | 半導体用接着フィルム、半導体チップ搭載用基板および半導体装置 |
JP2010007076A (ja) * | 2009-08-07 | 2010-01-14 | Hitachi Chem Co Ltd | 異方導電性接着フィルム |
WO2022209609A1 (ja) * | 2021-03-31 | 2022-10-06 | 住友電気工業株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3928753B2 (ja) | マルチチップ実装法、および接着剤付チップの製造方法 | |
US5843251A (en) | Process for connecting circuits and adhesive film used therefor | |
JP3801666B2 (ja) | 電極の接続方法およびこれに用いる接続部材 | |
US20050211464A1 (en) | Method of microelectrode connection and connected structure of use threof | |
JP4032317B2 (ja) | チップ実装法 | |
JP3959654B2 (ja) | マルチチップ実装法 | |
JP3856233B2 (ja) | 電極の接続方法 | |
JP4574631B2 (ja) | マルチチップ実装法 | |
JP4197026B2 (ja) | マルチチップ実装方法 | |
JP2006352166A (ja) | マルチチップ実装法 | |
JP4780023B2 (ja) | マルチチップモジュールの実装方法 | |
JP4223581B2 (ja) | マルチチップ実装法 | |
JP4019328B2 (ja) | 電極の接続方法 | |
JPH1050927A (ja) | マルチチップ実装法 | |
JP4045471B2 (ja) | 電子部品実装法 | |
JP2004031975A (ja) | 接続装置 | |
JP4337941B2 (ja) | マルチチップ実装方法 | |
JP4563362B2 (ja) | チップ実装法 | |
JP4254849B2 (ja) | マルチチップ実装法 | |
JP2007243223A (ja) | 電子部品実装構造体 | |
JP4193885B2 (ja) | マルチチップ実装法 | |
JP2004111993A (ja) | 電極の接続方法およびこれに用いる接続部材 | |
JPH0955279A (ja) | 電極の接続方法および該方法で得た電極の接続構造 | |
JP4325816B2 (ja) | Icチップの接続方法 | |
JP2004165659A (ja) | 電極の接続方法および該方法で得た電極の接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
A131 | Notification of reasons for refusal |
Effective date: 20051110 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060727 |
|
A521 | Written amendment |
Effective date: 20060927 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20061201 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070209 Free format text: JAPANESE INTERMEDIATE CODE: A912 |