JP4032317B2 - チップ実装法 - Google Patents
チップ実装法 Download PDFInfo
- Publication number
- JP4032317B2 JP4032317B2 JP20687696A JP20687696A JP4032317B2 JP 4032317 B2 JP4032317 B2 JP 4032317B2 JP 20687696 A JP20687696 A JP 20687696A JP 20687696 A JP20687696 A JP 20687696A JP 4032317 B2 JP4032317 B2 JP 4032317B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- electrode
- adhesive
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 69
- 230000001070 adhesive effect Effects 0.000 claims description 53
- 239000000853 adhesive Substances 0.000 claims description 52
- 239000002245 particle Substances 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 10
- 230000002706 hydrostatic effect Effects 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 description 13
- 230000004913 activation Effects 0.000 description 7
- 238000003825 pressing Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011162 core material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000768 polyamine Chemical class 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- -1 amine imides Chemical class 0.000 description 1
- HHEFNVCDPLQQTP-UHFFFAOYSA-N ammonium perchlorate Chemical compound [NH4+].[O-]Cl(=O)(=O)=O HHEFNVCDPLQQTP-UHFFFAOYSA-N 0.000 description 1
- 238000010539 anionic addition polymerization reaction Methods 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010538 cationic polymerization reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- QGBSISYHAICWAH-UHFFFAOYSA-N dicyandiamide Chemical compound NC(N)=NC#N QGBSISYHAICWAH-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 229940042795 hydrazides for tuberculosis treatment Drugs 0.000 description 1
- 150000002460 imidazoles Chemical class 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 229920006287 phenoxy resin Polymers 0.000 description 1
- 239000013034 phenoxy resin Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 150000008442 polyphenolic compounds Chemical class 0.000 description 1
- 235000013824 polyphenols Nutrition 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
- H01L2224/75101—Chamber
- H01L2224/7511—High pressure chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、単数または複数個のチップ部品の基板へのチップ実装方法に関する。
【０００２】
【従来の技術】
半導体チップや電子部品の小型薄型化に伴い、これらに用いる回路や電極は高密度、高精細化している。このような微細電極の接続は、最近接着剤を用いる方法が多用されるようになってきた。この場合、接着剤中に導電粒子を配合し加圧により接着剤の厚み方向に電気的接続を得るもの（例えば特開昭５５−１０４００７号公報）と、導電粒子を用いないで接続時の加圧により電極面の微細凹凸の直接接触により電気的接続を得るもの（例えば特開昭６０−２６２４３０号公報）がある。接着剤を用いた接続方式は、比較的低温での接続が可能であり、接続部はフレキシブルなことから信頼性に優れ、加えてフィルム状もしくはテ−プ状接着剤を用いた場合、一定厚みの長尺状で供給されることから実装ラインの自動化が図れる等から注目されている。近年、上記方式を発展させて複数以上のチップ類を、比較的小形の基板に高密度に実装するマルチチップモジュ−ル（ＭＣＭ）が注目されている。この場合、まず接着剤層を基板全面に形成した後、セパレ−タのある場合にはこれを剥離し、次いで基板電極とチップ電極を位置合わせし接着接合することが一般的である。ＭＣＭに用いるチップ類は、半導体チップ、能動素子、受動素子、抵抗、コンデンサなどの多種類（以下チップ類）がある。
【０００３】
【発明が解決しようとする課題】
ＭＣＭに用いるチップ類は多種類であり、それに応じてチップサイズ（面積、高さ）は多くの種類となる。そのため基板への接着剤を用いた接続の際に、基板との熱圧着法などで従来にない問題点が生じている。例えばチップ高さの異なる場合や基板の両面に実装する場合、従来一般的に行われていた平行設置された金型を油圧や空気圧により圧締するプレス法や、平行設置されたゴムや金属の加圧ロ−ルにより圧締するいわゆるロ−ル法などでは、図３に示すようにチップ高さが異なると、加熱加圧が均一に行われない欠点がある。すなわちこれらのプレス法やロ−ル法では金型やロ−ル間で加圧し、例えば平行設置された定盤８と加圧型９の間で加圧するために、チップ高さの異なる場合（２、２ａ、２ｂや２’、２ａ’、２ｂ’）やチップを基板の両面に実装（２と、２’など）すると、加圧状態が一定とならないため、電極間の接続が不十分となり接続信頼性が得られない。特に基板の両面（３と３’面）に実装する場合には、表裏でチップ位置が対称状態に設置される場合が少ないことから、圧力むらのない均一加圧が要求される微細電極の接合に適当な加圧する手段もない状態である。本発明は上記欠点に鑑みなされたもので、チップ高さの異なる場合や基板の両面に実装する場合に有効なチップ実装法を提供する。
【０００４】
【課題を解決するための手段】
本発明は、基板上に複数個のチップを実装する方法であって、基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極を位置合わせし前記接着剤中の導電粒子を介して、または、電極間の直接接触により前記基板上の電極形成面と前記チップ電極が電気的に導通するよう仮接続した状態で、密閉容器内の静水圧下で、前記仮接続した基板の複数枚を加熱し電気的に接続することを特徴とするチップ高さの異なる場合または基板の両面に実装する場合のチップ実装法に関する。また、基板上に複数個のチップを実装する方法であって、基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極を位置合わせし前記接着剤中の導電粒子を介して、または、電極間の直接接触により前記基板上の電極形成面と前記チップ電極が電気的に導通するよう仮接続した状態で導通検査を行った後、密閉容器内の静水圧下で、前記仮接続した基板の複数枚を加熱し電気的に接続することを特徴とするチップ高さの異なる場合または基板の両面に実装する場合のマルチチップ実装法に関する。
【０００５】
【発明の実施の形態】
本発明を図面を参照しながら以下説明する。図１は、基板１上の電極５の形成面と、複数個のチップ２、２ａ、２ｂの電極４間に、接着剤３を介在させ、相対峙するチップの電極を位置合わせし仮接続した状態を示す断面模式図である。基板１上の電極５の形成面は、片面（図１）でも、図３のような両面でも良い。基板１上の電極Ｂ５もしくはチップ２上の電極Ａ４は、いずれも配線回路をそのまま接続端子としても、あるいはさらに突起状の電極を形成しても良い。電極４および／または５が突起状であると、相対峙する電極間で加圧が集中的に得られるため電気的な接続が容易なので好ましい。接着剤３は、フィルム状でも、液状やペ−スト状でもよい。接続すべきチップの電極と基板の電極を位置合わせする方法は、接続すべき基板１の電極Ｂ５とチップ２の電極Ａ４とを、顕微鏡や、画像認識装置を用いて位置合わせする。このとき位置合わせマ−クの使用や併用も有効である。位置合わせ後の基板１とチップ２の保持は、接着剤３の有する粘着性や、凝集力を用いて仮接続することで可能である。またクリップや粘着テ−プ等の補助手段も単独もしくは併用して適用できる。仮接続は加熱加圧がある程度であれば不均一でも良いので、従来から用いられている熱圧着装置を用いることが可能である。この時また、接続すべき電極間で導通検査を行うことも可能である。接着剤は、未硬化あるいは硬化反応の不十分な状態で導通検査が可能なので、接着剤のリペア作業（接続不良部を剥離し清浄化したのち再接続する作業）が容易である。同様にしてチップ周囲の、余剰接着剤を除去する工程を付加することも可能である。この方法によれば、導通検査を終了した良好な接続品を次に述べる密閉容器内で加熱加圧することで接着剤の硬化反応を進めるので、不良品再生が少なく工程のロス時間が短い。
【０００６】
図２は、電極の位置合わせを終了したチップの電極と基板の電極を、静水圧に耐えることが可能な密閉容器６の内部に入れて加熱加圧し、同一基板に複数個のチップの電気的接続を得る。密閉容器６としては、圧力鍋、プレッシャクッカ、オ−トクレ−ブ等がある。密閉容器６には吸排気孔７を設けることにより、加圧減圧の操作が簡単であり、圧力制御も可能なことから好ましい。また図示してないが試料の出し入れ口を設けてもよい。本発明でいう静水圧とは、物体の外部表面に垂直に一定の圧力が作用する状態を示す（図２のＰの矢印で例示）。ここで図２を用いて接続構造体の表面積について考察すると、一般的にチップ面積Ｓが２〜２０ｍｍ□であるのに対して、接続部の厚みｔは０．１ｍｍ以下多くは３０μｍ以下と、圧倒的にＳがｔより大きいことから、接続部の厚み方向であるチップ面積Ｓにかかる圧力が大きく、電極の接続方向の圧力が容易に得られる。
【０００７】
以上で図１や３のような、単数または複数以上の各種形状やサイズのチップ類２（ａ〜ｃ）の電極４を接着剤３を用いて、比較的小形の基板１の電極５に高密度に実装するマルチチップモジュ−ル（ＭＣＭ）が得られる。本発明の基板１としては、ポリイミドやポリエステル等のプラスチックフィルム、ガラス繊維／エポキシ等の複合体、シリコン等の半導体、ガラスやセラミックス等の無機質等を例示できる。
【０００８】
本発明に用いる接着剤３は、熱可塑性材料や、熱や光により硬化性を示す材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから、硬化性材料の適用が好ましい。なかでも潜在性硬化剤を含有したエポキシ系接着剤は、短時間硬化が可能で接続作業性が良く、分子構造上接着性に優れるので特に好ましい。潜在性硬化剤は、熱およびまたは圧力による反応開始の活性点が比較的明瞭であり、熱や圧力工程を伴う本発明に好適である。潜在性硬化剤としては、イミダゾ−ル系、ヒドラジド系、三フッ化ホウ素−アミン錯体、アミンイミド、ポリアミンの塩、オニウム塩、ジシアンジアミドなど、及びこれらの変性物があり，これらは単独または２種以上の混合体として使用出来る。これらはアニオン又はカチオン重合型などのいわゆるイオン重合性の触媒型硬化剤であり、速硬化性を得やすくまた化学当量的な考慮が少なくてよいことから好ましい。これの中では、イミダゾ−ル系のものが非金属系であり電食しにくくまた反応性や接続信頼性の点からとくに好ましい。硬化剤としてはその他に、ポリアミン類、ポリメルカプタン、ポリフェノール、酸無水物等の適用や前記触媒型硬化剤との併用も可能である。また硬化剤を核としその表面を高分子物質や、無機物で被覆したマイクロカプセル型硬化剤は、長期保存性と速硬化性という矛盾した特性の両立ができるので好ましい。本発明の硬化剤の活性温度は、４０〜２００℃が好ましい。４０℃未満であると室温との温度差が少なく保存に低温が必要であり、２００℃を越すと接続の他の部材に熱影響を与えるためであり、このような理由から５０〜１５０℃がより好ましい。本発明の活性温度は、ＤＳＣ（示差走査熱量計）を用いて、エポキシ樹脂と硬化剤の配合物を試料として、室温から１０℃／分で昇温させた時の発熱ピ−ク温度を示す。活性温度は低温側であると反応性に勝るが保存性が低下する傾向にあるので、これらを考慮して決定する。本発明において、硬化剤の活性温度以下の熱処理により仮接続することで接着剤付き基板の保存性が向上し、活性温度以上で信頼性に優れたチップの接続が得られる。
【０００９】
これら接着剤３には、導電粒子や絶縁粒子を添加することが、接着剤付きチップの製造時の加熱加圧時に厚み保持材として作用するので好ましい。この場合、導電粒子や絶縁粒子の割合は、０．１〜３０体積％程度であり、異方導電性とするには０．５〜１５体積％である。接着剤層３は、絶縁層と導電層を分離形成した複数層の構成品も適用可能である。この場合、分解能が向上するため高ピッチな電極接続が可能となる。導電粒子としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン、黒鉛等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子等からなる核材に前記したような材質からなる導電層を被覆形成したもので良い。さらに導電材料を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミックス、プラスチック等の絶縁粒子の併用等も分解能が向上するので適用可能である。これら導電粒子の中では、プラスチック等の高分子核材に導電層を形成したものや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧により変形性を有し、接続に回路との接触面積が増加し、信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので軟化の状態を接続温度で広く制御でき、電極の厚みや平坦性のばらつきに対応し易いので特に好ましい。また、例えばＮｉやＷ等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに突き刺さるので、酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。以上の説明では、フィルム状接着剤を用いた場合について述べたが、液状もしくはペ−スト状についても、同様に適用可能である。またチップ高さの異なる場合について述べたが、チップ高さが同等の場合も適用可能である。
【００１０】
本発明のチップ実装法によれば、密閉容器内の圧力は場所が変わっても一定であるので、多数枚のＭＣＭを一度に処理できるので量産効果が高い。また気体での加圧であるため高価な金型が不要であり、気体の種類を変更することで熱、湿気、嫌気性などの各種接着剤に適用可能である。密閉容器は、例えば加熱ガスの導入や容器を加熱炉中に保持することで加熱加圧操作を一度に行うことが可能であり、比較的接着剤の硬化に長時間のかかる場合も一度の操作で多数枚の基板について作製可能である。本発明のチップ実装法によれば、密閉容器内で本格的に硬化を行う前に導通検査を行うことができるので不良接続部を発見したとき、接着剤は硬化反応の不十分な状態なので、チップの剥離や、その後の溶剤を用いた清浄化も極めて簡単であり、リペア作業（接続不良部を剥離し清浄化したのち再接続する作業）が容易である。接着剤の硬化後であると、チップの剥離や、その後の溶剤による清浄化が極めて困難であるが、本実施例によれば、狭い基板状に多数のチップが存在する場合も、リペア作業が容易である。本発明の好ましい実施態様によれば、接着剤に用いる潜在性硬化剤の活性温度以下の熱処理によりチップを基板に形成できるので仮接続後の接着剤の保存性が向上する。また、活性温度以上で密閉容器内で加熱加圧するので、接着剤の硬化時間を長くするなど自由に設定でき、接続後の容器からの取り出しも冷却して接着剤の凝集力が十分に高い状態で行えるので、チップの信頼性に優れた接続が得られる。
【００１１】
【実施例】
以下実施例でさらに詳細に説明するが、本発明はこれに限定されない。
実施例１
（１）接着剤の作製
フェノキシ樹脂（ＰＫＨＡ、ユニオンカーバイド社製高分子量エポキシ樹脂）とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂（ノバキュアＨＰ−３９４２ＨＰ、旭化成製、エポキシ当量１８５）の比率を３０／７０とし、酢酸エチルの３０％溶液を得た。この溶液に、粒径３±０．２μｍのポリスチレン系粒子にＮｉ／Ａｕの厚さ０．２／０．０２μｍの金属被覆を形成した導電性粒子を２体積％添加し混合分散した。５ｍｍ×１１ｍｍで厚み０．８ｍｍのガラスエポキシ基板（ＦＲ−４グレ−ド）上に、高さ１８μｍの銅の回路を有し、回路端部が後記するＩＣチップのバンプピッチに対応した接続電極を有するガラスエポキシ基板の接続領域に、前記分散液をスクリ−ン印刷で塗布し、１００℃で２０分乾燥し、電極上の厚みが２０μｍの接着剤層を得た。この接着層のＤＳＣによる活性温度は１２０℃である。
【００１２】
（２）電極の位置合わせと接続
前記の接着剤付き基板に、ＩＣチップ３個（高さ０．３、０．５５、１．０ｍｍ）を配置し、ＣＣＤカメラによる電極の位置合わせを行った。接着剤は室温でも若干の粘着性がある状態であり、室温で接着面に押しつけることで基板に簡単に保持でき、チップの仮付け基板を得た。チップの仮付け基板を、プレッシャ−クッカ試験機の圧力釜に入れて、１２０℃、２０ｋｇｆ／ｍｍ ２ 、１０分間空気圧で処理後に室温に冷却して取出した。
（３）評価
各チップの電極と基板電極は良好に接続が可能であった。接着剤はチップ近傍のみに存在しているので、基板表面に不要接着剤はほとんどなかった。本実施例では、高さの異なるＩＣチップ３個を基板面に接続できた。
【００１３】
実施例２
実施例１と同様であるが、チップの仮付け基板を得た後で電極間の電気的接続を検査する中間検査工程を設けた。まず、７０℃、１０ｋｇｆ／ｍｍ２で、スプリング装置で加圧しながら各接続点の接続抵抗をマルチメータで測定検査したところ、１個のＩＣチップが異常であった。そこで異常チップを剥離して新規チップで前記同様の接続を行ったところ良好であった。本実施例では接着剤の硬化反応が不十分な状態なので、チップの剥離や、その後のアセトンを用いた清浄化も極めて簡単であり、リペア作業が容易であった。また、チップの周囲の余剰接着剤も同様にアセトンで簡単に除去可能であった。以上の通電検査工程およびリペア工程の後で、実施例１と同様圧力釜に入れて処理したところ、良好な接続特性を示した。接着剤の硬化後であると、チップの剥離や、その後の溶剤による清浄化が極めて困難であるが、本実施例によれば、狭い基板状に多数のチップが存在する場合も、リペア作業が極めて容易であった。
【００１４】
実施例３
実施例１と同様であるが、図３例示のような両面基板とした。各チップの電極と基板電極は良好に接続が可能であった。なお本実施例では圧力釜の処理の際、チップの仮付け基板の下側になる面は、耐熱性の粘着テ−プでチップを接着剤面に押しつけて補強し、基板からチップ剥離のないようにした。
【００１５】
実施例４
実施例１と同様であるが、接着剤の種類を変えた。すなわち、導電粒子を未添加とした。この場合も各チップの電極と基板電極は良好に接続が可能であった。バンプとガラスエポキシ基板の回路端部が直接接触し、接着剤で固定されているためと見られる。
【００１６】
【発明の効果】
以上詳述したように本発明によれば、基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極間に接着剤を介在させ、電極を位置合わせした状態で静水圧下で加熱加圧するので、チップ高さの異なる場合や基板の両面に実装する場合に有効なチップ実装法を提供できる。
【図面の簡単な説明】
【図１】 本発明の一実施例を説明する、基板上の電極とチップ電極間に、接着剤を介在させ位置合わせした状態を説明する断面模式図である。
【図２】 本発明の一実施例を説明する、静水圧に耐えることが可能な密閉容器を説明する断面模式図である。
【図３】 従来の接続法を説明する断面模式図である。
【符号の説明】
１ 基板 ２ チップ
３ 接着剤 ４ 電極Ａ
５ 電極Ｂ ６ 密閉容器
７ 吸排気孔 ８ 定盤
９ 加圧型
【発明の属する技術分野】
本発明は、単数または複数個のチップ部品の基板へのチップ実装方法に関する。
【０００２】
【従来の技術】
半導体チップや電子部品の小型薄型化に伴い、これらに用いる回路や電極は高密度、高精細化している。このような微細電極の接続は、最近接着剤を用いる方法が多用されるようになってきた。この場合、接着剤中に導電粒子を配合し加圧により接着剤の厚み方向に電気的接続を得るもの（例えば特開昭５５−１０４００７号公報）と、導電粒子を用いないで接続時の加圧により電極面の微細凹凸の直接接触により電気的接続を得るもの（例えば特開昭６０−２６２４３０号公報）がある。接着剤を用いた接続方式は、比較的低温での接続が可能であり、接続部はフレキシブルなことから信頼性に優れ、加えてフィルム状もしくはテ−プ状接着剤を用いた場合、一定厚みの長尺状で供給されることから実装ラインの自動化が図れる等から注目されている。近年、上記方式を発展させて複数以上のチップ類を、比較的小形の基板に高密度に実装するマルチチップモジュ−ル（ＭＣＭ）が注目されている。この場合、まず接着剤層を基板全面に形成した後、セパレ−タのある場合にはこれを剥離し、次いで基板電極とチップ電極を位置合わせし接着接合することが一般的である。ＭＣＭに用いるチップ類は、半導体チップ、能動素子、受動素子、抵抗、コンデンサなどの多種類（以下チップ類）がある。
【０００３】
【発明が解決しようとする課題】
ＭＣＭに用いるチップ類は多種類であり、それに応じてチップサイズ（面積、高さ）は多くの種類となる。そのため基板への接着剤を用いた接続の際に、基板との熱圧着法などで従来にない問題点が生じている。例えばチップ高さの異なる場合や基板の両面に実装する場合、従来一般的に行われていた平行設置された金型を油圧や空気圧により圧締するプレス法や、平行設置されたゴムや金属の加圧ロ−ルにより圧締するいわゆるロ−ル法などでは、図３に示すようにチップ高さが異なると、加熱加圧が均一に行われない欠点がある。すなわちこれらのプレス法やロ−ル法では金型やロ−ル間で加圧し、例えば平行設置された定盤８と加圧型９の間で加圧するために、チップ高さの異なる場合（２、２ａ、２ｂや２’、２ａ’、２ｂ’）やチップを基板の両面に実装（２と、２’など）すると、加圧状態が一定とならないため、電極間の接続が不十分となり接続信頼性が得られない。特に基板の両面（３と３’面）に実装する場合には、表裏でチップ位置が対称状態に設置される場合が少ないことから、圧力むらのない均一加圧が要求される微細電極の接合に適当な加圧する手段もない状態である。本発明は上記欠点に鑑みなされたもので、チップ高さの異なる場合や基板の両面に実装する場合に有効なチップ実装法を提供する。
【０００４】
【課題を解決するための手段】
本発明は、基板上に複数個のチップを実装する方法であって、基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極を位置合わせし前記接着剤中の導電粒子を介して、または、電極間の直接接触により前記基板上の電極形成面と前記チップ電極が電気的に導通するよう仮接続した状態で、密閉容器内の静水圧下で、前記仮接続した基板の複数枚を加熱し電気的に接続することを特徴とするチップ高さの異なる場合または基板の両面に実装する場合のチップ実装法に関する。また、基板上に複数個のチップを実装する方法であって、基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極を位置合わせし前記接着剤中の導電粒子を介して、または、電極間の直接接触により前記基板上の電極形成面と前記チップ電極が電気的に導通するよう仮接続した状態で導通検査を行った後、密閉容器内の静水圧下で、前記仮接続した基板の複数枚を加熱し電気的に接続することを特徴とするチップ高さの異なる場合または基板の両面に実装する場合のマルチチップ実装法に関する。
【０００５】
【発明の実施の形態】
本発明を図面を参照しながら以下説明する。図１は、基板１上の電極５の形成面と、複数個のチップ２、２ａ、２ｂの電極４間に、接着剤３を介在させ、相対峙するチップの電極を位置合わせし仮接続した状態を示す断面模式図である。基板１上の電極５の形成面は、片面（図１）でも、図３のような両面でも良い。基板１上の電極Ｂ５もしくはチップ２上の電極Ａ４は、いずれも配線回路をそのまま接続端子としても、あるいはさらに突起状の電極を形成しても良い。電極４および／または５が突起状であると、相対峙する電極間で加圧が集中的に得られるため電気的な接続が容易なので好ましい。接着剤３は、フィルム状でも、液状やペ−スト状でもよい。接続すべきチップの電極と基板の電極を位置合わせする方法は、接続すべき基板１の電極Ｂ５とチップ２の電極Ａ４とを、顕微鏡や、画像認識装置を用いて位置合わせする。このとき位置合わせマ−クの使用や併用も有効である。位置合わせ後の基板１とチップ２の保持は、接着剤３の有する粘着性や、凝集力を用いて仮接続することで可能である。またクリップや粘着テ−プ等の補助手段も単独もしくは併用して適用できる。仮接続は加熱加圧がある程度であれば不均一でも良いので、従来から用いられている熱圧着装置を用いることが可能である。この時また、接続すべき電極間で導通検査を行うことも可能である。接着剤は、未硬化あるいは硬化反応の不十分な状態で導通検査が可能なので、接着剤のリペア作業（接続不良部を剥離し清浄化したのち再接続する作業）が容易である。同様にしてチップ周囲の、余剰接着剤を除去する工程を付加することも可能である。この方法によれば、導通検査を終了した良好な接続品を次に述べる密閉容器内で加熱加圧することで接着剤の硬化反応を進めるので、不良品再生が少なく工程のロス時間が短い。
【０００６】
図２は、電極の位置合わせを終了したチップの電極と基板の電極を、静水圧に耐えることが可能な密閉容器６の内部に入れて加熱加圧し、同一基板に複数個のチップの電気的接続を得る。密閉容器６としては、圧力鍋、プレッシャクッカ、オ−トクレ−ブ等がある。密閉容器６には吸排気孔７を設けることにより、加圧減圧の操作が簡単であり、圧力制御も可能なことから好ましい。また図示してないが試料の出し入れ口を設けてもよい。本発明でいう静水圧とは、物体の外部表面に垂直に一定の圧力が作用する状態を示す（図２のＰの矢印で例示）。ここで図２を用いて接続構造体の表面積について考察すると、一般的にチップ面積Ｓが２〜２０ｍｍ□であるのに対して、接続部の厚みｔは０．１ｍｍ以下多くは３０μｍ以下と、圧倒的にＳがｔより大きいことから、接続部の厚み方向であるチップ面積Ｓにかかる圧力が大きく、電極の接続方向の圧力が容易に得られる。
【０００７】
以上で図１や３のような、単数または複数以上の各種形状やサイズのチップ類２（ａ〜ｃ）の電極４を接着剤３を用いて、比較的小形の基板１の電極５に高密度に実装するマルチチップモジュ−ル（ＭＣＭ）が得られる。本発明の基板１としては、ポリイミドやポリエステル等のプラスチックフィルム、ガラス繊維／エポキシ等の複合体、シリコン等の半導体、ガラスやセラミックス等の無機質等を例示できる。
【０００８】
本発明に用いる接着剤３は、熱可塑性材料や、熱や光により硬化性を示す材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから、硬化性材料の適用が好ましい。なかでも潜在性硬化剤を含有したエポキシ系接着剤は、短時間硬化が可能で接続作業性が良く、分子構造上接着性に優れるので特に好ましい。潜在性硬化剤は、熱およびまたは圧力による反応開始の活性点が比較的明瞭であり、熱や圧力工程を伴う本発明に好適である。潜在性硬化剤としては、イミダゾ−ル系、ヒドラジド系、三フッ化ホウ素−アミン錯体、アミンイミド、ポリアミンの塩、オニウム塩、ジシアンジアミドなど、及びこれらの変性物があり，これらは単独または２種以上の混合体として使用出来る。これらはアニオン又はカチオン重合型などのいわゆるイオン重合性の触媒型硬化剤であり、速硬化性を得やすくまた化学当量的な考慮が少なくてよいことから好ましい。これの中では、イミダゾ−ル系のものが非金属系であり電食しにくくまた反応性や接続信頼性の点からとくに好ましい。硬化剤としてはその他に、ポリアミン類、ポリメルカプタン、ポリフェノール、酸無水物等の適用や前記触媒型硬化剤との併用も可能である。また硬化剤を核としその表面を高分子物質や、無機物で被覆したマイクロカプセル型硬化剤は、長期保存性と速硬化性という矛盾した特性の両立ができるので好ましい。本発明の硬化剤の活性温度は、４０〜２００℃が好ましい。４０℃未満であると室温との温度差が少なく保存に低温が必要であり、２００℃を越すと接続の他の部材に熱影響を与えるためであり、このような理由から５０〜１５０℃がより好ましい。本発明の活性温度は、ＤＳＣ（示差走査熱量計）を用いて、エポキシ樹脂と硬化剤の配合物を試料として、室温から１０℃／分で昇温させた時の発熱ピ−ク温度を示す。活性温度は低温側であると反応性に勝るが保存性が低下する傾向にあるので、これらを考慮して決定する。本発明において、硬化剤の活性温度以下の熱処理により仮接続することで接着剤付き基板の保存性が向上し、活性温度以上で信頼性に優れたチップの接続が得られる。
【０００９】
これら接着剤３には、導電粒子や絶縁粒子を添加することが、接着剤付きチップの製造時の加熱加圧時に厚み保持材として作用するので好ましい。この場合、導電粒子や絶縁粒子の割合は、０．１〜３０体積％程度であり、異方導電性とするには０．５〜１５体積％である。接着剤層３は、絶縁層と導電層を分離形成した複数層の構成品も適用可能である。この場合、分解能が向上するため高ピッチな電極接続が可能となる。導電粒子としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン、黒鉛等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子等からなる核材に前記したような材質からなる導電層を被覆形成したもので良い。さらに導電材料を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミックス、プラスチック等の絶縁粒子の併用等も分解能が向上するので適用可能である。これら導電粒子の中では、プラスチック等の高分子核材に導電層を形成したものや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧により変形性を有し、接続に回路との接触面積が増加し、信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので軟化の状態を接続温度で広く制御でき、電極の厚みや平坦性のばらつきに対応し易いので特に好ましい。また、例えばＮｉやＷ等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに突き刺さるので、酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。以上の説明では、フィルム状接着剤を用いた場合について述べたが、液状もしくはペ−スト状についても、同様に適用可能である。またチップ高さの異なる場合について述べたが、チップ高さが同等の場合も適用可能である。
【００１０】
本発明のチップ実装法によれば、密閉容器内の圧力は場所が変わっても一定であるので、多数枚のＭＣＭを一度に処理できるので量産効果が高い。また気体での加圧であるため高価な金型が不要であり、気体の種類を変更することで熱、湿気、嫌気性などの各種接着剤に適用可能である。密閉容器は、例えば加熱ガスの導入や容器を加熱炉中に保持することで加熱加圧操作を一度に行うことが可能であり、比較的接着剤の硬化に長時間のかかる場合も一度の操作で多数枚の基板について作製可能である。本発明のチップ実装法によれば、密閉容器内で本格的に硬化を行う前に導通検査を行うことができるので不良接続部を発見したとき、接着剤は硬化反応の不十分な状態なので、チップの剥離や、その後の溶剤を用いた清浄化も極めて簡単であり、リペア作業（接続不良部を剥離し清浄化したのち再接続する作業）が容易である。接着剤の硬化後であると、チップの剥離や、その後の溶剤による清浄化が極めて困難であるが、本実施例によれば、狭い基板状に多数のチップが存在する場合も、リペア作業が容易である。本発明の好ましい実施態様によれば、接着剤に用いる潜在性硬化剤の活性温度以下の熱処理によりチップを基板に形成できるので仮接続後の接着剤の保存性が向上する。また、活性温度以上で密閉容器内で加熱加圧するので、接着剤の硬化時間を長くするなど自由に設定でき、接続後の容器からの取り出しも冷却して接着剤の凝集力が十分に高い状態で行えるので、チップの信頼性に優れた接続が得られる。
【００１１】
【実施例】
以下実施例でさらに詳細に説明するが、本発明はこれに限定されない。
実施例１
（１）接着剤の作製
フェノキシ樹脂（ＰＫＨＡ、ユニオンカーバイド社製高分子量エポキシ樹脂）とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂（ノバキュアＨＰ−３９４２ＨＰ、旭化成製、エポキシ当量１８５）の比率を３０／７０とし、酢酸エチルの３０％溶液を得た。この溶液に、粒径３±０．２μｍのポリスチレン系粒子にＮｉ／Ａｕの厚さ０．２／０．０２μｍの金属被覆を形成した導電性粒子を２体積％添加し混合分散した。５ｍｍ×１１ｍｍで厚み０．８ｍｍのガラスエポキシ基板（ＦＲ−４グレ−ド）上に、高さ１８μｍの銅の回路を有し、回路端部が後記するＩＣチップのバンプピッチに対応した接続電極を有するガラスエポキシ基板の接続領域に、前記分散液をスクリ−ン印刷で塗布し、１００℃で２０分乾燥し、電極上の厚みが２０μｍの接着剤層を得た。この接着層のＤＳＣによる活性温度は１２０℃である。
【００１２】
（２）電極の位置合わせと接続
前記の接着剤付き基板に、ＩＣチップ３個（高さ０．３、０．５５、１．０ｍｍ）を配置し、ＣＣＤカメラによる電極の位置合わせを行った。接着剤は室温でも若干の粘着性がある状態であり、室温で接着面に押しつけることで基板に簡単に保持でき、チップの仮付け基板を得た。チップの仮付け基板を、プレッシャ−クッカ試験機の圧力釜に入れて、１２０℃、２０ｋｇｆ／ｍｍ ２ 、１０分間空気圧で処理後に室温に冷却して取出した。
（３）評価
各チップの電極と基板電極は良好に接続が可能であった。接着剤はチップ近傍のみに存在しているので、基板表面に不要接着剤はほとんどなかった。本実施例では、高さの異なるＩＣチップ３個を基板面に接続できた。
【００１３】
実施例２
実施例１と同様であるが、チップの仮付け基板を得た後で電極間の電気的接続を検査する中間検査工程を設けた。まず、７０℃、１０ｋｇｆ／ｍｍ２で、スプリング装置で加圧しながら各接続点の接続抵抗をマルチメータで測定検査したところ、１個のＩＣチップが異常であった。そこで異常チップを剥離して新規チップで前記同様の接続を行ったところ良好であった。本実施例では接着剤の硬化反応が不十分な状態なので、チップの剥離や、その後のアセトンを用いた清浄化も極めて簡単であり、リペア作業が容易であった。また、チップの周囲の余剰接着剤も同様にアセトンで簡単に除去可能であった。以上の通電検査工程およびリペア工程の後で、実施例１と同様圧力釜に入れて処理したところ、良好な接続特性を示した。接着剤の硬化後であると、チップの剥離や、その後の溶剤による清浄化が極めて困難であるが、本実施例によれば、狭い基板状に多数のチップが存在する場合も、リペア作業が極めて容易であった。
【００１４】
実施例３
実施例１と同様であるが、図３例示のような両面基板とした。各チップの電極と基板電極は良好に接続が可能であった。なお本実施例では圧力釜の処理の際、チップの仮付け基板の下側になる面は、耐熱性の粘着テ−プでチップを接着剤面に押しつけて補強し、基板からチップ剥離のないようにした。
【００１５】
実施例４
実施例１と同様であるが、接着剤の種類を変えた。すなわち、導電粒子を未添加とした。この場合も各チップの電極と基板電極は良好に接続が可能であった。バンプとガラスエポキシ基板の回路端部が直接接触し、接着剤で固定されているためと見られる。
【００１６】
【発明の効果】
以上詳述したように本発明によれば、基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極間に接着剤を介在させ、電極を位置合わせした状態で静水圧下で加熱加圧するので、チップ高さの異なる場合や基板の両面に実装する場合に有効なチップ実装法を提供できる。
【図面の簡単な説明】
【図１】 本発明の一実施例を説明する、基板上の電極とチップ電極間に、接着剤を介在させ位置合わせした状態を説明する断面模式図である。
【図２】 本発明の一実施例を説明する、静水圧に耐えることが可能な密閉容器を説明する断面模式図である。
【図３】 従来の接続法を説明する断面模式図である。
【符号の説明】
１ 基板 ２ チップ
３ 接着剤 ４ 電極Ａ
５ 電極Ｂ ６ 密閉容器
７ 吸排気孔 ８ 定盤
９ 加圧型
Claims (2)
- 基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極を位置合わせし前記接着剤中の導電粒子を介して、または、電極間の直接接触により前記基板上の電極形成面と前記チップ電極が電気的に導通するよう仮接続した状態で、密閉容器内の静水圧下で、前記仮接続した基板の複数枚を加熱し電気的に接続することを特徴とするチップ高さの異なる場合または基板の両面に実装する場合のチップ実装法。
- 基板上の電極形成面とチップ電極間に接着剤を介在させ、基板の電極とこれに相対峙するチップの電極を位置合わせし前記接着剤中の導電粒子を介して、または、電極間の直接接触により前記基板上の電極形成面と前記チップ電極が電気的に導通するよう仮接続した状態で導通検査を行った後、密閉容器内の静水圧下で、前記仮接続した基板の複数枚を加熱し電気的に接続することを特徴とするチップ高さの異なる場合または基板の両面に実装する場合のチップ実装法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20687696A JP4032317B2 (ja) | 1996-08-06 | 1996-08-06 | チップ実装法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20687696A JP4032317B2 (ja) | 1996-08-06 | 1996-08-06 | チップ実装法 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003199806A Division JP2004031975A (ja) | 2003-07-22 | 2003-07-22 | 接続装置 |
| JP2006257284A Division JP4563362B2 (ja) | 2006-09-22 | 2006-09-22 | チップ実装法 |
| JP2007101704A Division JP4780023B2 (ja) | 2007-04-09 | 2007-04-09 | マルチチップモジュールの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050930A JPH1050930A (ja) | 1998-02-20 |
| JP4032317B2 true JP4032317B2 (ja) | 2008-01-16 |
Family
ID=16530517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20687696A Expired - Fee Related JP4032317B2 (ja) | 1996-08-06 | 1996-08-06 | チップ実装法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4032317B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11688716B2 (en) | 2020-05-12 | 2023-06-27 | Samsung Electronics Co., Ltd. | Semiconductor chip mounting tape and method of manufacturing semiconductor package using the tape |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1030349B2 (de) | 1999-01-07 | 2013-12-11 | Kulicke & Soffa Die Bonding GmbH | Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips |
| JP4513235B2 (ja) * | 2001-05-31 | 2010-07-28 | ソニー株式会社 | フリップチップ実装装置 |
| JP4710205B2 (ja) * | 2001-09-06 | 2011-06-29 | ソニー株式会社 | フリップチップ実装方法 |
| CN101517720A (zh) * | 2006-09-15 | 2009-08-26 | 琳得科株式会社 | 半导体器件的制造方法 |
| JP2008098608A (ja) * | 2006-09-15 | 2008-04-24 | Lintec Corp | 半導体装置の製造方法 |
| JP2008159820A (ja) * | 2006-12-22 | 2008-07-10 | Tdk Corp | 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法 |
| JP2008159819A (ja) * | 2006-12-22 | 2008-07-10 | Tdk Corp | 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板 |
| JP4959527B2 (ja) * | 2007-11-30 | 2012-06-27 | リンテック株式会社 | 半導体装置の製造方法 |
| JP4360446B1 (ja) * | 2008-10-16 | 2009-11-11 | 住友ベークライト株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2010007076A (ja) * | 2009-08-07 | 2010-01-14 | Hitachi Chem Co Ltd | 異方導電性接着フィルム |
| JP5421157B2 (ja) * | 2010-03-12 | 2014-02-19 | 日東シンコー株式会社 | 半導体モジュールの製造方法 |
-
1996
- 1996-08-06 JP JP20687696A patent/JP4032317B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11688716B2 (en) | 2020-05-12 | 2023-06-27 | Samsung Electronics Co., Ltd. | Semiconductor chip mounting tape and method of manufacturing semiconductor package using the tape |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050930A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3928753B2 (ja) | マルチチップ実装法、および接着剤付チップの製造方法 | |
| US6328844B1 (en) | Filmy adhesive for connecting circuits and circuit board | |
| JP3801666B2 (ja) | 電極の接続方法およびこれに用いる接続部材 | |
| WO2007125993A1 (ja) | 導電粒子配置シート及び異方導電性フィルム | |
| JP4032317B2 (ja) | チップ実装法 | |
| JP3959654B2 (ja) | マルチチップ実装法 | |
| JP4780023B2 (ja) | マルチチップモジュールの実装方法 | |
| JP2006352166A (ja) | マルチチップ実装法 | |
| JP3856233B2 (ja) | 電極の接続方法 | |
| JP4574631B2 (ja) | マルチチップ実装法 | |
| JP4223581B2 (ja) | マルチチップ実装法 | |
| JP4197026B2 (ja) | マルチチップ実装方法 | |
| JP2004031975A (ja) | 接続装置 | |
| JP4563362B2 (ja) | チップ実装法 | |
| JP4019328B2 (ja) | 電極の接続方法 | |
| JP4045471B2 (ja) | 電子部品実装法 | |
| KR100251675B1 (ko) | 서로 마주보는 전극들을 상호접속하기 위한 접속시트, 및이 접속시트를 사용하는 전극접속구조 및 접속방법 | |
| JP4337941B2 (ja) | マルチチップ実装方法 | |
| JP4254849B2 (ja) | マルチチップ実装法 | |
| JP2007243223A (ja) | 電子部品実装構造体 | |
| JPH1050927A (ja) | マルチチップ実装法 | |
| JP4032320B2 (ja) | 電極の接続方法 | |
| JP4193885B2 (ja) | マルチチップ実装法 | |
| JP2004111993A (ja) | 電極の接続方法およびこれに用いる接続部材 | |
| JP2000077472A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |