JP4513235B2 - フリップチップ実装装置 - Google Patents
フリップチップ実装装置 Download PDFInfo
- Publication number
- JP4513235B2 JP4513235B2 JP2001164335A JP2001164335A JP4513235B2 JP 4513235 B2 JP4513235 B2 JP 4513235B2 JP 2001164335 A JP2001164335 A JP 2001164335A JP 2001164335 A JP2001164335 A JP 2001164335A JP 4513235 B2 JP4513235 B2 JP 4513235B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- bag
- stage
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフリップチップ実装方法及び装置、半導体装置に関する。
【０００２】
【従来の技術】
従来、ＩＣもしくは半導体チップの回路面を基板（配線基板ともいう）側に向けて電気的接続をとるフリップチップ実装では、ＩＣの端子にバンプを形成し、ＩＣと基板との間に異方性導電膜（ＡＣＦ：Anisotropic Conductive Film ）を介在させて、加熱加圧することによってＩＣの固定および電気的接続を行う、いわゆるＡＣＦ実装という技術がある。エレクトロニクス実装学会誌Ｖｏｌ．２．Ｎｏ．２（１９９９）によれば、現在、市場で製品化されているＡＣＦのほとんどはバインダ成分にエポキシ樹脂を使用した熱硬化型であり、含有する導電粒子として樹脂粒子に金属めっきを施したものを一般的に用いている。
【０００３】
図９はＡＣＦ実装を説明するための概略図である。ＩＣ１は回路面を下方に向けた状態で、外部との接続端子に形成されたバンプ２と基板３に形成されたＩＣ１との接続用端子（電極）４とが接触することによって電気的に導通されている。ここで基板３は片面板、両面板あるいは、多層板である。すなわち、それぞれ基板の片面にのみ配線を施した配線基板、両面に配線を施した配線基板、および多層に配線を施した配線基板である。ＩＣ１と基板３との間にはＡＣＦ４が介在し、樹脂の硬化によってＩＣ１を基板３に固定している。場合によっては、ＩＣ１は図１０で示すように実装された状態で、その周辺を樹脂ｇで封止される（モールド）こともある。
【０００４】
図１１は従来技術によるＡＣＦ実装のプロセスフローを示す。図１１Ａで示すようにウエハ上に回路が形成されたものを切り出して得られるＩＣ１の回路面に作られた外部との接続端子にバンプ２を形成する（いわゆるベアチップと呼ばれる状態である）。一方、基板３には配線パターンが形成されているが、この電極もしくは端子４にＡＣＦ５が貼着される（図１１Ｂ）。
ついで図１１Ｃに示すようにＩＣ１の回路面を下にした状態で、装着装置Ｐで搬送し、ＩＣ１側のバンプ２と基板３の基板側の接続端子４とが重なり合うように位置合わせが行われる。そして加熱、加圧する。樹脂を硬化させるために一定の加熱時間１０〜４０秒程度が必要である。また，基板３の端子４が基板３内に沈み込む方向に数μｍ以上変形する程度に加圧することによって、ＩＣ１のバンプ２と基板３の接続端子４とが高い信頼性のもとに電気的導通を保つことができる。図１２はこのようにして得られた半導体装置Ｈの拡大側面図であるが図示するように異方性導電膜５がＩＣ１の側方から外方へとはみ出している。ＩＣ１が薄く加工されている場合には、このはみ出し量はさらに大きくなる。このはみ出し部分はほとんど加圧されていない。工程としてはここで終了させる場合もあるが、このように実装されたＩＣの周辺を図１１Ｄで示すように樹脂ｇで封止する場合もある。
【０００５】
特開２０００−２２３５３４号公報でも異方性導電性ペーストが半導体チップの両側方へ大きくはみ出ししている図が示されされているが，これに対する対策は何ら説明されていない。殆んどこのはみ出し部分は加圧されていないと思われる。
【０００６】
【発明が解決しようとする課題】
以上、従来の技術によると１個のＩＣを実装するためにそれぞれ１０〜４０秒ずつ加熱加圧する必要があったため、低い生産性や生産コストの高さが問題となっていた。これに対しては図１３で示すように１個の装着装置Ｐ’に２個のＩＣ１’を装着して基板３’にフリップチップ実装することも考えられるが２個のＩＣ１’、１’間にわずかに厚みの差があるだけでも加圧力、すなわち基板３’内への電極沈み込み量に大きな差が出てくる。また２台の装着装置Ｐを用いて同時に加圧するにしても装着装置Ｐ、Ｐと基板３’、３’との平行度を同一に現出することはきわめて困難である。
また品質上も、ＡＣＦ５のＩＣ１からはみ出した部分については、熱と圧力が十分に伝わらないために樹脂の硬化を制御することが困難である、という問題点があった。また樹脂硬化後のＡＣＦ５はみだし部分に空隙が残ってしまうという問題もあり信頼性を低下させる原因となっていた。これについては、はみ出し部分で顕著であり、特にＩＣ１周辺を樹脂ｇで図１０で示すように封止した場合に、信頼性に大きな影響が見られた。また、はみ出し部分には、配線や他の部品を配置させることができないため、回路設計上の制約となっていた。
本発明は以上の問題点に鑑みてなされ、これら問題点を解決するフリップチップ実装方法及び装置、半導体装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】
以上の課題は、複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加えながら前記異方性導電膜を硬化させて、前記配線基板に１個又は複数個の前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加えながら前記異方性導電膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記異方性導電膜を硬化させて、前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記異方性導電膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は請求項１又は７に記載のフリップチップ実装方法により製造された半導体装置、
又は請求項１２又は１６に記載のフリップチップ実装装置により製造された半導体装置、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加えながら前記絶縁性樹脂膜を硬化させて、前記配線基板に１個又は複数個の前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加えながら前記絶縁性樹脂膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記絶縁性樹脂膜を硬化させて、前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記絶縁性樹脂膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は請求項２４又は３０に記載のフリップチップ実装方法により製造された半導体装置、
又は請求項３５又は３９に記載のフリップチップ実装装置により製造された半導体装置、によって解決される。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態によるフリップチップ実装方法および装置について図面を参照して説明する。
【０００９】
図１は本実施の形態によるフリップチップ実装プロセスを示すが、図１Ａにおいて、ＩＣ１の外部接続用端子にはバンプ２が形成されている。これは例えば金属ワイヤーを超音波接合することによって形成してもよいし、めっき法、印刷法によって形成してもよい。基板３は片面、両面あるいは多層板でありＩＣ１のバンプ２に対応した端子４が表面に形成されている。基板３の上にはあらかじめ異方性導電膜５が形成されている（図１Ｂ）。これは樹脂の中に導電性の粒子が含有されているもので、プロセス条件のばらつきを吸収し安定した導通を得る、という効果がある。
異方性導電膜５としては例えば、フイルム状のものを貼り付けてもよいし、ペースト状のものを塗布あるいは印刷によって形成してもよい。
次に、図１Ｃで示すように、ＩＣ位置決め装置１０を用いて、異方性導電膜５とＩＣ１の回路面が密着するように搭載する。このときＩＣ１のバンプ２と基板３の端子４とが正確に重なり合うように位置あわせする。位置決め装置１０はこれを実現するだけの性能を有するものである。ここでこの位置決め装置１０が内蔵するヒータにより加熱してもよいが樹脂を１００％硬化させてはいけない。
位置決め装置１０はＩＣ１を離脱させたのち外方へと搬出される。次いで図２Ａで示すように本発明にかかわる等方加圧装置１２が半導体装置Ｈ’の直上方へと搬送され、そのケース１４がシール部材１６を介してステージ１７に圧設される。ケース１４内には柔軟な材質でなる袋状物２２が気密に取り付け板１８に固定されている。この取り付け板１８は図示せずともケース１４の内壁に固定されている。取り付け板１８の中央部に形成した開口には気密にパイプ２８が固定されており、油圧室２９内に連通している。油圧室２９内には、パイプ２８を介して高圧の油が供給される。袋状物２２はこれにより図示のように膨張し、ＩＣ１およびＡＦＣ５に袋状物２２を介して矢印で示すように等方的に均等な圧力が加えられる。他方、ステージ１７内に設けられたヒータ３２によって所定の温度で加熱される。所定の時間後ＡＣＦ５が硬化する。なお、ヒータ３２により所定の温度で加熱するとしたが、これに代えてパイプ２８を介して供給される油を油圧室２９で所定の温度に加熱するようにしてもよい。
またケース１４内にはパイプ２６を介して排気装置（図示せず）が接続されケース１４と袋状物２２との間の空間２０を真空状態に保つ。これにより袋状物２２の膜はぴったりとＩＣ１およびＡＣＦ５に押さえつけられる。よってＩＣ１およびＡＦＣ５にはより均一的で等方的な圧力が加えられる。
以上により、基板３の端子４が基板内に数μｍ以上沈み込む変形をし安定な電気的な導通を得る事ができる。またはみ出しているＡＦＣ５にも均一的に圧力を加えることができるので、はみ出し量も従来より大幅に小さくすることができ、またこの硬化状態も制御することができる。さらに真空状態に置かれることによって、より均一的な圧力を加えられることにより異方性導電膜５内の空隙（ｖｏｉｄ）を軽減することができる。これにより図２Ｂで示すように樹脂ｇで封止しも空隙が原因となる弊害はほとんど生ずることはない。
【００１０】
図３は本発明の第２の実施の形態によるフリップチップ実装装置を示す。圧力容器３０内にはパイプ３９をとおって供給された加圧油３４が充填されている。圧力容器３０の底壁部３０ａにはヒータ３２が設けられておりこの上に半導体装置ＨＡが配設されている。そしてこの上に柔軟なシート３８が被せられている。圧力容器３０の底壁３０ａには開口が形成されこれに気密にパイプ３６が接続され、これを介してシート３８の下方空間が排気されシート３８はぴったりと半導体装置ＨＡの外周面および圧力容器３０の底壁３０ａに吸着する。よって油３４の油圧が半導体装置ＨＡの外周面に等圧的に均等に加えられる。よって第一の実施の形態と同じ効果を奏することができる。
【００１１】
図４は本発明の第３の実施の形態によるフリップチップ実装装置を示す。ステージ４８上に基板４０が配設され、この上に高さもしくは厚さの相異なる半導体チップＩＣＡ、ＩＣＢ、ＩＣＣが上述と同様にしてフリップチップ実装されている。柔軟な材質でなる袋状物４２は取り付け板４４に気密に取り付けられている。これはケース４６に固定されており、このケース４６の内壁と袋状物４２との間の空間５２は上記第一の発明の実施の形態と同様に排気される。すなわち、半導体チップＩＣＡ，ＩＣＢ、ＩＣＣおよびＡＣＦ５1 、５2 、５3 の表面は真空と接する。この上で袋状物４２内に加圧油５４が供給されると図示のように膨張し半導体チップＩＣＡ、ＩＣＢ、ＩＣＣおよびＡＣＦ５1 、５2 、５3 にぴったりと密着し加圧油５４の圧力がこの膜部材を介して等方的に、均等に加えられる。よって異なる厚さにもかかわらず各半導体チップＩＣＡ、ＩＣＢ、ＩＣＣのバンプはほぼ同等に基板４０内に、ほぼ所定量沈んだ電極（端子）４と当接し安定な導電性を得る事ができる。その他の効果は第一の実施の形態と同様である。
【００１２】
図５は本発明の第４の実施の形態を示しステージ６０の上には二枚の基板６２および６４が載置される。それぞれに半導体チップＩＣＤおよびＩＣＥ、ＩＣＦがフリップチップ実装されている。その他の構成は第３の実施の形態と同様であるので同一の符号を符しその詳細な説明は省略する。本実施の形態では異なる厚さの基板６２、６４の上に異なる厚さの半導体チップＩＣＤ、ＩＣＥ、ＩＣＦが実装されているにもかかわらず各半導体チップＩＣＤ、ＩＣＥ、ＩＣＦが当接する基板の電極４の基板内への沈み量はほぼ同一であり安定な導電状態を得る事ができる。その他の効果は上記の実施の形態と同様である。
【００１３】
図６及び図７は、本発明の第５の実施の形態を示すが、図において油圧シリンダＡから突出する駆動ピストンＢの上端には、下型７１が固定されており、この上にパッキン７３が取り付けられている。またこれに対向して上壁体Ｄには、上型７２が固定されており、これに対向する環状サイド型７５が配設され、これは４本の案内ボルト７４により上下動をガイドされている。以上の構成要素は図７で断面で明確に示されている。図７において、塊状弾性部材Ｇが環状のサイド型７５と上型７２との間に弾接して配設されている。この材質としては、天然ゴムＳＢＲ、ＢＲ、ＩＲ及びＣＲ等のジエンコム、ＩＩＲ、ＥＰＭ及びＥＰＤＭ等のオレフィンゴム、アクリロニトリルブタジエンゴム、シリコーンゴム、フッ素ゴム、クロロスルホン化ポリエチレン、塩素化ポリエチレン、塩素化ブチルゴム、多流化ゴム、ウレタンゴム、アクリルゴム、エピクロルヒドリンゴム、ポリプロピレンオキシド、エチレン酢酸ビニル共重合体などの特殊合成ゴム、並びに熱可塑性エラストマ等のゴム弾性を有する柔軟弾性材料を挙げることができる。
【００１４】
図７において下型７１の載置面７１ａには基板３が載置され、更に上記の実施の形態と同様にしてこの上に位置決め装置により搬送されてきた半導体チップＩＣが載せられる。シリンダＡを駆動し、ピストンＢを上昇させると、下型７１は上型７２に近接し、ついには基板３と半導体チップＩＣとで構成されている半導体装置ＨＤは塊状弾性部材Ｇに埋まるような形で圧接される。なお、上型７２及び下型７１にはヒーターが内蔵されており、弾性部材Ｇはこの加熱によりその柔軟性を増大せており、容易に半導体装置ＨＤは塊状弾性部材Ｇ中に埋め込まれるが如く、等方的かつ均等に圧接される。なお、弾性部材Ｇは、その外周面がサイド型７５及びその上面は上型７２の底面によってその変形を規制されており、結果として下型７１の載置面７１ａに載置されている半導体装置ＨＤの全体を等方的に均等加圧する。また下型７１に真空用孔ｈが形成されており、これを介して半導体装置ＨＤのまわりが真空とされている。よって、上記実施の形態と同様な効果を奏するものである。
【００１５】
図８は図６及び図７の装置を使って実験した載置面７１ａ上の半導体装置の載置図を示すものであるが、１４４ｍｍ角の載置面７１ａ上に、４隅及び中央にほぼ方形の配線基板８０を配設し、これらにＩＣを上述の実施の形態と同様にしてフリップチップ実装させた。図６及び図７の装置により加圧して、柔軟な弾性部材Ｇの加圧により得られた結果を表１に示す。これによると、各基板８０内での電極（端子）の沈み込み量は平均値１７．１μｍ及び標準偏差σが１．２であり、十分に均等に沈み込んでいることがわかる。よってバンプと電極端子との電気的導通は安定に保たれていることがわかる。
【００１６】
【表１】
【００１７】
更に図６及び図７の装置を使って、１枚の基板上に１００μｍと３００μｍの厚さの半導体チップをフリップチップ実装させ、同時に圧着する実験を行ったが、それぞれの沈み込み量は１００μｍ厚さで１６．３μｍ、３００μｍ厚さで１５．８μｍであり、良好な結果を得た。
なお、図６、図７の装置は、例えば特開２０００−７９６１１に開示された装置と類似の構成を有するものである。
【００１８】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００１９】
例えば以上の実施の形態では、圧力媒体として油が用いられたが、これに限ることなく他の流体、例えば水や空気であってもよい。
【００２０】
また、第２の実施の形態では、圧力容器３０内に油を充填させ、圧力容器３０の底壁３０ａに基板３を載置させ、この上に半導体チップをフリップチップ実装させて得られる半導体装置ＨＡ全体に柔軟な膜３８を覆うようにして等方的かつ、均等な圧力を加えるようにしたが、レトルト食品の如く、全体を柔軟な袋状物内に収容し、図２に示す圧力容器３０のほぼ中央部で浮遊させるような形で加熱、加圧させるようにしてもよい。
【００２１】
また、以上の実施の形態ではいわゆるフリップチップ実装を説明したが、本発明はこの技術的用語の範囲内に限定されることはない。一方の配線基板に対し、半導体素子を上記実施の形態のように単に搬送するだけでほとんど両者が静的な状態で行われたが、これに限ることなく、フィルム状に形成した配線基板をロール状に巻いて、これから一つずつ繰り出して所定の位置で半導体素子を加圧、加熱して電気的導通をとるようにした、いわゆるワイヤレスボンディング方式（フリップチップ実装もこの方式に属する）のＴＡＢ（Tape Automated Bonding）実装技術にも本発明は適用可能である。
【００２２】
また、以上の実施の形態ではＡＣＦ膜を用いたが、これに代えて絶縁性の樹脂を用いてもよい。またこの場合、絶縁性の樹脂は以上の実施の形態のように熱硬化型でなく常温硬化型であってもよい。この場合には上述の加熱を不要とする。
【００２３】
また、以上の実施の形態ではＡＣＦとして絶縁材で成る球に導電材をメッキしたものを含有させたものを用いたが、これに代えてカーボンファイバ、金属等を含有させたものを用いてもよい。
【００２４】
また、上述のＡＣＦに限ることなく、すなわち実施の形態のように熱硬化型でなく、常温硬化型にも本発明は適用可能である。
また、以上の実施の形態ではＩＣと基板との表面は真空に接するとしたが、大気であってもよい。しかし、真空の方が、より低い流体の加圧力で袋状物の膜材がぴったりとＩＣと基板の表面に密着する。
【００２５】
以上述べた本発明の実施の形態及び変形例の効果を要約すれば以下のようになる。
１．基板の端子とＩＣのバンプとを電気的に接続し、固定する工程において、ＩＣ上部とその周辺部を含む領域を等方位に均一な圧力を負荷することによって、異方性導電膜、あるいは樹脂のはみ出し部分の硬化条件を制御できるようになった。これによって信頼性の向上という効果が得られる。
２．基板の端子とＩＣのバンプとを電気的に接続し、固定する工程において、ＩＣ上部とその周辺部を含む領域を等方位に均一な圧力を負荷することによって、異方性導電膜、あるいは樹脂の中に生じる空隙を低減させることができるようになった。これによって信頼性の向上という効果が得られる。
３．上記の工程において周囲を真空状態に保つことによって、異方性導電膜あるいは樹脂に生じる空隙を激減させることができるようになった。これによって信頼性の向上という効果が得られる。
４．上記の工程において複数のＩＣに対して、同時に処理することができるようになった。これによって実装工程の大幅な製造時間の短縮と、それによるコスト削減という効果が得られる。例えば、１つのＩＣの実装に４０秒かかるとすれば、２つ同時に加圧すると製造時間は半分、３つ同時の場合製造時間は１／３となる。
５．上記工程において、複数の基板を同時に処理することができるようになった。これによって実装工程の大幅な製造時間の短縮と、それによるコスト削減という効果が得られる。例えば、２つのＩＣを実装する基板２枚を同時に処理した場合、その効果は従来方法の１／４となる。
６．複数のチップに対して均一な圧力を負荷することによって、大きさ・形の異なるＩＣを同時に処理することができるようになった。
７．複数のチップに対して均一な圧力を負荷することによって、厚さの異なるＩＣを同時に処理することができるようになった。
８．複数のチップに対して同時に異方性導電膜あるいは樹脂を硬化させることによって、ＩＣ間の距離を小さくすることができるようになった。従来方法によれば、はみ出し部分を考慮して、０．５ｍｍ〜１ｍｍ以上あけていたが、理論上０ｍｍとすることも可能となる。
【００２６】
【発明の効果】
以上述べたように本発明のフリップチップ実装方法及び装置、半導体装置によれば、低コストで生産性を高くして、高信頼性の半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造プロセスを示すが、ＡはＩＣの側面図、Ｂは配線基板の端子上に異方性導電膜を貼着した状態を示す側面図、Ｃは位置決め装置により、ＩＣを配線基板の上に位置決めして搭載した状態を示す側面図である。
【図２】図１に続く工程を示す図でＡは半導体装置に等方的かつ、均等的な圧力を加える装置を適用した状態を示す側面図、Ｂは図２Ａで得られた半導体装置に、更に樹脂をモールドさせて得られた半導体装置の断面図である。
【図３】本発明の第２の実施の形態によるフリップチップ実装装置の断面図である。
【図４】本発明の第３の実施の形態によるフリップチップ実装装置の要部の拡大断面図である。
【図５】本発明の第４の実施の形態によるフリップチップ実装装置の要部の拡大断面図である。
【図６】本発明の第５の実施の形態によるフリップチップ実装装置の側面図である。
【図７】同装置の要部の拡大断面図である。
【図８】図６及び図７の装置を使った半導体装置の加圧実験方法を示す模式図である。
【図９】従来の方法により製造した半導体装置の断面図である。
【図１０】図９の半導体装置に樹脂でモールドした状況を示す断面図である。
【図１１】従来例のフリップチップ実装方法を示す工程図で、Ａは半導体チップの側面図、Ｂは配線基板の電極にＡＣＦを貼着した状況を示す側面図、Ｃは図１１Ａの半導体チップを図１１Ｂの配線基板に搭載した状態を示す側面図、Ｄは図１１Ｃで得られた半導体装置を樹脂で封止した状況を示す側面図である。
【図１２】図１１Ｃで得られた半導体装置の拡大断面図である。
【図１３】従来例で２個のＩＣを一台の装着装置で加圧する状況を示す側面図である。
【符号の説明】
１……ＩＣ、２……バンプ、３……基板、４……電極、５……異方性導電膜、５1 、５2 、５3 ……異方性導電膜、１２……等方加圧装置、２０……真空空間、２２……袋状物、３０……圧力容器、３４……加圧油、３８……柔軟な膜、４２……袋状物、６０……基板、Ｇ……塊状弾性部材、Ｈ、Ｈ’、ＨＡ、ＨＢ、ＨＣ、ＨＤ……半導体装置、ＩＣＡ、ＩＣＢ、ＩＣＣ、ＩＣＤ、ＩＣＥ、ＩＣＦ……半導体チップ。
【発明の属する技術分野】
本発明はフリップチップ実装方法及び装置、半導体装置に関する。
【０００２】
【従来の技術】
従来、ＩＣもしくは半導体チップの回路面を基板（配線基板ともいう）側に向けて電気的接続をとるフリップチップ実装では、ＩＣの端子にバンプを形成し、ＩＣと基板との間に異方性導電膜（ＡＣＦ：Anisotropic Conductive Film ）を介在させて、加熱加圧することによってＩＣの固定および電気的接続を行う、いわゆるＡＣＦ実装という技術がある。エレクトロニクス実装学会誌Ｖｏｌ．２．Ｎｏ．２（１９９９）によれば、現在、市場で製品化されているＡＣＦのほとんどはバインダ成分にエポキシ樹脂を使用した熱硬化型であり、含有する導電粒子として樹脂粒子に金属めっきを施したものを一般的に用いている。
【０００３】
図９はＡＣＦ実装を説明するための概略図である。ＩＣ１は回路面を下方に向けた状態で、外部との接続端子に形成されたバンプ２と基板３に形成されたＩＣ１との接続用端子（電極）４とが接触することによって電気的に導通されている。ここで基板３は片面板、両面板あるいは、多層板である。すなわち、それぞれ基板の片面にのみ配線を施した配線基板、両面に配線を施した配線基板、および多層に配線を施した配線基板である。ＩＣ１と基板３との間にはＡＣＦ４が介在し、樹脂の硬化によってＩＣ１を基板３に固定している。場合によっては、ＩＣ１は図１０で示すように実装された状態で、その周辺を樹脂ｇで封止される（モールド）こともある。
【０００４】
図１１は従来技術によるＡＣＦ実装のプロセスフローを示す。図１１Ａで示すようにウエハ上に回路が形成されたものを切り出して得られるＩＣ１の回路面に作られた外部との接続端子にバンプ２を形成する（いわゆるベアチップと呼ばれる状態である）。一方、基板３には配線パターンが形成されているが、この電極もしくは端子４にＡＣＦ５が貼着される（図１１Ｂ）。
ついで図１１Ｃに示すようにＩＣ１の回路面を下にした状態で、装着装置Ｐで搬送し、ＩＣ１側のバンプ２と基板３の基板側の接続端子４とが重なり合うように位置合わせが行われる。そして加熱、加圧する。樹脂を硬化させるために一定の加熱時間１０〜４０秒程度が必要である。また，基板３の端子４が基板３内に沈み込む方向に数μｍ以上変形する程度に加圧することによって、ＩＣ１のバンプ２と基板３の接続端子４とが高い信頼性のもとに電気的導通を保つことができる。図１２はこのようにして得られた半導体装置Ｈの拡大側面図であるが図示するように異方性導電膜５がＩＣ１の側方から外方へとはみ出している。ＩＣ１が薄く加工されている場合には、このはみ出し量はさらに大きくなる。このはみ出し部分はほとんど加圧されていない。工程としてはここで終了させる場合もあるが、このように実装されたＩＣの周辺を図１１Ｄで示すように樹脂ｇで封止する場合もある。
【０００５】
特開２０００−２２３５３４号公報でも異方性導電性ペーストが半導体チップの両側方へ大きくはみ出ししている図が示されされているが，これに対する対策は何ら説明されていない。殆んどこのはみ出し部分は加圧されていないと思われる。
【０００６】
【発明が解決しようとする課題】
以上、従来の技術によると１個のＩＣを実装するためにそれぞれ１０〜４０秒ずつ加熱加圧する必要があったため、低い生産性や生産コストの高さが問題となっていた。これに対しては図１３で示すように１個の装着装置Ｐ’に２個のＩＣ１’を装着して基板３’にフリップチップ実装することも考えられるが２個のＩＣ１’、１’間にわずかに厚みの差があるだけでも加圧力、すなわち基板３’内への電極沈み込み量に大きな差が出てくる。また２台の装着装置Ｐを用いて同時に加圧するにしても装着装置Ｐ、Ｐと基板３’、３’との平行度を同一に現出することはきわめて困難である。
また品質上も、ＡＣＦ５のＩＣ１からはみ出した部分については、熱と圧力が十分に伝わらないために樹脂の硬化を制御することが困難である、という問題点があった。また樹脂硬化後のＡＣＦ５はみだし部分に空隙が残ってしまうという問題もあり信頼性を低下させる原因となっていた。これについては、はみ出し部分で顕著であり、特にＩＣ１周辺を樹脂ｇで図１０で示すように封止した場合に、信頼性に大きな影響が見られた。また、はみ出し部分には、配線や他の部品を配置させることができないため、回路設計上の制約となっていた。
本発明は以上の問題点に鑑みてなされ、これら問題点を解決するフリップチップ実装方法及び装置、半導体装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】
以上の課題は、複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加えながら前記異方性導電膜を硬化させて、前記配線基板に１個又は複数個の前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加えながら前記異方性導電膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記異方性導電膜を硬化させて、前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、異方性導電膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記異方性導電膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は請求項１又は７に記載のフリップチップ実装方法により製造された半導体装置、
又は請求項１２又は１６に記載のフリップチップ実装装置により製造された半導体装置、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加えながら前記絶縁性樹脂膜を硬化させて、前記配線基板に１個又は複数個の前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装方法において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加えながら前記絶縁性樹脂膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装方法、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記絶縁性樹脂膜を硬化させて、前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は複数の電極端子を有する配線基板と対向させて、複数の接続端子を有する半導体チップを配設し、絶縁性樹脂膜を介して加圧して前記配線基板の前記電極端子と前記半導体チップの前記接続端子とを電気的に接続するフリップチップ実装装置において、複数枚の前記配線基板の各々に一個または複数個の前記半導体チップを対向して配設し、少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加える手段を設け、前記手段により圧力を加えながら前記絶縁性樹脂膜を硬化させて、各前記配線基板に前記半導体チップを固定させるようにしたことを特徴とするフリップチップ実装装置、
又は請求項２４又は３０に記載のフリップチップ実装方法により製造された半導体装置、
又は請求項３５又は３９に記載のフリップチップ実装装置により製造された半導体装置、によって解決される。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態によるフリップチップ実装方法および装置について図面を参照して説明する。
【０００９】
図１は本実施の形態によるフリップチップ実装プロセスを示すが、図１Ａにおいて、ＩＣ１の外部接続用端子にはバンプ２が形成されている。これは例えば金属ワイヤーを超音波接合することによって形成してもよいし、めっき法、印刷法によって形成してもよい。基板３は片面、両面あるいは多層板でありＩＣ１のバンプ２に対応した端子４が表面に形成されている。基板３の上にはあらかじめ異方性導電膜５が形成されている（図１Ｂ）。これは樹脂の中に導電性の粒子が含有されているもので、プロセス条件のばらつきを吸収し安定した導通を得る、という効果がある。
異方性導電膜５としては例えば、フイルム状のものを貼り付けてもよいし、ペースト状のものを塗布あるいは印刷によって形成してもよい。
次に、図１Ｃで示すように、ＩＣ位置決め装置１０を用いて、異方性導電膜５とＩＣ１の回路面が密着するように搭載する。このときＩＣ１のバンプ２と基板３の端子４とが正確に重なり合うように位置あわせする。位置決め装置１０はこれを実現するだけの性能を有するものである。ここでこの位置決め装置１０が内蔵するヒータにより加熱してもよいが樹脂を１００％硬化させてはいけない。
位置決め装置１０はＩＣ１を離脱させたのち外方へと搬出される。次いで図２Ａで示すように本発明にかかわる等方加圧装置１２が半導体装置Ｈ’の直上方へと搬送され、そのケース１４がシール部材１６を介してステージ１７に圧設される。ケース１４内には柔軟な材質でなる袋状物２２が気密に取り付け板１８に固定されている。この取り付け板１８は図示せずともケース１４の内壁に固定されている。取り付け板１８の中央部に形成した開口には気密にパイプ２８が固定されており、油圧室２９内に連通している。油圧室２９内には、パイプ２８を介して高圧の油が供給される。袋状物２２はこれにより図示のように膨張し、ＩＣ１およびＡＦＣ５に袋状物２２を介して矢印で示すように等方的に均等な圧力が加えられる。他方、ステージ１７内に設けられたヒータ３２によって所定の温度で加熱される。所定の時間後ＡＣＦ５が硬化する。なお、ヒータ３２により所定の温度で加熱するとしたが、これに代えてパイプ２８を介して供給される油を油圧室２９で所定の温度に加熱するようにしてもよい。
またケース１４内にはパイプ２６を介して排気装置（図示せず）が接続されケース１４と袋状物２２との間の空間２０を真空状態に保つ。これにより袋状物２２の膜はぴったりとＩＣ１およびＡＣＦ５に押さえつけられる。よってＩＣ１およびＡＦＣ５にはより均一的で等方的な圧力が加えられる。
以上により、基板３の端子４が基板内に数μｍ以上沈み込む変形をし安定な電気的な導通を得る事ができる。またはみ出しているＡＦＣ５にも均一的に圧力を加えることができるので、はみ出し量も従来より大幅に小さくすることができ、またこの硬化状態も制御することができる。さらに真空状態に置かれることによって、より均一的な圧力を加えられることにより異方性導電膜５内の空隙（ｖｏｉｄ）を軽減することができる。これにより図２Ｂで示すように樹脂ｇで封止しも空隙が原因となる弊害はほとんど生ずることはない。
【００１０】
図３は本発明の第２の実施の形態によるフリップチップ実装装置を示す。圧力容器３０内にはパイプ３９をとおって供給された加圧油３４が充填されている。圧力容器３０の底壁部３０ａにはヒータ３２が設けられておりこの上に半導体装置ＨＡが配設されている。そしてこの上に柔軟なシート３８が被せられている。圧力容器３０の底壁３０ａには開口が形成されこれに気密にパイプ３６が接続され、これを介してシート３８の下方空間が排気されシート３８はぴったりと半導体装置ＨＡの外周面および圧力容器３０の底壁３０ａに吸着する。よって油３４の油圧が半導体装置ＨＡの外周面に等圧的に均等に加えられる。よって第一の実施の形態と同じ効果を奏することができる。
【００１１】
図４は本発明の第３の実施の形態によるフリップチップ実装装置を示す。ステージ４８上に基板４０が配設され、この上に高さもしくは厚さの相異なる半導体チップＩＣＡ、ＩＣＢ、ＩＣＣが上述と同様にしてフリップチップ実装されている。柔軟な材質でなる袋状物４２は取り付け板４４に気密に取り付けられている。これはケース４６に固定されており、このケース４６の内壁と袋状物４２との間の空間５２は上記第一の発明の実施の形態と同様に排気される。すなわち、半導体チップＩＣＡ，ＩＣＢ、ＩＣＣおよびＡＣＦ５1 、５2 、５3 の表面は真空と接する。この上で袋状物４２内に加圧油５４が供給されると図示のように膨張し半導体チップＩＣＡ、ＩＣＢ、ＩＣＣおよびＡＣＦ５1 、５2 、５3 にぴったりと密着し加圧油５４の圧力がこの膜部材を介して等方的に、均等に加えられる。よって異なる厚さにもかかわらず各半導体チップＩＣＡ、ＩＣＢ、ＩＣＣのバンプはほぼ同等に基板４０内に、ほぼ所定量沈んだ電極（端子）４と当接し安定な導電性を得る事ができる。その他の効果は第一の実施の形態と同様である。
【００１２】
図５は本発明の第４の実施の形態を示しステージ６０の上には二枚の基板６２および６４が載置される。それぞれに半導体チップＩＣＤおよびＩＣＥ、ＩＣＦがフリップチップ実装されている。その他の構成は第３の実施の形態と同様であるので同一の符号を符しその詳細な説明は省略する。本実施の形態では異なる厚さの基板６２、６４の上に異なる厚さの半導体チップＩＣＤ、ＩＣＥ、ＩＣＦが実装されているにもかかわらず各半導体チップＩＣＤ、ＩＣＥ、ＩＣＦが当接する基板の電極４の基板内への沈み量はほぼ同一であり安定な導電状態を得る事ができる。その他の効果は上記の実施の形態と同様である。
【００１３】
図６及び図７は、本発明の第５の実施の形態を示すが、図において油圧シリンダＡから突出する駆動ピストンＢの上端には、下型７１が固定されており、この上にパッキン７３が取り付けられている。またこれに対向して上壁体Ｄには、上型７２が固定されており、これに対向する環状サイド型７５が配設され、これは４本の案内ボルト７４により上下動をガイドされている。以上の構成要素は図７で断面で明確に示されている。図７において、塊状弾性部材Ｇが環状のサイド型７５と上型７２との間に弾接して配設されている。この材質としては、天然ゴムＳＢＲ、ＢＲ、ＩＲ及びＣＲ等のジエンコム、ＩＩＲ、ＥＰＭ及びＥＰＤＭ等のオレフィンゴム、アクリロニトリルブタジエンゴム、シリコーンゴム、フッ素ゴム、クロロスルホン化ポリエチレン、塩素化ポリエチレン、塩素化ブチルゴム、多流化ゴム、ウレタンゴム、アクリルゴム、エピクロルヒドリンゴム、ポリプロピレンオキシド、エチレン酢酸ビニル共重合体などの特殊合成ゴム、並びに熱可塑性エラストマ等のゴム弾性を有する柔軟弾性材料を挙げることができる。
【００１４】
図７において下型７１の載置面７１ａには基板３が載置され、更に上記の実施の形態と同様にしてこの上に位置決め装置により搬送されてきた半導体チップＩＣが載せられる。シリンダＡを駆動し、ピストンＢを上昇させると、下型７１は上型７２に近接し、ついには基板３と半導体チップＩＣとで構成されている半導体装置ＨＤは塊状弾性部材Ｇに埋まるような形で圧接される。なお、上型７２及び下型７１にはヒーターが内蔵されており、弾性部材Ｇはこの加熱によりその柔軟性を増大せており、容易に半導体装置ＨＤは塊状弾性部材Ｇ中に埋め込まれるが如く、等方的かつ均等に圧接される。なお、弾性部材Ｇは、その外周面がサイド型７５及びその上面は上型７２の底面によってその変形を規制されており、結果として下型７１の載置面７１ａに載置されている半導体装置ＨＤの全体を等方的に均等加圧する。また下型７１に真空用孔ｈが形成されており、これを介して半導体装置ＨＤのまわりが真空とされている。よって、上記実施の形態と同様な効果を奏するものである。
【００１５】
図８は図６及び図７の装置を使って実験した載置面７１ａ上の半導体装置の載置図を示すものであるが、１４４ｍｍ角の載置面７１ａ上に、４隅及び中央にほぼ方形の配線基板８０を配設し、これらにＩＣを上述の実施の形態と同様にしてフリップチップ実装させた。図６及び図７の装置により加圧して、柔軟な弾性部材Ｇの加圧により得られた結果を表１に示す。これによると、各基板８０内での電極（端子）の沈み込み量は平均値１７．１μｍ及び標準偏差σが１．２であり、十分に均等に沈み込んでいることがわかる。よってバンプと電極端子との電気的導通は安定に保たれていることがわかる。
【００１６】
【表１】
更に図６及び図７の装置を使って、１枚の基板上に１００μｍと３００μｍの厚さの半導体チップをフリップチップ実装させ、同時に圧着する実験を行ったが、それぞれの沈み込み量は１００μｍ厚さで１６．３μｍ、３００μｍ厚さで１５．８μｍであり、良好な結果を得た。
なお、図６、図７の装置は、例えば特開２０００−７９６１１に開示された装置と類似の構成を有するものである。
【００１８】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００１９】
例えば以上の実施の形態では、圧力媒体として油が用いられたが、これに限ることなく他の流体、例えば水や空気であってもよい。
【００２０】
また、第２の実施の形態では、圧力容器３０内に油を充填させ、圧力容器３０の底壁３０ａに基板３を載置させ、この上に半導体チップをフリップチップ実装させて得られる半導体装置ＨＡ全体に柔軟な膜３８を覆うようにして等方的かつ、均等な圧力を加えるようにしたが、レトルト食品の如く、全体を柔軟な袋状物内に収容し、図２に示す圧力容器３０のほぼ中央部で浮遊させるような形で加熱、加圧させるようにしてもよい。
【００２１】
また、以上の実施の形態ではいわゆるフリップチップ実装を説明したが、本発明はこの技術的用語の範囲内に限定されることはない。一方の配線基板に対し、半導体素子を上記実施の形態のように単に搬送するだけでほとんど両者が静的な状態で行われたが、これに限ることなく、フィルム状に形成した配線基板をロール状に巻いて、これから一つずつ繰り出して所定の位置で半導体素子を加圧、加熱して電気的導通をとるようにした、いわゆるワイヤレスボンディング方式（フリップチップ実装もこの方式に属する）のＴＡＢ（Tape Automated Bonding）実装技術にも本発明は適用可能である。
【００２２】
また、以上の実施の形態ではＡＣＦ膜を用いたが、これに代えて絶縁性の樹脂を用いてもよい。またこの場合、絶縁性の樹脂は以上の実施の形態のように熱硬化型でなく常温硬化型であってもよい。この場合には上述の加熱を不要とする。
【００２３】
また、以上の実施の形態ではＡＣＦとして絶縁材で成る球に導電材をメッキしたものを含有させたものを用いたが、これに代えてカーボンファイバ、金属等を含有させたものを用いてもよい。
【００２４】
また、上述のＡＣＦに限ることなく、すなわち実施の形態のように熱硬化型でなく、常温硬化型にも本発明は適用可能である。
また、以上の実施の形態ではＩＣと基板との表面は真空に接するとしたが、大気であってもよい。しかし、真空の方が、より低い流体の加圧力で袋状物の膜材がぴったりとＩＣと基板の表面に密着する。
【００２５】
以上述べた本発明の実施の形態及び変形例の効果を要約すれば以下のようになる。
１．基板の端子とＩＣのバンプとを電気的に接続し、固定する工程において、ＩＣ上部とその周辺部を含む領域を等方位に均一な圧力を負荷することによって、異方性導電膜、あるいは樹脂のはみ出し部分の硬化条件を制御できるようになった。これによって信頼性の向上という効果が得られる。
２．基板の端子とＩＣのバンプとを電気的に接続し、固定する工程において、ＩＣ上部とその周辺部を含む領域を等方位に均一な圧力を負荷することによって、異方性導電膜、あるいは樹脂の中に生じる空隙を低減させることができるようになった。これによって信頼性の向上という効果が得られる。
３．上記の工程において周囲を真空状態に保つことによって、異方性導電膜あるいは樹脂に生じる空隙を激減させることができるようになった。これによって信頼性の向上という効果が得られる。
４．上記の工程において複数のＩＣに対して、同時に処理することができるようになった。これによって実装工程の大幅な製造時間の短縮と、それによるコスト削減という効果が得られる。例えば、１つのＩＣの実装に４０秒かかるとすれば、２つ同時に加圧すると製造時間は半分、３つ同時の場合製造時間は１／３となる。
５．上記工程において、複数の基板を同時に処理することができるようになった。これによって実装工程の大幅な製造時間の短縮と、それによるコスト削減という効果が得られる。例えば、２つのＩＣを実装する基板２枚を同時に処理した場合、その効果は従来方法の１／４となる。
６．複数のチップに対して均一な圧力を負荷することによって、大きさ・形の異なるＩＣを同時に処理することができるようになった。
７．複数のチップに対して均一な圧力を負荷することによって、厚さの異なるＩＣを同時に処理することができるようになった。
８．複数のチップに対して同時に異方性導電膜あるいは樹脂を硬化させることによって、ＩＣ間の距離を小さくすることができるようになった。従来方法によれば、はみ出し部分を考慮して、０．５ｍｍ〜１ｍｍ以上あけていたが、理論上０ｍｍとすることも可能となる。
【００２６】
【発明の効果】
以上述べたように本発明のフリップチップ実装方法及び装置、半導体装置によれば、低コストで生産性を高くして、高信頼性の半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造プロセスを示すが、ＡはＩＣの側面図、Ｂは配線基板の端子上に異方性導電膜を貼着した状態を示す側面図、Ｃは位置決め装置により、ＩＣを配線基板の上に位置決めして搭載した状態を示す側面図である。
【図２】図１に続く工程を示す図でＡは半導体装置に等方的かつ、均等的な圧力を加える装置を適用した状態を示す側面図、Ｂは図２Ａで得られた半導体装置に、更に樹脂をモールドさせて得られた半導体装置の断面図である。
【図３】本発明の第２の実施の形態によるフリップチップ実装装置の断面図である。
【図４】本発明の第３の実施の形態によるフリップチップ実装装置の要部の拡大断面図である。
【図５】本発明の第４の実施の形態によるフリップチップ実装装置の要部の拡大断面図である。
【図６】本発明の第５の実施の形態によるフリップチップ実装装置の側面図である。
【図７】同装置の要部の拡大断面図である。
【図８】図６及び図７の装置を使った半導体装置の加圧実験方法を示す模式図である。
【図９】従来の方法により製造した半導体装置の断面図である。
【図１０】図９の半導体装置に樹脂でモールドした状況を示す断面図である。
【図１１】従来例のフリップチップ実装方法を示す工程図で、Ａは半導体チップの側面図、Ｂは配線基板の電極にＡＣＦを貼着した状況を示す側面図、Ｃは図１１Ａの半導体チップを図１１Ｂの配線基板に搭載した状態を示す側面図、Ｄは図１１Ｃで得られた半導体装置を樹脂で封止した状況を示す側面図である。
【図１２】図１１Ｃで得られた半導体装置の拡大断面図である。
【図１３】従来例で２個のＩＣを一台の装着装置で加圧する状況を示す側面図である。
【符号の説明】
１……ＩＣ、２……バンプ、３……基板、４……電極、５……異方性導電膜、５1 、５2 、５3 ……異方性導電膜、１２……等方加圧装置、２０……真空空間、２２……袋状物、３０……圧力容器、３４……加圧油、３８……柔軟な膜、４２……袋状物、６０……基板、Ｇ……塊状弾性部材、Ｈ、Ｈ’、ＨＡ、ＨＢ、ＨＣ、ＨＤ……半導体装置、ＩＣＡ、ＩＣＢ、ＩＣＣ、ＩＣＤ、ＩＣＥ、ＩＣＦ……半導体チップ。
Claims (4)
- 配線基板の複数の電極端子の上に異方性導電膜を介して半導体チップの複数の接続端子が位置合わせして密着された半導体装置を支持するステージと、
前記ステージにシール部材を介して圧設されることで前記半導体装置を収容可能なケースと、
前記ケース内に取り付けられ、内部に油圧が導入されることで膨張し前記半導体チップ及び当該半導体チップの周囲にはみ出した異方性導電膜に密着して前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加える袋状物と、
前記袋状物の内部に油圧を供給する油圧室と、
前記ケースの内部と前記袋状物の外部との間の空間を排気する排気装置と、
前記ステージに設けられ、前記半導体装置を加熱することで前記異方性導電膜を熱硬化させて前記配線基板に前記半導体チップを固定するヒータと
を具備するフリップチップ実装装置。 - 配線基板の複数の電極端子の上に異方性導電膜を介して半導体チップの複数の接続端子が位置合わせして密着された複数の半導体装置を支持するステージと、
前記ステージにシール部材を介して圧設されることで前記複数の半導体装置を収容可能なケースと、
前記ケース内に取り付けられ、内部に油圧が導入されることで膨張し前記複数の半導体装置各々の前記半導体チップ及び当該半導体チップの周囲にはみ出した異方性導電膜に密着して前記半導体チップ及び前記異方性導電膜に等方位に均等な圧力を加える袋状物と、
前記袋状物の内部に油圧を供給する油圧室と、
前記ケースの内部と前記袋状物の外部との間の空間を排気する排気装置と、
前記ステージに設けられ、前記半導体装置を加熱することで前記異方性導電膜を熱硬化させて前記配線基板に前記半導体チップを固定するヒータと
を具備するフリップチップ実装装置。 - 配線基板の複数の電極端子の上に絶縁性樹脂膜を介して半導体チップの複数の接続端子が位置合わせして密着された半導体装置を支持するステージと、
前記ステージにシール部材を介して圧設されることで前記半導体装置を収容可能なケースと、
前記ケース内に取り付けられ、内部に油圧が導入されることで膨張し前記半導体チップ及び当該半導体チップの周囲にはみ出した絶縁性樹脂膜に密着して前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加える袋状物と、
前記袋状物の内部に油圧を供給する油圧室と、
前記ケースの内部と前記袋状物の外部との間の空間を排気する排気装置と、
前記ステージに設けられ、前記半導体装置を加熱することで前記絶縁性樹脂膜を熱硬化させて前記配線基板に前記半導体チップを固定するヒータと
を具備するフリップチップ実装装置。 - 配線基板の複数の電極端子の上に絶縁性樹脂膜を介して半導体チップの複数の接続端子が位置合わせして密着された複数の半導体装置を支持するステージと、
前記ステージにシール部材を介して圧設されることで前記複数の半導体装置を収容可能なケースと、
前記ケース内に取り付けられ、内部に油圧が導入されることで膨張し前記複数の半導体装置各々の前記半導体チップ及び当該半導体チップの周囲にはみ出した絶縁性樹脂膜に密着して前記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加える袋状物と、
前記袋状物の内部に油圧を供給する油圧室と、
前記ケースの内部と前記袋状物の外部との間の空間を排気する排気装置と、
前記ステージに設けられ、前記半導体装置を加熱することで前記絶縁性樹脂膜を熱硬化させて前記配線基板に前記半導体チップを固定するヒータと
を具備するフリップチップ実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164335A JP4513235B2 (ja) | 2001-05-31 | 2001-05-31 | フリップチップ実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164335A JP4513235B2 (ja) | 2001-05-31 | 2001-05-31 | フリップチップ実装装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359264A JP2002359264A (ja) | 2002-12-13 |
| JP4513235B2 true JP4513235B2 (ja) | 2010-07-28 |
Family
ID=19007171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001164335A Expired - Fee Related JP4513235B2 (ja) | 2001-05-31 | 2001-05-31 | フリップチップ実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4513235B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4718734B2 (ja) * | 2001-09-12 | 2011-07-06 | 日機装株式会社 | 回路素子の実装方法 |
| JP3921459B2 (ja) | 2003-07-11 | 2007-05-30 | ソニーケミカル＆インフォメーションデバイス株式会社 | 電気部品の実装方法及び実装装置 |
| US7768619B2 (en) * | 2004-08-03 | 2010-08-03 | Harris Corporation | Method and apparatus for sealing flex circuits made with an LCP substrate |
| JP4841431B2 (ja) | 2005-02-02 | 2011-12-21 | ソニーケミカル＆インフォメーションデバイス株式会社 | 電気部品の実装装置 |
| US7128801B2 (en) * | 2005-02-03 | 2006-10-31 | Harris Corporation | Method and apparatus for sealing flex circuits having heat sensitive circuit elements |
| US8067253B2 (en) | 2005-12-21 | 2011-11-29 | Avery Dennison Corporation | Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film |
| JP4925669B2 (ja) | 2006-01-13 | 2012-05-09 | ソニーケミカル＆インフォメーションデバイス株式会社 | 圧着装置及び実装方法 |
| JP4996859B2 (ja) | 2006-02-10 | 2012-08-08 | ソニーケミカル＆インフォメーションデバイス株式会社 | 圧着装置 |
| JP4832107B2 (ja) | 2006-02-23 | 2011-12-07 | ソニーケミカル＆インフォメーションデバイス株式会社 | 実装方法 |
| JP4795067B2 (ja) | 2006-03-28 | 2011-10-19 | ソニーケミカル＆インフォメーションデバイス株式会社 | 電気部品付基板の製造方法 |
| KR20090053954A (ko) * | 2006-09-15 | 2009-05-28 | 린텍 가부시키가이샤 | 반도체장치의 제조방법 |
| JP5084829B2 (ja) | 2007-06-28 | 2012-11-28 | パナソニック株式会社 | 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール |
| CN101960578B (zh) * | 2008-04-18 | 2013-01-02 | 松下电器产业株式会社 | 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜 |
| SG177449A1 (en) * | 2009-07-17 | 2012-02-28 | Sumitomo Bakelite Co | Method for manufacturing electronic component, and electronic component |
| JP5633214B2 (ja) * | 2010-07-05 | 2014-12-03 | 住友ベークライト株式会社 | 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品 |
| JP2013153012A (ja) * | 2012-01-24 | 2013-08-08 | Murata Mfg Co Ltd | 電子部品モジュールの製造方法 |
| JP6172654B2 (ja) * | 2013-03-14 | 2017-08-02 | アルファーデザイン株式会社 | 部品加圧装置及び部品加圧装置を用いた加熱システム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199440A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02122531A (ja) * | 1988-11-01 | 1990-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装装置 |
| JPH1050930A (ja) * | 1996-08-06 | 1998-02-20 | Hitachi Chem Co Ltd | マルチチップ実装法 |
| JP2002016108A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造装置 |
-
2001
- 2001-05-31 JP JP2001164335A patent/JP4513235B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199440A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02122531A (ja) * | 1988-11-01 | 1990-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装装置 |
| JPH1050930A (ja) * | 1996-08-06 | 1998-02-20 | Hitachi Chem Co Ltd | マルチチップ実装法 |
| JP2002016108A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002359264A (ja) | 2002-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4513235B2 (ja) | フリップチップ実装装置 | |
| US7971351B2 (en) | Method of manufacturing a semiconductor device | |
| US5998242A (en) | Vacuum assisted underfill process and apparatus for semiconductor package fabrication | |
| EP1011134B1 (en) | Contactor for semiconductor devices, a testing apparatus using such contactor, a testing method using such contactor, and a method of cleaning such contactor | |
| JP4710205B2 (ja) | フリップチップ実装方法 | |
| US7290580B2 (en) | Reinforcement combining apparatus and method of combining reinforcement | |
| US20080291606A1 (en) | Thin solid electrolytic capacitor having high resistance to thermal stress | |
| US20120018084A1 (en) | Printed Circuit Board Assembly Manufacturing Device And Method | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| US20090258460A1 (en) | Manufacturing method of semiconductor device | |
| US5605547A (en) | Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor | |
| JP2008544554A (ja) | 薄型可撓性基板を使用するフリップチップダイ組立体 | |
| JP3491827B2 (ja) | 半導体装置及びその製造方法 | |
| JP4657914B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003115510A (ja) | 半導体実装体の製造方法、および半導体実装体の製造装置 | |
| JP2001230528A (ja) | 実装装置及び実装方法 | |
| JP2001257437A (ja) | 電子回路基板及びその製造方法 | |
| JP2003258413A (ja) | 回路素子の実装装置および実装方法 | |
| US20220063151A1 (en) | Resin leakage prevention member, resin leakage prevention member supply mechanism, resin molding apparatus, and method for producing resin molded product | |
| JP2002313843A (ja) | 接続装置 | |
| JP3564659B2 (ja) | 微粒子を用いた接着方法及び熱圧着装置 | |
| JP2000195903A (ja) | 電子部品接続体の製造方法及びその製造装置 | |
| JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 | |
| JP2001185580A (ja) | 回路基板への電子部品の実装方法 | |
| JP2001189553A (ja) | 基板の接合装置及びその装置を用いた基板の接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071027 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100503 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |