JP4718734B2 - 回路素子の実装方法 - Google Patents

回路素子の実装方法 Download PDF

Info

Publication number
JP4718734B2
JP4718734B2 JP2001276806A JP2001276806A JP4718734B2 JP 4718734 B2 JP4718734 B2 JP 4718734B2 JP 2001276806 A JP2001276806 A JP 2001276806A JP 2001276806 A JP2001276806 A JP 2001276806A JP 4718734 B2 JP4718734 B2 JP 4718734B2
Authority
JP
Japan
Prior art keywords
circuit element
substrate
pressure
mold
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001276806A
Other languages
English (en)
Other versions
JP2003086635A5 (ja
JP2003086635A (ja
Inventor
久雄 松野
健治郎 大杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001276806A priority Critical patent/JP4718734B2/ja
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to DE60235821T priority patent/DE60235821D1/de
Priority to CNA2007100917576A priority patent/CN101043794A/zh
Priority to CNB028177886A priority patent/CN1319140C/zh
Priority to US10/489,680 priority patent/US20040238115A1/en
Priority to KR1020047003466A priority patent/KR100889283B1/ko
Priority to EP02765504A priority patent/EP1434261B1/en
Priority to PCT/JP2002/009342 priority patent/WO2003025997A1/ja
Publication of JP2003086635A publication Critical patent/JP2003086635A/ja
Publication of JP2003086635A5 publication Critical patent/JP2003086635A5/ja
Application granted granted Critical
Publication of JP4718734B2 publication Critical patent/JP4718734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、集積回路チップなどの回路素子を基板上に実装する方法に関する。
【０００２】
【従来の技術】
基板上に回路素子を実装する方法として、基板と回路素子の間に接着性のあるフィルムを配置し、回路素子を基板に向けて加圧、加熱し、圧着実装する方法が知られている。前記接着フィルムとして熱硬化性の異方性導電膜を用いることがあり、この場合、素子の接着と配線を同時に行うことができる。その工程を説明すれば、まず、基板上の、回路素子搭載位置に異方性導電膜を載置し、その上に回路素子を置く。異方性導電膜の表面は接着性を有しており、回路素子を置く際にわずかに押圧することによって、回路素子は仮固定または仮圧着される。回路素子には、外部と電気的な接続を行うためのバンプと呼ばれる電極が突設されている。素子を載置した際の、基板上の前記バンプに対向する位置には、配線が位置している。回路素子が基板上に載置された状態で、これを加圧すると、前記バンプと配線は、周囲より飛び出しているために、これらの間の異方性導電膜がより加圧され、導通する状態となる。また、加熱によって異方性導電膜が基板と回路素子を接着され、本圧着が行われる。
【０００３】
本圧着の際に回路素子を加圧するのは、加圧対象となる素子の面とほぼ同じ先端の面積を有する加圧棒であり、この加圧棒に発熱体を設けることにより、加熱も行っている。
【０００４】
【発明が解決しようとする課題】
前述のように、従来の装置においては、硬質の加圧棒の先端で加圧を行っており、異方性導電膜などの接着フィルムの厚みが均一でない場合など回路素子が傾いて置かれ、全体に等しい圧力で加圧できず、電気的な接続に不良が発生する場合があるという問題があった。
【０００５】
また、加圧によって接着フィルムが側方よりはみ出し、これを見込んで隣接する回路素子同士を離して配置する必要があり、実装密度を高められないという問題があった。
【０００６】
また、回路素子は、種類によってその厚みが異なり、この厚みによって加圧棒のストロークが変わってくる。よって、回路素子を一つずつ加圧、加熱を行わなければならず、工数がかかるという問題があった。
【０００７】
さらに、圧着のために加熱を行っている際に、隣接する未圧着の回路素子およびこれに対応する接着フィルムに熱が伝わるのを防ぐために、回路素子同士を離して配置する必要があり、実装密度を高められないという問題があった。
【０００８】
本発明は、前述の問題点を考慮してなされたものであり、回路素子の実装密度を向上させることを一つの目的とし、また実装にかかる工程を短縮することを他の目的とする。
【０００９】
【課題を解決するための手段】
前述の課題を解決するために、本発明にかかる回路素子の実装方法は、基板上に接着フィルムと回路素子を重ねて配置し、回路素子に接触する面に柔軟な層を有する加圧型により加圧して基板上に圧着する。基板、接着フィルムおよび回路素子は、加圧型である上型、下型および上型と下型の対向方向の側方を囲うサイド型に囲まれた空間内で加圧される。回路素子は、基板の表裏両面に配置される。前記回路素子に接触する面に柔軟性を有する柔軟層を有する上型と、前記回路素子に接触する面に柔軟性を有する柔軟層を有する下型と、は、前記回路素子と共に基板を挟持して圧着を行う。サイド型は、前記柔軟層の側面と接触している。
【００１０】
柔軟な層を介して圧力を加えることにより、回路素子に対し均等な圧力を加えることができ、より確実に接合することができる。また、複数の回路素子に厚さの違いがあったとしても、この違いを柔軟な層が吸収するため、複数の素子に対し同時に加圧を行うことができる。
【００１１】
さらに、接着フィルムを熱硬化性樹脂フィルムとした場合、前記の加圧と同時に加圧型により加熱を行って、樹脂を硬化させ接着を行うようにすることができる。前述のように複数の回路素子を同時に加圧、加熱することができるので、隣接する未加熱の回路素子および接着シートに対する熱影響を考慮することがなくなる。これにより、素子間隔を詰めた配置とすることができ、実装密度を高めることができる。また、前記接着フィルムは、異方性導電膜とすることができる。
【００１２】
前記の柔軟な層は、重ねられて一体となっている接着フィルムと回路素子の、加圧型に対向する面および側面に密着して周囲全体より加圧する等方加圧を行うように、その柔らかさ、厚さなどが設定されていることが好ましい。等方加圧を行うことによって、異方性導電膜の側方からのはみ出しを防止することができる。これにより、回路素子の間隔を詰めた配置をすることができ、実装密度を高めることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。図１は、本実施形態の集積回路チップなどの回路素子の実装方法を説明するための図である。図１（ａ）に示すように、基板１０の表面には、所定のパターンで、配線１２が形成されている。基板１０上に、接着用および配線用としての熱硬化性の異方性導電膜１４と回路素子１６を所定位置に配置する。回路素子１６の基板１０に対向する面（図において下面）には、電気的な接点となるバンプ１８と呼ばれる隆起が設けられている。配線１２とバンプ１８は、異方性導電膜１４を挟んで対向する位置にある。言い換えれば、回路素子１６の実装位置に基づき配線１２を設ける位置が決定されている。
【００１４】
次に、図１（ｂ）に示すように、加圧型の、回路素子１６等に接触する部分に設けられた柔軟層２２を、回路素子１６の表面に接触させる。そして、加圧型をさらにストロークさせ、柔軟層２２を図中矢印で示すように、回路素子１６や異方性導電膜１４の側方へと回り込ませる。
【００１５】
図１（ｃ）に示すように、加圧対象となる回路素子１６および異方性導電膜１４を一体に、その周囲、図においては上方および側方より加圧する、いわゆる等方加圧を行う。前述のように配線１２およびバンプ１８は、各々が配置された面より隆起しており、加圧されることによって、これらの配線１２，バンプ１８で挟まれた異方性導電膜１４の部分がより圧縮され、この圧縮された部分が導電性を有するようになり、配線１２とバンプ１８の間が導通状態となる。また、加圧型には、ヒータ５４，８４（図２参照）が備えられ、これからの熱により異方性導電膜１４が硬化し、回路素子１６が圧着される。
【００１６】
図２は、集積回路チップの圧着を行う加圧装置の概略構成を示す図である。本装置は、上型３０、下型３２およびサイド型３４によって、加圧対象となる基板１０、回路素子１６等がその中に載置されるキャビティ３６を形成している。上型３０を下型３２に向けて移動することによって、キャビティ３６内の加圧対象に圧力を付与する。すなわち、上型３０と下型３２とで基板１０およびそれに重ねて載置された異方性導電膜１４、回路素子１６を挟持、加圧する。
【００１７】
上型３０は、図示しない流体圧ピストンに結合される上型本体４６を含み、上型本体４６の先端には、さらに加熱板４８および加圧パッド５０が固定されている。加熱板４８は、穴付きボルト５２によって上型本体４６に固定されている。また、その内部には、ヒータ５４が設けられている。ヒータ５４の加熱により加熱板４８の温度が上昇し、これが加圧パッド５０を介して、加圧対象物に伝達される。
【００１８】
加圧パッド５０は、互いに接着固定されている背板５６およびゴム板５８を含む多層構造を有する。背板５６には、つり下げピン６２がねじ結合しており、つり下げピン６２は、上型本体４６に形成された穴６４に挿入され、側方からのボルト６６により固定されている。背板５６の側面のサイド型３４に接する部分には、キャビティ３６内を減圧するために、型どうしのシールを行うためのＯリング６３が配置されている。ゴム板５８は、図１に示した柔軟層２２に対応し、回路素子１６や異方性導電膜１４を周囲より加圧することができるような柔軟性を有している。また、ゴム板５８は、その弾性により、回路素子圧着後、加圧状態から開放されると、図示するような平板状に戻り、次回の加圧も同様に行うことができる。
【００１９】
ゴム板５８は、基板１０上に載置された回路素子１６の上面が基板に対して平行でない場合など、この歪みを吸収して全体に均一な加圧を行うために機能する。例えば、回路素子１６の上面が、上型３０の先端面と平行でなかった場合、ゴム板５８がなく、上型３０が剛に形成されていれば、回路素子１６の最も高い部分に大きな圧力が加わることになる。ゴム板５８を設けることによって、回路素子１６の傾きを吸収することができる。すなわち、ゴム板５８は、回路素子１６の傾きを吸収できる程度に柔軟な層として機能する。したがって、この柔軟な層は、要求される柔軟性を有するものであれば、ゴムに代えて、他の材料で構成することができる。本実施形態では、特に、耐熱性を考慮してシリコンゴムによりゴム板５８を形成しているが、他の種類のゴム、および前述のように他の材料を用いることも可能である。
【００２０】
ゴム板５８の背板５６に接する面の縁には、バックアップリング６８が配置される。バックアップリング６８は、ゴム板５８の縁に形成された環状の肩部を埋めるような形状を有する。バックアップリングの外周面は、サイド型３４の内側面に当接する。これによって、ゴム板５８が圧力によって型どうしの隙間から漏れ出すことを阻止している。また、ゴム板５８の縁の部分を窪ませて肩部を形成し、この肩部を埋めるようにバックアップリング６８を配置したことにより、圧力が加えられたゴム板５８自体が、バックアップリング６８の背後から、これをサイド型３４の方向へ押しつける力を加えるようになる。これによって、より強固にシールすることができる。
【００２１】
サイド型３４は、４個の流体圧シリンダ７２を介して上型３０につり下げ支持されている。サイド型３４は、加圧パッド５０およびキャビティ３６の側方を取り囲むような環形状を有している。流体圧シリンダ７２は、加圧成形時において、サイド型３４を下型３２に向けて押し、これらを密着させる。このとき、流体圧シリンダ７２は、反作用として上型３０を押し上げようとするが、上型３０を下方に押すプレス力は、流体圧シリンダ７２の力に対して十分大きく、プレス力が実質的に減少することはない。サイド型３４の内部には、ガスなどをキャビティ３６外に排出するための排気孔７４が形成されている。サイド型３４の外周に沿って、環形状のシール枠７６が固定されている。このシール枠７６は、当接片７９と共に、キャビティ３６を含む、型により略囲まれた空間を外部からシールするシール構造を形成する。
【００２２】
下型３２は、基板１０が載置される下型本体７８を有し、下型本体７８はテーブル８０上に固定された加熱板８２上に載置される。加熱板８２の内部には、ヒータ８４が設けられており、ヒータの８４の発生する熱が、加熱板８２と下型本体７８を介して基板１０および異方性導電膜１４に伝達される。下型本体７８の側方には、シール枠７６の内側面に当接する環状の当接片７９が固定されている。
【００２３】
下型本体７８の四隅には下方に向けて脚部８６が形成されている。下型本体７８と脚部８６全体として、テーブル８０の加熱板８２をまたぐ形状となっている。脚部８６には、テーブル８０上に形成されたレール８８の上面に当接し、下型３２の図２における上下位置を規定する上下ローラ９０が回動可能に支持されている。さらに、脚部８６には、レール８８の側面に当接し、下型３２の図２における左右位置を規定する左右ローラ９２が回動可能に支持されている。
【００２４】
本実施形態の圧着の手法によれば、一体に載置された回路素子１６と異方性導電膜１４の周囲より加圧を行うので、異方性導電膜１４が周囲にはみ出す量を抑えることができる。例えば、図３に示すように、回路素子１６の上面からのみ加圧棒２４で押圧する場合、異方性導電膜１４が周囲にはみ出す。このはみ出す量を見込んで、隣接する回路素子１６等の実装部品の間隔ｄを開けておく必要があり、従来、これが一つの制約となって実装密度が高められなかった。本実施形態によれば、異方性導電膜１４のはみ出しを抑えることができるので、実装部品間の間隔を狭めることができ、実装密度を高めることができる。
【００２５】
また、厚さの異なる複数の集積回路チップ等を同時に加圧することができる。図４（ａ）に示すように、従来は、厚さの異なる回路素子１６-1，１６-2を圧着する場合、硬い加圧型で加圧すると、チップごとに圧力が異なってしまうので、チップ一つ一つを順に加圧、加熱する必要があった。しかし、本実施形態によれば、図４（ｂ）に示すように、加圧型が柔軟な層２２を有しているため、チップの厚さによる段差を吸収することができ、ほぼ等しい圧力で圧着を行うことができる。これにより、実装の工数を大きく削減できる。
【００２６】
また、複数の回路素子１６を一つ一つ加熱して圧着する場合、圧着中のチップの近傍の未圧着のチップおよび異方性導電膜１４に、圧着のための熱が伝わってしまい、圧着前に異方性導電膜１４が硬化してしまう場合があった。これを防止するために、従来は、熱の影響が隣接するチップ等に及ばないように、集積回路チップ間の間隔を開けておく必要があり、これが一つの制約となって、実装密度が高められなかった。本実施形態においては、複数の回路素子１６を同時に加熱圧着することができるので、この面からも実装密度の向上に寄与する。
【００２７】
図５は、本実施形態にかかる加圧装置の他の例の概略構成を示す図である。この加圧装置は、基板１００の表裏に回路素子１０２を実装する場合に適した装置である。基板１００を挟んだ上方と下方の構成は、ほぼ基板に対し対称であり、以下においては、上側、下側において同一の構成要素には、同一の符号を用い、特に、これらの区別が必要な場合においては、それぞれ符号にＡ、Ｂを付与して説明する。
【００２８】
本装置は、基板１００および回路素子１０２を挟持、加圧する加圧型１０４と、加圧型１０４の側方を取り囲むように位置し、また基板１００の端部を支持するサイド型１０６を有する。加圧型１０４は、図示しない流体圧ピストンに結合される加圧型本体１０８を含み、加圧型本体１０８の先端には、さらに加熱板１１０および加圧パッド１１２が固定されている。加熱板１１０は、穴付きボルトによって加圧型本体１０８に固定されている。また、その内部には、ヒータ１１４が設けられている。ヒータ１１４の加熱により加熱板１１０の温度が上昇し、これが加圧パッド１１２を介して、加圧対象物に伝達される。
【００２９】
加圧パッド１１２は柔軟性および弾性を有するゴム板で構成され、加熱板１１０に接着固定されている。加圧型本体１０８の側面の、サイド型１０６に接する部分には、上下の加圧型１０４およびサイド型１０６により囲まれて形成されるキャビティを減圧するために、型どうしのシールを行うためのＯリング１１６が配置されている。
【００３０】
加圧パッド１１２は、基板１００上に載置された回路素子１０２の、当該パットが接触する面が基板に対して平行でない場合、また複数の回路素子１０２の厚さが揃っていない場合など、これらの不揃いを吸収して全体に均一な加圧を行うために機能する。すなわち、加圧パッド１１２は、回路素子１０２の傾き、チップ間の厚さの不揃いを吸収できる程度に柔軟な層、すなわち図１に示す柔軟層２２として機能する。この柔軟な層は、要求される柔軟性を有するものであれば、ゴムに代えて、他の柔軟性材料で構成することができる。本実施形態では、特に、耐熱性を考慮してシリコンゴムにより構成している。
【００３１】
サイド型１０６は、４個の支持構造１１８により加圧型１０４よりつり下げ支持されている。支持構造１１８は、先端にストッパ１２０を有し、サイド型１０６の図中上下方向に案内するガイドロッド１２２と、サイド型１０６がストッパ１２０に当接するように、これを付勢するばね１２４を有する。また、上方のサイド型１０６内には、型に囲まれた空間（キャビティ）からガスを抜くための排気孔１２６が設けられている。また、上下の加圧型１０４Ａ，１０４Ｂの移動を案内するために、上方の加圧型本体１０８Ａにはガイドロッド１２８が、下方の加圧型本体１０８Ｂには前記ガイドロッド１２８が挿入されるガイドシリンダ１３０が設けられている。
【００３２】
回路素子１０２の実装を行うには、前述の基板の一方の面にのみ実装を行うのと同様、基板１００上に異方性導電膜と回路素子を重ねて配置する。基板１００に上面に異方性導電膜を載置し、更に重ねて回路素子を置く。この際、回路素子を軽く押圧して異方性導電膜に押し付け、仮圧着を行う。基板１００をひっくり返し、同様にして、もう一方の面にも回路素子を仮圧着する。先に基板上に載置された回路素子については、仮圧着されているので、基板をひっくり返したとしても脱落することはない。
【００３３】
この基板１００を下方のサイド型１０６Ｂの内側の縁付近に設けられた肩部１３２に合わせて載置する。そして、上下の加圧型１０４Ａ，１０４Ｂを接近させる方向に移動させる。まず、上下のサイド型１０６Ａ，１０６Ｂが当接する。さらに加圧型１０４Ａ，１０４Ｂが接近すると、サイド型１０６Ａ，Ｂは、相対的にガイドロッド１２２上を移動し、加圧型による加圧が妨げられないようにする。そして、柔軟性を有する加圧パッド１１２により、基板１００、回路素子１０２を挟持加圧する。また、同時にヒータ１１４により加熱し、前述の異方性導電膜を硬化させて、回路素子１０２が実装される。
【００３４】
本装置によれば、同時に表裏に集積回路チップを実装することができ、実装に要する工数を削減することができる。また、前述の基板の１面にのみ実装する場合と同様、異方性導電膜のはみ出し、また未圧着のものに対する熱影響を防止し、これにより実装密度を向上することができる。
【００３５】
以上の実施形態において、異方性導電膜を用いて回路素子と基板上の配線の電気的な接続、および回路素子の基板への接着を行ったが、単に接着のみ行う場合においては、異方性導電膜に代えて導電機能を有さない接着用のフィルムを用いることができる。例えば、熱硬化性樹脂フィルムなどを用い、加熱と加圧によって回路素子の実装を行うことができる。
【図面の簡単な説明】
【図１】 本実施形態の集積回路チップの実装方法の説明図である。
【図２】 集積回路チップ実装に用いる加圧装置の概略構成を示す図である。
【図３】 集積回路チップ実装における問題点の一つを説明するための図である。
【図４】 本実施形態の実装方法の特徴を説明するための図である。
【図５】 集積回路チップ実装に用いる他の加圧装置の概略構成を示す図である。
【符号の説明】
１０ 基板、１２ 配線、１４ 異方性導電膜（接着フィルム）、１６ 回路素子、１８ バンプ、２２ 柔軟層、２４ 加圧棒。

Claims (6)

  1. 回路素子を基板上に実装する方法であって、
    対向する上型および下型と、上型と下型の対向方向の側方を囲うサイド型に囲まれた空間内に、基板と、基板上に重ねて接着フィルムと、さらに重ねて回路素子とを配置する工程と、
    前記回路素子を、前記上型および前記下型により加圧し、基板上に圧着する工程と、
    を有し、
    前記回路素子を配置する工程は、基板の表裏両面に回路素子を配置するものであり、
    前記回路素子を圧着する工程は、前記回路素子に接触する面に柔軟性を有する柔軟層を有する上型と、前記回路素子に接触する面に柔軟性を有する柔軟層を有する下型と、により前記回路素子と共に基板を挟持して圧着を行うものであり、
    前記サイド型は、前記柔軟層の側面と接触している、
    回路素子の実装方法。
  2. 請求項１に記載の回路素子の実装方法であって、
    前記接着フィルムは、熱硬化性樹脂フィルムであり、
    前記回路素子を基板上に圧着する工程において、加圧と同時に加熱を行って圧着する、
    回路素子の実装方法。
  3. 請求項１に記載の回路素子の実装方法であって、前記接着フィルムは、異方性導電膜である、回路素子の実装方法。
  4. 請求項１から３のいずれか１項に記載の回路素子の実装方法において、前記回路素子を基板上に圧着する工程は、前記柔軟層が、一体となった回路素子と接着フィルムの、前記上型に対向する面および側面全体に密着して等方加圧を行う、回路素子の実装方法。
  5. 請求項１から４のいずれか１項に記載の回路素子の実装方法において、前記回路素子を基板上に圧着する工程は、複数の回路素子を同時に圧着するものである、回路素子の実装方法。
  6. 請求項１から５のいずれか１項に記載の回路素子の実装方法において、
    前記回路素子を配置する工程は、各回路素子ごとに設けられた接着フィルムを、他の回路素子に対応する接着フィルムとの間に間隔を空けて配置し、
    前記回路素子を基板上に圧着する工程は、前記柔軟層を回路素子の基板から離れる側の面および回路素子および接着フィルムの側面に密着させて、回路素子および接着フィルムの周囲全体より等方加圧する、
    回路素子の実装方法。
JP2001276806A 2001-09-12 2001-09-12 回路素子の実装方法 Expired - Lifetime JP4718734B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001276806A JP4718734B2 (ja) 2001-09-12 2001-09-12 回路素子の実装方法
CNA2007100917576A CN101043794A (zh) 2001-09-12 2002-09-12 电路元件安装方法以及加压装置
CNB028177886A CN1319140C (zh) 2001-09-12 2002-09-12 电路元件安装方法
US10/489,680 US20040238115A1 (en) 2001-09-12 2002-09-12 Circuit device mounting method and press
DE60235821T DE60235821D1 (de) 2001-09-12 2002-09-12 Verfahren und presse zur montage einer schaltung
KR1020047003466A KR100889283B1 (ko) 2001-09-12 2002-09-12 회로소자의 실장방법 및 가압장치
EP02765504A EP1434261B1 (en) 2001-09-12 2002-09-12 Circuit device mounting method and press
PCT/JP2002/009342 WO2003025997A1 (en) 2001-09-12 2002-09-12 Circuit device mounitng method and press

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001276806A JP4718734B2 (ja) 2001-09-12 2001-09-12 回路素子の実装方法

Publications (3)

Publication Number Publication Date
JP2003086635A JP2003086635A (ja) 2003-03-20
JP2003086635A5 JP2003086635A5 (ja) 2008-11-13
JP4718734B2 true JP4718734B2 (ja) 2011-07-06

Family

ID=19101453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001276806A Expired - Lifetime JP4718734B2 (ja) 2001-09-12 2001-09-12 回路素子の実装方法

Country Status (2)

Country Link
JP (1) JP4718734B2 (ja)
CN (1) CN101043794A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3921459B2 (ja) 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
JP4841431B2 (ja) * 2005-02-02 2011-12-21 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装装置
JP4925669B2 (ja) * 2006-01-13 2012-05-09 ソニーケミカル＆インフォメーションデバイス株式会社 圧着装置及び実装方法
JP4996859B2 (ja) 2006-02-10 2012-08-08 ソニーケミカル＆インフォメーションデバイス株式会社 圧着装置
JP4832107B2 (ja) * 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
JP2007324413A (ja) * 2006-06-01 2007-12-13 Sony Chemical & Information Device Corp 熱圧着ヘッド及びこれを用いた実装装置
JP4979288B2 (ja) * 2006-07-19 2012-07-18 ソニーケミカル＆インフォメーションデバイス株式会社 熱圧着ヘッドを用いた実装方法
JP5361134B2 (ja) * 2007-02-19 2013-12-04 パナソニック株式会社 加圧ヘッドおよび部品圧着装置
JP2009141269A (ja) 2007-12-10 2009-06-25 Sony Chemical & Information Device Corp 電気部品の実装方法及び実装装置
CN101960578B (zh) * 2008-04-18 2013-01-02 松下电器产业株式会社 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜
JP6053360B2 (ja) * 2012-07-06 2016-12-27 古河電気工業株式会社 電子部品の接合方法
JP2014204034A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置
GB2525605B (en) * 2014-04-28 2018-10-24 Flexenable Ltd Method of bonding flexible printed circuits
CN106605296A (zh) * 2015-03-31 2017-04-26 新电元工业株式会社 加压单元
JP6181807B1 (ja) 2016-04-27 2017-08-16 日機装株式会社 加圧装置および加圧方法
CN107517506A (zh) * 2017-09-27 2017-12-26 高雄 一种安全加热器
CN107682949A (zh) * 2017-09-27 2018-02-09 高雄 一种均衡加压垫、加热头及加热器
CN107567121A (zh) * 2017-09-27 2018-01-09 高雄 一种柱罐形磁芯、加热源、加热头及加热器
CN107623957A (zh) * 2017-09-27 2018-01-23 高雄 一种电磁加热线圈、加热源、加热头及加热器
CN107580382A (zh) * 2017-09-27 2018-01-12 高雄 一种可探测热熔片的加热头及加热器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256311A (ja) * 1997-03-17 1998-09-25 Hitachi Chem Co Ltd マルチチップ実装法
JPH11297757A (ja) * 1998-04-10 1999-10-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256311A (ja) * 1997-03-17 1998-09-25 Hitachi Chem Co Ltd マルチチップ実装法
JPH11297757A (ja) * 1998-04-10 1999-10-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置

Also Published As

Publication number Publication date
CN101043794A (zh) 2007-09-26
JP2003086635A (ja) 2003-03-20

Similar Documents

Publication Publication Date Title
JP4718734B2 (ja) 回路素子の実装方法
KR100889283B1 (ko) 회로소자의 실장방법 및 가압장치
JP3949072B2 (ja) 加圧装置
JP3030201B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2018074148A (ja) 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
JPH0529362A (ja) 半導体と基板との接合方法及び装置
JP2001237274A5 (ja)
JP2002359264A (ja) フリップチップ実装方法及び装置、半導体装置
US6559523B2 (en) Device for attaching a semiconductor chip to a chip carrier
JP2003077953A (ja) フリップチップ実装方法及び装置、半導体装置
JP2009266966A (ja) プリント基板製造装置
JP2985640B2 (ja) 電極接続体及びその製造方法
JP2003258413A (ja) 回路素子の実装装置および実装方法
JP3617270B2 (ja) 電子装置の製造方法及び電子装置の製造装置
JP2003088998A (ja) 加圧装置
JP3022910B2 (ja) 半導体装置の製造方法
WO2001052317A1 (fr) Procede et dispositif de montage de puce
JP3513793B2 (ja) 圧着介在用テープ構造
JP3564659B2 (ja) 微粒子を用いた接着方法及び熱圧着装置
JP3267071B2 (ja) Ｔａｂ−セル圧着装置及び圧着方法
JP3637438B2 (ja) 配線基板の製造方法
JPH02110951A (ja) 半導体装置の製造方法および装置
JPH1131706A (ja) 半導体装置のモールド成型方法および半導体装置のモールド成型用金型
JP2643856B2 (ja) 混成ｉｃのワイヤボンディング方法
JPH06177316A (ja) Ｔａｂテープ実装用リードフレーム及びその実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080912

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Ref document number: 4718734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term