JP2003077953A - フリップチップ実装方法及び装置、半導体装置 - Google Patents

フリップチップ実装方法及び装置、半導体装置

Info

Publication number
JP2003077953A
JP2003077953A JP2001269826A JP2001269826A JP2003077953A JP 2003077953 A JP2003077953 A JP 2003077953A JP 2001269826 A JP2001269826 A JP 2001269826A JP 2001269826 A JP2001269826 A JP 2001269826A JP 2003077953 A JP2003077953 A JP 2003077953A
Authority
JP
Japan
Prior art keywords
flip
semiconductor chip
chip
chip mounting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001269826A
Other languages
English (en)
Other versions
JP4710205B2 (ja
JP2003077953A5 (ja
Inventor
Yuichi Takai
雄一 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001269826A priority Critical patent/JP4710205B2/ja
Publication of JP2003077953A publication Critical patent/JP2003077953A/ja
Publication of JP2003077953A5 publication Critical patent/JP2003077953A5/ja
Application granted granted Critical
Publication of JP4710205B2 publication Critical patent/JP4710205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B5/00—Presses characterised by the use of pressing means other than those mentioned in the preceding groups
    • B30B5/02—Presses characterised by the use of pressing means other than those mentioned in the preceding groups wherein the pressing means is in the form of a flexible element, e.g. diaphragm, urged by fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B15/00—Details of, or accessories for, presses; Auxiliary measures in connection with pressing
    • B30B15/06—Platens or press rams
    • B30B15/065—Press rams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 信頼性を向上させ、生産性の高い、低コスト
のフリップチップ実装装置及び方法、半導体装置を提供
すること 【解決手段】 複数の電極端子４を有する配線基板３と
対向させて、複数の接続端子２を有する半導体チップ１
を配設し、異方性導電膜５を介して前記配線基板３の前
記電極端子４と前記半導体チップ１の前記接続端子２と
を電気的に接続するフリップチップ実装方法において、
前記配線基板３に対し、前記半導体チップ１を位置決め
配設した後、加熱して前記異方性導電膜５を硬化度１５
〜３０％の範囲内で半硬化させる工程と、この工程の
後、少なくとも前記半導体チップ１及び前記異方性導電
膜５に等方位に均等な圧力を加えながら、かつ加熱しな
がら前記異方性導電膜５を硬化させて、前記配線基板３
に１個又は複数個の前記半導体チップ１を固定させる工
程と、を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
方法及び装置、半導体装置に関する。
【０００２】
【従来の技術】従来、ＩＣもしくは半導体チップの回路
面を基板（配線基板ともいう）側に向けて電気的接続を
とるフリップチップ実装では、ＩＣの端子にバンプを形
成し、ＩＣと基板との間に異方性導電膜（ＡＣＦ：Anis
otropic Conductive Film ）を介在させて、加熱加圧す
ることによってＩＣの固定および電気的接続を行う、い
わゆるＡＣＦ実装という技術がある。エレクトロニクス
実装学会誌Ｖｏｌ．２．Ｎｏ．２（１９９９）によれ
ば、現在、市場で製品化されているＡＣＦのほとんどは
バインダ成分にエポキシ樹脂を使用した熱硬化型であ
り、含有する導電粒子として樹脂粒子に金属めっきを施
したものを一般的に用いている。
【０００３】図１０はＡＣＦ実装を説明するための概略
図である。ＩＣ１は回路面を下方に向けた状態で、外部
との接続端子に形成されたバンプ２と基板３に形成され
たＩＣ１との接続用端子（電極）４とが接触することに
よって電気的に導通されている。ここで基板３は片面
板、両面板あるいは、多層板である。すなわち、それぞ
れ基板の片面にのみ配線を施した配線基板、両面に配線
を施した配線基板、および多層に配線を施した配線基板
である。ＩＣ１と基板３との間にはＡＣＦ４が介在し、
樹脂の硬化によってＩＣ１を基板３に固定している。場
合によっては、ＩＣ１は図１１で示すように実装された
状態で、その周辺を樹脂ｇで封止される（モールド）こ
ともある。
【０００４】図１２は従来技術によるＡＣＦ実装のプロ
セスフローを示す。図１２Ａで示すようにウエハ上に回
路が形成されたものを切り出して得られるＩＣ１の回路
面に作られた外部との接続端子にバンプ２を形成する
（いわゆるベアチップと呼ばれる状態である）。一方、
基板３には配線パターンが形成されているが、この電極
もしくは端子４にＡＣＦ５が貼着される（図１２Ｂ）。
ついで図１２Ｃに示すようにＩＣ１の回路面を下にした
状態で、装着装置Ｐで搬送し、ＩＣ１側のバンプ２と基
板３の基板側の接続端子４とが重なり合うように位置合
わせが行われる。そして加熱、加圧する。樹脂を硬化さ
せるために一定の加熱時間１０〜４０秒程度が必要であ
る。また，基板３の端子４が基板３内に沈み込む方向に
数μｍ以上変形する程度に加圧することによって、ＩＣ
１のバンプ２と基板３の接続端子４とが高い信頼性のも
とに電気的導通を保つことができる。図１３はこのよう
にして得られた半導体装置Ｈの拡大側面図であるが図示
するように異方性導電膜５がＩＣ１の側方から外方へと
はみ出している。ＩＣ１が薄く加工されている場合に
は、このはみ出し量はさらに大きくなる。このはみ出し
部分はほとんど加圧されていない。工程としてはここで
終了させる場合もあるが、このように実装されたＩＣの
周辺を図１２Ｄで示すように樹脂ｇで封止する場合もあ
る。
【０００５】特開２０００−２２３５３４号公報でも異
方性導電性ペーストが半導体チップの両側方へ大きくは
み出ししている図が示されされているが，これに対する
対策は何ら説明されていない。殆んどこのはみ出し部分
は加圧されていないと思われる。
【０００６】
【発明が解決しようとする課題】以上、従来の技術によ
ると１個のＩＣを実装するためにそれぞれ１０〜４０秒
ずつ加熱加圧する必要があったため、低い生産性や生産
コストの高さが問題となっていた。これに対しては図１
４で示すように１個の装着装置Ｐ’に２個のＩＣ１’を
装着して基板３’にフリップチップ実装することも考え
られるが２個のＩＣ１’、１’間にわずかに厚みの差が
あるだけでも加圧力、すなわち基板３’内への電極沈み
込み量に大きな差が出てくる。また２台の装着装置Ｐを
用いて同時に加圧するにしても装着装置Ｐ、Ｐと基板
３’、３’との平行度を同一に現出することはきわめて
困難である。また品質上も、ＡＣＦ５のＩＣ１からはみ
出した部分については、熱と圧力が十分に伝わらないた
めに樹脂の硬化を制御することが困難である、という問
題点があった。また樹脂硬化後のＡＣＦ５はみだし部分
に空隙が残ってしまうという問題もあり信頼性を低下さ
せる原因となっていた。これについては、はみ出し部分
で顕著であり、特にＩＣ１周辺を樹脂ｇで図１１で示す
ように封止した場合に、信頼性に大きな影響が見られ
た。また、はみ出し部分には、配線や他の部品を配置さ
せることができないため、回路設計上の制約となってい
た。本発明は以上の問題点に鑑みてなされ、これら問題
点を解決するフリップチップ実装方法及び装置、半導体
装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】以上の課題は、複数の電
極端子を有する配線基板と対向させて、複数の接続端子
を有する半導体チップを配設し、異方性導電膜を介して
前記配線基板の前記電極端子と前記半導体チップの前記
接続端子とを電気的に接続するフリップチップ実装方法
において、前記配線基板に対し、前記半導体チップを位
置決め配設した後、加熱して前記異方性導電膜を硬化度
１５〜３０％の範囲内で半硬化させる工程と、この工程
の後、少なくとも前記半導体チップ及び前記異方性導電
膜に等方位に均等な圧力を加えながら、かつ加熱しなが
ら前記異方性導電膜を硬化させて、前記配線基板に１個
又は複数個の前記半導体チップを固定させる工程と、を
有することを特徴とするフリップチップ実装方法、又
は、複数の電極端子を有する配線基板と対向させて、複
数の接続端子を有する半導体チップを配設し、異方性導
電膜を介して前記配線基板の前記電極端子と前記半導体
チップの前記接続端子とを電気的に接続するフリップチ
ップ実装方法において、複数枚の前記配線基板の各々に
一個または複数個の前記半導体チップを対向して位置決
め配設した後、加熱して前記異方性導電膜を硬化度１５
〜３０％の範囲内で半硬化させる工程と、この工程の
後、少なくとも前記半導体チップ及び前記異方性導電膜
に等方位に均等な圧力を加えながら、かつ加熱しながら
前記異方性導電膜を硬化させて、各前記配線基板に前記
半導体チップを固定させる工程と、を有することを特徴
とするフリップチップ実装方法、又は、複数の電極端子
を有する配線基板と対向させて、複数の接続端子を有す
る半導体チップを配設し、異方性導電膜を介して前記配
線基板の前記電極端子と前記半導体チップの前記接続端
子とを電気的に接続するフリップチップ実装装置におい
て、前記配線基板に対し、前記半導体チップを位置決め
配設する手段と、前記位置決めされた配設基板と半導体
チップを加熱し前記異方性導電膜を硬化度１５〜３０％
の範囲内で半硬化させる手段と、少なくとも前記半導体
チップ及び前記異方性導電膜に等方位に均等な圧力を加
える加圧手段とを設け、前記加圧手段により圧力を加え
ながら、かつ加熱しながら前記異方性導電膜を硬化させ
て、前記配線基板に前記半導体チップを固定させるよう
にしたことを特徴とするフリップチップ実装装置、又
は、複数の電極端子を有する配線基板と対向させて、複
数の接続端子を有する半導体チップを配設し、異方性導
電膜を介して前記配線基板の前記電極端子と前記半導体
チップの前記接続端子とを電気的に接続するフリップチ
ップ実装装置において、複数枚の前記配線基板の各々に
一個または複数個の前記半導体チップを位置決め配設す
る手段と、加熱して前記異方性導電膜を硬化度１５〜３
０％の範囲内で半硬化させる手段と、前記半硬化させた
後、少なくとも前記半導体チップ及び前記異方性導電膜
に等方位に均等な圧力を加える加圧手段とを設け、前記
加圧手段により圧力を加えながら、かつ加熱しながら前
記異方性導電膜を硬化させて、各前記配線基板に前記半
導体チップを固定させるようにしたことを特徴とするフ
リップチップ実装装置、又は、請求項１又は６に記載の
フリップチップ実装方法により製造された半導体装置、
又は、請求項１０又は１５に記載のフリップチップ実装
装置により製造された半導体装置又は、複数の電極端子
を有する配線基板と対向させて、複数の接続端子を有す
る半導体チップを配設し、絶縁性樹脂膜を介して加圧し
て前記配線基板の前記電極端子と前記半導体チップの前
記接続端子とを電気的に接続するフリップチップ実装方
法において、前記配線基板に対し、前記半導体チップを
位置決め配設した後、加熱して前記樹脂を硬化度１５〜
３０％の範囲内で半硬化させる工程と、この工程の後、
少なくとも前記半導体チップ及び前記絶縁性樹脂膜に等
方位に均等な圧力を加えながら、かつ加熱しながら前記
絶縁性樹脂膜を硬化させて、前記配線基板に１個又は複
数個の前記半導体チップを固定させるようにしたことを
特徴とするフリップチップ実装方法、又は、複数の電極
端子を有する配線基板と対向させて、複数の接続端子を
有する半導体チップを配設し、絶縁性樹脂膜を介して加
圧して前記配線基板の前記電極端子と前記半導体チップ
の前記接続端子とを電気的に接続するフリップチップ実
装方法において、複数枚の前記配線基板の各々に一個ま
たは複数個の前記半導体チップを位置決め配設した後、
加熱して前記絶縁性樹脂膜を硬化度１５〜３０％の範囲
内で半硬化させる工程と、この工程の後、少なくとも前
記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な
圧力を加えながら、かつ加熱しながら前記絶縁性樹脂膜
を硬化させて、各前記配線基板に前記半導体チップを固
定させるようにしたことを特徴とするフリップチップ実
装方法、又は、複数の電極端子を有する配線基板と対向
させて、複数の接続端子を有する半導体チップを配設
し、絶縁性樹脂膜を介して加圧して前記配線基板の前記
電極端子と前記半導体チップの前記接続端子とを電気的
に接続するフリップチップ実装装置において、前記配線
基板に一個又は複数個の前記半導体チップを位置決め配
設する手段と、加熱して前記絶縁性樹脂膜を硬化度１５
〜３０％の範囲内で半硬化させる手段と、少なくとも前
記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な
圧力を加える加圧手段を設け、前記加圧手段により圧力
を加えながら、かつ加熱しながら前記絶縁性樹脂膜を硬
化させて、前記配線基板に前記半導体チップを固定させ
るようにしたことを特徴とするフリップチップ実装装
置、又は、複数の電極端子を有する配線基板と対向させ
て、複数の接続端子を有する半導体チップを配設し、絶
縁性樹脂膜を介して加圧して前記配線基板の前記電極端
子と前記半導体チップの前記接続端子とを電気的に接続
するフリップチップ実装装置において、複数枚の前記配
線基板の各々に一個または複数個の前記半導体チップを
対向して位置決め配設する手段と、加熱して前記絶縁性
樹脂膜を硬化度１５〜３０％の範囲内で半硬化させる手
段と、前記半硬化させた後、少なくとも前記半導体チッ
プ及び前記絶縁性樹脂膜に等方位に均等な圧力を加える
加圧手段を設け、前記加圧手段により圧力を加えなが
ら、かつ加熱しながら前記絶縁性樹脂膜を硬化させて、
各前記配線基板に前記半導体チップを固定させるように
したことを特徴とするフリップチップ実装装置、又は、
請求項２２又は２７に記載のフリップチップ実装方法に
より製造された半導体装置、又は、請求項３１又は３４
に記載のフリップチップ実装装置により製造された半導
体装置、によって解決される。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態による
フリップチップ実装方法および装置について図面を参照
して説明する。
【０００９】図１は本実施の形態によるフリップチップ
実装プロセスを示すが、図１Ａにおいて、ＩＣ１の外部
接続用端子にはバンプ２が形成されている。これは例え
ば金属ワイヤーを超音波接合することによって形成して
もよいし、めっき法、印刷法によって形成してもよい。
基板３は片面、両面あるいは多層板でありＩＣ１のバン
プ２に対応した端子４が表面に形成されている。基板３
の上にはあらかじめ異方性導電膜５が形成されている
（図１Ｂ）。これはエポキシ樹脂の中に導電性の粒子が
含有されているもので、プロセス条件のばらつきを吸収
し安定した導通を得る、という効果がある。異方性導電
膜（ＡＣＦとも言う）５としては例えば、フイルム状の
ものを貼り付けてもよいし、ペースト状のものを塗布あ
るいは印刷によって形成してもよい。なお、ＡＣＦ５を
貼付するときには、若干の加熱加圧をこれに施すことが
好ましい。例えば９．６ｍｍ角のＩＣに対して４０μｍ
厚さで１０．０ｍｍ角のＡＣＦでは、８０℃、５秒間の
加熱で１０Ｋｇｆの荷重をかけることが好ましい。次
に、図１Ｃで示すように、ＩＣ位置決め装置１０によっ
てＩＣ１を真空吸着させて、基板３の直上方にまで搬送
し、異方性導電膜５とＩＣ１の回路面が密着するように
搭載する。このときＩＣ１のバンプ２と基板３の端子４
とが正確に重なり合うように位置あわせする。位置決め
装置１０はこれを実現するだけの性能を有するものであ
る。例えばＩＣ１が９．６ｍｍ平方の大きさで、厚さ１
００μｍであれば、このような場合、位置決めと共に１
Ｋｇｆ（９．８Ｎ）の荷重が３秒間加えられる。これに
よって、より確実に正確な位置決めが行われる。次いで
４Ｋｇｆ／ｃｍ2 （４．３Ｋｇ／ｃｍ2 もしくは３９．
２×１０4 Ｐａ）の荷重で１７５℃の温度で２秒間加熱
される。これが図１Ｄの状態である。これでＡＦＣの半
硬化の状態が得られる。本実施の形態では以下のように
して硬化度もしくは反応率が測定されるＡＣＦの硬化前
のエポキシ量に対し、ある時間硬化後のそれがどれくら
いの割合で減少しているかを比較することによって反応
率を算出する。 １．ＡＣＦ（硬化前）を測定する。 ２．ある時間硬化後のＡＣＦを測定する（サンプルを採
取するときは圧着部（ＩＣ下部）から取る）。 ＜反応率の算出＞図３に示すような吸収スペクトルのチ
ャートからメチル基（−ＣＨ３）とエポキシ基の吸光度
を算出する。 メチル基の吸収波長は２９２２ｃｍ−１、エポキシ基は
９１４ｃｍ−１ ＜算出方法＞ エポキシ残存率（Ｘ）＝（ａ／ｂ）／（Ａ／Ｂ）×１０
０（％） 反応率＝１００−Ｘ（％） Ａ：圧着前（硬化前）のエポキシ基吸収強度 Ｂ：圧着前（硬化前）のメチル基吸収強度 ａ：圧着後（硬化後）のエポキシ基吸収強度 ｂ：圧着後（硬化後）のメチル基吸収強度 本発明の実施の形態によれば、上述の反応率が１５〜３
０％の範囲内の半硬化状態とされる。なお、メチル基の
吸収強度は硬化前と硬化後とで図３のＡ、Ｂで示すよう
に吸収強度は殆んど変化していない。すなわち、ｂ＝Ｂ
である。よってＸはエポキシ基の硬化前後の吸収強度の
比によって決定し得る。位置決め装置１０は異方性導電
膜５が半硬化の状態になった後、ＩＣ１から離れて外方
へと搬出される。次いで図２Ａで示すように本発明にか
かわる等方加圧装置１２が半導体装置Ｈ’の直上方へと
搬送され、そのケース１４がシール部材１６を介してス
テージ１７に圧設される。ケース１４内には柔軟な材質
でなる袋状物２２が気密に取り付け板１８に固定されて
いる。この取り付け板１８は図示せずともケース１４の
内壁に固定されている。取り付け板１８の中央部に形成
した開口には気密にパイプ２８が固定されており、油圧
室２９内に連通している。油圧室２９内には、パイプ２
８を介して高圧の油が供給される。袋状物２２はこれに
より図示のように膨張し、ＩＣ１およびＡＦＣ５に袋状
物２２を介して矢印で示すように等方的に均等な圧力が
加えられる。他方、ステージ１７内に設けられたヒータ
３２によって所定の温度で加熱される。所定の時間後Ａ
ＣＦ５が本硬化する。なお、ヒータ３２により所定の温
度（例えば約１８０℃）で加熱するとしたが、これに代
えてパイプ２８を介して供給される油を油圧室２９で所
定の温度に加熱するようにしてもよい。またケース１４
内にはパイプ２６を介して排気装置（図示せず）が接続
されケース１４と袋状物２２との間の空間２０を真空状
態に保つ。これにより袋状物２２の膜はぴったりとＩＣ
１およびＡＣＦ５に押さえつけられる。よってＩＣ１お
よびＡＦＣ５にはより均一的で等方的な圧力（例えば約
２０Ｋｇ／ｃｍ2 もしくは１９．６×１０4 Ｐａ）が加
えられる。なお、図１Ｄで示すようにしてＡＣＦ５が半
硬化状態とされているので、以上の操作で本硬化される
ときには、位置ずれは全く生じない。以上により、基板
３の端子４が基板内に数μｍ以上沈み込む変形をし安定
な電気的な導通を得る事ができる。またはみ出している
ＡＦＣ５にも均一的に圧力を加えることができるので、
はみ出し量も従来より大幅に小さくすることができ、ま
たこの硬化状態も制御することができる。さらに真空状
態に置かれることによって、より均一的な圧力を加えら
れることにより異方性導電膜５内の空隙（ｖｏｉｄ）を
軽減することができる。これにより図２Ｂで示すように
樹脂ｇで封止しも空隙が原因となる弊害はほとんど生ず
ることはない。上述の反応率（本願では硬化度ともい
う）１５〜３０％というのは、すなわちボイドが発生せ
ず、かつ位置ずれがしない程度の硬化条件範囲である。
図１Ｄの状態で反応を促進させ過ぎるとボイドの発生や
はみ出し部の残存による信頼性の劣化が現れてくる。
【００１０】図４は本発明の第２の実施の形態によるフ
リップチップ実装装置を示す。圧力容器３０内にはパイ
プ３９をとおって供給された加圧油３４が充填されてい
る。圧力容器３０の底壁部３０ａにはヒータ３２が設け
られておりこの上に上述のようにしてＡＣＦ５は半硬化
状態とされている半導体装置ＨＡが配設されている。そ
してこの上に柔軟なシート３８が被せられている。圧力
容器３０の底壁３０ａには開口が形成されこれに気密に
パイプ３６が接続され、これを介してシート３８の下方
空間が排気されシート３８はぴったりと半導体装置ＨＡ
の外周面および圧力容器３０の底壁３０ａに吸着する。
よって油３４の油圧が半導体装置ＨＡの外周面に等圧的
に均等に加えられる。よって第一の実施の形態と同じ効
果を奏することができる。
【００１１】図５は本発明の第３の実施の形態によるフ
リップチップ実装装置を示す。ステージ４８上に基板４
０が配設され、この上に高さもしくは厚さの相異なる半
導体チップＩＣＡ、ＩＣＢ、ＩＣＣが上述と同様にして
フリップチップ実装されている。柔軟な材質でなる袋状
物４２は取り付け板４４に気密に取り付けられている。
これはケース４６に固定されており、このケース４６の
内壁と袋状物４２との間の空間５２は上記第一の発明の
実施の形態と同様に排気される。すなわち、半導体チッ
プＩＣＡ，ＩＣＢ、ＩＣＣおよびＡＣＦ５1 、５2 、５
3 （いずれも半硬化状態とされている）の表面は真空と
接する。この上で袋状物４２内に加圧油５４が供給され
ると図示のように膨張し半導体チップＩＣＡ、ＩＣＢ、
ＩＣＣおよびＡＣＦ５1 、５2 、５3 にぴったりと密着
し加圧油５４の圧力がこの膜部材を介して等方的に、均
等に加えられる。よって異なる厚さにもかかわらず各半
導体チップＩＣＡ、ＩＣＢ、ＩＣＣのバンプはほぼ同等
に基板４０内に、ほぼ所定量沈んだ電極（端子）４と当
接し安定な導電性を得る事ができる。その他の効果は第
一の実施の形態と同様である。また一度に複数枚の基板
に半導体チップを固定させることができるので、従来の
一枚ずつの処理に比べ、大幅に一枚あたりの時間を短縮
することができ、生産効率を向上させることができる。
【００１２】図６は本発明の第４の実施の形態を示しス
テージ６０の上には二枚の基板６２および６４が載置さ
れる。それぞれに半導体チップＩＣＤおよびＩＣＥ、Ｉ
ＣＦがフリップチップ実装されている。ＡＣＦ５1 〜５
3 はいずれも半硬化状態とされている。その他の構成は
第３の実施の形態と同様であるので同一の符号を符しそ
の詳細な説明は省略する。本実施の形態では異なる厚さ
の基板６２、６４の上に異なる厚さの半導体チップＩＣ
Ｄ、ＩＣＥ、ＩＣＦが実装されているにもかかわらず各
半導体チップＩＣＤ、ＩＣＥ、ＩＣＦが当接する基板の
電極４の基板内への沈み量はほぼ同一であり安定な導電
状態を得る事ができる。その他の効果は上記の実施の形
態と同様である。
【００１３】図７及び図８は、本発明の第５の実施の形
態を示すが、図において油圧シリンダＡから突出する駆
動ピストンＢの上端には、下型７１が固定されており、
この上にパッキン７３が取り付けられている。またこれ
に対向して上壁体Ｄには、上型７２が固定されており、
これに対向する環状サイド型７５が配設され、これは４
本の案内ボルト７４により上下動をガイドされている。
以上の構成要素は図７で断面で明確に示されている。図
８において、塊状弾性部材Ｇが環状のサイド型７５と上
型７２との間に弾接して配設されている。この材質とし
ては、天然ゴムＳＢＲ、ＢＲ、ＩＲ及びＣＲ等のジエン
コム、ＩＩＲ、ＥＰＭ及びＥＰＤＭ等のオレフィンゴ
ム、アクリロニトリルブタジエンゴム、シリコーンゴ
ム、フッ素ゴム、クロロスルホン化ポリエチレン、塩素
化ポリエチレン、塩素化ブチルゴム、多流化ゴム、ウレ
タンゴム、アクリルゴム、エピクロルヒドリンゴム、ポ
リプロピレンオキシド、エチレン酢酸ビニル共重合体な
どの特殊合成ゴム、並びに熱可塑性エラストマ等のゴム
弾性を有する柔軟弾性材料を挙げることができる。
【００１４】図８において下型７１の載置面７１ａには
基板３が載置され、更に上記の実施の形態と同様にして
この上に位置決め装置により搬送されてきた半導体チッ
プＩＣが載せられる。またＡＣＦ５は半硬化の状態とさ
れている。シリンダＡを駆動し、ピストンＢを上昇させ
ると、下型７１は上型７２に近接し、ついには基板３と
半導体チップＩＣとで構成されている半導体装置ＨＤは
塊状弾性部材Ｇに埋まるような形で圧接される。なお、
上型７２及び下型７１にはヒーターが内蔵されており、
弾性部材Ｇはこの加熱によりその柔軟性を増大せてお
り、容易に半導体装置ＨＤは塊状弾性部材Ｇ中に埋め込
まれるが如く、等方的かつ均等に圧接される。なお、弾
性部材Ｇは、その外周面がサイド型７５及びその上面は
上型７２の底面によってその変形を規制されており、結
果として下型７１の載置面７１ａに載置されている半導
体装置ＨＤの全体を等方的に均等加圧する。また下型７
１に真空用孔ｈが形成されており、これを介して半導体
装置ＨＤのまわりが真空とされている。よって、上記実
施の形態と同様な効果を奏するものである。
【００１５】図９は図７及び図８の装置を使って実験し
た載置面７１ａ上の半導体装置の載置図を示すものであ
るが、１４４ｍｍ角の載置面７１ａ上に、４隅及び中央
にほぼ方形の配線基板８０を配設し、これらにＩＣを上
述の実施の形態と同様にしてフリップチップ実装させ
た。また介在されているＡＣＦは半硬化の状態とされて
いる。図７及び図８の装置により加圧して、柔軟な弾性
部材Ｇの加圧により得られた結果を表１に示す。これに
よると、各基板８０内での電極（端子）の沈み込み量は
平均値１７．１μｍ及び標準偏差σが１．２であり、十
分に均等に沈み込んでいることがわかる。よってバンプ
と電極端子との電気的導通は安定に保たれていることが
わかる。またＡＣＦが半硬化の状態とされてから、加圧
されたので、ＩＣの基板に対する位置ずれは全くなかっ
た。
【００１６】
【表１】
【００１７】更に図７及び図８の装置を使って、１枚の
基板上に１００μｍと３００μｍの厚さの半導体チップ
をフリップチップ実装させ、同時に圧着する実験を行っ
たが、それぞれの沈み込み量は１００μｍ厚さで１６．
３μｍ、３００μｍ厚さで１５．８μｍであり、良好な
結果を得た。なお、図７、図８の装置は、例えば特開２
０００−７９６１１に開示された装置と類似の構成を有
するものである。
【００１８】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限定されることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。
【００１９】例えば以上の実施の形態では、圧力媒体と
して油が用いられたが、これに限ることなく他の流体、
例えば水や空気であってもよい。
【００２０】また、第２の実施の形態では、圧力容器３
０内に油を充填させ、圧力容器３０の底壁３０ａに基板
３を載置させ、この上に半導体チップをフリップチップ
実装させて得られる半導体装置ＨＡ全体に柔軟な膜３８
を覆うようにして等方的かつ、均等な圧力を加えるよう
にしたが、レトルト食品の如く、全体を柔軟な袋状物内
に収容し、図２に示す圧力容器３０のほぼ中央部で浮遊
させるような形で加熱、加圧させるようにしてもよい。
【００２１】また、以上の実施の形態ではいわゆるフリ
ップチップ実装を説明したが、本発明はこの技術的用語
の範囲内に限定されることはない。一方の配線基板に対
し、半導体素子を上記実施の形態のように単に搬送する
だけでほとんど両者が静的な状態で行われたが、これに
限ることなく、フィルム状に形成した配線基板をロール
状に巻いて、これから一つずつ繰り出して所定の位置で
半導体素子を加圧、加熱して電気的導通をとるようにし
た、いわゆるワイヤレスボンディング方式（フリップチ
ップ実装もこの方式に属する）のＴＡＢ（Tape Automa
ted Bonding）実装技術にも本発明は適用可能である。
【００２２】また、以上の実施の形態ではＡＣＦ膜を用
いたが、これに代えて絶縁性の樹脂を用いてもよい。こ
の場合にも、勿論、図１Ｄに示す状態で加熱され半硬化
の状態とされてから、全硬化の状態とすべく加熱と等方
的加圧が行われる。
【００２３】また、以上の実施の形態ではＡＣＦとして
絶縁材で成る球に導電材をメッキしたものを含有させた
ものを用いたが、これに代えてカーボンファイバ、金属
等を含有させたものを用いてもよい。
【００２４】また、以上の実施の形態ではＩＣと基板と
の表面は真空に接するとしたが、大気であってもよい。
しかし、真空の方が、より低い流体の加圧力で袋状物の
膜材がぴったりとＩＣと基板の表面に密着する。
【００２５】以上述べた本発明の実施の形態及び変形例
の効果を要約すれば以下のようになる。 １．ＩＣと基板との間に位置ずれを生ずることなく、ま
た生じてもわずかにして本発明による等方加圧方式によ
り以下のような効果を奏することができる。 ２．基板の端子とＩＣのバンプとを電気的に接続し、固
定する工程において、ＩＣ上部とその周辺部を含む領域
を等方位に均一な圧力を負荷することによって、異方性
導電膜、あるいは樹脂のはみ出し部分の硬化条件を制御
できるようになった。これによって信頼性の向上という
効果が得られる。 ３．基板の端子とＩＣのバンプとを電気的に接続し、固
定する工程において、ＩＣ上部とその周辺部を含む領域
を等方位に均一な圧力を負荷することによって、異方性
導電膜、あるいは樹脂の中に生じる空隙を低減させるこ
とができるようになった。これによって信頼性の向上と
いう効果が得られる。 ４．上記の工程において周囲を真空状態に保つことによ
って、異方性導電膜あるいは樹脂に生じる空隙を激減さ
せることができるようになった。これによって信頼性の
向上という効果が得られる。 ５．上記の工程において複数のＩＣに対して、同時に処
理することができるようになった。これによって実装工
程の大幅な製造時間の短縮と、それによるコスト削減と
いう効果が得られる。例えば、１つのＩＣの実装に４０
秒かかるとすれば、２つ同時に加圧すると製造時間は半
分、３つ同時の場合製造時間は１／３となる。 ６．上記工程において、複数の基板を同時に処理するこ
とができるようになった。これによって実装工程の大幅
な製造時間の短縮と、それによるコスト削減という効果
が得られる。例えば、２つのＩＣを実装する基板２枚を
同時に処理した場合、その効果は従来方法の１／４とな
る。 ７．複数のチップに対して均一な圧力を負荷することに
よって、大きさ・形の異なるＩＣを同時に処理すること
ができるようになった。 ８．複数のチップに対して均一な圧力を負荷することに
よって、厚さの異なるＩＣを同時に処理することができ
るようになった。 ９．複数のチップに対して同時に異方性導電膜あるいは
樹脂を硬化させることによって、ＩＣ間の距離を小さく
することができるようになった。従来方法によれば、は
み出し部分を考慮して、０．５ｍｍ〜１ｍｍ以上あけて
いたが、理論上０ｍｍとすることも可能となる。なお、
半硬化後のＡＦＣの硬化度は１週間放置しても殆んど変
化がなく、直ちに本硬化せずとも上述と同等な効果が得
られるので、生産管理上も好都合である。
【００２６】
【発明の効果】以上述べたように本発明のフリップチッ
プ実装方法及び装置、半導体装置によれば、低コストで
生産性を高くして、高信頼性の半導体装置を製造するこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造プ
ロセスを示すが、ＡはＩＣの側面図、Ｂは配線基板の端
子上に異方性導電膜を貼着した状態を示す側面図、Ｃは
位置決め装置により、ＩＣを配線基板の上に位置決めし
て搭載した状態を示す側面図である。
【図２】図１に続く工程を示す図でＡは半導体装置に等
方的かつ、均等的な圧力を加える装置を適用した状態を
示す側面図、Ｂは図２Ａで得られた半導体装置に、更に
樹脂をモールドさせて得られた半導体装置の断面図であ
る。
【図３】半硬化状態の反応率を測定する赤外線吸収スペ
クトルチャートでＡは未硬化及びＢは半硬化状態のエポ
キシ樹脂の赤外線吸収スペクトルである。
【図４】本発明の第２の実施の形態によるフリップチッ
プ実装装置の断面図である。
【図５】本発明の第３の実施の形態によるフリップチッ
プ実装装置の要部の拡大断面図である。
【図６】本発明の第４の実施の形態によるフリップチッ
プ実装装置の要部の拡大断面図である。
【図７】本発明の第５の実施の形態によるフリップチッ
プ実装装置の側面図である。
【図８】同装置の要部の拡大断面図である。
【図９】図７及び図８の装置を使った半導体装置の加圧
実験方法を示す模式図である。
【図１０】従来の方法により製造した半導体装置の断面
図である。
【図１１】図１０の半導体装置に樹脂でモールドした状
況を示す断面図である。
【図１２】従来例のフリップチップ実装方法を示す工程
図で、Ａは半導体チップの側面図、Ｂは配線基板の電極
にＡＣＦを貼着した状況を示す側面図、Ｃは図１２Ａの
半導体チップを図１２Ｂの配線基板に搭載した状態を示
す側面図、Ｄは図１２Ｃで得られた半導体装置を樹脂で
封止した状況を示す側面図である。
【図１３】図１２Ｃで得られた半導体装置の拡大断面図
である。
【図１４】従来例で２個のＩＣを一台の装着装置で加圧
する状況を示す側面図である。
【符号の説明】
１……ＩＣ、２……バンプ、３……基板、４……電極、
５……異方性導電膜、５1 、５2 、５3 ……異方性導電
膜、１２……等方加圧装置、２０……真空空間、２２…
…袋状物、３０……圧力容器、３４……加圧油、３８…
…柔軟な膜、４２……袋状物、６０……基板、Ｇ……塊
状弾性部材、Ｈ、Ｈ’、ＨＡ、ＨＢ、ＨＣ、ＨＤ……半
導体装置、ＩＣＡ、ＩＣＢ、ＩＣＣ、ＩＣＤ、ＩＣＥ、
ＩＣＦ……半導体チップ。

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 複数の電極端子を有する配線基板と対向
    させて、複数の接続端子を有する半導体チップを配設
    し、異方性導電膜を介して前記配線基板の前記電極端子
    と前記半導体チップの前記接続端子とを電気的に接続す
    るフリップチップ実装方法において、前記配線基板に対
    し、前記半導体チップを位置決め配設した後、加熱して
    前記異方性導電膜を硬化度１５〜３０％の範囲内で半硬
    化させる工程と、この工程の後、少なくとも前記半導体
    チップ及び前記異方性導電膜に等方位に均等な圧力を加
    えながら、かつ加熱しながら前記異方性導電膜を硬化さ
    せて、前記配線基板に１個又は複数個の前記半導体チッ
    プを固定させる工程と、を有することを特徴とするフリ
    ップチップ実装方法。
  2. 【請求項２】 前記圧力は前記半導体チップ及び前記異
    方性導電膜を覆う柔軟な膜部材を介して加圧流体により
    加えられることを特徴とする請求項１に記載のフリップ
    チップ実装方法。
  3. 【請求項３】 前記圧力は前記半導体チップ及び前記異
    方性導電膜を覆う柔軟な弾性体の加圧により加えられる
    ことを特徴とする請求項１に記載のフリップチップ実装
    方法。
  4. 【請求項４】 前記複数個の半導体チップのいずれか
    は、他と高さが異なることを特徴とする請求項１乃至３
    のいずれかに記載のフリップチップ実装方法。
  5. 【請求項５】 前記半導体チップおよび前記異方性導電
    膜の表面が接する空間を真空状態に保持することを特徴
    とする請求項４に記載のフリップチップ実装方法。
  6. 【請求項６】 複数の電極端子を有する配線基板と対向
    させて、複数の接続端子を有する半導体チップを配設
    し、異方性導電膜を介して前記配線基板の前記電極端子
    と前記半導体チップの前記接続端子とを電気的に接続す
    るフリップチップ実装方法において、複数枚の前記配線
    基板の各々に一個または複数個の前記半導体チップを対
    向して位置決め配設した後、加熱して前記異方性導電膜
    を硬化度１５〜３０％の範囲内で半硬化させる工程と、
    この工程の後、少なくとも前記半導体チップ及び前記異
    方性導電膜に等方位に均等な圧力を加えながら、かつ加
    熱しながら前記異方性導電膜を硬化させて、各前記配線
    基板に前記半導体チップを固定させる工程と、を有する
    ことを特徴とするフリップチップ実装方法。
  7. 【請求項７】 前記圧力は前記半導体チップ及び前記異
    方性導電膜を覆う柔軟な膜部材を介して加圧流体により
    加えられることを特徴とする請求項６に記載のフリップ
    チップ実装方法。
  8. 【請求項８】 前記圧力は前記半導体チップ及び異方性
    導電膜を覆う柔軟な弾性体の加圧により加えられること
    を特徴とする請求項６に記載のフリップチップ実装方
    法。
  9. 【請求項９】 前記半導体チップの少なくとも１個は他
    のいずれかの前記半導体チップとは厚さが異なることを
    特徴とする請求項６乃至８のいずれかに記載のフリップ
    チップ実装方法。
  10. 【請求項１０】 複数の電極端子を有する配線基板と対
    向させて、複数の接続端子を有する半導体チップを配設
    し、異方性導電膜を介して前記配線基板の前記電極端子
    と前記半導体チップの前記接続端子とを電気的に接続す
    るフリップチップ実装装置において、前記配線基板に対
    し、前記半導体チップを位置決め配設する手段と、前記
    位置決めされた配設基板と半導体チップを加熱し前記異
    方性導電膜を硬化度１５〜３０％の範囲内で半硬化させ
    る手段と、少なくとも前記半導体チップ及び前記異方性
    導電膜に等方位に均等な圧力を加える加圧手段とを設
    け、前記加圧手段により圧力を加えながら、かつ加熱し
    ながら前記異方性導電膜を硬化させて、前記配線基板に
    前記半導体チップを固定させるようにしたことを特徴と
    するフリップチップ実装装置。
  11. 【請求項１１】 前記加圧手段は前記半導体チップ及び
    前記異方性導電膜を覆う柔軟な膜部材を介して加圧流体
    により加えることを特徴とする請求項１０に記載のフリ
    ップチップ実装装置。
  12. 【請求項１２】 前記加圧手段は前記半導体チップ及び
    前記異方性導電膜を覆う柔軟な弾性体の加圧により加え
    ることを特徴とする請求項１０に記載のフリップチップ
    実装装置。
  13. 【請求項１３】 前記複数個の半導体チップのいずれか
    は、他と高さが異なることを特徴とする請求項１０乃至
    １２のいずれかに記載のフリップチップ実装装置。
  14. 【請求項１４】 前記半導体チップおよび前記異方性導
    電膜の表面が接する空間を真空状態に保持しながら前記
    異方性導電膜を硬化させるようにしたことを特徴とする
    請求項１３に記載のフリップチップ実装装置。
  15. 【請求項１５】 複数の電極端子を有する配線基板と対
    向させて、複数の接続端子を有する半導体チップを配設
    し、異方性導電膜を介して前記配線基板の前記電極端子
    と前記半導体チップの前記接続端子とを電気的に接続す
    るフリップチップ実装装置において、複数枚の前記配線
    基板の各々に一個または複数個の前記半導体チップを位
    置決め配設する手段と、加熱して前記異方性導電膜を硬
    化度１５〜３０％の範囲内で半硬化させる手段と、前記
    半硬化させた後、少なくとも前記半導体チップ及び前記
    異方性導電膜に等方位に均等な圧力を加える加圧手段と
    を設け、前記加圧手段により圧力を加えながら、かつ加
    熱しながら前記異方性導電膜を硬化させて、各前記配線
    基板に前記半導体チップを固定させるようにしたことを
    特徴とするフリップチップ実装装置。
  16. 【請求項１６】 前記圧力は前記半導体チップ及び前記
    異方性導電膜を覆う柔軟な膜部材を介して加圧流体によ
    り加えられることを特徴とする請求項１５に記載のフリ
    ップチップ実装装置。
  17. 【請求項１７】 前記圧力は前記半導体チップ及び異方
    性導電膜を覆う柔軟な弾性体の加圧により加えられるこ
    とを特徴とする請求項１５に記載のフリップチップ実装
    装置。
  18. 【請求項１８】 前記半導体チップの少なくとも１個は
    他のいずれかの前記半導体チップとは厚さが異なること
    を特徴とする請求項１５乃至１７に記載のフリップチッ
    プ実装装置。
  19. 【請求項１９】 前記圧力を加えながらかつ、前記半導
    体チップおよび前記異方性導電膜の表面が接する空間を
    真空状態に保持しながら前記異方性導電膜を硬化させる
    ようにしたことを特徴とする請求項１８に記載のフリッ
    プチップ実装装置。
  20. 【請求項２０】 請求項１又は６に記載のフリップチッ
    プ実装方法により製造された半導体装置。
  21. 【請求項２１】 請求項１０又は１５に記載のフリップ
    チップ実装装置により製造された半導体装置。
  22. 【請求項２２】 複数の電極端子を有する配線基板と対
    向させて、複数の接続端子を有する半導体チップを配設
    し、絶縁性樹脂膜を介して加圧して前記配線基板の前記
    電極端子と前記半導体チップの前記接続端子とを電気的
    に接続するフリップチップ実装方法において、前記配線
    基板に対し、前記半導体チップを位置決め配設した後、
    加熱して前記樹脂を硬化度１５〜３０％の範囲内で半硬
    化させる工程と、この工程の後、少なくとも前記半導体
    チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を加
    えながら、かつ加熱しながら前記絶縁性樹脂膜を硬化さ
    せて、前記配線基板に１個又は複数個の前記半導体チッ
    プを固定させるようにしたことを特徴とするフリップチ
    ップ実装方法。
  23. 【請求項２３】 前記圧力は前記半導体チップ及び前記
    絶縁性樹脂膜を覆う柔軟な膜部材を介して加圧流体によ
    り加えられることを特徴とする請求項２２に記載のフリ
    ップチップ実装方法。
  24. 【請求項２４】 前記圧力は前記半導体チップ及び前記
    絶縁性樹脂膜を覆う柔軟な弾性体の加圧により加えられ
    ることを特徴とする請求項２２に記載のフリップチップ
    実装方法。
  25. 【請求項２５】 前記複数個の半導体チップのいずれか
    は、他と高さが異なることを特徴とする請求項２２乃至
    ２４のいずれかに記載のフリップチップ実装方法。
  26. 【請求項２６】 前記半導体チップおよび前記絶縁性樹
    脂膜の表面が接する空間を真空状態に保持することを特
    徴とする請求項２５に記載のフリップチップ実装方法。
  27. 【請求項２７】 複数の電極端子を有する配線基板と対
    向させて、複数の接続端子を有する半導体チップを配設
    し、絶縁性樹脂膜を介して加圧して前記配線基板の前記
    電極端子と前記半導体チップの前記接続端子とを電気的
    に接続するフリップチップ実装方法において、複数枚の
    前記配線基板の各々に一個または複数個の前記半導体チ
    ップを位置決め配設した後、加熱して前記絶縁性樹脂膜
    を硬化度１５〜３０％の範囲内で半硬化させる工程と、
    この工程の後、少なくとも前記半導体チップ及び前記絶
    縁性樹脂膜に等方位に均等な圧力を加えながら、かつ加
    熱しながら前記絶縁性樹脂膜を硬化させて、各前記配線
    基板に前記半導体チップを固定させるようにしたことを
    特徴とするフリップチップ実装方法。
  28. 【請求項２８】 前記圧力は前記半導体チップ及び前記
    絶縁性樹脂膜を覆う柔軟な膜部材を介して加圧流体によ
    り加えられることを特徴とする請求項２７に記載のフリ
    ップチップ実装方法。
  29. 【請求項２９】 前記圧力は前記半導体チップ及び絶縁
    性樹脂膜を覆う柔軟な弾性体の加圧により加えられるこ
    とを特徴とする請求項２７に記載のフリップチップ実装
    方法。
  30. 【請求項３０】 前記半導体チップの少なくとも１個は
    他のいずれかの前記半導体チップとは厚さが異なること
    を特徴とする請求項２７乃至２９に記載のフリップチッ
    プ実装方法。
  31. 【請求項３１】 複数の電極端子を有する配線基板と対
    向させて、複数の接続端子を有する半導体チップを配設
    し、絶縁性樹脂膜を介して加圧して前記配線基板の前記
    電極端子と前記半導体チップの前記接続端子とを電気的
    に接続するフリップチップ実装装置において、前記配線
    基板に一個又は複数個の前記半導体チップを位置決め配
    設する手段と、加熱して前記絶縁性樹脂膜を硬化度１５
    〜３０％の範囲内で半硬化させる手段と、少なくとも前
    記半導体チップ及び前記絶縁性樹脂膜に等方位に均等な
    圧力を加える加圧手段を設け、前記加圧手段により圧力
    を加えながら、かつ加熱しながら前記絶縁性樹脂膜を硬
    化させて、前記配線基板に前記半導体チップを固定させ
    るようにしたことを特徴とするフリップチップ実装装
    置。
  32. 【請求項３２】 前記加圧手段は前記半導体チップ及び
    前記絶縁性樹脂膜を覆う柔軟な膜部材を介して加圧流体
    により圧力を加えることを特徴とする請求項３１に記載
    のフリップチップ実装装置。
  33. 【請求項３３】 前記加圧手段は前記半導体チップ及び
    前記絶縁性樹脂膜を覆う柔軟な弾性体の加圧により圧力
    を加えることを特徴とする請求項３１に記載のフリップ
    チップ実装装置。
  34. 【請求項３４】 複数の電極端子を有する配線基板と対
    向させて、複数の接続端子を有する半導体チップを配設
    し、絶縁性樹脂膜を介して加圧して前記配線基板の前記
    電極端子と前記半導体チップの前記接続端子とを電気的
    に接続するフリップチップ実装装置において、複数枚の
    前記配線基板の各々に一個または複数個の前記半導体チ
    ップを対向して位置決め配設する手段と、加熱して前記
    絶縁性樹脂膜を硬化度１５〜３０％の範囲内で半硬化さ
    せる手段と、前記半硬化させた後、少なくとも前記半導
    体チップ及び前記絶縁性樹脂膜に等方位に均等な圧力を
    加える加圧手段を設け、前記加圧手段により圧力を加え
    ながら、かつ加熱しながら前記絶縁性樹脂膜を硬化させ
    て、各前記配線基板に前記半導体チップを固定させるよ
    うにしたことを特徴とするフリップチップ実装装置。
  35. 【請求項３５】 前記加圧手段は前記半導体チップ及び
    前記絶縁性樹脂膜を覆う柔軟な膜部材を介して加圧流体
    により圧力を加えることを特徴とする請求項３４に記載
    のフリップチップ実装装置。
  36. 【請求項３６】 前記加圧手段は前記半導体チップ及び
    絶縁性樹脂膜を覆う柔軟な弾性体の加圧により圧力を加
    えることを特徴とする請求項３４に記載のフリップチッ
    プ実装装置。
  37. 【請求項３７】 前記半導体チップの少なくとも１個は
    他のいずれかの前記半導体チップとは厚さが異なること
    を特徴とする請求項３４乃至３６に記載のフリップチッ
    プ実装装置。
  38. 【請求項３８】 前記圧力を加えながらかつ、前記半導
    体チップおよび前記異方性導電膜の表面が接する空間を
    真空状態に保持しながら前記絶縁性樹脂膜を硬化させる
    ようにしたことを特徴とする請求項３７に記載のフリッ
    プチップ実装装置。
  39. 【請求項３９】 請求項２２又は２７に記載のフリップ
    チップ実装方法により製造された半導体装置。
  40. 【請求項４０】 請求項３１又は３４に記載のフリップ
    チップ実装装置により製造された半導体装置。
JP2001269826A 2001-09-06 2001-09-06 フリップチップ実装方法 Expired - Fee Related JP4710205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001269826A JP4710205B2 (ja) 2001-09-06 2001-09-06 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001269826A JP4710205B2 (ja) 2001-09-06 2001-09-06 フリップチップ実装方法

Publications (3)

Publication Number Publication Date
JP2003077953A true JP2003077953A (ja) 2003-03-14
JP2003077953A5 JP2003077953A5 (ja) 2008-10-02
JP4710205B2 JP4710205B2 (ja) 2011-06-29

Family

ID=19095572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001269826A Expired - Fee Related JP4710205B2 (ja) 2001-09-06 2001-09-06 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP4710205B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1845556A1 (en) * 2005-02-02 2007-10-17 Sony Chemical & Information Device Corporation Electric component mounting apparatus
WO2008032510A1 (fr) * 2006-09-15 2008-03-20 Lintec Corporation Procédé de production d'un dispositif à semi-conducteur
EP1975994A1 (en) * 2006-01-13 2008-10-01 Sony Chemical & Information Device Corporation Pressure bonding device and mounting method
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
US8159790B2 (en) * 2002-01-26 2012-04-17 Sae Magnetics (H.K.) Ltd. Method and apparatus for the prevention of electrostatic discharge (ESD) by a hard drive magnetic head involving the utilization of anisotropic conductive paste (ACP) in the securement to a head-gimbal assembly (HGA)
JP2012089571A (ja) * 2010-10-15 2012-05-10 Sumitomo Bakelite Co Ltd 樹脂組成物、及び電子装置の製造方法
JP2013214619A (ja) * 2012-04-02 2013-10-17 Sekisui Chem Co Ltd 半導体装置の製造方法
JP2014103372A (ja) * 2012-11-20 2014-06-05 Ableprint Technology Co Ltd 半導体パッケージング用の拡張連通室を有する加圧容器
JP2014179422A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 部品加圧装置及び部品加圧装置を用いた加熱システム
JP2018074148A (ja) * 2016-10-24 2018-05-10 パロ アルト リサーチ センター インコーポレイテッド 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
EP3428954A1 (en) * 2017-07-14 2019-01-16 Infineon Technologies AG Method for establishing a connection between two joining partners
WO2020152980A1 (ja) * 2019-01-23 2020-07-30 Ｊｍエナジー株式会社 電極製造システム及び電極製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138263A (ko) 2020-05-12 2021-11-19 삼성전자주식회사 반도체 칩 실장용 테이프 및 상기 테이프를 이용한 반도체 패키지 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199440A (ja) * 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02122531A (ja) * 1988-11-01 1990-05-10 Matsushita Electric Ind Co Ltd 電子部品の実装装置
JPH1050930A (ja) * 1996-08-06 1998-02-20 Hitachi Chem Co Ltd マルチチップ実装法
JPH10107048A (ja) * 1996-08-06 1998-04-24 Hitachi Chem Co Ltd マルチチップ実装法、接着剤付チップ連、および接着剤付チップの製造方法
JPH10294563A (ja) * 1997-04-18 1998-11-04 Hitachi Chem Co Ltd マルチチップ実装法
JPH10294422A (ja) * 1997-04-18 1998-11-04 Hitachi Chem Co Ltd 電子部品実装法
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2002016108A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199440A (ja) * 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02122531A (ja) * 1988-11-01 1990-05-10 Matsushita Electric Ind Co Ltd 電子部品の実装装置
JPH1050930A (ja) * 1996-08-06 1998-02-20 Hitachi Chem Co Ltd マルチチップ実装法
JPH10107048A (ja) * 1996-08-06 1998-04-24 Hitachi Chem Co Ltd マルチチップ実装法、接着剤付チップ連、および接着剤付チップの製造方法
JPH10294563A (ja) * 1997-04-18 1998-11-04 Hitachi Chem Co Ltd マルチチップ実装法
JPH10294422A (ja) * 1997-04-18 1998-11-04 Hitachi Chem Co Ltd 電子部品実装法
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2002016108A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159790B2 (en) * 2002-01-26 2012-04-17 Sae Magnetics (H.K.) Ltd. Method and apparatus for the prevention of electrostatic discharge (ESD) by a hard drive magnetic head involving the utilization of anisotropic conductive paste (ACP) in the securement to a head-gimbal assembly (HGA)
US7857028B2 (en) 2005-02-02 2010-12-28 Sony Corporation Mounting device for electrical component
EP1845556A1 (en) * 2005-02-02 2007-10-17 Sony Chemical & Information Device Corporation Electric component mounting apparatus
EP2264748A3 (en) * 2005-02-02 2012-09-05 Sony Chemical & Information Device Corporation Electric component mounting apparatus
EP1845556A4 (en) * 2005-02-02 2010-02-10 Sony Chem & Inf Device Corp ATTACHING DEVICE FOR ELECTRICAL COMPONENTS
TWI401756B (zh) * 2006-01-13 2013-07-11 Dexerials Corp 壓接裝置及構裝方法
EP1975994A4 (en) * 2006-01-13 2010-02-17 Sony Chem & Inf Device Corp PRESSURE COLLAGE DEVICE AND CORRESPONDING MOUNTING METHOD
EP1975994A1 (en) * 2006-01-13 2008-10-01 Sony Chemical & Information Device Corporation Pressure bonding device and mounting method
WO2008032510A1 (fr) * 2006-09-15 2008-03-20 Lintec Corporation Procédé de production d'un dispositif à semi-conducteur
KR101299773B1 (ko) * 2006-09-15 2013-08-23 린텍 가부시키가이샤 반도체장치의 제조방법
US8545663B2 (en) * 2006-09-15 2013-10-01 Lintec Corporation Process for manufacturing semiconductor devices
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
JP2012089571A (ja) * 2010-10-15 2012-05-10 Sumitomo Bakelite Co Ltd 樹脂組成物、及び電子装置の製造方法
JP2013214619A (ja) * 2012-04-02 2013-10-17 Sekisui Chem Co Ltd 半導体装置の製造方法
JP2014103372A (ja) * 2012-11-20 2014-06-05 Ableprint Technology Co Ltd 半導体パッケージング用の拡張連通室を有する加圧容器
JP2014179422A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 部品加圧装置及び部品加圧装置を用いた加熱システム
JP2018074148A (ja) * 2016-10-24 2018-05-10 パロ アルト リサーチ センター インコーポレイテッド 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
EP3312877A3 (en) * 2016-10-24 2018-08-08 Palo Alto Research Center, Incorporated Method and device for simultaneously bonding multiple chips of different heights on a flexible substrate using anisotropic conductive film or paste
US10147702B2 (en) 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste
EP3657539A1 (en) * 2016-10-24 2020-05-27 Palo Alto Research Center, Incorporated Method and device for simultaneously bonding multiple chips of different heights on a flexible substrate using anisotropic conductive film or paste
EP3428954A1 (en) * 2017-07-14 2019-01-16 Infineon Technologies AG Method for establishing a connection between two joining partners
WO2020152980A1 (ja) * 2019-01-23 2020-07-30 Ｊｍエナジー株式会社 電極製造システム及び電極製造方法

Also Published As

Publication number Publication date
JP4710205B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4513235B2 (ja) フリップチップ実装装置
US5998242A (en) Vacuum assisted underfill process and apparatus for semiconductor package fabrication
JP4710205B2 (ja) フリップチップ実装方法
US4903885A (en) Method and apparatus for fastening electronic components to substrates
EP1111674A2 (en) Circuit component built-in module, radio device having the same, and method for producing the same
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP2001024034A (ja) 回路基板への電子部品の実装方法及びその装置
US20080308223A1 (en) Electronic component and manufacturing method thereof
JP2009259924A5 (ja)
US20110287582A1 (en) Method of forming a semiconductor device
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
KR20120099495A (ko) 가열 장치 및 실장체의 제조 방법
US5158226A (en) Method and arrangement for connecting a semiconductor to a substrate or for after-treatment of a semiconductor-to-substrate connection with contact-free pressing
CN102931123A (zh) 在干燥和压力支撑组装过程中固定半导体管芯
JP4718734B2 (ja) 回路素子の実装方法
US20050112803A1 (en) Semiconductor device and its manufacturing method, and semiconductor device manufacturing system
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
JP4548509B2 (ja) プリント基板製造装置
US20140359996A1 (en) Laminate peripheral clamping to control microelectronic module bsm warpage
JP2003258413A (ja) 回路素子の実装装置および実装方法
KR102205385B1 (ko) 수지 성형 장치, 이형 필름의 박리 방법 및 수지 성형품의 제조 방법
US8875977B2 (en) Element pressing apparatus and heating system using element pressing apparatus
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
US11712823B2 (en) Molding die for compression molding with resin leakage prevention member
JP2000195903A (ja) 電子部品接続体の製造方法及びその製造装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080814

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees