JPH10107048A - マルチチップ実装法、接着剤付チップ連、および接着剤付チップの製造方法 - Google Patents

マルチチップ実装法、接着剤付チップ連、および接着剤付チップの製造方法

Info

Publication number
JPH10107048A
JPH10107048A JP9195687A JP19568797A JPH10107048A JP H10107048 A JPH10107048 A JP H10107048A JP 9195687 A JP9195687 A JP 9195687A JP 19568797 A JP19568797 A JP 19568797A JP H10107048 A JPH10107048 A JP H10107048A
Authority
JP
Japan
Prior art keywords
chip
adhesive
electrode
adhesive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9195687A
Other languages
English (en)
Other versions
JP3928753B2 (ja
Inventor
Isao Tsukagoshi
功 塚越
Koji Kobayashi
宏治 小林
Kazuya Matsuda
和也 松田
Naoki Fukushima
直樹 福嶋
Nobukazu Koide
遵一 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JPH10107048A publication Critical patent/JPH10107048A/ja
Application granted granted Critical
Publication of JP3928753B2 publication Critical patent/JP3928753B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/7511—High pressure chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/914—Transfer or decalcomania
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1054—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing and simultaneously bonding [e.g., cut-seaming]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1066—Cutting to shape joining edge surfaces only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108—Flash, trim or excess removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y10T428/2486—Intermediate layer is discontinuous or differential with outer strippable or release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/287—Adhesive compositions including epoxy group or epoxy polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adhesive Tapes (AREA)

Abstract

(57)【要約】 【課題】 新しいマルチチップ実装法とそれに好適な接
着剤付き半導体チップの簡単な製造方法を提供する。 【解決手段】 下記（１）〜（４）の工程よりなるマル
チチップ実装法 （１）チップの電極形成面積と略同一大きさのフィルム
状接着剤層を、前記チップの電極面に形成した接着剤付
きチップを複数個得る工程 （２）接続すべき接着剤付きチップの電極と基板の電極
を位置合わせする工程 （３）電極の位置合わせを終了したチップの電極と基板
の電極を、接続すべき電極間で加熱加圧し、同一基板に
対し複数個のチップの電気的接続を得る工程 （４）必要に応じて行う上記（３）における電極間の電
気的接続を検査する工程

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板へのマルチチッ
プ実装方法とそれに好適な接着剤付チップ連および接着
剤付チップの製造方法に関する。
【０００２】
【従来の技術】半導体チップや電子部品の小型薄型化に
伴い、これらに用いる回路や電極は高密度、高精細化し
ている。このような微細電極の接続は、半田による接続
が難しいため、最近では接着剤を用いる方法が多用され
るようになってきた。この場合、接着剤中に導電粒子を
配合し圧着して接着剤の厚み方向に電気的接続を得るも
の（例えば特開昭５５−１０４００７号公報）と、導電
粒子を用いないで接続時の圧着して電極面の微細凹凸の
直接接触により電気的接続を得るもの（例えば特開昭６
０−２６２４３０号公報）がある。これらの接着剤を用
いた接続方式は、比較的低温で接続が可能であり、接続
部はフレキシブルなことから信頼性に優れ、加えてフィ
ルム状もしくはテープ状接着剤を用いた場合、一定厚み
の長尺状で供給可能なことから実装ラインの自動化が図
れ、あるいは加熱加圧といった簡単な工程でチップと基
板の電極の電気的接続に加え両者を接着接合し機械的な
固定が同時に得られること等から注目されている。近
年、上記方式を発展させて多数のチップ類を、比較的小
形の基板に高密度に実装するマルチチップモジュ−ル
（ＭＣＭ）が注目されている。この場合、まず接着剤層
を基板に形成した後、セパレータのある場合にはこれを
剥離し、次いで基板電極とチップ電極を対向配置して位
置合わせし接着接合することが一般的である。接着剤層
をチップ側に形成することは、基板に比べて小さなチッ
プ面積に形成する必要性から装置的に複雑となるため検
討が進んでいない。ＭＣＭに用いるチップ類としては、
半導体チップ、能動素子、受動素子、抵抗、コンデンサ
などの多種類（以下チップ類と称す）がある。
【０００３】
【発明が解決しようとする課題】ＭＣＭに用いるチップ
類は多種類であり、それに応じてチップサイズ（面積、
高さ）は多くの種類となる。そのため基板への接続の
際、接着剤層の基板への形成法や、基板との熱圧着法な
どで従来にない問題が生じている。すなわち接着剤がフ
ィルム状の場合、接着剤の幅（テープ幅）はチップサイ
ズ毎に異なるものが必要である。しかしながら、ＭＣＭ
は小形基板に高密度に複数のチップ類を実装するため、
実装時のスペ−スが少なく多種類のテープ幅の採用は困
難である。また、テープ幅が多品種となり材料管理が大
変なことや、実装装置もテープ幅毎に駆動、圧着、巻取
りなどの各装置が必要なため大掛かりとなり、設置スペ
−スが大きくなることや高価となる等の不都合を生じ
る。そのため、接着剤層を基板の全面に形成した後、各
種サイズのチップを実装することが試みられている（特
公昭６１−２７９０２号公報）が、非接続部の残余接着
剤の除去処理が面倒なことに加え、接着剤層を実装部以
外に過剰に用いるため、コストアップを招く欠点があ
る。また、基板の全面に接着剤が形成されているので、
接続時の熱が隣接するチップ搭載部に影響するため、例
えば熱硬化型接着剤の反応が促進されて隣接部のチップ
搭載前の接着剤が使用不能な状態になったり、チップ搭
載後も接続温度による接着剤の軟化による隣接チップの
接続不良を招きやすい。これはまた、チップ搭載後の不
良チップの除去の際にもいえ、熱硬化型接着剤の反応に
より不良チップは剥がし難く接着剤の除去が困難であ
る。他方、チップと略同一大きさの接着剤層を形成する
試みとして、ウェハ状態で接着剤層を形成しフルダイシ
ングする試みが、例えば特公平４−３０７４２号公報に
見られるが、この場合もチップの種類毎に異なる多種類
のウェハを接着剤付で準備することは、接着剤の保存性
に寿命があることや工程管理が複雑である等の欠点を有
している。またチップの突起電極（バンプともいう）の
頂上部の先端のみに接着剤を形成し接続可能なピッチを
向上する試みが特開昭６３−２７６２３７号公報や特開
平２−１９９８４７号公報等に見られるが、これらはい
ずれも突起電極の頂上部のみに接着剤を形成するもので
あり、基板との接着面積が突起電極の近傍のみであり接
着力が弱く接続信頼性も不十分である。この対策として
突起電極の頂上部以外に接着剤を形成するには、アンダ
ーフィル材を注入するなどの手段が別途必要なため工程
が増加しコスト高となる。さらにチップ高さの異なる場
合や基板の両面に実装する場合、従来一般的に行われて
いた平行設置された金型を圧締するプレス法や、平行設
置された加圧ロール法などでは、加熱加圧が均一に行わ
れず、微細電極の接続が不可能である。本発明は上記欠
点に鑑みなされたもので、新しいマルチチップ実装法と
それに好適な接着剤付半導体チップ連およびその簡単な
製造方法を提供するものである。
【０００４】
【課題を解決するための手段】本発明の第１は、下記の
工程よりなるマルチチップ実装法に関する。 （１）チップの電極形成面の大きさと略同一面積のフィ
ルム状接着剤層を、前記チップの電極面に形成してなる
複数の接着剤付チップを得る工程 （２）接続すべき接着剤付チップの電極と基板の電極を
対向させて位置合わせする工程 （３）電極の位置合わせを終了したチップの電極と基板
の電極を、接続すべき電極間で加熱圧着し、同一基板に
複数のチップの電気的接続を得る工程 （４）必要に応じて上記（３）の工程で行う電極間の電
気的接続を検査する工程 本発明の第２は、下記工程よりなるマルチチップ実装法
に関する。 （１）チップの電極形成面の大きさと略同一面積のフィ
ルム状接着剤層を、前記チップの電極面に形成してなる
複数の接着剤付チップを得る工程 （２）接続すべき接着剤付チップの電極と基板の電極を
対向させて位置合わせし仮固定する工程 （３）仮固定したチップと基板を静水圧下で加熱し、同
一基板に複数のチップの電気的接続を得る工程 （４）必要に応じて上記と（３）の工程で行う電極間の
電気的接続を検査する工程 本発明の第３は、セパレータ上に形成されたフィルム状
接着剤に、独立した複数のチップがその電極形成面の全
面を前記接着剤により貼着してなる接着剤付チップ連に
関する。 本発明の第４は、本発明に好適な接着剤付チ
ップを得る方法であって、セパレータ上に形成してなる
チップサイズより大きな接着剤層をチップの電極面に接
触させ、チップの背面より加熱してチップサイズに沿っ
た接着剤層の凝集力低下ラインを形成し、チップと略同
一大きさの接着剤層をセパレータより剥離しチップに転
着させることを特徴とする接着剤付チップの製造方法に
関する。本発明の第５は、本発明に好適な接着剤付チッ
プを得る別の方法であって、セパレータ上に形成してな
るチップサイズより大きな接着剤層をチップの電極面に
接触させ、チップの背面より加圧しながらチップ形状に
沿った切断ジグで接着剤層の少なくとも厚み方向の一部
を切断し、チップと略同一大きさの接着剤層をチップに
転着させることを特徴とする接着剤付チップの製造方法
に関する。
【０００５】
【発明の実施の形態】以下本発明を実施例を示した図面
を参照しながら説明する。図１は、本発明の一実施例を
説明する断面模式図である。図１（ａ）は熱圧着装置の
一部であり、例えば吸着等でチップ１を固定可能な加熱
ヘッド２と、定盤３の間に、接着剤層４とセパレータ５
からなる接着テープ６が存在する。ここに接着剤層４は
チップ１の電極形成面と相対するように配置する。また
接着テープ６は定盤３に吸着等で密着され、あるいは定
盤３の前後のロール等（図示してない）で張力をかけた
状態で走行可能としてもよい。また接着剤層４はセパレ
ータ５から剥離可能であり、セパレータ５の密着や張力
による固定で一層容易となる。加熱ヘッド２と定盤３の
間を加圧することで半導体チップ１の電極形成面に、こ
れより大きな接着剤層４を接触させる。接着剤層４の大
きさは、ＭＣＭに用いる複数のチップの中の最大チップ
のサイズを選択することが他のチップにも適用可能であ
り、また取り扱い易いことからも好ましい。このときチ
ップの縦×横の小さい方を選択すると、テープ幅を小さ
くでき装置のスペ−スを小さくできるので好ましい。接
着剤層４の幅（一般的にはテープ幅）は、図２（ａ）の
ようにチップサイズとほぼ同じ大きさや、図２（ｂ）の
ようにチップサイズより若干大きめでもよい。また図２
（ｃ）のように２列以上に取り出すことも可能であり、
これらは取り扱い性や量産性を考慮して選択する。図１
（ａ）において、加熱ヘッド２は所定温度に加熱されて
いるので、チップ１の電極形成面の背面より直接加熱さ
れ、チップサイズに沿った接着剤層が優先的に加熱され
る。この時チップ１の周辺接着剤は熱伝播が少なく、熱
伝導性も低い接着剤のみなのでほとんど加熱されずにフ
ィルム状を維持するが、チップ１に密着した接着剤層４
は加熱により低粘度化しあるいは粘着性の増加によりチ
ップ１に転着一体化しフィルム強度が向上する。したが
ってチップ１のサイズに沿った接着剤層４の凝集力低下
ラインが形成される。この時ヘッド２の加熱温度は、接
着剤層４が軟化流動し（好ましくは１０００ポイズ以
下、より好ましくは１００〜１０ポイズが目安）、かつ
接着剤の硬化反応が開始しないか低位の状態（反応率２
０％以下が目安）とすることが好ましく、使用する接着
剤系によって適宜選定する。ヘッド２の加熱温度は、後
述する潜在性硬化剤の活性温度以下で行うことが、接着
剤付チップの保存性が向上するのでさらに好ましい。
【０００６】図１（ｂ）は、加熱ヘッド２を定盤３から
離した図であるが、チップ１のサイズに沿った接着剤層
の凝集力低下ラインによりチップ１と略同一大きさの接
着剤層４をチップ１に転着形成できる。定盤３上の接着
剤層４は、チップ１に転着した接着剤層４が抜けた形で
存在するが、残存する接着剤層４やセパレータ５により
フィルム形状を保っており、除去もしくは走行移動する
事で新しい接着面を定盤３上に載置可能である。図１の
場合、接着剤層４をセパレータ５から剥離した接着剤付
チップが得られるので、そのまま基板に接続して連続的
なＭＣＭ化が可能である。保存時には、接着剤面にセパ
レータを再度形成してもよい。図１において、あらかじ
めテープ上に各種チップを仮接続などにより載置してお
くと、接着剤付チップとしてテープからチップを剥離す
る際にも有効に適用可能である。この場合、各種チップ
を順序だてて接着剤付チップとして連続的に供給できる
ので、生産性が高く有効である。
【０００７】図３は本発明の他の、接着剤付チップを得
る一実施例を説明する断面模式図である。図３は圧着装
置の一部を示し、チップ１を吸着等で固定した加圧ヘッ
ド８と定盤３の間を、接着剤層４とセパレータ５からな
る接着テープ６が存在する。ここに接着テープ６は、定
盤３に吸着等で密着され、あるいは定盤３の前後のロー
ル等（図示してない）で張力をかけた状態で走行可能と
してもよい。加圧ヘッド８には切断ジグ７が配設されて
いる。切断ジグ７の刃は、チップ１のサイズに沿って周
囲に形成するが、テープ幅とチップサイズが略同等な場
合には２辺であってもよい。切断ジグ７により接着剤層
４の少なくとも厚み方向の一部もしくは全層を切断し、
チップ１と略同一大きさの接着剤層４をチップ１に付着
形成する。この時加圧ヘッド８は、加熱しない状態でも
よく、この場合室温作業が可能なことから熱による接着
剤のトラブル防止ができる。また所定温度に加熱されて
いると図１の熱の場合との相乗効果により、作業条件幅
の拡大が可能となることや、接着剤層４の粘着性の増加
が得られるのでさらに好ましい。切断ジグ７は金属やセ
ラミックス等の刃物や、熱、紫外線、レ−ザ等のエネル
ギ−線を用いることが可能である。切断ジグ７が刃物で
あり押し圧切断する場合の高さすなわちチップ１の接続
面からの距離は、接着剤層４もしくはセパレータ５への
切り込み深さを考慮して決定するが、接着剤層４を全層
切断することが接着剤層４から接着剤付チップを分離し
やすい事から好ましい。この場合、切断ジグ７を加圧ヘ
ッド８に収納可能とし、上下動可能の機構とすること
で、連続生産性が向上する。図１や３において、図４の
ように定盤３とセパレータ５の間にゴム等のクッション
層１１を載置することで、さらにチップサイズの外周エ
ッヂに沿った大きさの接着剤付チップの入手が容易とな
りさらに好ましい。
【０００８】以上により得られた接着剤付チップについ
て、図５〜６を用いて説明する。いずれもチップと略同
一面積のフィルム状接着剤が、電極部（図示してない）
を覆ってチップの電極面の全面に存在している。図５の
（ａ）は、接着剤付チップの基本構成であり、半導体チ
ップ１と接着剤層４が同一の大きさである。（ｂ）〜
（ｃ）は半導体チップ１に比べ若干の大小がある場合
で、基板との接続後の最適接着剤量の調節のために有効
である。大小の範囲としては、チップサイズ±３０％程
度とすることが接着剤付チップの形状安定性から好まし
く、同一の大きさとすることがより好ましい。本発明で
はこれら（ａ）〜（ｃ）を含めて、半導体チップと略同
一大きさと表現する。（ｄ）は接着剤層４にセパレータ
５が形成されている場合であり、保存時に接着剤面に塵
埃などの付着防止の点から好ましい。図６の（ａ）〜
（ｂ）は突起電極１２のあるチップの場合であり、
（ｃ）は突起電極のないチップの場合である。また
（ａ）（ｂ）は接着剤に導電粒子１４を含有する場合で
あり、（ｃ）は導電粒子を含有ない場合である。図６の
これら突起電極や導電粒子の有無は交互に組み合わせ可
能である。図７（ａ）は、接着剤付チップの応用構成で
あり、チップと略同一大きさのフィルム状接着剤がチッ
プの電極形成面の全面を覆って存在してなる接着剤付チ
ップの複数個が独立して、セパレータ上に形成された接
着剤付チップ連であり、連続したテープ状として巻き重
ねることもできる。また、図７（ｂ）のように、接着剤
層４はチップサイズに沿った形で独立してセパレ−タ５
上に形成することもできる。これらの場合、各種チップ
を例えば基板への搭載順に順序だててセパレータ上に形
成しておくことで、接着剤付チップが連続的に供給でき
るので、生産性が高く有効である。以上よりなる接着剤
付チップは、シングルチップ実装にも適用可能である
が、これを用いたマルチチップ実装法を以下に示す。ま
ず、接続すべき接着剤付チップの電極と基板の電極を、
顕微鏡や画像記憶装置を用いて位置合わせする。このと
き位置合わせマークの併用も有効である。次いで、接続
すべき電極間で加熱加圧し、同一基板に対し複数のチッ
プの導電接続を得る。加熱加圧の条件としてはチップ１
個毎でもよいが、多数個同時に圧着可能であると、生産
性の向上に有効である。加熱加圧の方法として通常のプ
レスによる他に、オートクレーブ等を用いた静水圧によ
る方法も、特にチップの厚みや大きさが異なる場合の均
一加熱加圧法として有効である。本発明でいう静水圧と
は、物体の外部表面に垂直に一定の圧力が作用する状態
をいう。ここで一般的にチップ面積が２〜２０ｍｍ角で
あるのに対し接続部の厚みは１ｍｍ以下、多くは０．１
ｍｍ以下と、圧倒的にチップ面積が大きく電極接続方向
の圧力が得られる。加熱加圧時に、接続すべき電極間で
導通検査を行うことも可能である。接着剤は、未硬化あ
るいは硬化反応の不十分な状態で導通検査可能なのでリ
ペア作業が容易である。このとき接着剤の反応率は３０
％程度以下で検査を行うことが溶剤に対するリペア作業
と両立しやすく好ましい。また接着剤の反能率が１０％
未満の場合は電極の固定が不十分なので加圧を併用する
ことが好ましい。以上で図８に示すような、複数の各種
形状やサイズのチップ類１を接着剤層４を用いて、比較
的小形の基板９に高密度に実装するマルチチップモジュ
ール（ＭＣＭ）が得られる。本発明が適用できる基板９
としては、ポリイミドやポリエステル等のプラスチック
フィルム、ガラス繊維／エポキシ等の複合体、シリコン
等の半導体、ガラスやセラミックス等の無機質基板等を
例示できる。
【０００９】本発明に用いる接着剤層４は、熱可塑性材
料や、熱や光により硬化する材料が広く適用できる。こ
れらは接続後の耐熱性や耐湿性に優れることから、硬化
性材料の適用が好ましい。なかでも潜在性硬化剤を含有
したエポキシ系接着剤や過酸化物などのラジカル系硬化
剤を含有したアクリル系接着剤は、短時間硬化が可能で
接続作業性がよく、分子構造上接着性に優れるので特に
好ましい。潜在性硬化剤は、熱や圧力による反応開始の
活性点が比較的明瞭であり、熱や圧力工程を伴う本発明
に好適である。潜在性硬化剤としては、イミダゾール
系、ヒドラジド系、三フッ化ホウ素−アミン錯体、アミ
ンイミド、ポリアミンの塩、オニウム塩、ジシアンジア
ミドなど、及びこれらの変性物があり，これらは単独ま
たは２種以上の混合体として使用出来る。これらはアニ
オン又はカチオン重合型などのいわゆるイオン重合性の
触媒型硬化剤であり、速硬化性を得やすくまた化学当量
的な考慮が少なくてよいことから好ましい。これらの中
では、イミダゾール系のものが非金属系であり電食が発
生しにくくまた反応性や接続信頼性の点からとくに好ま
しい。硬化剤としてはその他に、ポリアミン類、ポリメ
ルカプタン、ポリフェノール、酸無水物等の適用や前記
触媒型硬化剤との併用も可能である。また硬化剤を核と
しその表面を高分子物質や、無機物で被覆したマイクロ
カプセル型硬化剤は、長期保存性と速硬化性という矛盾
した特性の両立がであることが好ましい。本発明に用い
られる接着剤の硬化剤の活性温度は、４０〜２００℃が
好ましい。４０℃未満であると室温との温度差が少なく
保存に低温が必要であり、２００℃を越すと接続時に他
の部材に熱影響を与えるためであり、このような理由か
ら５０〜１５０℃がより好ましい。本発明でいう活性温
度は、ＤＳＣ（示差走査熱量計）を用いて、エポキシ樹
脂と硬化剤の配合物を試料として、室温から１０℃／分
で昇温させた時の発熱ピーク温度で示す。活性温度は低
温側であると反応性に勝るが保存性が低下する傾向にあ
るので、これらを考慮して決定する。本発明において、
硬化剤の活性温度以下の熱処理により接着剤付チップの
保存性が向上し、活性温度以上で良好なマルチチップの
接続が得られる。従って硬化剤の活性温度以下で、凝集
力低下ラインが形成されるように、溶融粘度を調節する
ことが好ましい。
【００１０】これら接着剤層４には、導電粒子や少量の
絶縁粒子を添加することが、接着剤付チップの製造時の
加熱加圧時に厚み保持材として作用するので好ましい。
この場合、導電粒子や絶縁粒子の割合は、０．１〜３０
体積％程度であり、異方導電性とするには０．５〜１５
体積％である。接着剤層４は、絶縁層と導電層を分離形
成した複数層の構成品も適用可能である。この場合、分
解能が向上するため高密度な電極接続が可能となる。導
電粒子としては、Ａｕ、Ａｇ、Ｐｔ、Ｃｏ、Ｎｉ、Ｃ
ｕ、Ｗ、Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン、
黒鉛等があり、またこれら導電粒子を核材とするか、あ
るいは非導電性のガラス、セラミックス、プラスチック
等の高分子等からなる核材に前記したような材質からな
る導電層を被覆形成したものでよい。さらに導電材料を
絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラ
ス、セラミックス、プラスチック等の絶縁粒子の併用等
も分解能が向上するので適用可能である。導電粒子の粒
径は、微小な電極上に１個以上、好ましくはなるべく多
くの粒子数を確保するには、小粒径粒子が好適であり１
５μｍ以下、より好ましくは７〜１μｍである。１μｍ
未満では電極表面と接触し難い。また、導電材料３は、
均一粒子径であると電極間からの流出が少ないので好ま
しい。これら導電粒子の中では、プラスチック等の高分
子核材に導電層を形成したものや、はんだ等の熱溶融金
属が、加熱加圧もしくは加圧により変形性を有し、接続
に回路との接触面積が増加し、信頼性が向上するので好
ましい。特に高分子類を核とした場合、はんだのように
融点を示さないので軟化の状態を接続温度で広く制御で
き、電極の厚みや平坦性のばらつきに対応し易いので特
に好ましい。また、例えばＮｉやＷ等の硬質金属粒子
や、表面に多数の突起を有する粒子の場合、導電粒子が
電極や配線パターンに食込むので、電極表面に酸化膜や
汚染層の存在する場合にも低い接続抵抗が得られ、信頼
性が向上するので好ましい。
【００１１】本発明のマルチチップ実装法によれば、異
なる大きさの必要サイズの接着剤付チップを基板に実装
できるので小面積基板に多数のチップの実装が容易であ
る。本発明によれば、各チップ毎に必要量の接着剤層が
形成されたチップを用いることにより、チップサイズ毎
に異なる接着テープを用いる場合に比べ、テープ幅は少
ない種類ですみ、実装装置の簡略化が可能である。ま
た、基板の全面に接着剤層を形成した場合に比べ、隣接
するチップや接着剤への熱や圧力の影響がなく、不要な
接着剤を使用しないので経済的である。本発明の好まし
い実施態様によれば、接着剤に潜在性硬化剤を含有して
なるので硬化剤の活性温度以下の熱処理により接着剤付
チップが得られるので接着剤の保存性が向上し、活性温
度以上でマルチチップの信頼性に優れた接続が得られ
る。本発明の静水圧によるマルチチップ実装法によれ
ば、密閉容器内の圧力は一定であるので、多数枚のＭＣ
Ｍを同時に処理可能なため量産効果が高い。また気体や
液体での媒体加熱であるため高価な金型が不要であり、
媒体の種類により、熱、湿気、嫌気性などの各種接着剤
の適用が可能である。また接着剤の硬化に長時間が必要
な場合も、一度の操作で多数作製可能である。本発明の
マルチチップ実装法によれば、本格的に接着剤の硬化を
行う前に導通検査を行うことが出来るので不良接続部を
発見した時、接着剤は硬化反応の不十分な状態であり、
チップの剥離や、その後のアセトン等の溶剤を用いた清
浄化が極めて簡単でありリペア作業が容易である。ま
た、接着剤付チップをセパレータ上に形成した接着剤付
チップ連は、基板への搭載順に形成可能であり、生産性
の向上に有効である。本発明の接着剤付チップの製造法
によれば、接着剤層がチップの加熱によりチップ近辺に
凝集力低下ラインの形成が容易であり、また接着剤層を
セパレータより剥離可能としたことにより、比較的容易
にチップサイズの接着剤付チップが得られる。またこの
温度を硬化剤の活性温度以下に設定することで、接着剤
の保存性に影響を与えることなく安定して使用可能であ
る。本発明の接着剤付チップの製造法によれば、極めて
簡単なチップ形状に沿った切断ジグで接着剤層の少なく
とも厚み方向の一部を切断することで比較的容易にチッ
プサイズの接着剤付チップが得られる。
【００１２】
【実施例】以下実施例でさらに詳細に説明するが、本発
明はこれに限定されない。 実施例１ （１）接着剤層の作製 フェノキシ樹脂（高分子量エポキシ樹脂）とマイクロカ
プセル型潜在性硬化剤を含有する液状エポキシ樹脂（エ
ポキシ当量１８５）の比率を３０／７０とし、酢酸エチ
ルの３０％溶液を得た。この溶液に、粒径３±０．２μ
ｍのポリスチレン系粒子にＮｉ／Ａｕの厚さ０．２／
０．０２μｍの金属被覆を形成した導電性粒子を２体積
％添加し混合分散した。この分散液をセパレータ（シリ
コーン処理ポリエチレンテレフタレートフィルム、厚み
４０μｍ）にロールコータで塗布し、１００℃で２０分
乾燥し、厚み２０μｍの接着フィルムを得た。この接着
フィルムのＤＳＣによる活性温度は１２０℃であり、硬
化剤を除去したモデル配合の粘度をデジタル粘度計ＨＶ
−８（株式会社レスカ製）により測定したところ、１０
０℃における粘度は８００ポイズであった。この接着フ
ィルムをセパレータと共に切断し２ｍｍ幅のテープ状物
を得た。
【００１３】（２）接着剤層付きチップの作製 チップ実装装置ＡＣ−ＳＣ４５０Ｂ（日立化成工業
（株）製ＣＯＢ接続装置）に（１）で得たテープ状物を
接着面を上にして装着し、テープ状物を定盤の前後のロ
ールで張力をかけ、定盤に密着状態で走行可能とした。
評価用ＩＣチップ（シリコン基板、２×１０ｍｍ、厚さ
０．５ｍｍ、長辺側２辺にバンプと呼ばれる５０μｍ
φ、高さ２０μｍの金電極が３００個形成）を吸着によ
り加熱ヘッドに固定した。上記構成で加熱ヘッドを１１
０℃に設定し、テープ状物の接着剤面に５ｋｇ／ｃｍ2
で３秒間熱圧着後に、加熱ヘッドを上昇させて圧力を解
放し、加熱ヘッドを定盤から離した。この時のＩＣチッ
プ先端のテープ状物の接着剤の実際の温度は最高１０２
℃であった。以上により、チップサイズにほぼ等しい接
着剤層をセパレータから剥離した接着剤付チップを得
た。同様にして、ＩＣチップサイズが５×５ｍｍ（テー
プ幅５．５ｍｍ）を２個、１０ｍｍφ（テープ幅１０．
５ｍｍ）１個の計４個の接着剤付チップを得た。これら
のチップのバンプピッチは異なるが、バンプ高さやシリ
コン基板の厚みは同じである。
【００１４】（３）接続 １５ｍｍ×２５ｍｍで厚み０．８ｍｍのガラスエポキシ
基板（ＦＲ−４グレード）上に、高さ１８μｍの銅の回
路を有し、回路端部が上記（２）のＩＣチップのバンプ
ピッチに対応した接続電極を有するガラスエポキシ基板
に前記接着剤付チップを配置し、ＣＣＤカメラによる電
極の位置合わせ後に、１５０℃、２０ｋｇｆ／ｍｍ2 、
１５秒で全体を一度に接続した。チップ高さがほぼ等し
く、またチップと加熱ヘッド間に、厚み１００μｍのテ
フロンシ−トを介在させて緩衝材としたので、４個の接
着剤付チップを一度に接続したＭＣＭを得た。 （４）評価 各チップの電極と基板電極は良好に接続が可能であっ
た。接着剤はチップ近傍のみに存在しているので、基板
表面に不要接着剤はほとんどなかった。
【００１５】実施例２ 実施例１と同様であるが、接着剤付チップの作製方法を
変えた。すなわち、加圧ヘッドに切断ジグを有する方法
であり、テープ幅を１０ｍｍとした。２×１０ｍｍチッ
プの場合について説明すると、切断ジグはニクロム線よ
りなるヒータ線とし４辺に設けた。加圧ヘッドは加熱し
ないで室温とした。切断ジグをヒータ線としたのでセパ
レータへの切り込み深さを全層とすることが可能であ
り、接着剤面にセパレータ付きのチップが得られた。他
のチップも、同様に接着剤を形成できた。１０ｍｍφチ
ップの場合、切断ジグ内径を１１ｍｍφのヒータ線とし
た。この場合も、各チップの電極と基板電極は良好に接
続が可能であった。接着剤はチップ近傍のみに存在して
いるので、基板表面に不要接着剤はほとんどなかった。
【００１６】実施例３ 実施例２と同様であるが、接着剤層付きチップの作製方
法において、加熱ヘッドを７０℃に設定した。また、切
断ジグはカミソリ刃とした。この場合も、接着剤層付き
チップが容易に得られた、切断ジグと加熱手段を併用す
ることで、チップへの接着剤の密着が容易であった。実
施例１に比べ加熱温度の低下が可能であった。
【００１７】実施例４ 実施例１と同様であるが、接着剤層付きチップの作製方
法を変えた。すなわち、あらかじめテープ（幅１０．５
ｍｍ）上に各種チップを仮接続（１００℃、５ｋｇ／ｃ
ｍ2 、３秒間熱圧着）して形成し、図７（ａ）のように
各種チップを順序だてて連続的に供給できるようにした
後で、実施例１と同様にして、チップサイズにほぼ等し
い接着剤層をセパレータから剥離した接着剤付チップを
得た。この場合、セパレータからの剥離が容易であり、
実装順にチップが得られるので、極めて生産性が高かっ
た。各チップの電極と基板電極は良好に接続が可能であ
った。
【００１８】実施例５ 実施例４で得た接着剤付チップを、連続状のセパレータ
に隣接チップの間隔を１ｍｍとして再度仮接続して図７
（ｂ）のような接着剤層付きチップ連をえた。実装順に
セパレータからチップが取り出せるので極めて生産性が
高かった。各チップの電極と基板電極は良好に接続が可
能であった。また接着剤層付きチップ連は、外径５５ｍ
ｍのリール芯に巻取可能であり、コンパクトに収納可能
なため、作業後の冷蔵保管も容易であった。各チップの
電極と基板基板電極は良好に接続が可能であった。
【００１９】実施例６ 実施例１と同様であるが、接着剤の種類を変えた。すな
わち、導電粒子を未添加とした。この場合も各チップの
電極と基板電極は良好に接続が可能であった。チップの
バンプとガラスエポキシ基板の接続電極が直接接触し、
接着剤で固定されているためと見られる。
【００２０】実施例７ 実施例１と同様であるが、接着剤付チップを得た後で電
極間の電気的接続を検査する中間検査工程を設けた。ま
ず、実施例６において１５０℃、２０ｋｇｆ／ｍｍ2で
２秒後に加圧しながら各接続点の接続抵抗をマルチメー
タで測定した。同様に、１５０℃、２０ｋｇｆ／ｍ
ｍ2、４秒の条件で接続後に接続装置から取外した。加
熱加圧により接着剤の硬化がはじまっているので、各Ｉ
Ｃチップは基板側に仮固定されており無圧下で同様に検
査したところ、両例ともに１個のＩＣチップが異常であ
った。そこで、異常チップを機械的に剥離して新規チッ
プで前記同様の接続を行ったところ、いずれも良好であ
った。両例とも接着剤は硬化反応が不十分な状態なの
で、チップの剥離や、その後の溶剤を用いた清浄化も極
めて簡単であり、リペア作業が容易であった。接着剤の
反応率をＤＳＣによる発熱量で調べたところ、前者で７
％後者で２０％であった。以上の通電検査工程およびリ
ペア工程の後で、更に１５０℃、２０ｋｇｆ／ｍｍ2、
１５秒で接続したところ、両例ともに良好な接続特性を
示した。接着剤の硬化後であると、チップの剥離やその
後の溶剤による清浄化がきわめて困難であるが、本実施
例のように狭い基板上に多数のチップが存在する場合も
リペア作業が容易であった。
【００２１】比較例 実施例１と同様であるが、セパレータ付接着フィルムを
チップサイズに合わせて裁断し電極形成面に貼り付け
た。チップが小さいため正確に貼り付けるのに時間がか
かり、１枚のＭＣＭを作製するのに２０分以上かかり、
実施例１の場合の１分以内に比べ非効率であった。
【００２２】実施例８ 実施例１と同様であるが、接続時の加熱加圧の手段とし
て静水圧による方法とした。ガラスエポキシ基板に接着
剤付チップを配置し、ＣＣＤカメラによる電極の位置あ
わせ後のチップ仮付け基板を、圧力釜にいれて１２０
℃、２０ｋｇ／ｃｍ2，３０分間の空気圧処理後に室温
に冷却しとりだした。本実施例では、各チップの高さに
関係なく均等な圧力がかかるので、実施例１で用いたよ
うな緩衝材を用いる必要がない。また圧力釜の容量に応
じて多数のＭＣＭを同時に大量に処理することが可能で
ある。
【００２３】実施例９ 実施例１と同様であるが、セパレータをポリテトラフル
オロエチレン（厚さ８０μm）にかえた。実施例１と同
様な評価を行ったところ、チップ端部での接着剤のエッ
ジがチップサイズにより近い形で鋭利に転着可能であっ
た。セパレータが実施例１に比べて柔軟性を有している
ため、チップのエッジに沿った接着剤の切断が可能にな
ったためと考えられる。ここで、両者の弾性率は、ポリ
エチレンテレフタレートフィルムの２００ｋｇｆ／ｍｍ
2に対して、ポリテトラフルオロエチレン４０ｋｇｆ／
ｍｍ2である。
【００２４】実施例１０ 実施例１と同様であるが、セパレータと定盤との間に厚
みが０．５ｍｍのシリコーンゴムを載置して接着剤付チ
ップを作製した。この場合には実施例１に比べてチップ
端部での接着剤のエッジがチップサイズにより近いサイ
ズで鋭利に転着可能であった。シリコーンゴムがクッシ
ョン材的に作用したためと見られる。セパレータの下に
柔らかなゴム層が存在する場合にも、電極面に形成され
る接着剤の厚みはバンプの高さや導電粒子により制御さ
れるので、バンプ上に４μｍ程度、バンプ以外は当初の
接着剤厚みである２０μｍ程度に形成されていた。
【００２５】
【発明の効果】以上詳述したように、本発明によれば、
サイズの異なるチップの電極面に正確に接着剤を形成す
ることが出来るとともに、サイズの異なる複数のチップ
を一度に実装することができるので、効率よくＭＣＭの
製造が可能になった。
【００２６】
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は本発明の実施例の工程を説明
する断面模式図。
【図２】（ａ）〜（ｃ）は本発明の接着剤の幅とチップ
の配列例を示す平面図。
【図３】本発明の他の実施例を説明する断面模式図。
【図４】本発明の他の実施例を説明する断面模式図。
【図５】本発明における接着剤付チップの構成を示す断
面模式図。
【図６】本発明における接着剤付チップの構成を示す断
面模式図。
【図７】（ａ）、（ｂ）は本発明における接着剤付チッ
プ連の構成を示す断面模式図。
【図８】本発明の接着剤付チップを実装したＭＣＭの斜
視図。
【符号の説明】
１ チップ部品 ２ 加熱ヘッド ３ 定盤 ４ 接着剤層 ５ セパレータ ７ 切断
ジグ ８ 加圧ヘッド ９ 基板 １０ 絶縁
層 １１ クッション層 １２ 突起電極 １３ 配
線層 １４ 導電粒子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福嶋 直樹 茨城県下館市大字五所宮1150番地 日立化 成工業株式会社五所宮工場内 (72)発明者 小出 遵一 茨城県下館市大字五所宮1150番地 日立化 成工業株式会社五所宮工場内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】下記工程よりなるマルチチップ実装法 （１）チップの電極形成面の大きさと略同一面積のフィ
    ルム状接着剤層を、前記チップの電極面に形成してなる
    複数の接着剤付チップを得る工程 （２）接続すべき接着剤付チップの電極と基板の電極を
    対向させて位置合わせする工程 （３）電極の位置合わせを終了したチップの電極と基板
    の電極を、接続すべき電極間で加熱圧着し、同一基板に
    複数のチップの電気的接続を得る工程 （４）必要に応じ上記（３）の工程で行う電極間の電気
    的接続を検査する工程
  2. 【請求項２】下記工程よりなるマルチチップ実装法 （１）チップの電極形成面の大きさと略同一面積のフィ
    ルム状接着剤層を、前記チップの電極面に形成してなる
    複数の接着剤付チップを得る工程 （２）接続すべき接着剤付チップの電極と基板の電極を
    対向させて位置合わせし仮固定する工程 （３）仮固定したチップと基板を静水圧下で加熱し、同
    一基板に複数のチップの電気的接続を得る工程 （４）必要に応じ上記（３）の工程で行う電極間の電気
    的接続を検査する工程
  3. 【請求項３】セパレータ上に形成されたフィルム状接着
    剤に、独立した複数のチップがその電極形成面の全面を
    前記接着剤により貼着してなる接着剤付チップ連
  4. 【請求項４】セパレータ上に形成してなるチップサイズ
    より大きな接着剤層をチップの電極面に接触させ、チッ
    プの背面より加熱してチップサイズに沿った接着剤層の
    凝集力低下ラインを形成し、チップと略同一大きさの接
    着剤層をセパレータより剥離してチップに転着させるこ
    とを特徴とする接着剤付チップの製造方法
  5. 【請求項５】セパレータ上に形成してなるチップサイズ
    より大きな接着剤層をチップの電極面に接触させ、チッ
    プの背面より加圧しながらチップ外形状に沿った切断ジ
    グで接着剤層の少なくとも厚み方向の一部を切断し、チ
    ップと略同一大きさの接着剤層をチップに転着させるこ
    とを特徴とする接着剤付チップの製造方法
JP19568797A 1996-08-06 1997-07-22 マルチチップ実装法、および接着剤付チップの製造方法 Expired - Lifetime JP3928753B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20687496 1996-08-06
JP8-206874 1996-08-06

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006203115A Division JP4193885B2 (ja) 1996-08-06 2006-07-26 マルチチップ実装法
JP2007012617A Division JP4574631B2 (ja) 1996-08-06 2007-01-23 マルチチップ実装法

Publications (2)

Publication Number Publication Date
JPH10107048A true JPH10107048A (ja) 1998-04-24
JP3928753B2 JP3928753B2 (ja) 2007-06-13

Family

ID=16530482

Family Applications (3)

Application Number Title Priority Date Filing Date
JP19568797A Expired - Lifetime JP3928753B2 (ja) 1996-08-06 1997-07-22 マルチチップ実装法、および接着剤付チップの製造方法
JP2009170295A Pending JP2009283962A (ja) 1996-08-06 2009-07-21 接着剤付チップの製造方法
JP2009170291A Pending JP2009283961A (ja) 1996-08-06 2009-07-21 接着剤付チップ連

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2009170295A Pending JP2009283962A (ja) 1996-08-06 2009-07-21 接着剤付チップの製造方法
JP2009170291A Pending JP2009283961A (ja) 1996-08-06 2009-07-21 接着剤付チップ連

Country Status (7)

Country Link
US (3) US6158115A (ja)
EP (1) EP0824270B1 (ja)
JP (3) JP3928753B2 (ja)
KR (1) KR100278594B1 (ja)
CN (1) CN1098617C (ja)
DE (1) DE69727014T2 (ja)
TW (1) TW428259B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077953A (ja) * 2001-09-06 2003-03-14 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2006199756A (ja) * 2005-01-18 2006-08-03 Sekisui Chem Co Ltd 接合フィルム、電子部品装置の製造方法及び電子部品装置
JP2008085354A (ja) * 2007-10-22 2008-04-10 Toshiba Corp 半導体製造装置
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
JP2009188414A (ja) * 2009-03-30 2009-08-20 Hitachi Chem Co Ltd 接着剤テープの圧着方法
JP2010056409A (ja) * 2008-08-29 2010-03-11 Hitachi Chem Co Ltd 半導体ウェハ加工用接着フィルム
JP2010118640A (ja) * 2008-10-16 2010-05-27 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
CN113873780A (zh) * 2021-10-19 2021-12-31 西安微电子技术研究所 一种径向片式电容的粘固方法
WO2023190950A1 (ja) * 2022-03-31 2023-10-05 リンテック株式会社 積層体の製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534724B1 (en) * 1997-05-28 2003-03-18 International Business Machines Corporation Enhanced design and process for a conductive adhesive
US6995476B2 (en) 1998-07-01 2006-02-07 Seiko Epson Corporation Semiconductor device, circuit board and electronic instrument that include an adhesive with conductive particles therein
US7247381B1 (en) 1998-08-13 2007-07-24 Hitachi Chemical Company, Ltd. Adhesive for bonding circuit members, circuit board, and method of producing the same
EP1454973B1 (en) * 1998-08-13 2006-03-22 Hitachi Chemical Co., Ltd. Adhesive for bonding circuit members, circuit board and process for its production
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
JP3543676B2 (ja) 1999-06-02 2004-07-14 セイコーエプソン株式会社 マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器
GB2352208B (en) 1999-07-13 2001-06-13 Stirling Moulded Composites Lt Flexible material
USRE45402E1 (en) 1999-07-13 2015-03-03 Stirling Mouldings Limited Flexible material
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
SG99331A1 (en) 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
JP2001323246A (ja) * 2000-03-07 2001-11-22 Sony Chem Corp 電極接続用接着剤及びこれを用いた接着方法
FI112287B (fi) 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
JP2002033296A (ja) * 2000-04-26 2002-01-31 Lintec Corp シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法
JP3711842B2 (ja) * 2000-06-01 2005-11-02 ソニーケミカル株式会社 異方性導電接続材料及び接続構造体
FI113851B (fi) * 2000-11-20 2004-06-30 Rafsec Oy Menetelmä piisirulle integroidun piirin kiinnittämiseksi älytarraan ja menetelmä piikiekon esikäsittelemiseksi
TW543052B (en) * 2001-03-05 2003-07-21 Nitto Denko Corp Manufacturing method of ceramic green sheet, manufacturing method of multilayer ceramic electronic components, and carrier sheet for ceramic green sheets
FR2824185B1 (fr) * 2001-04-25 2004-06-25 Gemplus Card Int Report direct ou indirect d'adhesif anisotropique de report de puces sur une plaquette
US6871395B2 (en) * 2001-08-06 2005-03-29 Siemens Technology-To-Business Center, Llc. Methods for manufacturing a tactile sensor using an electrically conductive elastomer
KR20040052126A (ko) * 2002-12-13 2004-06-19 엘지전선 주식회사 이방 도전성 접착제, 이를 이용한 회로 접속 방법 및 회로접속 구조체
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
JP2008537338A (ja) * 2005-04-11 2008-09-11 スリーエム イノベイティブ プロパティズ カンパニー 導電性物品の接続方法、及び当該接続方法により接続された部品を備えた電気又は電子構成要素
DE102005041354B3 (de) * 2005-08-31 2007-01-25 Siemens Audiologische Technik Gmbh Verfahren zum Bestücken einer Leiterplatine durch isostatische Kräfte
US20070246839A1 (en) * 2006-04-21 2007-10-25 Applied Materials, Inc. Method of proximity pin manufacture
CN102325430A (zh) * 2006-04-24 2012-01-18 日立化成工业株式会社 粘接材料带
EP2063465A4 (en) * 2006-09-15 2012-08-08 Lintec Corp PROCESS FOR MANUFACTURING A SEMICONDUCTOR CONSTRUCTION ELEMENT
TWI326484B (en) * 2006-09-21 2010-06-21 Advanced Chip Eng Tech Inc Chip package and chip package array
US20080113143A1 (en) * 2006-10-31 2008-05-15 David Stirling Taylor Flexible Material and Method of Manufacturing the Flexible Material
DE102007019570A1 (de) * 2007-04-25 2008-10-30 Carl Zeiss Smt Ag Spiegelanordnung, Kontaktierungsanordnung und optisches System
KR101290728B1 (ko) * 2008-03-07 2013-07-26 삼성전자주식회사 전극 모듈 및 이를 이용한 탈이온화 장치
JP4998360B2 (ja) * 2008-04-16 2012-08-15 パナソニック株式会社 電子部品モジュールの製造方法
JP4596034B2 (ja) * 2008-04-16 2010-12-08 パナソニック株式会社 電子部品モジュールの製造方法
US20100024089A1 (en) 2008-08-01 2010-02-04 Nike, Inc. Apparel With Selectively Attachable And Detachable Elements
US10499694B2 (en) 2008-08-01 2019-12-10 Nike, Inc. Apparel with selectively attachable and detachable elements
US8438669B2 (en) 2009-06-23 2013-05-14 Nike, Inc. Apparel incorporating a protective element
US9149084B2 (en) 2009-06-23 2015-10-06 Nike, Inc. Apparel incorporating a protective element and method for making
US9675122B2 (en) 2009-06-23 2017-06-13 Nike, Inc. Apparel incorporating a protective element
US8719965B2 (en) 2009-09-24 2014-05-13 Nike, Inc. Apparel incorporating a protective element
US8438667B2 (en) 2009-09-24 2013-05-14 Nike, Inc. Apparel incorporating a protective element
JP5249184B2 (ja) * 2009-12-09 2013-07-31 株式会社日立ハイテクノロジーズ フラットパネルディスプレイの実装装置および実装方法
US8702895B2 (en) 2010-04-07 2014-04-22 Nike, Inc. Cushioning elements for apparel and other products and methods of manufacturing the cushioning elements
US9505203B2 (en) 2010-11-30 2016-11-29 Nike, Inc. Method of manufacturing dye-sublimation printed elements
US8561214B2 (en) 2011-02-25 2013-10-22 Nike, Inc. Articles of apparel incorporating cushioning elements and methods of manufacturing the articles of apparel
US8764931B2 (en) 2011-05-19 2014-07-01 Nike, Inc. Method of manufacturing cushioning elements for apparel and other products
US10034498B2 (en) 2011-07-25 2018-07-31 Nike, Inc. Articles of apparel incorporating cushioning elements
US9386812B2 (en) 2011-07-25 2016-07-12 Nike, Inc. Articles of apparel incorporating cushioning elements
US20130025036A1 (en) 2011-07-25 2013-01-31 Nike, Inc. Articles Of Apparel Incorporating Cushioning Elements
WO2013021560A1 (ja) * 2011-08-05 2013-02-14 パナソニック株式会社 フレキシブルデバイスの製造方法
JP2013122957A (ja) * 2011-12-09 2013-06-20 Dexerials Corp 接続方法、接続構造体、絶縁性接着部材、及び、接着部材付電子部品及びその製造方法
US9044898B2 (en) 2012-04-03 2015-06-02 Apple Inc. Methods for joining electronic device housing structures using heat activated thermoset film
CN105103665B (zh) * 2013-06-18 2018-03-09 株式会社村田制作所 树脂多层基板的制造方法
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
WO2022236750A1 (zh) * 2021-05-12 2022-11-17 重庆康佳光电技术研究院有限公司 芯片临时组件、显示面板及其制作方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US622839A (en) * 1899-04-11 Acetylene-gas generator
US3639188A (en) * 1970-05-21 1972-02-01 Ibm Method of manufacture of a magnetic disk and recording surface
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
US5158818A (en) * 1984-01-30 1992-10-27 National Starch And Chemical Investment Holding Corporation Conductive die attach tape
US4959008A (en) * 1984-04-30 1990-09-25 National Starch And Chemical Investment Holding Corporation Pre-patterned circuit board device-attach adhesive transfer system
US4554033A (en) * 1984-10-04 1985-11-19 Amp Incorporated Method of forming an electrical interconnection means
IN168174B (ja) * 1986-04-22 1991-02-16 Siemens Ag
EP0265077A3 (en) * 1986-09-25 1989-03-08 Sheldahl, Inc. An anisotropic adhesive for bonding electrical components
CA1290676C (en) * 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPH01299884A (ja) * 1988-05-28 1989-12-04 Tomoegawa Paper Co Ltd ダイボンディング接着テープ
US5277972B1 (en) * 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
US5077633A (en) * 1989-05-01 1991-12-31 Motorola Inc. Grounding an ultra high density pad array chip carrier
JP2974700B2 (ja) * 1989-11-30 1999-11-10 東レ・ダウコーニング・シリコーン株式会社 導電性接着剤
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5074947A (en) 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH0777136B2 (ja) * 1990-10-31 1995-08-16 信越ポリマー株式会社 加熱硬化型異方導電接続部材
JPH04246839A (ja) * 1991-02-01 1992-09-02 Matsushita Electric Ind Co Ltd Ｉｃ実装方法
JP2682250B2 (ja) * 1991-03-20 1997-11-26 株式会社村田製作所 電子部品チップ用ホルダおよび電子部品チップの取扱方法
JPH04303582A (ja) * 1991-03-30 1992-10-27 Nec Corp 圧着方法および圧着装置
JP3163751B2 (ja) * 1992-06-11 2001-05-08 松下電器産業株式会社 半導体装置の製造方法
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
IT1261464B (it) * 1993-04-30 1996-05-23 Consorzio Eagle Procedimento per la connessione di un circuito integrato ad un circuito esterno.
US5616206A (en) * 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
JPH0730236A (ja) * 1993-07-08 1995-01-31 Hitachi Ltd 部品の搭載方法
JP2985640B2 (ja) * 1994-02-10 1999-12-06 松下電器産業株式会社 電極接続体及びその製造方法
JPH07240435A (ja) * 1994-03-02 1995-09-12 Toshiba Corp 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
TW277152B (ja) * 1994-05-10 1996-06-01 Hitachi Chemical Co Ltd
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JPH0837208A (ja) * 1994-07-25 1996-02-06 Toshiba Corp 半導体素子の実装方法およびその装置
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
EP0847594B1 (en) * 1995-08-29 2002-07-17 Minnesota Mining And Manufacturing Company Method of assembling an adhesively bonded electronic device using a deformable substrate
JPH09219578A (ja) * 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US5972152A (en) 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077953A (ja) * 2001-09-06 2003-03-14 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP4710205B2 (ja) * 2001-09-06 2011-06-29 ソニー株式会社 フリップチップ実装方法
JP2006199756A (ja) * 2005-01-18 2006-08-03 Sekisui Chem Co Ltd 接合フィルム、電子部品装置の製造方法及び電子部品装置
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
US8222747B2 (en) 2006-10-20 2012-07-17 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP2008085354A (ja) * 2007-10-22 2008-04-10 Toshiba Corp 半導体製造装置
JP2010056409A (ja) * 2008-08-29 2010-03-11 Hitachi Chem Co Ltd 半導体ウェハ加工用接着フィルム
JP2010118640A (ja) * 2008-10-16 2010-05-27 Sumitomo Bakelite Co Ltd 半導体装置の製造方法及び半導体装置
JP2009188414A (ja) * 2009-03-30 2009-08-20 Hitachi Chem Co Ltd 接着剤テープの圧着方法
CN113873780A (zh) * 2021-10-19 2021-12-31 西安微电子技术研究所 一种径向片式电容的粘固方法
CN113873780B (zh) * 2021-10-19 2024-01-26 西安微电子技术研究所 一种径向片式电容的粘固方法
WO2023190950A1 (ja) * 2022-03-31 2023-10-05 リンテック株式会社 積層体の製造方法

Also Published As

Publication number Publication date
TW428259B (en) 2001-04-01
DE69727014D1 (de) 2004-02-05
CN1098617C (zh) 2003-01-08
US20030029556A1 (en) 2003-02-13
JP2009283961A (ja) 2009-12-03
US6841022B2 (en) 2005-01-11
US6158115A (en) 2000-12-12
JP3928753B2 (ja) 2007-06-13
DE69727014T2 (de) 2004-06-09
US6479757B1 (en) 2002-11-12
KR100278594B1 (ja) 2001-01-15
EP0824270A2 (en) 1998-02-18
CN1174490A (zh) 1998-02-25
EP0824270B1 (en) 2004-01-02
JP2009283962A (ja) 2009-12-03
EP0824270A3 (en) 1999-06-09

Similar Documents

Publication Publication Date Title
JPH10107048A (ja) マルチチップ実装法、接着剤付チップ連、および接着剤付チップの製造方法
US6084775A (en) Heatsink and package structures with fusible release layer
US5843251A (en) Process for connecting circuits and adhesive film used therefor
US7341642B2 (en) Manufacturing method for electric device
JP4170839B2 (ja) 積層シート
JP4975564B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP3801666B2 (ja) 電極の接続方法およびこれに用いる接続部材
JP4180206B2 (ja) 半導体装置の製造方法
KR20120089347A (ko) 회로 부재 접속용 접착제
JP4032317B2 (ja) チップ実装法
JP3959654B2 (ja) マルチチップ実装法
JP4574631B2 (ja) マルチチップ実装法
JP3856233B2 (ja) 電極の接続方法
JP2006352166A (ja) マルチチップ実装法
JP4197026B2 (ja) マルチチップ実装方法
JP4223581B2 (ja) マルチチップ実装法
JP4045471B2 (ja) 電子部品実装法
JP4780023B2 (ja) マルチチップモジュールの実装方法
JP4193885B2 (ja) マルチチップ実装法
JP4337941B2 (ja) マルチチップ実装方法
JP2004031975A (ja) 接続装置
JP4563362B2 (ja) チップ実装法
JP2007243223A (ja) 電子部品実装構造体
JP4254849B2 (ja) マルチチップ実装法
JP2004111993A (ja) 電極の接続方法およびこれに用いる接続部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6