JP4197026B2

JP4197026B2 - マルチチップ実装方法

Info

Publication number: JP4197026B2
Application number: JP2006262347A
Authority: JP
Inventors: 功塚越; 宏治小林; 和也松田; 直樹福嶋
Original assignee: Hitachi Chemical Co Ltd; Showa Denko Materials Co Ltd
Current assignee: Showa Denko Materials Co Ltd
Priority date: 2006-09-27
Filing date: 2006-09-27
Publication date: 2008-12-17
Anticipated expiration: 2016-08-06
Also published as: JP2007049179A

Description

本発明は複数個のチップ部品の基板へのマルチチップ実装方法に関する。

半導体チップや電子部品の小型薄型化に伴い、これらに用いる回路や電極は高密度、高精細化している。最近、このような微細電極の接続には、接着剤を用いる方法が多用されるようになってきた。この場合、接着剤中に導電粒子を配合し加圧により接着剤の厚み方向に電気的接続を得るもの（例えば特開昭５５−１０４００７号公報）と、導電粒子を用いないで接続時の加圧により電極面の微細凹凸の直接接触により電気的接続を得るもの（例えば特開昭６０−２６２４３０号公報）がある。接着剤を用いた接続方式は、比較的低温での接続が可能であり、従来の金属結合に比べ熱膨張収縮に対する追随性があることから信頼性に優れ、加えてフィルム状もしくはテ−プ状接着剤を用いた場合、一定厚みの長尺状で供給が可能であることから実装ラインの自動化が図れる等の利点があり注目されている。近年、上記方式を発展させて複数以上のチップ類を、比較的小形の基板に高密度に実装するマルチチップモジュ−ル（ＭＣＭ）が注目されている。この場合、まず接着剤層を基板全面に形成した後、セパレ−タのある場合にはこれを剥離し、次いで基板電極の一つの面もしくは両面に、チップ電極を位置合わせし接着接合することが一般的である。ＭＣＭに用いるチップ類は、半導体チップ、能動素子、受動素子、抵抗、コンデンサなどの多種類（以下チップ類）がある。

特開昭５５−１０４００７号公報特開昭６０−２６２４３０号公報特公昭６１−２７９０２号公報

ＭＣＭに用いるチップ類は多種類であり、それに応じてチップサイズ（面積、厚み）は多くの種類となる。そのため基板への接続の際、接着剤層の基板への形成法や、基板との熱圧着法などで従来にない問題点が生じている。すなわち接着剤がフィルム状の場合、接着剤の幅（テ−プ幅）はチップサイズ毎に異なるものが必要である。しかしながら、ＭＣＭは小形基板に高密度に多数のチップ類を実装するため、実装時のスペ−スが少なく多種類のテ−プ幅の採用は困難である。また、テ−プ幅が多品種となり材料管理が大変なことや、実装装置もテ−プ幅毎に駆動、圧着、巻取りなどの各装置が必要なため大掛かりとなり、広い設置スペ−スが必要となることや高価となる等の不都合を生じる。そのため、接着剤層を基板の全面に形成した後、各種サイズのチップを実装することが提案されている（特公昭６１−２７９０２号公報）が、非接続部の残余接着剤の除去処理が面倒なことに加え、接着剤層を実装部以外に過剰に用いるため、コストアップを招く欠点がある。また、基板の全面に接着剤が形成されているので、接続時の熱が隣接するチップ搭載部におよぶため、例えば熱硬化型接着剤の反応が促進され隣接部のチップ搭載前の接着剤が使用不能な状態になったり、あるいはチップ搭載後も例えば接続温度による熱可塑性接着剤の軟化による隣接チップの接続不良を招きやすい。本発明は上記欠点に鑑みなされたもので、多種類のチップサイズに対応可能であり、接続時の熱の影響が少なく残余接着剤の除去処理が容易なマルチチップ実装法を提供する。

本発明は、下記（１）〜（４）の工程よりなるマルチチップ実装法に関する。
（１）基板の同一方向列に接続すべき複数個のチップ群の中の最大サイズのテ−プ幅を有する硬化性フィルム状接着剤を複数列分、複数準備する工程、
（２）基板の同一方向に接続すべき複数個のチップ群の中の最大サイズのテ−プ幅を離して複数列、前記フィルム状接着剤を基板のチップ群搭載列に仮接続して形成する工程、
（３）接続すべきチップの電極と前記（２）の接着剤付き基板の電極を位置合わせする工程、
（４）電極の位置合わせを終了したチップの電極と基板の電極を、接続すべき電極間で、活性温度以上で加熱加圧し、同一基板に複数列、複数個のチップの電気的接続を得る工程。
また、本発明は、硬化性フィルム状接着剤のテ−プ幅が、接続すべき複数個のチップ群の中の最大サイズの±３０％である上記に記載のマルチチップ実装法に関する。

本発明によれば、多種類のチップサイズに対応可能であり、接続時の熱の影響が少なく残余接着剤の除去処理が容易なマルチチップ実装法を提供可能であり、小面積に多数のチップの実装が工業的に可能な方法を提供できる。

本発明を、図面を参照しながら以下、工程順に説明する。まず基板の同一方向に接続すべき複数個のチップ群の中の最大サイズのテ−プ幅を有する硬化性フィルム状接着剤を複数列分、複数準備する工程である。ここに基板とチップとテ−プ幅の関係について図１〜２に示す本発明の一実施例である平面模式図を用いて説明する。図１において、基板表面１の同一方向に接続すべき複数個のチップ群である２、２ａ、２ｂの中の最大サイズのチップ２と、フィルム状接着剤のテ−プ幅３（鎖線で表示）をほぼ等しくする。このときチップ２の縦×横の内の小さい方をテ−プ幅３として選択することが、テ−プ幅を小さくでき装置のスペ−スを小さくできるので好ましい。テ−プ幅３は、チップサイズとほぼ同じ大きさが好ましいが、若干の大小があっても良い。その範囲としては、チップサイズ±３０％程度、より好ましくは±１５％程度とすることが、接続時の接着剤のはみ出しやチップと基板の接着性の点から好ましい。図２は、本発明の実施例であり、テ−プ幅の異なる列３、３´を複数設けた場合である。この場合も図１同様に本発明の実施が可能であり、テ−プの形成列は複数以上設けることができる。この場合、接着剤をテ−プ幅ごとに分離形成出来るので、隣接部への接続時の熱の影響を少なくできる。テ−プの形成列はなるべく少なくすることが、実装作業が容易となるので好ましい。

次に硬化性フィルム状接着剤を基板のチップ群搭載列の位置に仮接続して形成する工程である。基板へのフィルム状接着剤の仮接続は、熱圧着装置を用いることが一般的である。すなわち、平行設置された金型を油圧や空気圧により圧締するプレス法や、平行設置されたゴムや金属の加圧ロ−ルによるロ−ル法などである。基板の必要部にフィルム状接着剤を熱圧着装置により加圧もしくは加熱加圧してフィルム状接着剤を形成する。接続すべきチップの電極と基板の電極を位置合わせする工程は、接続すべきチップの電極と基板の回路端子や電極を、顕微鏡や、画像認識装置を用いて位置合わせする。このとき位置合わせマ−クの使用や併用も有効である。電極の位置合わせを終了したチップの電極と基板の電極を、接続すべき電極間で加熱加圧し、同一基板に複数個のチップの電気的接続を得る。加熱加圧に際してはチップ１個毎でもよいが、多数個同時に圧着可能であると、生産性の向上に有効である。

この時また、接続すべき電極間で導通検査を行うことも可能である。接着剤は、未硬化あるいは硬化反応の不十分な状態で導通検査が可能なので、接着剤のリペア作業（接続不良部を剥離し清浄化したのち再接続する作業）が容易である。さらにチップ周囲の、余剰接着剤を溶剤等により除去する工程を付加することも可能である。以上で図３のような、複数の各種形状やサイズのチップ類１２（ａ〜ｃ）の電極１４を、接着剤層１３を用いて、比較的小形の基板１１の回路１５に高密度に実装するマルチチップモジュ−ル（ＭＣＭ）を得る。ここに電極１４はチップ１２側で説明したが、基板１１側もしくは、チップおよび基板側の双方に存在しても良い。本発明の基板１１としては、ポリイミドやポリエステル等のプラスチックフィルム、ガラス繊維／エポキシ等の複合体、シリコン等の半導体、ガラスやセラミックス等の無機質等を例示できる。

本発明に用いる接着剤１３は、熱や光により硬化性を示す材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから、硬化性材料の適用が好ましい。なかでも潜在性硬化剤を含有したエポキシ系接着剤は、短時間硬化が可能で接続作業性が良く、分子構造上接着性に優れるので特に好ましい。潜在性硬化剤は、熱およびまたは圧力による反応開始の活性点が比較的明瞭であり、熱や圧力工程を伴う本発明に好適である。潜在性硬化剤としては、イミダゾ−ル系、ヒドラジド系、三フッ化ホウ素−アミン錯体、アミンイミド、ポリアミンの塩、オニウム塩、ジシアンジアミドなど、及びこれらの変性物があり、これらは単独または２種以上の混合体として使用出来る。これらはアニオン又はカチオン重合型などのいわゆるイオン重合性の触媒型硬化剤であり、速硬化性を得やすくまた化学当量的な考慮が少なくてよいことから好ましい。これらの中では、イミダゾ−ル系のものが非金属系であり電食が起こりにくくまた反応性や接続信頼性の点からとくに好ましい。硬化剤としてはその他に、ポリアミン類、ポリメルカプタン、ポリフェノール、酸無水物等の適用や前記触媒型硬化剤との併用も可能である。また硬化剤を核としその表面を高分子物質や、無機物で被覆したマイクロカプセル型硬化剤は、長期保存性と速硬化性という矛盾した特性の両立が出来るので好ましい。本発明の硬化剤の活性温度は、４０〜２００℃が好ましい。４０℃未満であると室温との温度差が少なく保存に低温が必要であり、２００℃を越すと接続の他の部材に熱影響を与えるためであり、このような理由から５０〜１５０℃がより好ましい。活性温度は、ＤＳＣ（示差走査熱量計）を用いて、エポキシ樹脂と硬化剤の配合物を試料として、室温から１０℃／分で昇温させた時の発熱ピ−ク温度を示す。活性温度は低温側であると反応性に勝るが保存性が低下する傾向にあるので、これらを考慮して決定する。本発明において、硬化剤の活性温度以下の熱処理により仮接続することで接着剤付き基板の保存性が向上し、活性温度以上で信頼性に優れたマルチチップの接続が得られる。

これら接着剤１３には、導電粒子や絶縁粒子を添加することが、チップの製造時の加熱加圧時に厚み保持材（スペーサ）として作用するので接続抵抗の変動が少なく良好な接続が可能となるので好ましい。この場合、導電粒子や絶縁粒子の割合は、０．１〜３０体積％程度であり、異方導電性とするには０．５〜１５体積％である。接着剤層１９は、絶縁層と導電層を分離形成した複層の構成品も適用可能である。この場合、分解能が向上するため高ピッチな電極接続が可能となる。導電粒子としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン、黒鉛等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子等からなる核材に前記したような材質からなる導電層を被覆形成したものでよい。さらに導電材料を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子とガラス、セラミックス、プラスチック等の絶縁粒子の併用等も分解能が向上するので適用可能である。これら導電粒子の中では、プラスチック等の高分子核材に導電層を形成したものや、はんだ等の熱溶融金属が、加熱加圧もしくは加圧により変形性を有し、接続に回路との接触面積が増加し、信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので軟化の状態を接続温度で広く制御でき、電極の厚みや平坦性のばらつきに対応し易いので特に好ましい。また、例えばＮｉやＷ等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに突き刺さるので、酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。

本発明のマルチチップ実装法によれば、基板の同一方向列に接続すべき多数のチップ群の中の最大サイズのテ−プ幅をそれぞれ複数有するフィルム状接着剤を用いることで、各種のチップサイズに対してテ−プ幅は原則的に数種類で可能なので、材料管理が容易である。また実装装置も設置スペ−スが小さく出来る。そのため各種チップを基板に実装できるので小面積に多数のチップの実装が可能である。また、接着剤層を基板の全面に形成する場合に比べ、不要な接着剤を使用しないで実装部近傍のみに形成できるので比較的安価となる。また非接続部の残余接着剤の除去処理が小面積ですむので容易である。発明の好ましい実施態様によれば、接着剤に用いる潜在性硬化剤の活性温度以下の熱処理により基板に形成できるので接着剤の保存性が向上し、活性温度以上でマルチチップの信頼性に優れた接続が得られる。また、この温度を硬化剤の活性温度以下に設定することで、接着剤の保存性に影響を与えることなく安定して使用可能である。また、基板の必要部に接着剤が形成されているので、接続時の熱が隣接するチップ搭載部に及び難く、例えば熱硬化型接着剤の反応が促進され隣接部のチップ搭載前の接着剤が使用不能な状態にならない。

以下実施例でさらに詳細に説明するが、本発明はこれに限定されない。
参考例１
（１）フィルム状接着剤の作製
フェノキシ樹脂（ＰＫＨＡ、ユニオンカーバイド社製高分子量エポキシ樹脂）とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂（ノバキュアＨＰ−３９４２ＨＰ、旭化成製、エポキシ当量１８５）の比率を３０／７０とし、酢酸エチルの３０％溶液を得た。この溶液に、粒径３±０．２μｍのポリスチレン系粒子にＮｉ／Ａｕの厚さ０．２／０．０２μｍの金属被覆を形成した導電性粒子を２体積％添加し混合分散した。この分散液をセパレータ（シリコーン処理ポリエチレンテレフタレートフィルム、厚み４０μｍ）にロールコータで塗布し、１００℃で２０分乾燥し、厚み２０μｍの接着剤層を得た。この接着層のＤＳＣによる活性温度は１２０℃である。この接着剤層をセパレータと共に切断し４ｍｍ幅のテ−プ状物を得た。

（２）仮接続
５ｍｍ×１１ｍｍで厚み０．８ｍｍのガラスエポキシ基板（ＦＲ−４グレ−ド）上に、高さ１８μｍの銅の回路を有し、回路端部が後記するＩＣチップのバンプピッチに対応した接続電極を有するガラスエポキシ基板に、前記テ−プ状物をロ−ル圧着（上部ロ−ルを１１０℃に設定、５ｋｇ／ｃｍ^２、０．２ｍ／分）した。接着剤は室温でも若干の粘着性がある状態であり、基板に簡単に形成できた。
（３）電極の位置合わせと接続
接着剤付き基板からセパレータを除去し、ＩＣチップ３個（バンプ高さ２５μｍ）を図１のように配置し、ＣＣＤカメラによる電極の位置合わせ後に、１５０℃、２０ｋｇｆ／ｍｍ^２、１５秒で、全体を一度に接続した。チップ高さがほぼ等しく、またチップと加熱ヘッド間に、厚み１００μｍのポリ四フッ化エチレンシ−トを介在させて緩衝材としたので、３個のチップを一度に接続できた。チップサイズは、３．５ｍｍ×６ｍｍを最大に、１．８ｍｍ×４ｍｍと０．８ｍｍ×４．５ｍｍである。これらのチップのバンプピッチは異なるが、バンプ高さやシリコン基板の厚みは同じである。また、チップ実装装置ＡＣ−ＳＣ４５０Ｂ（日立化成工業（株）製ＣＯＢ接続装置）を用いた。
（４）評価
各チップの電極と基板電極は良好に接続が可能であった。接着剤はチップ近傍のみに存在しているので、基板表面に不要接着剤はほとんどなかった。本参考例では、チップサイズ（３．５ｍｍ）に対するテ−プ幅（４ｍｍ）の比率は１．１４であったが、接着剤のはみ出し量やチップと基板の接着性は良好であった。本参考例の設計上の面積率は、基板面積（５５ｍｍ^２）に対するチップ面積（２１＋７．２＋３．６＝３１．８ｍｍ^２）は５７．８％あり、基板面積に対するテ−プ面積（４×１１＝４４ｍｍ^２）は８０％、テ−プ面積に対するチップ面積で７２．３％である。これに対し接着剤を基板全面に形成した場合のテ−プ面積に対するチップ面積は、３２．３％である。

参考例２〜３
実施例１と同様であるが、接着剤層付き基板を得た後で電極間の電気的接続を検査する中間検査工程を設けた。まず、１５０℃、２０ｋｇｆ／ｍｍ^２で、２秒後に加圧しながら各接続点の接続抵抗をマルチメータで測定検査した（参考例２）。同様であるが、他の一方は、１５０℃、２０ｋｇｆ／ｍｍ^２、４秒後に接続装置から除去した。加熱加圧により接着剤の凝集力が向上したので、各ＩＣチップは、基板側に仮固定が可能で無加圧で同様に検査（参考例３）したところ、両参考例ともに１個のＩＣチップが異常であった。そこで異常チップを剥離して新規チップで前記同様の接続を行ったところ、いずれも良好であった。両参考例ともに接着剤は硬化反応の不十分な状態なので、チップの剥離や、その後のアセトンを用いた清浄化も極めて簡単であり、リペア作業が容易であった。また、チップの周囲の余剰接着剤も同様にアセトンで簡単に除去可能であった。以上の通電検査工程およびリペア工程の後で、１５０℃、２０ｋｇｆ／ｍｍ^２、１５秒で接続したところ、両実施例ともに良好な接続特性を示した。接着剤の硬化後であると、チップの剥離や、その後の溶剤による清浄化が極めて困難であるが、本実施例によれば、狭い基板状に多数のチップが存在する場合も、リペア作業が容易であった。

実施例１
参考例１と同様であるが、テ−プ幅を３．５ｍｍ（最大サイズのチップ直径４ｍｍφ）と５ｍｍ（最大サイズのチップ５ｍｍ）の２種類として基板上に２列形成し、図２のチップ配置とした。この場合も、各チップの電極と基板電極は良好に接続が可能であった。接着剤はチップ近傍のみに存在しているので、基板表面に不要接着剤はほとんどなかった。本実施例では、チップサイズ（４ｍｍφ）に対するテ−プ幅（３．５ｍｍ）の比率は０．８７５、およびチップサイズ（５ｍｍφ）に対するテ−プ幅（５ｍｍ）の比率は１．０であったが、接着剤のはみ出し量やチップと基板の接着性は良好であった。

参考例４
参考例１と同様であるが、接着剤の種類を変えた。すなわち、導電粒子を添加しなかった。この場合も各チップの電極と基板電極は良好に接続が可能であった。バンプとガラスエポキシ基板の回路端部が直接接触し、接着剤で固定されているためと見られる。

以上詳述したように本発明によれば、多種類のチップサイズに対応可能であり、接続時の熱の影響が少なく残余接着剤の除去処理が容易なマルチチップ実装法と硬化性フィルム状接着剤を提供可能であり、小面積に多数のチップの実装が工業的に可能な方法を提供できる。

本発明の一実施例を説明する平面模式図である。本発明の一実施例を説明する平面模式図である。本発明の一実施例を説明する断面模式図である。

符号の説明

１基板表面２最大サイズのチップ
３テ−プ幅１１基板
１２チップ１３接着剤
１４電極１５回路

Claims

下記工程よりなるマルチチップ実装法
（１）基板の同一方向に接続すべき複数個のチップ群の中の最大サイズのテ−プ幅を有する硬化性フィルム状接着剤を複数列分、複数準備する工程、
（２）基板の同一方向に接続すべき複数個のチップ群の中の最大サイズのテ−プ幅を、離して複数列、前記フィルム状接着剤を基板のチップ群搭載列に活性温度以下で仮接続して形成する工程、
（３）接続すべきチップの電極と前記（２）の接着剤付き基板の電極を位置合わせする工程、
（４）電極の位置合わせを終了したチップの電極と基板の電極を、接続すべき電極間で、活性温度以上で加熱加圧し、同一基板に複数列、複数個のチップの電気的接続を得る工程。
硬化性フィルム状接着剤のテ−プ幅が、接続すべき複数個のチップ群の中の最大サイズの±３０％である請求項１に記載のマルチチップ実装法。