CN105103665B - 树脂多层基板的制造方法 - Google Patents

树脂多层基板的制造方法 Download PDF

Info

Publication number
CN105103665B
CN105103665B CN201480020056.1A CN201480020056A CN105103665B CN 105103665 B CN105103665 B CN 105103665B CN 201480020056 A CN201480020056 A CN 201480020056A CN 105103665 B CN105103665 B CN 105103665B
Authority
CN
China
Prior art keywords
component
resin
resin sheet
sheet
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480020056.1A
Other languages
English (en)
Other versions
CN105103665A (zh
Inventor
川田雅树
伊藤优辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105103665A publication Critical patent/CN105103665A/zh
Application granted granted Critical
Publication of CN105103665B publication Critical patent/CN105103665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

树脂多层基板的制造方法为在层叠了热塑性的多个树脂片材(2)的层叠体的内部内置了元器件(3)的树脂多层基板的制造方法，包含：将第一树脂片材(2a)加热软化，通过使元器件(3)与其压接，使元器件(3)固定在第一树脂片材(2a)的工序；将该第一树脂片材(2a)与具有应该接收元器件(3)的贯通孔(14)的第二树脂片材(2b)以及应该与元器件(3)的下侧相邻的第三树脂片材(2c)重叠，使元器件(3)插入贯通孔(14)并且元器件(3)的下表面与第三树脂片材(2c)相对的工序；以及将包含这些树脂片材(2)的层叠体加热并加压以进行压接的工序。

Description

树脂多层基板的制造方法
技术领域
本发明涉及内置了元器件的树脂多层基板的制造方法。
背景技术
在树脂多层基板中内置元器件的情况下，一般的方法为：在层叠的多个树脂片材中的某一个树脂片材的表面安装元器件后，层叠开设有贯通孔的一个以上的树脂片材，使该元器件收纳在贯通孔内，然后再重叠上侧的树脂片材，以覆盖设置在贯通孔内的元器件。
另外，还提出如下方法：在层叠的多个树脂片材的其中一部分树脂片材上事先开设贯通孔，从而形成空腔，利用真空吸引等现有技术将单独保持的元器件插入该空腔中，然后再重叠上侧树脂片材，使收纳在空腔内的元器件被覆盖。在此，若俯视时的空腔尺寸与元器件尺寸相同，则元器件的位置主要稍微偏差也使元器件无法进入空腔内，因此为了避免这样的情况会将空腔的尺寸制作成大于元器件的尺寸。由此，在空腔内设置了元器件的状态下，在元器件的外周侧面和空腔的内周侧面之间产生间隙。
例如日本专利特开2008-141007号公报(专利文献1)中，记载了在多枚由热塑性树脂构成的树脂薄膜层叠而成的物件中嵌入有电子元器件的多层基板的制造方法。专利文献1中，在一部分树脂薄膜上设置用于插入电子元器件的贯通孔。为了容易插入电子元器件，该贯通孔被形成为大于电子元器件的外形。记载了对层叠体实施加热以及加压的工序期间，元器件的外周侧面和贯通孔的内壁之间的间隙利用树脂的流动进行填埋。
然而，设置了像这样的间隙的情况下，产生了元器件在空腔内的定位问题。为了应对该问题，在日本专利特开2006-73763号公报(专利文献2)中，记载了为了在制造阶段抑制贴片元器件的位置偏差而在贯通孔的内壁设置突起的结构。将贴片元器件设置在空腔内时，将这些突起的前端压碎，同时压入元器件。这样，贴片元器件因为突起而从侧方获得支承，从而在空腔内被定位。
现有技术文献
专利文献
专利文献1：日本专利特开2008-141007号公报
专利文献2：日本专利特开2006-73763号公报
发明内容
发明所要解决的技术问题
为了用某个装置单独保持元器件、插入空腔，需要预先加大元器件的外周侧面和空腔的内周侧面之间的间隙。然而，该间隙较大的情况下，由于热压接时利用树脂的流动填埋的区域较大，因此容易受树脂流动的影响，受到树脂流动的挤压而产生元器件移位的问题。另外，利用树脂的流动填埋的区域较大，产生层叠体整体的平滑性、即层叠体表面的波动等问题。平滑性高是指表面的波动等较少。平滑性低的层叠体在表面难以进行安装元器件等的安装。
由于像这样的理由，期望元器件的外周侧面和空腔的内周侧面之间的间隙尽可能小。然而，像专利文献2这样设置突起的情况下，必须确保间隙大到某种程度，无法使间隙足够小。
于是，本发明的目的在于提供一种制造方法，在内置了元器件的树脂多层基板的制造方法中，能使元器件的外周侧面和空腔的内周侧面之间的间隙进一步减小。
解决技术问题所采用的技术方案
为了达成上述目的，基于本发明的树脂多层基板的制造方法为在层叠了热塑性的多个树脂片材的层叠体的内部内置了元器件的树脂多层基板的制造方法，包含：通过在对第一树脂片材进行加热使其软化的状态下将所述元器件与所述第一树脂片材压接，从而将所述元器件固定在所述第一树脂片材的工序，所述第一树脂片材是所述多个树脂片材中应该与所述元器件的厚度方向的第一侧相邻的树脂片材；将固定了所述元器件的所述第一树脂片材与所述多个树脂片材中具有应该接收所述元器件的贯通孔的第二树脂片材以及所述多个树脂片材中应该与所述元器件的所述第一侧相反的第二侧相邻的第三树脂片材重叠，以使所述元器件插入所述贯通孔并且所述元器件的所述第二侧的面与所述第三树脂片材相对的工序；以及将包含所述第一树脂片材、所述第二树脂片材以及所述第三树脂片材的所述层叠体加热并加压以进行压接的工序。
发明效果
根据本发明，元器件首先被固定在第一树脂片材的表面，固定在第一树脂片材的表面时能正确地定位，另外，即使元器件冲撞空腔周围的第二树脂片材，也能避免元器件弹飞的现象，能使元器件的外周侧面和空腔的内周侧面之间的间隙进一步减小。
附图说明
图1是基于本发明的实施方式1中树脂多层基板的制造方法的流程图。
图2是基于本发明的实施方式1中树脂多层基板的制造方法的第一说明图。
图3是基于本发明的实施方式1中树脂多层基板的制造方法的第二说明图。
图4是基于本发明的实施方式1中树脂多层基板的制造方法的第三说明图。
图5是基于本发明的实施方式1中树脂多层基板的制造方法得到的树脂多层基板的剖面图。
图6是基于本发明的实施方式1中树脂多层基板的制造方法的变形例的第一说明图。
图7是基于本发明的实施方式1中树脂多层基板的制造方法的变形例的第二说明图。
图8是基于本发明的实施方式1中树脂多层基板的制造方法的变形例得到的树脂多层基板的剖面图。
图9是基于本发明的实施方式1中树脂多层基板的制造方法的另一变形例的说明图。
图10是基于本发明的实施方式2中树脂多层基板的制造方法的第一说明图。
图11是基于本发明的实施方式2中树脂多层基板的制造方法的第二说明图。
图12是基于本发明的实施方式2中树脂多层基板的制造方法得到的树脂多层基板的剖面图。
图13是基于本发明的实施方式2中树脂多层基板的制造方法的变形例的说明图。
图14是基于本发明的实施方式2中树脂多层基板的制造方法的另一变形例的说明图。
图15是基于本发明的实施方式2中树脂多层基板的制造方法的另一变形例得到的树脂多层基板的剖面图。
图16是基于本发明的实施方式3中树脂多层基板的制造方法的流程图。
图17是基于本发明的实施方式3中树脂多层基板的制造方法的第一说明图。
图18是基于本发明的实施方式3中树脂多层基板的制造方法的第二说明图。
图19是基于本发明的实施方式3中树脂多层基板的制造方法的第三说明图。
图20是基于本发明的实施方式3中树脂多层基板的制造方法的第四说明图。
图21是有元器件间的距离长的部位的情况下产生的问题的第一说明图。
图22是有元器件间的距离长的部位的情况下产生的问题的第二说明图。
图23是基于本发明的实施方式4中树脂多层基板的制造方法的第一说明图。
图24是基于本发明的实施方式4中树脂多层基板的制造方法的第二说明图。
图25是基于本发明的实施方式4中树脂多层基板的制造方法的第三说明图。
图26是基于本发明的实施方式4中树脂多层基板的制造方法的第四说明图。
图27是基于本发明的实施方式4中树脂多层基板的制造方法的第五说明图。
图28是基于本发明的实施方式4中树脂多层基板的制造方法的第六说明图。
图29是在多个不同高度的位置上内置元器件的树脂多层基板的剖面图。
图30是为了得到在多个不同高度的位置上内置元器件的树脂多层基板从下侧依次进行组装的情况的制造方法的第一说明图。
图31是为了得到在多个不同高度的位置上内置元器件的树脂多层基板从下侧依次进行组装的情况的制造方法的第二说明图。
图32是为了得到在多个不同高度的位置上内置元器件的树脂多层基板从下侧依次进行组装的情况的制造方法的第三说明图。
图33是为了得到在多个不同高度的位置上内置元器件的树脂多层基板从下侧依次进行组装的情况的制造方法的第四说明图。
图34是为了得到在多个不同高度的位置上内置元器件的树脂多层基板从下侧依次进行组装的情况的制造方法的第五说明图。
图35是得到的树脂多层基板中，在同一部位施加的加热次数的最大值增大的例子的说明图。
图36是基于本发明的实施方式5中树脂多层基板的制造方法的第一说明图。
图37是基于本发明的实施方式5中树脂多层基板的制造方法的第二说明图。
图38是基于本发明的实施方式5中树脂多层基板的制造方法的第三说明图。
图39是基于本发明的实施方式5中树脂多层基板的制造方法的第四说明图。
图40是基于本发明的实施方式6中树脂多层基板的制造方法的第一说明图。
图41是基于本发明的实施方式6中树脂多层基板的制造方法的第二说明图。
图42是采用表面被粗糙化处理的元器件的情况相关联的第一说明图。
图43是采用表面被粗糙化处理的元器件的情况相关联的第二说明图。
图44是将外部电极做过镀覆处理的元器件安装在树脂片材的表面的情况的说明图。
图45是将外部电极未做过镀覆处理的元器件安装在树脂片材的表面的情况的说明图。
具体实施方式
(实施方式1)
参照图1～图5，对基于本发明的实施方式1中树脂多层基板的制造方法进行说明。图1表示本实施方式中的树脂多层基板的制造方法的流程图。
本实施方式中的树脂多层基板的制造方法为，在层叠了热塑性的多个树脂片材而成的层叠体的内部内置了元器件的树脂多层基板的制造方法，包含：通过将所述多个树脂片材中应该与所述元器件的厚度方向的第一侧相邻的第一树脂片材加热使其软化，在此状态下将所述元器件与所述第一树脂片材压接，从而将所述元器件固定在所述第一树脂片材的工序S1；将固定了所述元器件的所述第一树脂片材与所述多个树脂片材中具有应该接收所述元器件的贯通孔的第二树脂片材、以及所述多个树脂片材中应该与所述元器件的所述第一侧相反的第二侧相邻的第三树脂片材重叠的工序S2，使所述元器件插入所述贯通孔并且所述元器件的所述第二侧的面与所述第三树脂片材相对；以及将包含所述第一树脂片材、所述第二树脂片材以及所述第三树脂片材的所述层叠体进行加热并加压，从而进行压接的工序S3。
对本实施方式中的树脂多层基板的制造方法所包含的各工序，如下进行详细说明。
首先，如图2所示，作为工序S1，通过将多个树脂片材2中应该与元器件3的厚度方向的第一侧(例如图5中的上侧)相邻的第一树脂片材2a加热并使其软化，在此状态下使元器件3与第一树脂片材2a压接，从而将元器件3固定在第一树脂片材2a。
元器件3可以为一个也可为多个。元器件3为多个的情况下，可以全部为相同的尺寸，也可存在不同的尺寸。图2中，作为元器件3，例示了包含不同尺寸的元器件3a和元器件3b各一个的例子。但是，该例子中，任何一个元器件3的厚度均相同。在此，元器件3仅有两个，但这是为了说明上的方便，实际上元器件3的个数也可为三个以上。
进行工序S1时的元器件3的保持能利用真空吸引等现有技术进行。例如可以在利用真空吸引保持元器件3的状态下，相对于第一树脂片材2a进行定位，压接。
多个树脂片材2可以是以热塑性树脂为主材料的片材，热塑性树脂例如为LCP(液晶高分子)。作为采用的热塑性树脂，除了LCP之外，也可为PEEK(聚醚醚酮)、PEI(聚醚酰亚胺)、PPS(聚苯硫醚)、热塑性PI(聚酰亚胺)等。
多个树脂片材2之一的第一树脂片材2a为热塑性树脂片材，因此通过加热能使其软化。通过将元器件3压接在软化状态的第一树脂片材2a，元器件3附着在第一树脂片材2a，如图3所示，呈固定的状态。这时，第一树脂片材2a的固定元器件3的部位也可局部凹陷。第一树脂片材2a也可在单面形成导体图案。但是，第一树脂片材2a中，压接元器件3的部分的至少一部分未被导体图案覆盖。元器件3通过直接压接在软化的热塑性树脂表面而被固定。在第一树脂片材2a的内部也可形成过孔导体。
接着，作为工序S2，如图4所示，将固定了元器件3的第一树脂片材2a与多个树脂片材2中具有应该接收元器件3的贯通孔14的第二树脂片材2b、以及多个树脂片材2中的应该与元器件3的所述第一侧相反的第二侧相邻的第三树脂片材2c重叠。进行工序S2，使元器件3插入贯通孔14并且元器件3的所述第二侧的面与第三树脂片材2c相对。图4所示的例子中，第一侧为完成品(参照图5)的上侧，第二侧为完成品的下侧。如图4所示，第二树脂片材2b可以为多个。通过连通多个设置在第二树脂片材2b的贯通孔14，构成空腔5。第二树脂片材2b只有一层时，一层贯通孔14直接成为空腔5。
图4所示的例子中，成为空腔5的底面的部分中，在第三树脂片材2c中设置过孔导体6。这些过孔导体6用于相对于元器件3进行电连接。这些过孔导体6正确的来说在该时刻是包含Sn或Ag等成分的导电性糊料的未固化状态，通过之后的工序S3的加热以及加压工序变成金属固体。另外，元器件3和过孔导体6之间进行电连接的情况下，优选地，利用工序S3的加热以及加压的工序，在两者相互抵接的界面附近形成金属间化合物。由此，能使元器件3和过孔导体6的电连接稳定化。
为了说明方便，作为过孔导体，仅表示成为空腔5的底面的第三树脂片材2c中的过孔导体6，但也可在该层叠体的内部的其它地点设置过孔导体。另外，为了说明方便，未图示层叠体内部的导体图案，但实际上，在各树脂片材2的上表面或下表面，也可根据需要设置导体图案。以下其它的实施方式中也相同。
图4所示的例子中，以元器件3的第二侧的面作为与导体6电连接的面，元器件3的第二侧的面与第三树脂片材2c抵接作为前提进行说明，但并不是必须从第二侧与过孔导体6电连接元器件3。由此，根据元器件3的电连接方法不同，元器件3的第二侧的面不是必须与第三树脂片材2c抵接，也可仅仅只是相对。
内置的元器件3不需要专门进行电连接的情况下，也不一定需要在第三树脂片材2c中设置过孔导体6。
图4中，采用将多个第二树脂片材2b和第三树脂片材2c预先压接的片材。在第三树脂片材2c的下侧的树脂片材2也同时被预压接。一般地，预压接以低于正式压接的温度进行。进行预压接得到的部分层叠体呈现空腔5在上表面开口的状态。工序S2中，从上侧在像这样的部分层叠体上重叠第一树脂片材2a。
接着，作为工序S3，通过将包含第一树脂片材2a、第二树脂片材2b以及第三树脂片材2c的层叠体加热并加压进行压接。像这样，能得到图5所示的树脂多层基板101。
本实施方式中，插入空腔5的元器件3，在工序S2之前已经固定在树脂片材2a的表面。元器件3能在固定于第一树脂片材2a的表面时正确地确定位置。由此，不需要在空腔5的内壁设置用于确定元器件3位置的突起。
假设，即使元器件3相对于空腔5的平视时的位置吻合精度稍许不良，并且，空腔5的尺寸相对于元器件3的尺寸余量较小，元器件3与空腔5附近的第二树脂片材2b产生冲突，但由于元器件3被第一树脂片材2a广泛覆盖，因此元器件3被树脂片材2a挤压，嵌入空腔5。元器件3在被封闭在第一树脂片材2a的下侧的状态下，被嵌入空腔中，因此能避免以往的问题中元器件3弹飞的现象。由此，即使空腔5的尺寸与元器件3的尺寸相比没有明显较大地形成，也能以与元器件3的尺寸相近的尺寸形成。
由于像这样的理由，本实施方式中，能使元器件的外周侧面和空腔的内周侧面之间的间隙进一步减小。
另外，图2～图4中，第一树脂片材2a以单独的状态将元器件3固定在其上，但不限于这样的方式。也可将一层或多层其它树脂片材与第一树脂片材2a组合，进行预先压接。也可像这样将元器件固定在预压接的片材。该情况下，例如图6所示那样。该例子中，在第一树脂片材2a上层叠其它树脂片材2进行预压接，相对于如此形成的片材，利用工序S1固定元器件3。固定时，至少第一树脂片材2a的表面软化即可。
该情况下，工序S2中，如图7所示，将预压接的部分层叠体相互之间进行组合。之后，通过进行压接工序S3，能得到图8所示那样的树脂多层基板102。
另外，图4所示的例子中，采用将多个第二树脂片材2b和一片第三树脂片材2c预先压接的片材，进行工序S2，但也可如图9所示，各树脂以分散的状态层叠，进行工序S2。像这样，由于不需要向具有空腔的基板进行元器件的安装，因此不需要预先预压接并制作将部分层叠体。由此，能由单独的树脂片材的集合体一并层叠，因此效率较高。
(实施方式2)
实施方式1中，以多个元器件3的高度均相等为前提进行了说明，但存在高度不同的元器件的情况下，本发明也能适用。针对存在高度不同的元器件的情况下的树脂多层基板的制造方法，以实施方式2进行说明。
参照图10～图12，对基于本发明的实施方式2中树脂多层基板的制造方法进行说明。
图10所示的例子中，作为元器件3，存在相互间高度不同的元器件3a和元器件3b。进行实施方式1中说明的相同的工序S1，在同样的第一树脂片材2a的上表面固定元器件3a和元器件3b。元器件3a比元器件3b的高度更高。
如图11所示，进行工序S2。工序S2的细节与实施方式1说明的相同，但在下侧的部分层叠体，准备深度互不相同的空腔5a、5b。用于元器件3a的空腔5a通过连接三层贯通孔14而形成。用于元器件3b的空腔5b，通过连接两层贯通孔14而形成。像这样，可以适当调整设置贯通孔14的树脂片材的数量，以形成与各个元器件3的高度对应的深度的空腔。如图11所示，利用工序S2重叠之后，进行工序S3。像这样，能得到图12所示的树脂多层基板103。
本实施方式中，也能得到与实施方式1说明的同样的效果。
另外，为了得到图12所示的树脂多层基板103，图10～图11所示的例子中，将应当内置的多个元器件3全部固定在第一树脂片材2a，但例如也可如图13所示那样。即，将应当内置的多个元器件3中的一部分固定在上侧的第一树脂片材a，其它的一部分固定在下侧的部分层叠体的上表面，在该状态下进行工序S2。元器件3a从图中下侧被插入三层的贯通孔14的连接。元器件3b从上侧被插入利用两层的贯通孔14的连接形成的空腔5b。
图13所示的例子中，元器件3a和元器件3b的上表面之间有时偶然会在同一个平面上，但本发明也能适用于不是这样的情况。元器件3为多个、元器件3的上表面和下表面相互的位置均不同的情况下，通过进行图14那样的工序S2，则能对应处理。图14所示的例子中，元器件3a和元器件3b的上表面的位置不同。在中间部分的层叠体设置朝下开口的空腔5a和朝上开口的空腔5b。元器件3a从图中下侧被插入空腔5a，元器件3b从图中上侧被插入空腔5b。像这样，能得到图15所示的树脂多层基板104。
(实施方式3)
参照图16～图20，对基于本发明的实施方式3中树脂多层基板的制造方法进行说明。图16表示本实施方式中的树脂多层基板的制造方法的流程图。
本实施方式中的树脂多层基板的制造方法基本上与实施方式1或2相同，但以下的点不同。
本实施方式中的树脂多层基板的制造方法中，在所述第一树脂片材上固定所述元器件的工序S1包含：通过将所述元器件设置在表面具有粘接面的粘接片材的所述粘接面上，对所述元器件进行预固定的工序S11；使预固定了所述元器件的所述粘接片材以所述元器件与所述第一树脂片材相抵接的方向重叠于所述第一树脂片材的工序S12；利用加热使所述第一树脂片材软化，将所述粘接片材相对于所述第一树脂片材进行压接的工序S13；以及将所述元器件留在所述第一树脂片材的表面上直接剥离所述粘接片材的工序S14。
对本实施方式中的树脂多层基板的制造方法所包含的各工序，以下进行详细说明。该制造方法中，工序S1的细节如下文所述。
首先，作为工序S11，如图17所示，通过在表面具有粘接面31u的粘接片材31的粘接面31u上设置元器件3，从而将元器件3预固定。粘接片材31包含树脂层31f和粘接剂层31n。粘接剂层31n的上表面相当于粘接面31u。树脂层31f例如为PET(聚对苯二甲酸)构成的薄膜。作为树脂层31f的材料，除了PET之外，也可为PEN(聚萘二甲酸)、聚酯、PPS(聚苯硫醚)等。粘接剂层31n例如为丙烯酸类的粘接剂的层。也可使用硅类代替丙烯酸类。粘接剂层31n也可粘接性较弱。
图18表示将元器件3预固定在粘接片材31的状态。
接着，作为工序S12，如图19所示，利用加热使第一树脂片材2a软化，在此状态下，将预固定了元器件3的粘接片材31以元器件3与第一树脂片材2a抵接的方向重叠于第一树脂片材2a。图19中，示出在上表面预固定了元器件3的粘接片材31不动，将第一树脂片材2a从上重叠的状态，也可为像这样的方法。反之，也可在设置了第一树脂片材2a的状态下，将预固定了元器件3的粘接片材31从上侧反转重叠。
如图19所示，粘接片材31和第一树脂片材2a重叠粘贴的结果为图20所示那样的状态。
接着，作为工序S13，利用加热使第一树脂片材2a软化，使粘接片材31压接于第一树脂片材2a。加热第一树脂片材2a时，也可同时加热粘接片材31。元器件3附着在软化状态的第一树脂片材2a。与粘接片材31的粘接面31u对元器件3粘接力相比，软化的第一树脂片材2a对元器件3的粘接力较强。
接着，作为工序S14，将元器件3留在第一树脂片材2a的表面直接剥离粘接片材31。这样，也能得到与图3所示相同的效果。即，元器件3固定在第一树脂片材2a的表面的状态。
由于与粘接片材31的粘接面31u对元器件3的粘接力相比，软化的第一树脂片材2a对元器件3的粘接力较强，因此在剥离了粘接片材31的情况下，元器件3也能留在第一树脂片材2a的表面。
之后进行工序S2、S3。工序S2、工序S3的详细说明与实施方式1或2中说明的内容相同，因此不再重复说明。
本实施方式中，作为工序S1在第一树脂片材固定元器件时，暂时将元器件预固定在粘接片材之后，将元器件转印在第一树脂片材。由于向第一树脂片材固定元器件需要将树脂以高温软化，若要将单个元器件直接处理固定在第一树脂片材，则必须在使树脂软化水平的高温状态中进行定位设置元器件的操作，或在设置全部的元器件之后而加热第一树脂片材。前者的情况下，必须在高温中进行元器件设置操作，操作困难。后者的情况下，第一树脂片材软化之前，由于元器件只是放置在第一树脂片材的表面，因此由于振动、冲击等恐怕使元器件偏移本来的位置。
与此相对，粘接片材不需要高温也能将元器件预固定。由此，容易进行在粘接片材上预固定元器件的操作。并且，能在将预固定了元器件的粘接片材重叠在第一树脂片材的状态下对其加热，使第一树脂片材的树脂软化。元器件利用粘接片材预固定，因此还能防止在加热期间元器件偏移。
也可在粘接片材的适当的位置，例如外周附近部预先设置销孔，利用模具销进行粘接片材的定位。若在第一树脂片材也预先设置相同基准的销孔，则能在重叠时进行高效的操作，能迅速、准确地确定位置。
(实施方式4)
如图21所示，存在元器件3之间的距离较长的部位的情况下，想要从粘接片材31向第一树脂片材2a转印元器件3时，如图22所示那样有第一树脂片材2a偏转与粘接片材31接触的情况。像这样第一树脂片材2a的一部分与粘接片材31接触的情况下，第一树脂片材2a和粘接片材31粘连，难以处理。另外，即使在粘接片材31上正确设置元器件3，但将元器件3从粘接片材31转印至第一树脂片材2a时，若第一树脂片材2a偏转，则恐怕会转印至第一树脂片材2a的表面不正确的位置。基于本发明的实施方式4中，示出了用于解决这种问题的处理办法。
参照图23～图28，对基于本发明的实施方式4中树脂多层基板的制造方法进行说明。
本实施方式中的树脂多层基板的制造方法基本上与实施方式3相同，但以下的点不同。
本实施方式中的树脂多层基板的制造方法中，重叠工序S12之前，包含设置保护片材，使得避开所述粘接面中设置所述元器件的区域，覆盖所述粘接面的至少一部分的工序，进行重叠工序S12以将所述保护片材夹入所述粘接片材和所述第一树脂片材之间。
下面更具体地进行说明。首先，在与元器件3对应的区域中准备预先设置了开口部35的保护片材32，如图23所示，将保护片材32粘贴在粘接片材31的粘接面31u，使得避开粘接面31u中设置元器件3的区域，覆盖粘接面31u的至少一部分。保护片材32为没有粘接性的片材，或者粘接性比粘接性片材低的片材。作为保护片材32，例如能采用PET薄膜。在保护片材32预先设置开口部35。开口部35的尺寸比俯视时元器件3的尺寸稍大。将保护片材32粘贴在粘接片材31的粘接面31u，结果，成为如图24所示的状态。接着，作为工序S11，如图25所示将元器件3预固定在粘接面31u。通过开口部35露出粘接面31u的区域比元器件3的尺寸稍大。接着，作为工序S12，如图26所示重叠第一树脂片材2a。这时，成为在粘接片材31和第一树脂片材1a之间夹入保护片材32的状态。
为了如图24所述那样设置片材32，也考虑其它方法。可以例如如图27所示，粘贴保护片材32以覆盖粘接片材31的粘接面31u的整面，之后，沿着元器件3对应区域的外形线，利用刀片36，以切断保护片材32程度的深度切出切口38。这时，切出切口38，使得包围元器件3对应的区域。如图28所示剥离并去除保护片材32的不需要部37。像这样，也能得到图24所示的结构。之后，与图25所示同样的，将元器件3预固定在粘接面31u。
对于其它的工序，与目前为止的实施方式所说明的内容相同。
本实施方式的树脂多层基板的制造方法中，采用保护片材覆盖粘接面的至少一部分的状态下，在粘接片材31和第一树脂片材1a间夹入保护片材32，因此能避免在进行重叠第一树脂片材2a的工序时第一树脂片材2a和粘接片材31粘连的情况。
另外，保护片材32的厚度，优选地为元器件3厚度的50％以上80％以下。由于保护片材32的厚度比元器件3的厚度薄，元器件3通过开口部35并突出。由此，通过对第一树脂片材2a以及粘接片材31进行冲压，能使按压力的作用集中在元器件3，能使元器件3更可靠地固定在第一树脂片材2a。保护片材32的厚度与元器件3的厚度接近则该结果减弱，优选地若为80％以下则能起到足够的效果。另外，若保护片材32的厚度过薄，即使防止了第一树脂片材2a与粘接片材31粘连，第一树脂片材2a也会偏转，元器件3转印在树脂片材2a表面的不正确的位置上的可能性升高。由此，保护片材32的厚度，优选地为元器件3厚度的50％以上80％以下。
另外，上述任一个实施方式中，优选地，将元器件3固定在第一树脂片材2a的工序S1，以低于压接工序S3的温度进行。通过像这样制造温差，在工序S1中，与工序S3的正式压接相比，能以简易的状态将元器件3预压接在第一树脂片材2a。另外，抑制由于热量造成第一树脂片材2a的不期望的变形。
另外，本发明中的“元器件”是指除IC芯片以外，还包含贴片电容、贴片电感、贴片电阻等无源元元器件，铁氧体或低温烧结陶瓷的基板，印刷布线板等基板部件，或者SUS板、铜板等这样的金属板等功能部件全部的概念。
(实施方式5)
如图29所示，考虑在一个树脂多层基板105的内部多个不同高度的位置上内置元器件3的情况。图29所示的树脂多层基板105，在两个高度的位置上内置元器件3c、3d。
对基于本发明的实施方式5进行说明之前，参照图30～图34，对为了得到这样的树脂多层基板105，从下层开始依次进行组装的情况的制造方法进行说明。
首先，作为工序S1，如图30所示，将元器件3c载放在第一树脂片材2a的上表面使其压接。这时进行第一次加热。接着，如图31所示，预先另外制作包含第二树脂片材2b和第三树脂片材2c的、具有空腔5c的层叠体，作为工序S2，对于图30所示的结构体，从上侧覆盖该层叠体。由此，得到图32所示的结构。在该阶段为了使图32所示的结构一体化，作为工序S3，进行第二次加热。
进一步地，如图33所示，在上表面重叠必须的树脂片材2，载放元器件3d并压接。该工序相当于工序S1。这时，进行第三次加热。进一步地，作为工序S2，如图34所示，通过使期望的树脂片材2重叠，预先另外制作具有空腔5d的层叠体，从上侧覆盖该层叠体。这样，形成图29所示的结构。并且，作为工序S3，通过对整体进行热压接而一体化。这时，进行第四次加热。
经过第四次加热，应该得到图29所示的树脂多层基板105，但该树脂多层基板105中，加热次数根据部位而不同。即，成为热履历根据部位而不同的状态。特别是，图35所示的界面40中，由于经历了从第一次到第四次全部的加热，因此在整个树脂多层基板105中加热次数最多。像这样得到的树脂多层基板105中，在同一部位施加的加热次数的最大值为4。一般地，树脂多层基板中，在经历较多次数加热的部位，材料物性发生变化，或者产生残留应力，有时容易产生剥离。由此，作为树脂多层基板，优选地，不包含像这样经过较多次加热的部位。
基于这样的考虑，在希望制作在多个不同高度的位置上内置元器件的树脂多层基板的情况下，优选地采用以下方法。将树脂多层基板的整体分割为几个部分的层叠体进行制作。但是，进行分割，使得各部分的层叠体内置有元器件。这样，预先以各层叠体中内置有元器件的状态来单独压接，之后，将这些层叠体组合并压接。由此，能得到一个树脂多层基板。由此，能降低树脂多层基板上同一部位施加的加热次数的最大值。
与之前同样地，以制作图29所示的树脂多层基板105的例子为前提，参照图30～图32以及图36～图39，对基于本发明的实施方式5的树脂多层基板的制造方法进行具体说明。
与之前相同，如图30～图32所示，进行工序S1～工序S3，预先制作如图32所示那样的部分层叠体。将这样的得到的层叠体称为“下部层叠体”。在下部层叠体中经历最多次数的加热的部位，加热次数为两次。
与下部层叠体不同，如图36所示，将元器件3d载放在树脂片材2的上表面并压接。该工序相当于工序S1。在该压接时进行的加热对于图36所示的结构体而言是第一次加热。如图37所示，组合多个树脂片材2，预先另外制作具有空腔5e的层叠体，作为工序S2，对于图36所示的结构体从上层覆盖该层叠体。这样，形成图38所示的结构。在该阶段为了使图38所示的结构一体化，作为工序S3，进行第二次加热。将这样的得到的层叠体称为“上部层叠体”。
如图39所示，在下部层叠体的上侧重叠上部层叠体。在此所示的例子中，与图38所示的状态相比上部层叠体进行了上下反转。为了利用热压接使下部层叠体和上部层叠体一体化，进行加热。该加热对于下部层叠体和上部层叠体而言均为第三次加热。这样，得到图29所示的树脂多层基板105。在树脂多层基板105中，在同一部位施加的加热次数的最大值为3。与之前说明的例子中最大值为4相比，能使在同一部位施加的加热次数的最大值减少1。
将在此说明的内容进行概括，制作在多个不同高度的位置上内置元器件的树脂多层基板的情况下，通过预先制作将元器件单独内置在树脂片材中的多个部分的层叠体后，将它们多段层叠，再对整体再度加热压接，能避免部分热履历较多的情况，能使由于材料物性的变化或残留应力造成的剥离难以产生。
(实施方式6)
针对实施方式5说明的制造方法的进一步变形例，作为基于本发明的实施方式6进行说明。实施方式5中例示了大致分为两个层叠体来制作下部层叠体和上部层叠体，并将两者组合压接，而实施方式6中，分别预先制作如图30所示的元器件3c压接在树脂片材2的一个面上的结构体，以及图36所示的元器件3d压接在树脂片材2的一个面上的结构体，除此之外，如图40所示预先制作适当组合并层叠树脂片材而形成的结构体。将图40所示的结构体称为“中间层叠体”。图40所示的例子中，中间层叠体在下表面具有空腔5c，在上表面具有空腔5e。中间层叠体在内部包含过孔导体6。图30所示的结构体，图36所示的结构体，图40所示的中间层叠体，各自经历的加热次数均还只为一次。接着，如图41所示，在图30所示的结构体上，覆盖图40所示的中间层叠体，进一步地在此之上，将如图36所示的结构体上下反转地进行覆盖。这样，作为工序S3，使整体热压接而一体化。这时进行的加热对于如图41所示的三个部位而言均为第二次加热。这样，得到图29所示的树脂多层基板105。在树脂多层基板105中，在同一部位施加的加热次数的最大值为2。与实施方式5中最大值为4或3相比，本实施方式中，能进一步降低在同一部位施加的加热次数的最大值。
像这样，预先制作各个部分，能适当降低加热次数的最大值，因此能抑制树脂多层基板中的剥离。
另外，上述任一个实施方式中，优选地，在将元器件3固定在所述第一树脂片材2a的工序S1开始时，例如如图42所示，元器件3的所述第一侧的表面已完成粗糙化处理。“所述第一侧的表面”是指实施方式1说明的那样，与第一树脂片材2a抵接侧的表面。图42、图43中，为了表示元器件3的表面中与第一树脂片材2a抵接侧的面为粗糙面而将表面的凹凸夸张进行表示。通过采用该结构，相对于第一树脂片材2a的软化后的树脂表面，元器件3的被粗糙化处理后的表面具有固着效果，能更坚固地进行固定。由此，如图43所示，能使元器件3更可靠地固定在第一树脂片材2a。“粗糙化处理”是指用于增加表面粗糙度的处理，能适当采用现有技术。
内置在树脂多层基板的元器件不限于在底面具有外部电极的IC(IntegratedCircuit：集成电路)。作为内置在树脂多层基板的元器件，例如能采用在侧面具有外部电极的陶瓷贴片元器件。
基于本发明的树脂多层基板的制造方法中，如图2～图3所示进行工序S1时，一般将元器件大致固定在面上。即，进行所谓的面安装。实际上，图2～图3所示的例子中经由元器件3的下表面向树脂片材2进行固定。
然而，小型陶瓷贴片元器件中，多为假设通过在侧面附着焊料来安装的结构。像这种类型的元器件与假设为面安装的元器件相比，元器件的外部电极的形状不太平坦。特别是，元器件的上表面以及下表面的平坦度不太好。这是由于除了原本利用浸渍法等形成了外部电极之外，还为了便于焊接，以实施用于覆盖析出玻璃的部分的镀Ni、镀Au。
例如图44所示，元器件3包括浸渍法形成的外部电极7，外部电极7具有镀覆层8的情况下，除了由于外部电极7的存在而使平坦度恶化，进一步地镀覆层8的厚度也造成了平坦度的恶化。将这样的元器件3安装在树脂片材2的表面的情况下，如图44的曲线箭头所示，元器件3的姿态不确定，往往是呈不正确的姿态。
于是，若考虑在树脂片材表面固定元器件时的稳定性，作为基于本发明的树脂多层基板的制造方法采用的元器件，优选地为上表面/下表面的平坦度高的元器件。由此，例如图45所示，优选地，采用未对外部电极7进行过镀覆处理的元器件3。
另外，本次公开的上述实施方式中全部的点都为例示，并不具备限定性。本发明的范围不是以上述说明而是以权利要求书来表示，包含与权利要求书等同的意思以及范围内的全部变更。
工业上的实用性
本发明能利用在内置了元器件的树脂多层基板的制造方法。
标号说明
2 树脂片材
2a 第一树脂片材
2b 第二树脂片材
2c 第三树脂片材
3、3a、3b、3c、3d 元器件
4、14 贯通孔
5、5a、5b、5c、5d、5e 空腔
6 过孔导体
7 外部电极
8 镀覆层
31 粘接片材
31f 树脂层
31n 粘接剂层
31u 粘接面
32 保护片材
35 开口部
36 刀片
37 不需要部
38 切口
40 界面
101、102、103、104、105 树脂多层基板

Claims (9)

1.一种树脂多层基板的制造方法，
是在层叠了热塑性的多个树脂片材的层叠体的内部内置了元器件的树脂多层基板的制造方法，包含：
通过在对第一树脂片材进行加热使其软化的状态下将所述元器件与所述第一树脂片材压接，从而将所述元器件固定在所述第一树脂片材的工序，所述第一树脂片材是所述多个树脂片材中应该与所述元器件的厚度方向的第一侧相邻的树脂片材；
将固定了所述元器件的所述第一树脂片材与所述多个树脂片材中具有应该接收所述元器件的贯通孔的第二树脂片材以及所述多个树脂片材中应该与所述元器件的所述第一侧相反的第二侧相邻的第三树脂片材重叠，使所述元器件插入所述贯通孔并且所述元器件的所述第二侧的面与所述第三树脂片材相对的工序；以及
将包含所述第一树脂片材、所述第二树脂片材以及所述第三树脂片材的所述层叠体加热并加压从而进行压接的工序，
通过所述加热并加压的工序，使设置在所述层叠体内部作为导电性糊料的未固化状态的过孔导体变成金属固体。
2.如权利要求1所述的树脂多层基板的制造方法，其特征在于：
在所述第一树脂片材上固定所述元器件的工序包含：
通过将所述元器件设置在表面具有粘接面的粘接片材的所述粘接面上，来对所述元器件进行预固定的工序；
以所述元器件与所述第一树脂片材抵接的方向，使预固定了所述元器件的所述粘接片材与所述第一树脂片材重叠的工序；
利用加热使所述第一树脂片材软化，将所述粘接片材与所述第一树脂片材压接的工序；以及
将所述元器件留在所述第一树脂片材的表面上直接剥离所述粘接片材的工序。
3.如权利要求2所述的树脂多层基板的制造方法，其特征在于：
在所述重叠工序之前，
包含以下工序：设置保护片材，使得避开所述粘接面中设置所述元器件的区域，至少覆盖所述粘接面的一部分，
所述重叠工序使所述保护片材被夹入所述粘接片材和所述第一树脂片材之间而进行。
4.如权利要求3所述的树脂多层基板的制造方法，其特征在于：
所述保护片材的厚度为所述元器件厚度的50％以上80％以下。
5.如权利要求1所述的树脂多层基板的制造方法，其特征在于：
将所述元器件固定在所述第一树脂片材的工序以低于所述进行压接的工序的温度进行。
6.如权利要求2所述的树脂多层基板的制造方法，其特征在于：
将所述元器件固定在所述第一树脂片材的工序以低于所述进行压接的工序的温度进行。
7.如权利要求3所述的树脂多层基板的制造方法，其特征在于：
将所述元器件固定在所述第一树脂片材的工序以低于所述进行压接的工序的温度进行。
8.如权利要求4所述的树脂多层基板的制造方法，其特征在于：
将所述元器件固定在所述第一树脂片材的工序以低于所述进行压接的工序的温度进行。
9.如权利要求1至8中任一项所述的树脂多层基板的制造方法，其特征在于：
将所述元器件固定在所述第一树脂片材的工序开始时，所述元器件的所述第一侧的表面已完成粗糙化处理。
CN201480020056.1A 2013-06-18 2014-04-15 树脂多层基板的制造方法 Active CN105103665B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013-127447 2013-06-18
JP2013127447 2013-06-18
JP2013-144146 2013-07-10
JP2013144146 2013-07-10
JP2014004357 2014-01-14
JP2014-004357 2014-01-14
PCT/JP2014/060706 WO2014203603A1 (ja) 2013-06-18 2014-04-15 樹脂多層基板の製造方法

Publications (2)

Publication Number Publication Date
CN105103665A CN105103665A (zh) 2015-11-25
CN105103665B true CN105103665B (zh) 2018-03-09

Family

ID=52104347

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480020056.1A Active CN105103665B (zh) 2013-06-18 2014-04-15 树脂多层基板的制造方法
CN201480024852.2A Active CN105165129B (zh) 2013-06-18 2014-06-03 树脂多层基板的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480024852.2A Active CN105165129B (zh) 2013-06-18 2014-06-03 树脂多层基板的制造方法

Country Status (4)

Country Link
US (2) US10098238B2 (zh)
JP (2) JP6103054B2 (zh)
CN (2) CN105103665B (zh)
WO (2) WO2014203603A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014203603A1 (ja) * 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
JP6456174B2 (ja) * 2015-02-04 2019-01-23 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
WO2017119249A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板及び多層基板の製造方法
JP6281000B2 (ja) * 2016-02-22 2018-02-14 太陽誘電株式会社 回路基板及びその製造方法
JP6191808B1 (ja) * 2016-04-20 2017-09-06 株式会社村田製作所 多層基板および電子機器
WO2017187939A1 (ja) * 2016-04-26 2017-11-02 株式会社村田製作所 樹脂多層基板の製造方法
JP7210191B2 (ja) * 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
EP3621417B1 (en) 2018-09-07 2023-01-11 Lumileds LLC Method for applying electronic components
CN111669893A (zh) * 2019-03-06 2020-09-15 珠海方正科技高密电子有限公司 电路板及其制备方法
CN112543561B (zh) * 2019-09-23 2021-11-16 庆鼎精密电子（淮安）有限公司 具空腔结构的线路板的制作方法
US11653484B2 (en) 2019-11-08 2023-05-16 Raytheon Company Printed circuit board automated layup system
US11606865B2 (en) * 2019-11-08 2023-03-14 Raytheon Company Method for forming channels in printed circuit boards by stacking slotted layers
CN111261527B (zh) * 2020-02-11 2021-10-01 深圳市法本电子有限公司 一种半导体封装构件及其制备方法
WO2023247213A1 (en) * 2022-06-24 2023-12-28 Dyconex Ag Medical device, electronic module and method for producing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808642B2 (en) * 2000-12-28 2004-10-26 Tdk Corporation Method for producing multilayer substrate and electronic part, and multilayer electronic part

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JP3207174B2 (ja) * 1999-02-01 2001-09-10 京セラ株式会社 電気素子搭載配線基板およびその製造方法
JP4646371B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2003017886A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 電波吸収体
JP2003198139A (ja) * 2001-12-25 2003-07-11 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP2004158545A (ja) * 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP4158714B2 (ja) * 2004-02-06 2008-10-01 松下電器産業株式会社 電子部品実装済基板の製造方法
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP4304163B2 (ja) * 2005-03-09 2009-07-29 パナソニック株式会社 撮像モジュールおよびその製造方法
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2008141007A (ja) 2006-12-01 2008-06-19 Denso Corp 多層基板の製造方法
JP2008159658A (ja) * 2006-12-21 2008-07-10 Sumitomo Bakelite Co Ltd 回路基板
JP5179856B2 (ja) * 2007-06-21 2013-04-10 日本特殊陶業株式会社 配線基板内蔵用部品及びその製造方法、配線基板
US20090241332A1 (en) * 2008-03-28 2009-10-01 Lauffer John M Circuitized substrate and method of making same
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
JP5385699B2 (ja) * 2009-06-26 2014-01-08 株式会社フジクラ 積層配線基板の製造方法
JP2011061052A (ja) * 2009-09-11 2011-03-24 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板
JP5382261B2 (ja) * 2011-03-29 2014-01-08 株式会社村田製作所 部品内蔵樹脂基板の製造方法
WO2014203603A1 (ja) * 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808642B2 (en) * 2000-12-28 2004-10-26 Tdk Corporation Method for producing multilayer substrate and electronic part, and multilayer electronic part

Also Published As

Publication number Publication date
US9961780B2 (en) 2018-05-01
CN105103665A (zh) 2015-11-25
JP6103055B2 (ja) 2017-03-29
US20160050766A1 (en) 2016-02-18
WO2014203603A1 (ja) 2014-12-24
US20160044798A1 (en) 2016-02-11
CN105165129A (zh) 2015-12-16
CN105165129B (zh) 2019-03-08
JP6103054B2 (ja) 2017-03-29
US10098238B2 (en) 2018-10-09
WO2014203718A1 (ja) 2014-12-24
JPWO2014203603A1 (ja) 2017-02-23
JPWO2014203718A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
CN105103665B (zh) 树脂多层基板的制造方法
US6426564B1 (en) Recessed tape and method for forming a BGA assembly
EP2560467A1 (en) Method for mounting a component to an electric circuit board, electric circuit board and electric circuit board arrangement
TWI335779B (en) Process for producing multilayer board
CN106332474A (zh) 刚性柔性基板及其制造方法
CN105474762B (zh) 多层基板的制造方法及多层基板
JP2003086949A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP4228677B2 (ja) 回路基板
TW201030869A (en) Electronic device and manufacturing method for electronic device
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
CN107078118A (zh) 插入器到封装基板的耦合
JP2008091874A (ja) セラミック回路基板とその製造方法
JP4285309B2 (ja) 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法
JP2003142797A (ja) 電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP2010123632A5 (zh)
JPH11312759A (ja) フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法
JP2001111209A (ja) プリント配線板の接続方法および接続構造
JP2000315249A (ja) 接触・非接触兼用ｉｃカードとその製造方法
JP2011199138A (ja) 電子部品相互の接続方法及び接続構造
JP3399808B2 (ja) 多層チップの組み立て方法
TW200948239A (en) A printed circuit board having an embedded component and a method thereof
US20050150813A1 (en) Foldover packages and manufacturing and test methods therefor
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
KR101905574B1 (ko) 반도체 소자 접합구조 및 접합방법
CN109076708A (zh) 树脂多层基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant