JP2008141007A - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP2008141007A JP2008141007A JP2006326152A JP2006326152A JP2008141007A JP 2008141007 A JP2008141007 A JP 2008141007A JP 2006326152 A JP2006326152 A JP 2006326152A JP 2006326152 A JP2006326152 A JP 2006326152A JP 2008141007 A JP2008141007 A JP 2008141007A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin film
- multilayer substrate
- resin
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Abstract
【課題】多層基板に埋め込まれる電子部品に作用する応力を低減して、電子部品がダメージを受けることを抑制することが可能な多層基板の製造方法を提供する。
【解決手段】電子部品30の高さAを、電子部品30を挿入するための貫通孔15が形成された樹脂フィルム11cの厚さBよりも小さくする(A<B)。これにより、加熱及び加圧時に、積層方向における電子部品30の両側の樹脂部分に加わる圧力を減少させることができる。その結果、電子部品の電極形成面に沿って流動する樹脂量も減少できる。これらのことが相俟って、加熱及び加圧時に、電子部品30に作用する応力を低減して、電子部品30にダメージを与えることを防止する。
【選択図】図4
【解決手段】電子部品30の高さAを、電子部品30を挿入するための貫通孔15が形成された樹脂フィルム11cの厚さBよりも小さくする(A<B)。これにより、加熱及び加圧時に、積層方向における電子部品30の両側の樹脂部分に加わる圧力を減少させることができる。その結果、電子部品の電極形成面に沿って流動する樹脂量も減少できる。これらのことが相俟って、加熱及び加圧時に、電子部品30に作用する応力を低減して、電子部品30にダメージを与えることを防止する。
【選択図】図4
Description
本発明は、絶縁基材中に電子部品が埋め込まれてなる多層基板の製造方法に関する。
絶縁基材中に電子部品が埋め込まれてなる多層基板の製造方法が、例えば特許文献1に開示されている。この特許文献1に開示された多層基板(プリント基板)の製造方法によれば、片面に導体パターンが形成された熱可塑性樹脂からなる樹脂フィルムに、電子部品(電気素子)が内蔵される位置に対応して、電子部品の外形と略同一寸法の貫通孔を形成する。そして、樹脂フィルムを積層するとともに、上記貫通孔に電子部品を挿入した状態で、樹脂フィルムの積層体を両面から加熱プレスする。これによって、各樹脂フィルムは相互に熱融着しながら塑性変形して電子部品を封止するので、絶縁基材中に電子部品が埋め込まれた多層基板が得られる。
特開2003−86949号公報
上記特許文献1に開示された多層基板の製造方法では、電子部品が挿入される、貫通孔により形成される空間部の高さが、電子部品の高さに対して略同等以下となるようにしている。すなわち、電子部品の高さは、貫通孔を形成する樹脂フィルムの厚さ以上に設定される。
貫通孔は、電子部品を挿入するために、必ず、電子部品の側面との間にある程度のクリアランスを確保するように形成される。このため、電子部品が貫通孔に挿入されたとき、電子部品の側面と、貫通孔の側壁との間には隙間が生じることになる。このような隙間は、加熱プレス時の樹脂の塑性変形によって埋められる。
この場合、従来のように、電子部品の高さが、樹脂フィルムの厚さ以上であると、加熱プレス時に、電子部品の近傍では、積層方向における電子部品の両側の樹脂部分に、より高い圧力が印加されることになる。その結果、積層方向における電子部品の両側の樹脂部分が大きく塑性変形し、上記の隙間を埋めるように流動する。
一方、電子部品には、その積層方向に面する一方の面の両端部分に電極が形成されており、この電極は、加熱プレス時の熱及び圧力を利用して、隣接する樹脂フィルムに形成されたビアホール内の導電接続材料と接合される。
加熱プレス時、上述したように、電子部品の電極と導電接続材料との接合と、樹脂の流動とが起こるが、樹脂の流動は、電極と導電接続材料が接合された後も継続される。このため、積層方向における電子部品の両側の樹脂部分が、電子部品の側面の隙間を埋めるように電子部品の電極形成面に沿った方向に流動する際に、電子部品の両端部分に設けられた電極と接合された導電接続材料に対して、電子部品の側面に向かう方向に力を作用させる。このとき、電子部品の電極形成面と対向する面には、加熱プレスにより大きな圧力が加えられている。
これらの力の作用によって、電子部品には、折り曲げられるような応力が発生する。つまり、電子部品の電極形成面と対向する面には圧縮応力が作用し、電極形成面には引っ張り応力が作用するようになる。このため、従来の多層基板の製造方法では、加熱プレスによって、電子部品がダメージを受けてしまう可能性があった。
本発明は、上述した点に鑑みてなされたもので、多層基板に埋め込まれる電子部品に作用する応力を低減して、電子部品がダメージを受けることを抑制することが可能な多層基板の製造方法を提供することを目的とする。
上記目的を達成するために、請求項1に記載の多層基板の製造方法は、熱可塑性樹脂からなる複数枚の樹脂フィルムが相互に接着されて絶縁基材が形成され、当該絶縁基材中に電子部品が埋め込まれてなる多層基板を製造する方法であって、
電子部品を挿入するための貫通孔が形成された第1樹脂フィルムと、その貫通孔が形成されていない第2樹脂フィルムとを準備する樹脂フィルム準備工程と、
第2樹脂フィルムにビアホールを形成するとともに、そのビアホールに、電子部品の電極と接合される導電接続材料を充填する導電接続材料充填工程と、
第1樹脂フィルムの貫通孔内に電子部品を挿入する電子部品挿入工程と、
第1樹脂フィルムの両側に第2樹脂フィルムが位置するように、複数枚の樹脂フィルムを積層する樹脂フィルム積層工程と、
積層した樹脂フィルムの積層体を両面から加圧しつつ加熱して、各樹脂フィルムを相互に接着して絶縁基材を形成すると共に、電子部品の電極と第2樹脂フィルムのビアホール内の導電接続材料とを接合し、電子部品を絶縁基材中に埋め込む加熱加圧工程と、を有し、
電子部品の貫通孔への挿入方向における高さAが、第1樹脂フィルムの厚さBよりも小さいことを特徴とする。
電子部品を挿入するための貫通孔が形成された第1樹脂フィルムと、その貫通孔が形成されていない第2樹脂フィルムとを準備する樹脂フィルム準備工程と、
第2樹脂フィルムにビアホールを形成するとともに、そのビアホールに、電子部品の電極と接合される導電接続材料を充填する導電接続材料充填工程と、
第1樹脂フィルムの貫通孔内に電子部品を挿入する電子部品挿入工程と、
第1樹脂フィルムの両側に第2樹脂フィルムが位置するように、複数枚の樹脂フィルムを積層する樹脂フィルム積層工程と、
積層した樹脂フィルムの積層体を両面から加圧しつつ加熱して、各樹脂フィルムを相互に接着して絶縁基材を形成すると共に、電子部品の電極と第2樹脂フィルムのビアホール内の導電接続材料とを接合し、電子部品を絶縁基材中に埋め込む加熱加圧工程と、を有し、
電子部品の貫通孔への挿入方向における高さAが、第1樹脂フィルムの厚さBよりも小さいことを特徴とする。
請求項1に記載のように、電子部品の高さAを、第1樹脂フィルムの厚さBよりも小さくすることにより(A<B)、従来に比較して、加熱及び加圧時に、積層方向における電子部品の両側の樹脂部分に加わる圧力を減少させることができる。その結果、電子部品の電極形成面に沿って流動する樹脂量も減少できる。これらのことが相俟って、加熱及び加圧時に、電子部品に作用する応力を低減することができ、電子部品にダメージを与えることを防止することができる。
なお、電子部品の高さAが、第1樹脂の厚さBよりも小さいほど、加熱及び加圧時に、積層方向における電子部品の両側の樹脂部分に加わる圧力を小さくすることができる。しかし、この圧力が小さくなり過ぎると、電子部品の電極と導電接続材料との良好な接合が得られなくなる。このため、請求項2に記載したように、第1樹脂フィルムの厚さBは最大でも、電子部品の高さAの1.15倍以下とすることが望ましい。
また、樹脂の流動量、多層基板の体格、電子部品の剛性等を考慮すると、多層基板に埋め込まれる電子部品の高さAは、請求項3に記載したように、50μm〜650μmの範囲に属することが望ましい。
請求項4に記載したように、電子部品において、第2樹脂フィルムと接する、対向する2面のうちの1面に電極が形成され、当該電極が、第2樹脂フィルムに形成されたビアホール内に充填された導電接続材料と接合されるように構成しても良い。
このように、電子部品の片面にのみ電極が形成され、導電接続材料と接合される構成を採用すると、加熱及び加圧時に、電子部品を折り曲げるような力が発生するが、本発明の構成を採用することで、その力を弱めることができる。従って、電子部品の片面にのみ電極を形成する構成も、問題なく採用することができる。
請求項5に記載したように、電子部品の電極と、前記ビアホール内の導電接続材料とは金属接合されることが望ましい。例えば導電接続材料が錫粒子と銀粒子とを含み、加熱及び加圧時の加熱温度を錫の融点(232℃)以上の温度とすることにより、導電性接続材料は、錫と銀との合金となる。さらに、電極が銅からなる場合、合金中の錫成分と電極の銅成分とが固相拡散して、金属接合する。このように、電極と導電接続材料とを金属接合することにより、接続信頼性を向上できる。また、電極と導電接続材料が金属接合によって強固に接合されるからこそ、樹脂の流動によって導電接続材料に作用する力が電子部品に伝達されるのである。
請求項6に記載した多層基板の製造方法は、熱可塑性樹脂からなる複数枚の樹脂フィルムが相互に接着されて絶縁基材が形成され、当該絶縁基材中に電子部品が埋め込まれてなる多層基板を製造する方法であって、
電子部品を挿入するための貫通孔が形成された第1樹脂フィルムと、その貫通孔が形成されていない第2樹脂フィルムとを準備する樹脂フィルム準備工程と、
第2樹脂フィルムにビアホールを形成するとともに、そのビアホールに、電子部品の電極と接合される導電接続材料を充填する導電接続材料充填工程と、
第1樹脂フィルムの貫通孔内に電子部品を挿入する電子部品挿入工程と、
第1樹脂フィルムの両側に第2樹脂フィルムが位置するように、複数枚の樹脂フィルムを積層する樹脂フィルム積層工程と、
積層した樹脂フィルムの積層体を両面から加圧しつつ加熱して、各樹脂フィルムを相互に接着して前記絶縁基材を形成すると共に、電子部品の電極と第2樹脂フィルムのビアホール内の導電接続材料とを接合し、電子部品を絶縁基材中に埋め込む加熱加圧工程とを有し、
電極は、第2樹脂フィルムと接する、電子部品の対向する2面において、対向する位置に形成され、それぞれ、第2樹脂フィルムのビアホール内の導電接続材料と接合されることを特徴とする。
電子部品を挿入するための貫通孔が形成された第1樹脂フィルムと、その貫通孔が形成されていない第2樹脂フィルムとを準備する樹脂フィルム準備工程と、
第2樹脂フィルムにビアホールを形成するとともに、そのビアホールに、電子部品の電極と接合される導電接続材料を充填する導電接続材料充填工程と、
第1樹脂フィルムの貫通孔内に電子部品を挿入する電子部品挿入工程と、
第1樹脂フィルムの両側に第2樹脂フィルムが位置するように、複数枚の樹脂フィルムを積層する樹脂フィルム積層工程と、
積層した樹脂フィルムの積層体を両面から加圧しつつ加熱して、各樹脂フィルムを相互に接着して前記絶縁基材を形成すると共に、電子部品の電極と第2樹脂フィルムのビアホール内の導電接続材料とを接合し、電子部品を絶縁基材中に埋め込む加熱加圧工程とを有し、
電極は、第2樹脂フィルムと接する、電子部品の対向する2面において、対向する位置に形成され、それぞれ、第2樹脂フィルムのビアホール内の導電接続材料と接合されることを特徴とする。
上述したように、第2樹脂フィルムとそれぞれ接する電子部品の対向する2面において、対向する位置に電極を形成して、導電接続材料と接合することにより、その対向する2面に作用する力の向き、大きさをほぼ等しくすることができる。この結果、電子部品を折り曲げるように作用する力の発生自体を抑えることができ、電子部品にダメージを与えることを防止することができる。
請求項7に記載したように、電子部品の2面のそれぞれに形成される電極は、電子部品の長手方向に沿って左右対称に配置されることが好ましい。電子部品は、その長手方向の中心において、もっとも折れ曲がれやすい。しかし、上述のような構成を採用することにより、中心から折り曲げようとする力を、対向する2面で相殺することができる。
請求項8に記載したように、電子部品の2面のうちの1面に形成される電極は、信号の伝達に利用されないダミー電極であっても良い。また、上述した請求項5と同様の理由から、請求項9に記載したように、電子部品の2面にそれぞれ形成された電極と、ビアホール内の導電接続材料とは金属接合されることが好ましい。
(第1実施形態)
以下、本発明の第1実施形態に係る多層基板の製造方法を図に基づいて説明する。図1は、本実施形態の製造方法を用いて製造される多層基板100の模式的な断面図である。
以下、本発明の第1実施形態に係る多層基板の製造方法を図に基づいて説明する。図1は、本実施形態の製造方法を用いて製造される多層基板100の模式的な断面図である。
図1に示す多層基板100は、絶縁基材10中に電子部品30が埋め込まれている。絶縁基材10は、熱可塑性樹脂からなる5枚の樹脂フィルム11a〜11eが相互に接着されて形成されたものである。図1の多層基板100では、絶縁基材10内に導体パターン20が多層に形成され、異なる層にある導体パターン20同士が、導電ペーストからなる導電接続材料を焼結した導電部材14により互いに接続されている。
電子部品30は、積層方向に面する一方の面に複数の電極31を有している。この電極31は例えば銅から形成され、隣接する樹脂フィルム11bのビアホール13に形成された導電部材14を介して導体パターン20に接続される。
次に、図1の多層基板100を例にして、本発明の多層基板の製造方法を説明する。まず、片面に導体パターンが形成され、かつビアホール内に導電接続材料を充填した樹脂フィルム11a〜11eを準備する。この樹脂フィルム11a〜11eの形成方法は、例えば本出願人が先に出願した特開2003−86949号公報に詳しく説明されているので、以下、簡単に説明する。
最初に、熱可塑性樹脂(例えば液晶ポリマー)からなる樹脂フィルムの一方の表面に金属箔を貼り付けた後、フォトリソグラフィとエッチングによりパターニングして、導体パターン20を形成する。導体パターン20を形成する金属箔としては、高い導電率と強度を兼ね備える銅箔を用いることが好ましい。次に、1枚の樹脂フィルム11cに、電子部品30を挿入するための貫通孔15を、例えばレーザ加工によって形成する。この貫通孔15は、電子部品30を挿入しやすくするため、電子部品30の外形よりも僅かに大きく形成される。この結果、電子部品30が貫通孔15に挿入されたとき、電子部品30の側面と貫通孔15の内壁との間には、僅かな隙間が生じる。また、貫通孔15を形成する樹脂フィルム11cには、積層方向における電子部品30の高さよりも厚い厚さを持つ樹脂フィルムが用いられている。
次に、導体パターン20が形成された樹脂フィルム11a〜11eにおいて、導体パターン20を底部とする有底孔(ビアホール)13を、レーザ加工により形成する。このビアホール13内に、例えば錫粒子と銀粒子とを含む導電ペースト12を充填する。ビアホール13内に充填された導電ペースト12は、後述する加圧及び加熱工程によって最終的に焼結(錫と銀が合金化)されて、図1に示す導電部材14となる。すなわち、後述するように加圧及び加熱工程における加熱温度は、錫の融点(232℃)以上の300〜350℃であるため、錫粒子と銀粒子とを含む導電ペーストは、加圧及び加熱によって錫と銀との合金となる。さらに、導体パターン20が銅からなる場合、合金中の錫成分と導体パターン20の銅成分とが固相拡散して、金属接合する。このように、導体パターン20と導電部材14とを金属接合することにより、接続信頼性を向上できる。
このようにして、多層基板100を製造するための樹脂フィルム11a〜11eが形成されると、次に図2(a)に示すように、準備した樹脂フィルム11a〜11eを積層しつつ、樹脂フィルム11cの貫通孔内に電子部品30を挿入配置する。このとき、電子部品30を絶縁基材10に埋め込むために、電子部品30が挿入された樹脂フィルム11cの両側に樹脂フィルム11b、11d等が配置される。
なお、電子部品30の電極31は、積層方向に面する一方の面に形成されており、その電極31の形成位置と一致するように、樹脂フィルム11bにビアホール13が形成され、そのビアホール13に導電ペースト12が充填されている。
そして、図2(b)に示すように、樹脂フィルム11a〜11eの積層体を、ヒータが埋設された一対の熱プレス板P1,P2の間に挿入して、樹脂フィルム11a〜11eの積層体を両面から加圧しつつ加熱する。印加圧力は、例えば4MPa程度であり、また、加熱温度は、熱可塑性の樹脂フィルム11a〜11eが液晶ポリマーの場合、300〜350℃が好適である。
この加熱及び加圧により、熱可塑性の樹脂フィルム11a〜11eが軟化し、各樹脂フィルム11a〜11eが相互に接着されて絶縁基材10が形成される。また、軟化した樹脂フィルム11a〜11eが流動して、電子部品30の周りの隙間は完全に埋められて、電子部品30が絶縁基材1中に封止される。
さらに、樹脂フィルム11bのビアホール13に充電された導電部材14は、電子部品30の電極31に押し付けられつつ、加熱されるので、導電部材14と電子部品の電極31も相互に固相拡散して金属接合する。また、この加熱及び加圧により、同時に導電ペースト12が焼結(合金化)されて、導体パターン20同士を電気的に接続する導電部材14が形成される。
以上のような工程を経て、図1に示す多層基板100が製造される。
次に、本実施形態における特徴部分について説明する。上述したように、電子部品30と貫通孔15の内壁との間には隙間が生じ、この隙間は、加熱及び加圧工程において、軟化した樹脂フィルム11a〜11eが流動することによって埋められる。
この加熱及び加圧工程における樹脂フィルム11a〜11eの流動について考察する。図3(a)に示すように、貫通孔15に挿入された電子部品30の高さAが、樹脂フィルムの厚さB以上である場合、加熱及び加圧時に、積層方向における電子部品30の両側の樹脂部分の圧力が非常に高くなる。そのため、図3(b)の太字の矢印に示すように、積層方向における電子部品30の両側の樹脂部分が大きく塑性変形し、電子部品30の側面の隙間を埋めるように流動する。
ここで、加熱及び加圧工程においては、上述したように、電子部品30の電極31と導電部材14との接合と、樹脂の流動とが起こるが、樹脂の流動は、電極31と導電部材14が接合された後も継続される。このため、積層方向における電子部品30の両側の樹脂部分が、電子部品30の側面の隙間を埋めるように電子部品30の電極形成面に沿った方向に流動する際に、電子部品30の両端部分に設けられた電極31と接合された導電部材14は、電子部品30の側面に向かう方向に力を受ける。さらに、電子部品30の電極形成面の対向面には、加熱加圧工程による圧力が加えられ、電極形成面では、その両端部分が導電部材14によって支えられている。これらの力の作用によって、電子部品30の電極形成面の対向面側には、圧縮応力が発生し、電極形成面側には引張応力が発生する。このため、図3(c)に示すように、電子部品30が折れ曲がってしまったりして、電子部品30がダメージを受けてしまう可能性がある。
そこで、本実施形態では、図4(a)に示すように、積層方向における電子部品の高さAを、貫通孔15が形成される樹脂フィルム11cの厚さBよりも小さくした(A<B)。これにより、加熱及び加圧工程の際、積層方向における電子部品30の両側の樹脂部分に加わる圧力を減少させることができる。その結果、図4(b)に示すように、電子部品30の側面の隙間を埋める樹脂流動は、積層方向における電子部品30の両側からの樹脂流動よりも、樹脂フィルム11cからの樹脂流動が支配的となる。従って、電子部品30の電極形成面に沿って流動する樹脂量が減少する。これらのことが相俟って、加熱及び加圧工程時に、電子部品30に作用する応力を低減することができ、電子部品30にダメージを与えることを防止することができる。その結果、図4(c)に示すように、電子部品30は折れ曲がったりすることなく、絶縁基材10中に埋め込むことができる。
なお、電子部品30の高さAが、樹脂フィルム11cの厚さBよりも小さいほど、加熱及び加圧工程時に、積層方向における電子部品30の両側の樹脂部分に加わる圧力を小さくすることができる。しかし、この圧力が小さくなり過ぎると、電子部品30の電極31と導電部材14との良好な接合が得られなくなる。このため、樹脂フィルム11cの厚さBは最大でも、電子部品の高さAの1.15倍以下とすることが望ましい。このようにすれば、樹脂フィルム11a〜11eがある程度流動した時点で、電子部品30の高さ方向における隙間も埋めるため、その後は、電子部品30の電極31と導電部材14とが接合するように圧力を加えることが可能になる。
また、樹脂の流動量、多層基板の体格、電子部品30の剛性等を考慮すると、多層基板100に埋め込まれる電子部品の高さAは、50μm〜650μmの範囲に属することが望ましい。
(第2実施形態)
次に、本発明の第2実施形態による多層基板の製造方法について説明する。本実施形態における多層基板の製造方法は、基本的に上述した第1実施形態による製造方法と共通するので、以下、異なる点のみ説明する。
次に、本発明の第2実施形態による多層基板の製造方法について説明する。本実施形態における多層基板の製造方法は、基本的に上述した第1実施形態による製造方法と共通するので、以下、異なる点のみ説明する。
上述した第1実施形態では、電子部品30の高さAを樹脂フィルム11cの厚さBよりも小さくすることによって、電子部品に作用する応力を減少させた。それに対して、本実施形態では、図5(a)〜(c)に示すように、積層方向に面する電子部品30の対向する2面において、対向する位置に電極31,32を形成し、かつ、それぞれ隣接する樹脂フィルム11b、11dの導電部材14と接合した。これにより、図5(c)に示すように、加熱及び加圧工程時に、積層方向において対向する電子部品30の2面に作用する力の向き、大きさをほぼ等しくすることができる。この結果、電子部品30を折り曲げるように作用する力の発生自体を抑えることができ、電子部品30にダメージを与えることを防止することができる。
また、本実施形態においては、積層方向において対向する電子部品30の2面のそれぞれに形成される電極31,32が、電子部品30の長手方向に沿って左右対称となるように配置される。電子部品30は、その長手方向の中心において、もっとも折れ曲がれやすい。しかし、その中心から左右対称となるように電極31を配置することにより、加熱及び加圧工程時に、電子部品30を中心から折り曲げようとする力を、対向する2面で相殺することができる。
なお、本実施形態においては、電子部品30の高さAは、電子部品30を挿入配置するための貫通孔15が形成される樹脂フィルム11cの厚さとほぼ同等であることが好ましい。これにより、電子部品30の2面にそれぞれ形成された電極31,32が、導電部材と接合するタイミングをほぼ揃えることができるためである。
また、本実施形態において、電子部品30の2面のうちの1面に形成される電極32は、信号の伝達に利用されないダミー電極であるが、この電極32を信号の伝達に用いるようにしても良い。
以上、本発明の好ましい実施形態について説明したが、本発明は、上述した実施形態に何ら制限されることなく、本発明の趣旨を逸脱しない範囲において、種々、変形して実施することが可能である。
例えば、上述した各実施形態においては、1枚の樹脂フィルム11cに貫通孔15を形成して、そこに電子部品30を挿入配置するものであったが、電子部品30の高さが高い場合など、複数枚の樹脂フィルムに貫通孔を形成し、その貫通孔を貫くように、電子部品を挿入配置しても良い。
10 絶縁基材
11a〜11e 樹脂フィルム
14 導電部材
15 貫通孔
20 導体パターン
30 電子部品
31 電子部品の電極
100 多層基板
11a〜11e 樹脂フィルム
14 導電部材
15 貫通孔
20 導体パターン
30 電子部品
31 電子部品の電極
100 多層基板
Claims (9)
- 熱可塑性樹脂からなる複数枚の樹脂フィルムが相互に接着されて絶縁基材が形成され、当該絶縁基材中に電子部品が埋め込まれてなる多層基板の製造方法であって、
前記電子部品を挿入するための貫通孔が形成された第1樹脂フィルムと、前記貫通孔が形成されていない第2樹脂フィルムとを準備する樹脂フィルム準備工程と、
前記第2樹脂フィルムにビアホールを形成するとともに、そのビアホールに、前記電子部品の電極と接合される導電接続材料を充填する導電接続材料充填工程と、
前記第1樹脂フィルムの貫通孔内に前記電子部品を挿入する電子部品挿入工程と、
前記第1樹脂フィルムの両側に前記第2樹脂フィルムが位置するように、複数枚の樹脂フィルムを積層する樹脂フィルム積層工程と、
前記積層した樹脂フィルムの積層体を両面から加圧しつつ加熱して、各樹脂フィルムを相互に接着して前記絶縁基材を形成すると共に、前記電子部品の電極と前記第2樹脂フィルムのビアホール内の導電接続材料とを接合し、前記電子部品を前記絶縁基材中に埋め込む加熱加圧工程と、を有し、
前記電子部品の前記貫通孔への挿入方向における高さAが、前記第1樹脂フィルムの厚さBよりも小さいことを特徴とする多層基板の製造方法。 - 前記第1樹脂フィルムの厚さBは、前記電子部品の高さAの1.15倍の厚さ以下であることを特徴とする多層基板の製造方法。
- 前記電子部品の前記貫通孔への挿入方向における高さAは、50μm〜650μmの範囲に属することを特徴とする請求項1又は請求項2に記載の多層基板の製造方法。
- 前記電子部品において、前記第2樹脂フィルムと接する、対向する2面のうちの1面に電極が形成され、当該電極が、前記第2樹脂フィルムに形成されたビアホール内に充填された導電接続材料と接合されることを特徴とする請求項1乃至請求項3のいずれかに記載の多層基板の製造方法。
- 前記電子部品の電極と、前記ビアホール内の導電接続材料とは金属接合されることを特徴とする請求項4に記載の多層基板の製造方法。
- 熱可塑性樹脂からなる複数枚の樹脂フィルムが相互に接着されて絶縁基材が形成され、当該絶縁基材中に電子部品が埋め込まれてなる多層基板の製造方法であって、
前記電子部品を挿入するための貫通孔が形成された第1樹脂フィルムと、前記貫通孔が形成されていない第2樹脂フィルムとを準備する樹脂フィルム準備工程と、
前記第2樹脂フィルムにビアホールを形成するとともに、そのビアホールに、前記電子部品の電極と接合される導電接続材料を充填する導電接続材料充填工程と、
前記第1樹脂フィルムの貫通孔内に前記電子部品を挿入する電子部品挿入工程と、
前記第1樹脂フィルムの両側に前記第2樹脂フィルムが位置するように、複数枚の樹脂フィルムを積層する樹脂フィルム積層工程と、
前記積層した樹脂フィルムの積層体を両面から加圧しつつ加熱して、各樹脂フィルムを相互に接着して前記絶縁基材を形成すると共に、前記電子部品の電極と前記第2樹脂フィルムのビアホール内の導電接続材料とを接合し、前記電子部品を前記絶縁基材中に埋め込む加熱加圧工程とを有し、
前記電極は、前記第2樹脂フィルムと接する、前記電子部品の対向する2面において、対向する位置に形成され、それぞれ、前記第2樹脂フィルムのビアホール内の導電接続材料と接合されることを特徴とする多層基板の製造方法。 - 前記電子部品の2面のそれぞれに形成される電極は、電子部品の長手方向に沿って左右対称に配置されることを特徴とする請求項6に記載の多層基板の製造方法。
- 前記電子部品の2面のうちの1面に形成される電極は、信号の伝達に利用されないダミー電極であることを特徴とする請求項6又は請求項7に記載の多層基板の製造方法。
- 前記電子部品の2面にそれぞれ形成された電極と、前記ビアホール内の導電接続材料とは金属接合されることを特徴とする請求項6乃至請求項8のいずれかに記載の多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006326152A JP2008141007A (ja) | 2006-12-01 | 2006-12-01 | 多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006326152A JP2008141007A (ja) | 2006-12-01 | 2006-12-01 | 多層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008141007A true JP2008141007A (ja) | 2008-06-19 |
Family
ID=39602165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006326152A Pending JP2008141007A (ja) | 2006-12-01 | 2006-12-01 | 多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008141007A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010007715A1 (ja) * | 2008-07-17 | 2010-01-21 | 株式会社 村田製作所 | 部品内蔵モジュールの製造方法 |
WO2012124673A1 (ja) * | 2011-03-16 | 2012-09-20 | 株式会社 村田製作所 | 部品内蔵基板 |
WO2012133313A1 (ja) * | 2011-03-29 | 2012-10-04 | 株式会社村田製作所 | 部品内蔵樹脂基板の製造方法 |
US9585256B2 (en) | 2012-10-03 | 2017-02-28 | Murata Manufacturing Co., Ltd. | Component-embedded substrate and manufacturing method thereof |
US9854680B2 (en) | 2014-04-10 | 2017-12-26 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
US10083887B2 (en) | 2011-04-04 | 2018-09-25 | Murata Manufacturing Co., Ltd. | Chip component-embedded resin multilayer substrate and manufacturing method thereof |
US10098238B2 (en) | 2013-06-18 | 2018-10-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing resin multilayer substrate |
EP2852970B1 (de) * | 2012-05-22 | 2021-01-06 | Würth Elektronik GmbH & Co. KG | Verfahren zum herstellen einer elektronischen baugruppe |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017859A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
JP2003086949A (ja) * | 2001-06-13 | 2003-03-20 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
JP2004259984A (ja) * | 2003-02-26 | 2004-09-16 | Mitsubishi Plastics Ind Ltd | 半導体装置内蔵多層配線基板及びその製造方法 |
JP2006121005A (ja) * | 2004-10-25 | 2006-05-11 | Denso Corp | プリント基板及びその製造方法 |
-
2006
- 2006-12-01 JP JP2006326152A patent/JP2008141007A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086949A (ja) * | 2001-06-13 | 2003-03-20 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
JP2003017859A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
JP2004259984A (ja) * | 2003-02-26 | 2004-09-16 | Mitsubishi Plastics Ind Ltd | 半導体装置内蔵多層配線基板及びその製造方法 |
JP2006121005A (ja) * | 2004-10-25 | 2006-05-11 | Denso Corp | プリント基板及びその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010007715A1 (ja) * | 2008-07-17 | 2010-01-21 | 株式会社 村田製作所 | 部品内蔵モジュールの製造方法 |
CN102100132A (zh) * | 2008-07-17 | 2011-06-15 | 株式会社村田制作所 | 元器件内置模块的制造方法 |
JP5110163B2 (ja) * | 2008-07-17 | 2012-12-26 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法 |
WO2012124673A1 (ja) * | 2011-03-16 | 2012-09-20 | 株式会社 村田製作所 | 部品内蔵基板 |
WO2012133313A1 (ja) * | 2011-03-29 | 2012-10-04 | 株式会社村田製作所 | 部品内蔵樹脂基板の製造方法 |
JP5382261B2 (ja) * | 2011-03-29 | 2014-01-08 | 株式会社村田製作所 | 部品内蔵樹脂基板の製造方法 |
US10083887B2 (en) | 2011-04-04 | 2018-09-25 | Murata Manufacturing Co., Ltd. | Chip component-embedded resin multilayer substrate and manufacturing method thereof |
EP2852970B1 (de) * | 2012-05-22 | 2021-01-06 | Würth Elektronik GmbH & Co. KG | Verfahren zum herstellen einer elektronischen baugruppe |
US9585256B2 (en) | 2012-10-03 | 2017-02-28 | Murata Manufacturing Co., Ltd. | Component-embedded substrate and manufacturing method thereof |
US10098238B2 (en) | 2013-06-18 | 2018-10-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing resin multilayer substrate |
US9854680B2 (en) | 2014-04-10 | 2017-12-26 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006073763A (ja) | 多層基板の製造方法 | |
JP2008141007A (ja) | 多層基板の製造方法 | |
US6490786B2 (en) | Circuit assembly and a method for making the same | |
JP4862641B2 (ja) | 多層基板及び多層基板の製造方法 | |
TWI328412B (en) | Multi-layer substrate having conductive pattern and resin film and method for manufacturing the same | |
JP2003086949A (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
WO2007013595A1 (ja) | 屈曲式リジットプリント配線板およびその製造方法 | |
JP6996595B2 (ja) | 多層配線基板 | |
CN107950081B (zh) | 印刷电路板的制造方法 | |
JP2013051389A5 (ja) | ||
US9131617B2 (en) | Electrical component | |
WO2012132524A1 (ja) | フレキシブル多層基板 | |
JP2010118436A (ja) | 部品内蔵モジュールの製造方法 | |
JP4973202B2 (ja) | 多層回路基板の製造方法 | |
JP2013085006A (ja) | 回路基板 | |
JP5516830B2 (ja) | 部品内蔵樹脂基板 | |
JP5668866B2 (ja) | 部品内蔵樹脂基板 | |
JP2011199138A (ja) | 電子部品相互の接続方法及び接続構造 | |
WO2013137401A1 (ja) | 電子部品搭載用基板の製造方法及び電子部品搭載用基板 | |
WO2017187939A1 (ja) | 樹脂多層基板の製造方法 | |
WO2012124673A1 (ja) | 部品内蔵基板 | |
JP5585035B2 (ja) | 回路基板の製造方法 | |
JP2007165756A (ja) | 層間接続シート及びその製造方法ならびにそれを用いた多層フレキシブルプリント配線板 | |
JP2007027504A (ja) | 多層配線基板の製造方法及び製造装置並びに多層配線基板 | |
JP2007220923A (ja) | プリント基板およびプリント基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |