WO2013137401A1 - 電子部品搭載用基板の製造方法及び電子部品搭載用基板 - Google Patents

電子部品搭載用基板の製造方法及び電子部品搭載用基板 Download PDF

Info

Publication number
WO2013137401A1
WO2013137401A1 PCT/JP2013/057229 JP2013057229W WO2013137401A1 WO 2013137401 A1 WO2013137401 A1 WO 2013137401A1 JP 2013057229 W JP2013057229 W JP 2013057229W WO 2013137401 A1 WO2013137401 A1 WO 2013137401A1
Authority
WO
WIPO (PCT)
Prior art keywords
sided
electronic component
component mounting
hole
substrate
Prior art date
Application number
PCT/JP2013/057229
Other languages
English (en)
French (fr)
Inventor
ベジ 佐々木
Original Assignee
フリージア・マクロス株式会社
日本マルチ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フリージア・マクロス株式会社, 日本マルチ株式会社 filed Critical フリージア・マクロス株式会社
Publication of WO2013137401A1 publication Critical patent/WO2013137401A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Definitions

  • a conductor layer made of copper foil is provided on both sides of an insulating substrate, and a heat dissipation member is press-fitted into a through hole provided in the insulating substrate to connect the conductor layers on both sides to each other.
  • the heat dissipation characteristics of the mounting board have been improved.
  • FIG. 1 is a cross-sectional view showing an electronic component mounting substrate manufactured by the method for manufacturing an electronic component mounting substrate described in Patent Document 1.
  • first and second single-sided plates each having a metal foil attached to one side thereof are prepared, and an adhesive layer that can be melted by pressurization and heating is provided.
  • the metal plate is punched out, a punched metal material is inserted into the hole, and the punched metal material is inserted into the hole.
  • the punched metal material is pressed by pressing and heating from at least one side of the double-sided substrate.
  • the metal material is pressurized and heated by the metal material pressing step. For this reason, when the adhesive layer melts from the inner wall of the hole, the metal material fitted in the hole can be tightly fixed without a gap.
  • the adhesive layer melts from the inner wall of the hole by the metal material pressing process. For this reason, even if it is a heat dissipation member (metal material) of arbitrary shapes, it can be closely fixed to the inner wall of a hole.
  • the heat radiating member regardless of the shape of the heat radiating member (metal material), the heat radiating member can be tightly fixed to the hole, so that a highly reliable electronic component mounting board can be manufactured.
  • the adhesive layer that can be melted by being pressurized and heated is provided between the two single-sided plates, the adhesive layer is melted from the inner wall of the hole by pressurizing and heating the metal material.
  • the metal material fitted in the hole can be tightly fixed without a gap.
  • the adhesive layer is a prepreg
  • the gap between the inner wall and the metal material can be filled with the prepreg melted from the inner wall of the hole by heating.
  • FIG. 4 is a view showing a stacking process of the electronic component mounting substrate according to the embodiment of the present invention.
  • FIG. 5 is a diagram showing a pressing process of the electronic component mounting board according to the embodiment of the present invention.
  • FIG. 6 is a view showing a through hole forming step of the electronic component mounting board according to the embodiment of the present invention.
  • FIG. 7 is a view showing a through-hole plating process for an electronic component mounting board according to an embodiment of the present invention.
  • the double-sided substrate 11 formed as described above forms a hole 15 penetrating from one single-sided plate 12a to the other single-sided plate 12b by pressing or the like (hole processing step).
  • the surface side of the laminated plate 22 is patterned by etching or the like to form a circuit for mounting electronic components (etching process).
  • the electronic component mounting substrate 1 on which the electronic component 31 (see FIG. 11) is mounted has two single-sided plates 12 (see FIG. 2) to which a copper foil (metal foil) 13 is attached. It is substantially composed of a double-sided substrate 11 provided with an adhesive layer (prepreg, see FIG. 2) 14 that can be melted under pressure and heat, and a hole 15 that penetrates the double-sided substrate 11.
  • preg adhesive layer
  • the double-sided substrate 11 has a copper foil 13 attached to one side (the side opposite to the prepreg 14). Moreover, the hole 15 penetrates from one single-sided plate 12a of the double-sided substrate 11 to the other single-sided plate 12b.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　金属箔（１３）が一面側に貼着された第１及び第２の片面板（１２ａ、１２ｂ）の間に加圧、加熱されて溶解可能な接着層（１４）を設けて電子部品（３１）が搭載される両面基板（１１）を形成し、第１の片面板（１２ａ）から第２の片面板（１２ｂ）まで貫通する孔部（１５）を形成し、第１の片面板（１２ａ）上に金属板（３）を搭載して、金属板（３）を打ち抜いて孔部（１５）内に打ち抜き金属材（１６）を嵌入させ、孔部（１５）内に打ち抜き金属材（１６）を嵌入させた状態で、両面基板（１１）の少なくとも一面側から加圧及び加熱して打ち抜き金属材（１６）をプレス加工する電子部品搭載用基板の製造方法。

Description

電子部品搭載用基板の製造方法及び電子部品搭載用基板
　本発明は、基板の両面に設けた導体層相互を放熱部材によって接続する電子部品搭載用基板の製造方法及び電子部品搭載用基板に関する。
　基板の両面に設けた導体層相互を放熱部材によって接続する電子部品搭載用基板の製造方法が、特許文献１に提案されている。
　この電子部品搭載用基板の製造方法は、絶縁基板の両面に銅箔による導体層を設け、絶縁基板に設けた貫通穴に放熱部材を圧入することによって両面の導体層相互を接続し、電子部品搭載用基板の放熱特性を改善している。
　図１は、特許文献１に記載された電子部品搭載用基板の製造方法で製造された電子部品搭載用基板を示す断面図である。
　図１に示すように、電子部品搭載用基板１００は、絶縁基板１０１と、絶縁基板１０１の上下両面に設けられた導体層１０２と、絶縁基板１０１に形成された貫通穴１０３と、貫通穴１０３に圧入された放熱部材１０４とで略構成されている。
　電子部品搭載用基板１００は、上下両面に導体層１０２が設けられた絶縁基板１０１に放熱部材１０４に対応する形状の貫通穴１０３を形成し、その後、貫通穴１０３に放熱部材１０４を圧入する。
　そして、放熱部材１０４を圧入した絶縁基板１０１の表面に金属層等を施し、絶縁基板１０１の上下両面にパターン導体回路１０５やダイパターン１０６を形成し、電子部品搭載用基板１００を製造する。その後、ダイパターン１０６に電子部品１０７を搭載する。
特許第３１７４３９３号公報
　ところで、上述した電子部品搭載用基板１００では、両面に導体層１０２が設けられた絶縁基板１０１に貫通穴１０３を形成し、貫通穴１０３に放熱部材１０４を圧入することにより絶縁基板１０１に固定している。
　このため、絶縁基板１０１に形成した貫通穴１０３に放熱部材１０４を圧入する工程が必要となり、製造工程が煩雑化し、この煩雑化に伴い生産効率が低下する。
　本発明は、製造工程の簡素化を図ると共に、貫通穴と放熱部材との密着性を向上することができる電子部品搭載用基板の製造方法及び電子部品搭載用基板を提供することを目的とする。
　実施形態に係る電子部品搭載用基板の製造方法は、金属箔が一面側に貼着された第１及び第２の片面板を用意し、加圧、加熱されて溶解可能な接着層を前記第１及び第２の片面板の間に設けて電子部品が搭載される両面基板を形成し、前記両面基板の前記第１の片面板から前記第２の片面板まで貫通する孔部を形成し、前記両面基板の前記第１の片面板上に金属板を搭載して、前記金属板を打ち抜いて前記孔部内に打ち抜き金属材を嵌入させ、前記孔部内に前記打ち抜き金属材を嵌入させた状態で、前記両面基板の少なくとも一面側から加圧及び加熱して前記打ち抜き金属材をプレス加工する。
　前記構成によれば、金属材プレス工程により金属材を加圧、加熱する。このため、孔部の内壁から接着層が溶け出すことにより、孔部内に嵌入した金属材を隙間なく密着固定することができる。
　また、金属材プレス工程により、孔部の内壁から接着層が溶け出す。このため、任意の形状の放熱部材（金属材）であっても、孔部の内壁に密着固定することができる。
　従って、放熱部材（金属材）の形状の違いに関係なく、放熱部材を孔部と密着固定することができるため、信頼性の高い電子部品搭載用基板を製造することができる。
　実施形態に係る電子部品が搭載される電子部品搭載用基板は、金属箔が一面側に貼着された第１及び第２の片面板と、前記第１及び第２の片面板の間に設けられた加圧、加熱されて溶解可能な接着層と、前記第１の片面板から前記第２の片面板まで貫通する孔部とを有する両面基板と、前記両面基板の前記第１の片面板上に搭載した金属板を打ち抜くことにより前記孔部内に嵌入させた打ち抜き金属材とを備える。
　前記構成によれば、２枚の片面板の間に加圧、加熱されて溶解可能な接着層が設けられているため、金属材を加圧、加熱することにより孔部の内壁から接着層が溶け出し、孔部内に嵌入した金属材を隙間なく密着固定することができる。
　また、前記打ち抜き金属材は、前記両面基板の少なくとも一面側から加圧及び加熱して前記打ち抜き金属材をプレス加工することにより前記孔部と密着固定されていてもよい。
　前記構成によれば、金属材を加圧及び加熱してプレス加工することにより孔部の内壁から接着層が溶け出すため、任意の形状の金属材であっても、孔部の内壁に密着固定することができる。
　また、前記接着層は、プリプレグであってもよい。
　前記構成によれば、接着層はプリプレグであるため、加熱により孔部の内壁から溶け出したプリプレグにより、内壁と金属材との隙間を埋めることができる。
　従って、金属材の形状の違いに関係なく、孔部と密着固定することができるため、信頼性の高い電子部品搭載用基板を提供することができる。
図１は、関連する電子部品搭載用基板を示す断面図である。 図２は、本発明の実施形態に係る電子部品搭載用基板の両面基板形成工程を示す図である。 図３は、本発明の実施形態に係る電子部品搭載用基板の内抜き工程を示す図である。 図４は、本発明の実施形態に係る電子部品搭載用基板の積層工程を示す図である。 図５は、本発明の実施形態に係る電子部品搭載用基板のプレス工程を示す図である。 図６は、本発明の実施形態に係る電子部品搭載用基板のスルーホール形成工程を示す図である。 図７は、本発明の実施形態に係る電子部品搭載用基板のスルーホールメッキ加工工程を示す図である。 図８は、本発明の実施形態に係る電子部品搭載用基板のエッチング加工工程を示す図である。 図９は、本発明の実施形態に係る電子部品搭載用基板のトップシート貼着工程を示す図である。 図１０は、本発明の実施形態に係る電子部品搭載用基板の電子部品搭載工程を示す図である。 図１１は、本発明の実施形態に係る電子部品搭載用基板の電子部品搭載工程を示す図である。 図１２は、本発明の実施形態に係る電子部品搭載用基板を示す断面図である。
　以下、本発明の実施形態について図面を参照して説明する。本発明は、電子部品を搭載し、電子機器に組み込まれる配線基板に接続するための電子部品搭載用基板の製造方法及び電子部品搭載用基板に関するものである。
　はじめに、図２から図１１を参照して、本発明の実施形態に係る電子部品搭載用基板の製造方法について説明する。図２は、本発明の実施形態に係る電子部品搭載用基板の両面基板形成工程を示す図である。図３は、本発明の実施形態に係る電子部品搭載用基板の打ち抜き工程を示す図である。
　また、図４は、本発明の実施形態に係る電子部品搭載用基板の積層工程を示す図である。図５は、本発明の実施形態に係る電子部品搭載用基板のプレス工程を示す図である。図６は、本発明の実施形態に係る電子部品搭載用基板のスルーホール形成工程を示す図である。図７は、本発明の実施形態に係る電子部品搭載用基板のスルーホールメッキ加工工程を示す図である。
　さらに、図８は、本発明の実施形態に係る電子部品搭載用基板のエッチング加工工程を示す図である。図９は、本発明の実施形態に係る電子部品搭載用基板のトップシート貼着工程を示す図である。図１０は、本発明の実施形態に係る電子部品搭載用基板の電子部品搭載工程を示す図である。図１１は、本発明の実施形態に係る電子部品搭載用基板の電子部品搭載工程を示す図である。
　はじめに、図２に示すように、２枚の片面板（導体層）１２ａ、１２ｂの一面側に銅箔（金属箔）１３を貼着し、２枚の片面板１２ａ、１２ｂの間に加圧又は加熱することにより溶解可能なプリプレグ１４を設けて両面基板１１を形成する（両面基板形成工程）。
　片面板１２ａ、１２ｂは、一面側（プリプレグ１４と反対側）には銅箔（金属箔）が貼着されており、他面側は約０．１ｍｍ厚のプリプレグ１４と密着する。
　上記のように形成された両面基板１１は、一方の片面板１２ａから他方の片面板１２ｂまで貫通する孔部１５をプレス加工等で形成する（孔部加工工程）。
　次に、図３に示すように、両面基板１１の一方の片面板１２ａ上に雌金型２を介して約０．３ｍｍ厚の銅板（金属板）３を搭載する。
　そして、雄金型（図示せず）により銅板３を矢印Ａ方向から打ち抜き、雌金型２を貫通して孔部１５内に打ち抜き銅材（金属材）１６を嵌入する（打ち抜き工程）。
　両面基板１１の孔部１５内に嵌入した銅材１６は、電子部品搭載用基板１（図１２参照）にＬＥＤ等の発熱素子である電子部品を搭載した際に、発熱素子で発生した熱を放熱する放熱部材となる。
　次に、両面基板１１の孔部１５内に銅材１６を嵌入した状態で、両面基板１１の両面側（一方の片面板１２ａ側及び他方の片面板１２ｂ側）から加圧し、その後加熱することにより銅材１６をプレス加工する（金属材プレス工程）。
　この金属材プレス工程により銅材１６を加圧、加熱するため、孔部１５の内壁１７からプリプレグ１４が溶け出すことにより、孔部１５内に嵌入した銅材１６を隙間なく密着固定することができる。
　また、上記金属材プレス工程により、孔部１５の内壁１７からプリプレグ１４が溶け出すため、任意の形状の放熱部材（銅材１６）であっても、孔部１５の内壁１７に密着固定することができる。
　従って、放熱部材（銅材１６）の形状の違いに関係なく、孔部１５と密着固定することができるため、信頼性の高い電子部品搭載用基板１（図１２参照）を製造することができる。
　次に、図４及び図５に示すように、加圧、加熱によりプリプレグ１４が硬化した後、両面基板１１の両面に銅箔（図示省略）が積層された金属板２１を積層し、所定方向（例えば、図４の矢印Ｂ方向）からプレス加工することにより積層板２２を形成する（積層プレス加工工程）。
　次に、図６に示すように、両面基板１１の表裏を導通して搭載する電子部品を接続するため、両面基板１１の厚さ方向に貫通孔（スルーホール）２３を、ドリルやレーザー光線照射などの方法により穿孔してスルーホール２３を形成する（スルーホール形成工程）。
　次に、図７に示すように、形成したスルーホール２３の内壁や積層板２２の表面側に無電解メッキ等の方法によりスルーホールメッキを施し、スルーホールメッキ層２４を形成する（スルーホールメッキ加工工程）。
　次に、図８に示すように、積層板２２の表面側にエッチングなどを施すことによりパターニングをし、電子部品を搭載するための回路を形成する（エッチング加工工程）。
　次に、図９に示すように、エッチングなどを施すことによりパターニングを行なった積層板２２の表面側に電子基板を搭載するトップシートとして接着シート２５を貼着する（トップシート貼着工程）
　次に、図１０に示すように、接着シート２５を貼着することにより製造された電子部品搭載用基板１には、図１１に示すように、電子部品３１を搭載し、電子部品３１と両面基板１１とをボンディングワイヤ３２で結線する（電子部品搭載工程）。
　上述したように、電子部品搭載用基板１の製造方法は、金属材プレス工程を含むことにより、孔部１５の内壁１７からプリプレグ１４が溶け出し、孔部１５内に嵌入した銅材１６を隙間なく密着固定することができる。
　また、金属材プレス工程を含むことにより、孔部１５の内壁１７からプリプレグ１４が溶け出すため、任意の形状の放熱部材（銅材１６）であっても、孔部１５の内壁１７に密着固定することができる。
　従って、放熱部材（銅材１６）の形状の違いに関係なく、孔部１５と密着固定することができるため、信頼性の高い電子部品搭載用基板１（図１２参照）を製造することができる。
　次に、図１２を参照して、本発明の実施形態に係る電子部品用搭載基板について説明する。図１２は、本発明の実施形態に係る電子部品搭載用基板を示す図である。
　図１２に示すように、電子部品３１（図１１参照）が搭載される電子部品搭載用基板１は、銅箔（金属箔）１３が貼着された２枚の片面板１２（図２参照）の間に加圧、加熱されて溶解可能な接着層（プリプレグ、図２参照）１４が設けられた両面基板１１と、両面基板１１を貫通する孔部１５から略構成されている。
　このように、２枚の片面板１２ａ、１２ｂの間に加圧、加熱されて溶解可能なプリプレグ（接着層）１４が設けられているため、銅材（金属材）１６を加圧、加熱することにより孔部１５の内壁１７からプリプレグ１４が溶け出し、孔部１５内に嵌入した銅材１６を隙間なく密着固定することができる。
　両面基板１１は、一面側（プリプレグ１４と反対側）に銅箔１３が貼着されている。また、両面基板１１の一方の片面板１２ａから他方の片面板１２ｂまで孔部１５が貫通している。
　孔部１５には、両面基板１１の一方の片面板１２ａ上に銅板（金属板）３を搭載して、この銅板３を打ち抜くことにより銅材（金属材）１６を嵌入させる（図３参照）。この銅材１６は、電子部品搭載用基板１にＬＥＤ等の発熱素子である電子部品３１を搭載した際に、発熱素子で発生した熱を放熱する放熱部材となる。
　銅材１６は、両面基板１１の少なくとも一面側から加圧及び加熱してプレス加工することにより孔部１５と密着固定される。
　このように、銅材１６を加圧及び加熱してプレス加工することにより孔部１５の内壁１７からプリプレグ１４が溶け出すため、任意の形状の放熱部材（銅材１６）であっても、孔部１５の内壁１７に密着固定することができる。
　つまり、２枚の片面板１２の間に設けられたプリプレグ１４（図２参照）が孔部１５の内壁１７からプリプレグ１４が溶け出すことにより、孔部１５内に嵌入した銅材１６を隙間なく密着固定する。
　また、２枚の片面板１２の間に設けられた接着層はプリプレグ１４であるため、加熱により孔部１５の内壁１７から接着層が溶け出し、内壁１７と銅材１６との隙間を埋めることができる。
　従って、放熱部材（銅材１６）の形状の違いに関係なく、孔部１５と密着固定することができるため、信頼性の高い電子部品搭載用基板１を提供することができる。
　このようにして、本発明の実施形態に係る電子部品搭載用基板の製造方法は、金属箔１３が一面側に貼着された２枚の片面板１２ａ、１２ｂの間に加圧、加熱されて溶解可能なプリプレグ（接着層）１４を設けて電子部品３１が搭載される両面基板１１を形成する両面基板形成工程と、両面基板１１の一方の片面板１２ａから他方の片面板１２ｂまで貫通する孔部１５を形成する孔部加工工程と、両面基板１１の一方の片面板１２ａ上に銅板（金属板）３を搭載して、この銅板３を打ち抜いて孔部１５内に打ち抜き銅材（金属材）１６を嵌入させる打ち抜き工程と、孔部１５内に銅材１６を嵌入させた状態で、両面基板１１の少なくとも一面側から加圧及び加熱して銅材１６をプレス加工する金属材プレス工程と、を含む。
　また、本発明の実施形態に係る電子部品搭載用基板１は、銅箔（金属箔）１３が一面側に貼着された２枚の片面板１２ａ、１２ｂの間に加圧、加熱されて溶解可能なプリプレグ（接着層）１４が設けられた両面基板１１と、両面基板１１は、一方の片面板１２ａから他方の片面板１２ｂまで貫通する孔部１５を設け、両面基板１１の一方の片面板１２ａ上に銅板（金属板）３を搭載して、この銅板３を打ち抜いて孔部１５内に打ち抜き銅材１６を嵌入させる。
　さらに、本発明の実施形態に係る電子部品搭載用基板１は、打ち抜き銅材１６は、両面基板１１の少なくとも一面側から加圧及び加熱してプレス加工することにより孔部１５と密着固定されている。
　また、本発明の実施形態に係る電子部品搭載用基板１は、接着層はプリプレグ１４である。
　そして、本発明の実施形態に係る電子部品搭載用基板１の製造方法によれば、金属材プレス工程により銅材（金属材）１６を加圧、加熱するため、孔部１５の内壁１７からプリプレグ１４が溶け出すことにより、孔部１５内に嵌入した銅材１６を隙間なく密着固定することができる。
　また、金属材プレス工程により、孔部１５の内壁１７からプリプレグ１４が溶け出すため、任意の形状の放熱部材（銅材１６）であっても、孔部１５の内壁１７に密着固定することができる。
　従って、放熱部材（銅材１６）の形状の違いに関係なく、孔部１５と密着固定することができるため、信頼性の高い電子部品搭載用基板１を製造することができる。
　また、本発明の実施形態に係る電子部品搭載用基板１によれば、２枚の片面板１２ａ、１２ｂの間に加圧、加熱されて溶解可能なプリプレグ（接着層）１４が設けられているため、銅材（金属材）１６を加圧、加熱することにより孔部１５の内壁１７からプリプレグ１４が溶け出し、孔部１５内に嵌入した銅材１６を隙間なく密着固定することができる。
　さらに、本発明の実施形態に係る電子部品搭載用基板１によれば、銅材１６を加圧及び加熱してプレス加工することにより孔部１５の内壁１７からプリプレグ１４が溶け出すため、任意の形状の放熱部材（銅材１６）であっても、孔部１５の内壁１７に密着固定することができる。
　また、本発明の実施形態に係る電子部品搭載用基板１によれば、接着層はプリプレグ１４であるため、加熱により孔部１５の内壁１７から溶け出したプリプレグ１４により、内壁１７と銅材１６との隙間を埋めることができる。
　従って、放熱部材（銅材１６）の形状の違いに関係なく、孔部１５と密着固定することができるため、信頼性の高い電子部品搭載用基板１を提供することができる。
　以上、本発明の電子部品搭載用基板及び電子部品搭載用基板の製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
　特願２０１２－０６００９７号（出願日：２０１２年３月１６日）の全内容は、ここに援用される。

Claims (5)

  1. 　金属箔が一面側に貼着された第１及び第２の片面板を用意し、
    　加圧、加熱されて溶解可能な接着層を前記第１及び第２の片面板の間に設けて電子部品が搭載される両面基板を形成し、
    　前記両面基板の前記第１の片面板から前記第２の片面板まで貫通する孔部を形成し、
    　前記両面基板の前記第１の片面板上に金属板を搭載して、前記金属板を打ち抜いて前記孔部内に打ち抜き金属材を嵌入させ、
    　前記孔部内に前記打ち抜き金属材を嵌入させた状態で、前記両面基板の少なくとも一面側から加圧及び加熱して前記打ち抜き金属材をプレス加工する
    電子部品搭載用基板の製造方法。
  2. 　電子部品が搭載される電子部品搭載用基板であって、
    　金属箔が一面側に貼着された第１及び第２の片面板と、前記第１及び第２の片面板の間に設けられた加圧、加熱されて溶解可能な接着層と、前記第１の片面板から前記第２の片面板まで貫通する孔部とを有する両面基板と、
    　前記両面基板の前記第１の片面板上に搭載した金属板を打ち抜くことにより前記孔部内に嵌入させた打ち抜き金属材と、
    を備えた電子部品搭載用基板。
  3. 　前記打ち抜き金属材は、前記両面基板の少なくとも一面側から加圧及び加熱して前記打ち抜き金属材をプレス加工することにより前記孔部と密着固定されている
    請求項２に記載の電子部品搭載用基板。
  4. 　前記接着層は、プリプレグである
    請求項２に記載の電子部品搭載用基板。
  5. 　前記接着層は、プリプレグである
    請求項３に記載の電子部品搭載用基板。
PCT/JP2013/057229 2012-03-16 2013-03-14 電子部品搭載用基板の製造方法及び電子部品搭載用基板 WO2013137401A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-060097 2012-03-16
JP2012060097A JP2013197153A (ja) 2012-03-16 2012-03-16 電子部品搭載用基板の製造方法及び電子部品搭載用基板

Publications (1)

Publication Number Publication Date
WO2013137401A1 true WO2013137401A1 (ja) 2013-09-19

Family

ID=49161304

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057229 WO2013137401A1 (ja) 2012-03-16 2013-03-14 電子部品搭載用基板の製造方法及び電子部品搭載用基板

Country Status (3)

Country Link
JP (1) JP2013197153A (ja)
TW (1) TW201401962A (ja)
WO (1) WO2013137401A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731993A (zh) * 2014-01-17 2014-04-16 杨秀英 一种单面柔性线路板加工方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107926114B (zh) * 2015-09-03 2021-08-06 亮锐控股有限公司 制作led设备的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697306A (ja) * 1992-09-14 1994-04-08 Toshiba Corp 配線基板およびその製造方法
JPH09148743A (ja) * 1995-11-20 1997-06-06 Mitsubishi Gas Chem Co Inc セラミックス／プラスチックスハイブリッド多層プリント板の製造方法
JP2000277917A (ja) * 1999-03-26 2000-10-06 Mitsubishi Electric Corp 多層プリント配線板及びその製造方法
JP2004087990A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 複合体およびその製造方法、並びにセラミック基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922642B2 (ja) * 2003-07-30 2007-05-30 日本無線株式会社 熱伝導部材付きプリント基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697306A (ja) * 1992-09-14 1994-04-08 Toshiba Corp 配線基板およびその製造方法
JPH09148743A (ja) * 1995-11-20 1997-06-06 Mitsubishi Gas Chem Co Inc セラミックス／プラスチックスハイブリッド多層プリント板の製造方法
JP2000277917A (ja) * 1999-03-26 2000-10-06 Mitsubishi Electric Corp 多層プリント配線板及びその製造方法
JP2004087990A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 複合体およびその製造方法、並びにセラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731993A (zh) * 2014-01-17 2014-04-16 杨秀英 一种单面柔性线路板加工方法

Also Published As

Publication number Publication date
TW201401962A (zh) 2014-01-01
JP2013197153A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
JP2006073763A (ja) 多層基板の製造方法
JP4756710B2 (ja) 屈曲式リジットプリント配線板およびその製造方法
JP2009212247A (ja) フレキシブル回路基板、及びその製造方法
JP2006165299A5 (ja)
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
JP4184396B2 (ja) 電子部品を内蔵した配線基板の製造方法
JP6673304B2 (ja) 多層基板
WO2013137401A1 (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2006294666A (ja) フレックスリジッド配線基板及びその製造方法
WO2017138104A1 (ja) 基板及び基板の製造方法
JP2014068047A (ja) 多層プリント配線板の製造方法
JP2019009153A (ja) 配線基板、電子デバイス及び電子デバイスの製造方法
JP5928601B2 (ja) 配線基板、および、配線基板の製造方法
CN108353498B (zh) 基板及基板的制造方法
JP2008198747A (ja) プリント基板及びプリント基板の製造方法
WO2015125951A1 (ja) 多層基板の製造方法および多層基板
CN104244563A (zh) 电路板结构及其制作方法
JP6387226B2 (ja) 複合基板
JP2010205809A (ja) 多層プリント配線板およびその製造方法
JP2009267061A (ja) 配線基板の製造方法
JP2005129727A (ja) 多層配線基板及びその製造方法
JP2011091116A (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2007115955A (ja) 多層プリント配線基板及びその製造方法
JP2007134509A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2011091117A (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13760235

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13760235

Country of ref document: EP

Kind code of ref document: A1