KR101299773B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR101299773B1
KR101299773B1 KR1020117025251A KR20117025251A KR101299773B1 KR 101299773 B1 KR101299773 B1 KR 101299773B1 KR 1020117025251 A KR1020117025251 A KR 1020117025251A KR 20117025251 A KR20117025251 A KR 20117025251A KR 101299773 B1 KR101299773 B1 KR 101299773B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
wiring board
chip
semiconductor device
adhesive
Prior art date
Application number
KR1020117025251A
Other languages
English (en)
Other versions
KR20110131313A (ko
Inventor
오사무 야마자키
이사오 이치카와
나오야 사이키
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20110131313A publication Critical patent/KR20110131313A/ko
Application granted granted Critical
Publication of KR101299773B1 publication Critical patent/KR101299773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 반도체장치의 제조방법은, 칩과 미경화의 접착제층이 적층된 배선 기판을 가열하여, 상기 미경화의 접착제층을 경화시켜서 반도체장치를 제조하는 방법으로서, 상기 경화 전에, 상기 칩과 미경화의 접착제층이 적층된 배선 기판을 상압에 대해 0.05 MPa 이상의 정압(靜壓)에 의해 가압하는 정압 가압 공정을 포함하는 것을 특징으로 한다. 상기 반도체장치의 제조방법은, 기판 디자인에 의존하지 않고 간편하게 보이드를 소멸할 수 있고, 또한, 이때 접착제의 말려 올라감도 발생하지 않는다.

Description

반도체장치의 제조방법{Process for producing semiconductor device}
본 발명은 반도체장치를 제조하는 방법에 관한 것이다. 보다 상세하게는, 본 발명은 칩과 미경화의 접착제층이 적층된 배선 기판을 가열하여, 상기 미경화의 접착제층을 경화시켜서 반도체장치를 제조하는 방법에 관한 것이다.
종래, 반도체장치는 액상 또는 필름상의 열경화성 접착제에 의해 칩과 배선 기판이 다이 본드되고(다이 본딩 공정), 계속해서 와이어 본딩 공정, 몰딩 공정을 거쳐서 제조되고 있다(도 4, V~VII). 칩(2)과 배선 기판(4)을 미경화의 접착제층(3)을 매개로 적층할 때, 접착제 중에 보이드(5)가 존재하거나, 접착제의 칩측 또는 배선 기판측의 계면에 보이드(6)가 존재하는 경우가 있다(도 4). 이들의 보이드는 다이 본딩 공정 후에도 소멸되지 않고 존재한다(도 4). 특히, 액상의 접착제를 사용한 경우는 접착제 중에 보이드가 보이는 경우가 많고, 또한, 필름상의 접착제를 사용한 경우는, 접착력 부족이나 피착면의 요철로의 추종성(追從性) 부족 때문에, 상기 계면에 보이드가 존재하는 경우가 많다.
그러나, 이와 같은 보이드는 반도체장치의 신뢰성 평가에 있어서 패키지 크랙의 기점이 되기 때문에, 보이드를 없앨 필요가 있었다.
이것에 대해, 액상의 접착제의 경우에는 도포시의 낮은 점도에 의해, 필름상의 접착제의 경우에는 다이 본드시의 탄성률의 저감화에 의해, 또는 다이 본드 조건의 최적화에 의해, 배선 기판의 요철에 추종시키는 것이 시도되고 있다(특허문헌 1).
특허문헌 1: 국제공개 제2005/004216호 팸플릿
발명의 개시
발명이 해결하고자 하는 과제
액상 또는 필름상의 접착제를 사용한 경우, 상기의 방법에 의해 보이드를 줄일 수 있지만, 저점도 또는 저탄성률화 하면, 다이 본드시에 칩 단면(端面)으로 접착제가 비어져 나오는 문제가 발생한다. 특히 최근의 박형화된 칩에 있어서는, 그 비어져 나온 접착제가 칩 회로면에 말려 올라가, 와이어패드를 오염시키고, 와이어 접합강도를 저하시키는 문제가 있다.
또한, 특히 필름상의 접착제를 사용한 경우, 상기 계면에 존재하는 보이드의 발생에 대해서는, 기판 디자인에도 의존한다. 이 때문에, 기판 디자인이 변경될 때마다 배합 변경에 의한 점도 콘트롤이나 탄성률의 저하, 또는 다이 본드 조건의 재검토, 최적화를 행해야만 하기 때문에, 그 취급도 곤란하다. 특히 최근의 고밀도 배선 기판에 있어서는, 요철의 단차(段差)가 커, 그 단차를 메우기 위해 다이 본드를 행하는 것은 매우 곤란하다.
따라서, 본 발명의 목적은, 기판 디자인에 의존하지 않고, 보이드가 없는 반도체장치를 간편하게 제조할 수 있는 방법을 제공하는 것이고, 또한, 이때 접착제의 말려 올라감도 보이지 않는 반도체장치를 제조할 수 있는 방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단
본 발명자들은 예의 연구한 결과, 특정 정압(靜壓) 가압 공정에 의해 상기 과제를 해결할 수 있는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 반도체장치의 제조방법은,
칩과 미경화의 접착제층이 적층된 배선 기판(칩이 미경화의 접착제층을 매개로 적층된 배선 기판)을 가열하여, 상기 미경화의 접착제층을 경화시켜서 반도체장치를 제조하는 방법으로서,
상기 경화 전(상기 경화가 완료되기 전)에, 상기 칩과 미경화의 접착제층이 적층된 배선 기판을 상압에 대해 0.05 MPa 이상의 정압에 의해 가압하는 정압 가압 공정을 포함하는 것을 특징으로 한다.
또한, 상기 정압 가압 공정에 의한 가압상태인 채로, 상기 칩과 미경화의 접착제층이 적층된 배선 기판을 가열하여 상기 미경화의 접착제층을 경화하는 열경화 공정을 추가적으로 포함하는 것이 바람직하다.
발명의 효과
본 발명의 반도체장치의 제조방법에 의하면, 칩과 배선 기판을 미경화의 접착제층에 의해 적층할 때는, 통상대로의 조건에서 행할 수 있어, 그 후의 정압 가압 공정에 의해 기판 디자인에 의존하지 않고 간편하게 보이드를 소멸할 수 있다. 또한, 이 정압 가압 공정에 있어서는 정압에 의해 가압하기 때문에, 접착제의 말려 올라감도 발생하지 않는다.
도면의 간단한 설명
도 1은 본 발명의 반도체장치의 제조방법을 설명하기 위한 도면이다.
도 2는 본 발명에 사용되는 칩과 미경화의 접착제층이 적층된 배선 기판의 예를 나타낸다.
도 3은 본 발명에 사용되는 칩과 미경화의 접착제층이 적층된 배선 기판의 예를 나타낸다.
도 4는 종래의 반도체장치의 제조방법을 설명하기 위한 도면이다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명에 대해서 구체적으로 설명한다.
본 발명의 반도체장치의 제조방법으로는, 칩(2)과 미경화의 접착제층(3)이 적층(다이 본드)된 배선 기판(1)(칩(2)이 미경화의 접착제층(3)을 매개로 적층된 배선 기판(1). 이하 동일.)을 가열하여, 상기 미경화의 접착제층(3)을 경화시켜서 반도체장치를 제조한다(도 1). 또한, 최종적으로는 이 접착제층은 충분히 경화되어 있다.
칩(2)으로서는, 반도체 웨이퍼를 회로마다 개별적으로 절단하여 얻어진 칩을 사용한다. 또한, 배선 기판(4)으로서는, 예를 들면 금속으로 되는 리드 프레임, 유기재료 또는 무기재료로 되는 기판, 또는 금속 및 유기재료 또는 무기재료로 되는 적층 기판 등이 사용된다. 또한, 본 발명에 있어서, 멀티 스택형 반도체장치를 제조하는 경우에는, 상대적으로 아래쪽에 위치하는 칩도 배선 기판으로 간주한다.
미경화의 접착제층(3)은, 필름상 또는 액상의 접착제로 형성된다. 바람직하게는 필름상의 접착제로 형성된다. 본 발명에 사용되는 접착제는 열경화성의 접착제로, 열경화성 수지를 포함하고 있으면 된다. 열경화성 수지는, 예를 들면, 에폭시, 페녹시, 페놀, 레조르시놀, 요소, 멜라민, 푸란, 불포화 폴리에스테르, 실리콘 등이고, 적당한 경화제 및 필요에 따라 첨가되는 경화촉진제와 조합시켜서 사용된다. 이와 같은 열경화성 수지는 각종 알려져 있어, 본 발명에 있어서는 특별히 제한되지 않고 공지의 다양한 열경화성 수지가 사용된다. 또한, 열경화성의 접착제로서는, 상온에서 점착성을 갖는 점접착제(粘接着劑)여도 된다. 점접착제란, 초기상태에 있어서 상온에서 점착성을 나타내고, 가열과 같은 트리거에 의해 경화되어 강고한 접착성을 나타내는 접착제를 말한다. 상온에서 점착성을 갖는 점접착제로서는, 예를 들면 상온에서 감압(感壓) 접착성을 갖는 바인더 수지와, 상기와 같은 열경화성 수지와의 혼합물을 들 수 있다. 상온에서 감압 접착성을 갖는 바인더 수지로서는, 예를 들면 아크릴 수지, 폴리에스테르 수지, 폴리비닐에테르, 우레탄 수지, 폴리아미드 등을 들 수 있다.
본 발명에 있어서, 접착제층(3)으로서 필름상의 접착제를 사용하는 경우는, 예를 들면, 필름상의 접착제층이 설치된 다이싱·다이 본딩 시트가 사용된다. 다이싱·다이 본딩 시트는, 기재필름 위에 전술한 조성의 필름상의 접착제층이 박리 가능하게 적층된 구성을 갖는다. 다이싱·다이 본딩 시트의 기재 필름과 필름상의 접착제층의 박리성을 제어하기 위해서, 필름상의 접착제층을 형성하는 접착제의 조성 중에 우레탄계 아크릴레이트올리고머 등의 에너지선 경화성 수지를 추가적으로 배합하는 것이 바람직하다. 에너지선 경화성 수지를 배합하면, 에너지선 조사 전에는 기재와 잘 밀착되고, 에너지선 조사 후에는 기재로부터 박리하기 쉽다는 효과를 부여할 수 있다.
다이싱·다이 본딩 시트에 형성되는 필름상의 접착제층의 두께는, 접착하는 배선 기판의 요철의 높이형상 등에 따라 상이하지만, 통상 3~100 ㎛, 바람직하게는 10~50 ㎛이다.
또한, 본 발명에 있어서 접착제층(3)으로서 액상의 접착제를 사용하는 경우는, 예를 들면, 전술한 필름상의 접착제층의 조성에서 바인더 수지를 제외한 열경화성 수지와 그 경화제로 되는 배합의 액상(페이스트상) 접착제가 사용된다.
다음으로, 본 발명의 반도체장치의 제조방법에 대해 다이싱·다이 본딩 시트(필름상의 접착제)를 사용한 경우의 구체예에 대해 설명한다.
본 발명에 있어서, 다이싱·다이 본딩 시트를 사용하는 경우, 예를 들면, (1) 다이싱 공정, (2) 다이 본드 공정, (3) 정압 가압 공정, (4) 열경화 공정, (5) 조립 공정의 각 공정을 거쳐 반도체장치가 제조된다.
(1) 다이싱 공정은 실리콘 등으로 되는 웨이퍼에 다이싱·다이 본딩 시트를 첩착(貼着)하여, 웨이퍼와 미경화의 접착제층을 함께 다이싱하는 공정이다. 이 공정에 의해, 편면에 미경화의 접착제층을 갖는 칩이 얻어진다. 다이싱·다이 본딩 시트가 에너지선 경화성을 갖는 경우는, 다이싱 공정 전 또는 다이싱 공정 후에 에너지선을 조사하여, 기재 필름의 밀착성을 저하시켜 둔다. 다이싱·다이 본딩 시트를 첩착하는 조건에 따라서는, 칩과 미경화의 접착제층의 계면에 보이드가 형성되는 경우가 있다.
(2) 다이 본드 공정은 다이싱·다이 본딩 시트의 기재 필름과 미경화의 접착제층(3)의 계면에서 박리(픽업)를 행하여, 분리된 미경화의 접착제층을 갖는 칩을 배선 기판의 칩 탑재부에 적층(다이 본드)하는 공정이다. 이 공정에 의해, 칩(2)과 미경화의 접착제층(3)이 적층된 배선 기판(1)이 얻어진다. 다이 본드의 조건(압력, 온도, 시간 등)에 따라서는, 미경화의 접착제층(3)과 배선 기판(4)의 계면에 보이드(6)가 형성되는 경우가 있다(도 1).
(3) 정압 가압 공정은 미경화의 접착제층이 충분히 경화되기 전에, 다이 본드된 배선 기판의 전방위로부터 균등하게 가압(정압 가압)을 행하는 공정이다(도 1, I). 본 발명에 있어서의 가압조건은 상압에 대해 0.05 MPa 이상이고, 바람직하게는 상압에 대해 0.1~1.0 MPa이다. 즉, 상압과 비교하여 0.05 MPa 이상 큰 압력, 바람직하게는 0.1~1.0 MPa 큰 압력을 인가한다.
정압 가압 공정에는, 구체적으로는, 이하와 같은 태양을 들 수 있다. 먼저, 미경화 상태의 접착제층(3)이 다이 본드된 배선 기판(1)을 상기 정압에 의해 가압한다(도 1, I). 이 정압에 의한 가압에 의해, 접착제층(3)과 칩(2)의 사이에 발생한 보이드(도시하지 않음) 또는 접착제층(3)과 배선 기판(4)의 사이에 발생한 보이드(6)가 소멸한다. 배선 기판(4)이 미세하고 고저차가 큰 회로 디자인이라 하더라도, 이 정압 가압 공정을 행하면, 접착제층(3)과 배선 기판(4)의 계면에 발생한 보이드(6)도 소멸시킬 수 있다. 이와 같이, 칩(2)과 배선 기판(4)을 미경화의 접착제층(3)에 의해 적층할 때의 조건을 특별히 제어하지 않고, 간편하게 보이드(6)를 소멸할 수 있다. 또한, 이 정압 가압 공정에 있어서는 정압에 의한 가압이기 때문에, 접착제층만이 가압되지 않고, 접착제의 말려 올라감도 발생하지 않는다.
인가하는 압력이 상기 범위에 있으면, 효율적으로 보이드의 소멸이 촉진되는 동시에, 범용의 가압장치, 내압방폭설비를 사용할 수 있어, 생산라인을 콤팩트하게 할 수 있다. 또한, 설정압력까지의 시간을 거의 필요로 하지 않는 점에서 바람직하다.
또한, 압력을 인가하는 시간은 바람직하게는 1~120분, 보다 바람직하게는 5~90분이다.
정압 가압장치로서는, 다이 본드된 배선 기판(1)에 정압을 인가할 수 있다면 특별히 제한되지 않지만, 바람직하게는, 오토클레이브(컴프레서 부착 내압용기) 등에 의해 행해진다. 그런데, 오토클레이브 등 일정 용적 내에서 압력이 가해지면 분위기 온도의 상승이 발생한다. 반도체장치의 안정 생산을 행하기 위해서는 온도를 일정하게 유지하는 것이 바람직하기 때문에, 미경화의 접착제층(3)이 경화되지 않을 정도의 온도로 제어해도 된다. 또한, 온도를 올림으로써, 접착제층이 유동화하여 발생한 보이드가 움직이기 쉬워져, 소멸되기 쉬워지는 것도 기대할 수 있다. 이와 같은 온도로서는, 접착제층(3)을 형성하는 접착제의 조성에 따라 적절히 설정되지만, 예를 들면, 30~120℃ 정도이다.
(4) 열경화 공정은 다이 본드된 배선 기판(1)의 접착제층(3)을 가열하여 미경화상태에서 충분한 경화상태로 하는 공정이다(도 1, II). 또한, 본 명세서에 있어서 미경화상태란, 접착제의 경화반응이 진행되지 않은 상태에 있는 것을 말한다. 충분한 경화상태, 즉, 경화가 완료된 상태란, 반응이 진행하여, 접착제를 변형할 수 없는 상태에 있는 것을 말한다. (3) 정압 가압 공정에서 보이드가 소멸된 다이 본드된 배선 기판(1)을 가압장치로부터 개방하고, 대기압하에서 사용하는 가열장치에 투입한다. 이것에 의해, 미경화의 접착제층(3)을 경화시켜서 경화한 접착제층(8)으로 하여, 반도체장치의 다이 본드용 접착제로서 필요한 접착성능이 부여된다. 이 상태에 있어서의 다이 본드된 배선 기판은, (3) 정압 가압 공정의 상태를 유지하고 있어, 접착제층(8)의 양측 계면에는 보이드가 존재하지 않고, 칩(2)과 배선 기판(4)이 강고하게 접착되어 있다.
가열온도 및 가열시간은 접착제층을 충분히 경화할 수 있으면 특별히 제한되지 않고, 접착제 조성에 의존한다. 가열온도는 바람직하게는 100~200℃, 보다 바람직하게는 120~160℃이고, 가열시간은 바람직하게는 15~300분, 보다 바람직하게는 30~180분이다.
열경화를 행하기 위한 가열장치로서는 특별히 제한은 없고, 종래 사용되는 열경화장치(오븐)를 그대로 사용할 수 있다.
(5) 조립 공정은 접착제층의 열경화가 행해진 다이 본드된 배선 기판을 반도체장치에 조립 가공하는 공정이다. 예를 들면, 도 1에 나타내는 공정과 같이 와이어(9)를 결선(結線)하는 와이어 본딩 공정, 봉지 수지(11)를 사용한 몰딩 공정 등이 행해진다(도 1, III, IV). 이와 같이 하여 반도체장치(10)가 제조된다. 본 발명의 제조방법에 의해 얻어진 반도체장치(10)는, 접착제층의 계면에 보이드가 존재하지 않기 때문에, 신뢰성 평가에 있어서 패키지 크랙이 발생하지 않는다.
이상, (3) 정압 가압 공정 후에 상압으로 되돌리고 나서 (4) 열경화 공정을 행하는 반도체장치를 제조하는 방법에 대해 설명하였으나, 본 발명의 반도체장치의 제조방법은, (3) 정압 가압 공정에 있어서, 정압 가압상태 그대로, 상기 미경화의 접착제층(3)을 가열하여 경화하는 열경화 공정을 행하는 제조방법이어도 된다.
구체적으로는, 정압 가압 공정을 행하여 보이드를 소멸시키는 동시에, 가압하에 두면서 열경화 공정을 행하여 접착제층(3)을 충분히 경화시킨 후에, 정압 가압 공정과 열경화 공정을 동시에 종료하는 태양이어도 된다. 이 경우는, 열경화가 행해지는 고온에서 발생하는 것으로 생각되는 접착제층 중의 보이드를, 발생하는 동시에 정압 가압에 의해 소멸시킬 수 있을 것으로 생각되기 때문에 바람직하다. 최종적으로, 반도체장치는 접착제층 중에도 계면에도 보이드가 존재하지 않아, 충분히 접착제가 경화된 상태가 되어, 칩과 배선 기판이 강고하게 접착된다.
본 태양에 있어서의 가압조건은 상압에 대해 0.05 MPa 이상, 바람직하게는 0.1~1.0 MPa이고, 가열온도는 접착제층을 충분히 경화할 수 있으면 특별히 제한되지 않지만, 바람직하게는 100~200℃, 보다 바람직하게는 120~160℃이다.
또한, 가압 및 가열시간은, 보이드를 소멸할 수 있고, 접착제층을 충분히 경화할 수 있으면 특별히 제한되지 않지만, 바람직하게는 15~300분, 보다 바람직하게는 30~180분이다.
또한, 열경화 공정을 2단계로 나누어, 제1 단계를 접착제층을 경화시키지 않는 가열조건으로 하고, 제2 단계를 접착제층을 경화시키는 가열조건으로 하는 태양이어도 된다. 이 경우, 제1 단계의 가열조건은 예를 들면, 가열온도가 30~120℃ 정도이고, 가열시간은 바람직하게는 1~120분, 보다 바람직하게는 5~90분이다. 또한, 제2 단계의 가열조건은 예를 들면, 가열온도가 120~200℃이고, 가열시간은 바람직하게는 15~300분, 보다 바람직하게는 30~180분이다.
또한, 본 발명의 반도체장치의 제조방법에 있어서는, 접착제층(3)으로서 액상(페이스트상)의 접착제가 사용되어도 된다. 액상의 접착제를 사용하는 경우는, 전술의 (1) 다이싱 공정에 있어서, 다이싱·다이 본딩 시트 대신에 다이 본드 기능이 없는 통상의 다이싱 시트가 사용되고, 웨이퍼가 칩화된다. (2) 다이 본드 공정에서 칩을 픽업한 후, 액상 접착제를 도포한 배선 기판에 다이 본드를 행한다. (3) 정압 가압 공정, (4) 열경화 공정 및 (5) 조립 공정은 전술의 태양과 동일한 방법으로 행할 수 있다. 다이 본드된 배선 기판의 취급을 행하기 쉽게 하기 위해서, (3) 정압 가압 공정 전에 액상의 접착제를 미경화(B 스테이지화)시키는 가열 공정을 추가해도 된다. 또한, 액상의 접착제를 사용한 경우는, 다이 본드 공정에서 접착제층(3) 중에 보이드(5)가 존재하고 있어도, 정압 가압 공정에 의해 보이드(5)를 소멸할 수 있다(도 4 참조).
본 발명의 제조방법에 의해 얻어지는 반도체장치의 구성은 전술한 태양의 것에 한정되지 않고, 다양한 구성의 반도체장치의 제조에 적용할 수 있다.
예를 들면, 본 발명의 반도체장치의 제조방법은 멀티 스택형 반도체장치의 제조에 적용해도 된다. 즉, 상대적으로 상부를 구성하는 칩(22)과, 와이어가 결선되어 있어도 되는 상대적으로 하부를 구성하는 칩(25)(배선 기판)을 미경화의 접착제층(23)을 매개로 적층하는 칩끼리의 다이 본드 공정에 사용해도 된다(도 2). 이와 같은 반도체장치는, 도 2와 같이 상부와 하부의 사이즈가 같은 세임 사이즈 스택형 반도체장치여도 되고, 사이즈가 상이한 계단상의 멀티 스택형 반도체장치여도 된다. 또한, 접착제층(23)이, 결선된 와이어를 메우는 형태로 적층된 세임 사이즈 스택형 반도체장치여도 되고, 이 경우, 본 발명에 의하면, 와이어의 주변에 발생하는 보이드를 소멸할 수 있기 때문에 보다 바람직하다.
이와 같은 멀티 스택형 반도체장치의 제조방법은, 전술한 태양에 있어서 하부의 칩(25)을 배선 기판(1) 대신으로 함으로써 달성할 수 있다.
또한, 본 발명의 반도체장치의 제조방법은, 도 3에 나타내는 바와 같이, 플립 칩형의 반도체장치에 사용해도 된다. 이 경우, 플립 칩 본드에 사용되는 언더필재가 미경화의 접착제층에 상당한다. 언더필재로서는, 액상(페이스트상)의 언더필재를 사용해도 되고, 시트상 언더필재를 사용해도 된다. 열경화성의 시트상 언더필재로서는, 예를 들면, 본원 출원인들에 의한 특허출원 제2005-129502에 기재된 것을 사용할 수 있다.
시트상 언더필재를 사용한 경우에 있어서의 제조방법은 다음과 같다. 먼저, 회로면에 범프가 형성된 반도체 웨이퍼를 준비한다. 반도체 웨이퍼의 회로면에, 상기 시트의 언더필층(접착제층(33))이 범프를 관통하도록 첩부(貼付)한다. 이어서, 반도체 웨이퍼의 뒷면에 통상의 다이싱테이프를 첩착하고, 이것을 매개로 링 프레임에 고정하여, 다이싱장치를 사용하여 반도체 웨이퍼를 절단 분리하여 칩을 얻는다. 이어서, 상기 시트의 기재만을 박리하고, 범프 정부(頂部)를 노출시킨다. 이에 따라, 회로면이 미경화의 접착제층(33)으로 덮이고, 또한 범프(35) 정부가 접착제층(33)으로부터 돌출된 칩이 얻어진다. 이어서, 이 범프(35)가, 배선 기판(34)의 전극부에 상대하도록 위치를 맞추고, 칩(32)과 배선 기판(34)의 도통(導通)을 확보하도록, 칩(32)을 배선 기판(34)에 올려놓는다. 이와 같이 하여 칩과 미경화의 접착제층(33)(언더필재)이 적층(플립 칩 본드)된 배선 기판(31)이 얻어진다.
본 태양에 있어서는, 이와 같이 하여 얻어진 플립 칩 본드된 배선 기판을, 전술한 태양과 동일한 (3) 정압 가압 공정, (4) 열경화 공정 및 (5) 조립 공정이 행해져 반도체장치가 제조된다. 본 태양에 있어서는 (5) 조립 공정에 있어서의 와이어 본딩 공정은 불필요하기 때문에, 미경화의 접착제층(33)(언더필재)을 경화시킨 후에 몰딩 공정을 거쳐, 반도체장치가 제조된다.
[ 실시예 ]
이하, 실시예를 토대로 본 발명을 더욱 구체적으로 설명하나, 본 발명은 이들의 실시예에 한정되는 것은 아니다.
[실시예 1]
(1) 다이싱 공정
더미의 실리콘 웨이퍼(직경 200 mm, 두께 150 ㎛)에, 다이싱·다이 본딩 시트(린텍사제, Adwill LE-5003)를 테이프 마운터(린텍사제, Adwill RAD2500 m/8)를 사용하여 첩부하고, 동시에 링 프레임에 고정하였다. 그 후, UV 조사장치(린텍사제 Adwill RAD2000 m/8)를 사용하여 기재면에서 자외선을 조사하였다. 다음으로, 다이싱장치(디스코사제, DFD651)를 사용하여 8 mm×8 mm 사이즈의 칩으로 다이싱하였다. 다이싱시의 컷팅 깊이는 다이싱·다이 본딩 시트의 기재필름에 대해 20 ㎛의 깊이로 컷팅하도록 하였다.
(2) 다이 본드 공정
칩을 다이 본드하는 배선 기판으로서, 동장적층판(미츠비시 가스화학사제, CCL-HL830)의 동박에 회로패턴이 형성되고, 패턴 상에 솔더 레지스트(다이요 잉크사제, PSR-4000 AUS5)를 가지고 있는 기판(치노 기연사제)을 사용하였다. (1)에서 얻어진 실리콘 칩을 점접착제층(미경화의 접착제층)째로 픽업하고, 상기 배선 기판 상에 점접착제층을 매개로 올려놓은 후, 100℃, 300 gf, 1초간의 조건에서 압착(다이 본드)하였다.
(3) 정압 가압 공정
계속해서, (2)에서 얻어진 칩이 다이 본드된 배선 기판을 가열 가압장치(구리하라 제작소제 오토클레이브)에 투입하여, 상압보다도 0.5 MPa 큰 정압하에서, 100℃, 30분 가열하고, 점접착제층에 출현하는 보이드의 제거를 행하였다.
(4) 열경화 공정
가열 가압장치에서 다이 본드된 배선 기판을 꺼낸 후, 상압의 오븐에서 120℃, 1시간, 계속해서 140℃, 1시간의 조건에서 가열하여, 점접착제층을 경화시켰다.
(5) 조립 공정
봉지장치(어픽야마다 가부시키가이샤제 MPC-06M Trial Press)에 의해, (3)에서 얻어진 다이 본드된 배선 기판을 몰드 수지(교세라 케미컬 가부시키가이샤제 KE-1100AS3)로 봉지 두께 400 ㎛가 되도록 봉지하였다. 이어서, 175℃, 5시간에 걸쳐 봉지 수지를 경화시켰다. 또한, 봉지한 배선 기판을 다이싱 테이프(린텍사제 Adwill D-510T)에 첩부하고, 다이싱장치(디스코사제, DFD651)에 의해 12 mm×12 mm 사이즈로 다이싱하여 더미 칩에 의한 와이어 없는 모의적(模擬的)인 반도체장치를 얻었다.
[실시예 2]~[실시예 6]
실시예 1에 있어서, (3) 정압 가압 공정에 있어서의 처리조건을 표 1의 조건으로 변경하여 행한 것 이외에는, 실시예 1과 동일하게 하여 모의적인 반도체장치를 얻었다. 또한, 표 1에 있어서, 압력의 값은 상압보다 얼마나 큰지로 나타낸다.
Figure 112011083639083-pat00001
[실시예 7]
(3) 정압 가압 공정 및 (4) 열경화 공정을 동시에 개시하여 동시에 종료하였다. 즉, 상압보다도 0.5 MPa 큰 정압하에서, 120℃, 1시간, 계속해서 140℃, 1시간 행하여, 점접착제층을 충분히 경화시켰다. 이것 이외에는 실시예 1과 동일하게 하여 모의적인 반도체장치를 얻었다.
[실시예 8]
다이싱·다이 본딩 시트를 Adwill LE-5006(린텍사제)으로 변경한 것 이외에는, 실시예 1과 동일하게 하여 모의적인 반도체장치를 얻었다.
[실시예 9]
(1) 다이싱 공정
더미의 실리콘 웨이퍼(직경 200 mm, 두께 150 ㎛)에, UV 경화형 다이싱 테이프(Adwill D-628 린텍사제)를 테이프 마운터(린텍사제, Adwill RAD2500 m/8)를 사용하여 첩부하고, 동시에 링 프레임에 고정하였다. 다음으로, 다이싱장치(디스코사제, DFD651)를 사용하여 8 mm×8 mm 사이즈의 칩으로 다이싱하였다. 다이싱시의 컷팅 깊이는 기재에 대해 20 ㎛의 깊이로 컷팅하도록 하였다. 그 후, UV 조사장치(린텍사제 Adwill RAD2000 m/8)를 사용하여 기재면에서 자외선을 조사하였다.
(2) 다이 본드 공정
칩을 다이 본드하는 배선 기판으로서, 동장적층판(미츠비시 가스화학사제, CCL-HL830)의 동박에 회로패턴이 형성되고, 패턴 상에 솔더 레지스트(다이요 잉크사제, PSR-4000 AUS5)를 가지고 있는 기판(치노 기연사제)을 사용하였다. 이하의 배합으로 되는 페이스트상의 접착제를 상기 배선 기판 상에 도포하고, (1)에서 얻어진 실리콘 칩을 픽업하여, 상기 배선 기판 상의 페이스트상의 접착제 위에 올려놓은 후, 23℃, 100 gf, 1초간의 조건에서 압착(다이 본드)하였다.
(페이스트상 접착제의 배합)
액상 비스페놀 A형 골격 에폭시 수지(재팬 에폭시 레진(주)사제, 에피코트 828): 30 중량부, 글리시딜아민형 에폭시 수지(재팬 에폭시 레진(주)사제, 에피코트 630): 15 중량부, 노볼락형 에폭시 수지(닛폰 가야쿠(주)제, EOCN-102S): 5 중량부, 경화제(아사히덴카제, 아데카 하드너 3636AS)를 유기용매(메틸에틸케톤)에 분산한 용액(고형농도가 15%): 5 중량부, 경화촉진제(시코쿠 화성 공업제, 큐어졸 2PHZ)를 유기용매(메틸에틸케톤)에 분산한 용액(고형농도가 15%): 10 중량부
(3) 정압 가압 공정 및 (4) 열경화 공정
계속해서, (3) 정압 가압 공정 및 (4) 열경화 공정을 동시에 개시하여 동시에 종료하였다. 즉, 칩이 다이 본드된 배선 기판을 가열 가압장치(구리하라 제작소제 오토클레이브)에 투입하여, 0.5 MPa의 정압하에서, 120℃, 1시간, 계속해서 140℃, 1시간 행하고, 가압조건하에서 점접착제층을 경화시켰다.
(5) 봉지 공정
봉지장치(어픽야마다 주식회사제 MPC-06M Trial Press)에 의해, (3)에서 얻어진 다이 본드된 배선 기판을 몰드 수지(교세라 케미컬 가부시키가이샤제 KE-1100AS3)로 봉지 두께 400 ㎛가 되도록 봉지하였다. 이어서, 175℃, 5시간에 걸쳐 봉지 수지를 경화시켰다. 이어서, 봉지한 배선 기판을 다이싱 테이프(린텍사제 Adwill D-510T)에 첩부하고, 다이싱장치(디스코사제, DFD651)에 의해 12 mm×12 mm 사이즈로 다이싱하여 모의적인 반도체장치를 얻었다.
[비교예 1]
정압 가압 공정~열경화 공정에 있어서, 다이 본드된 배선 기판을 가열 가압장치에 투입하였지만 가압을 행하지 않고, 대기압하에서, 120℃, 1시간, 계속해서 140℃, 1시간 가열하여, 점접착제층을 경화하였다. 이것 이외에는 실시예 1과 동일하게 하여 모의적인 반도체장치를 얻었다. 즉, 정압 가압 공정을 행하지 않은 것 이외에는 실시예 1과 동일하게 하여 모의적인 반도체장치를 얻었다.
[비교예 2]
실시예 9의 (2) 다이 본드 공정에 있어서, 칩의 압착조건을 23℃, 500 gf, 1초간으로 한 것 이외에는, 실시예 9와 동일한 평가를 행하였다. 또한, 다이 본드 공정 후의 접착제의 말려 올라감이 지나치게 많았기 때문에, 그 후의 공정은 행하지 않았다.
[평가방법]
시험 1; 보이드 유무의 확인
실시예, 비교예의 반도체장치의 제조방법에 있어서, 실리콘 웨이퍼 대신에 투명한 원판유리(엔·에스지·프리시전사제, 직경 8 인치, 두께 100 ㎛)를 사용하여 동일한 조작을 행하였다. 얻어진 유리칩이 다이 본드된 배선 기판은, 접착제층이 유리칩측에서 투시 가능하여, 디지털 마이크로스코프에 의해 보이드의 유무를 관찰하였다. 결과를 표 2에 나타낸다.
시험 2; 접착제의 칩 표면으로의 말려 올라감 확인
실시예, 비교예의 반도체장치의 제조방법에 있어서, (3) 정압 가압 공정 및 (4) 열경화 공정을 끝낸 단계에서 다이 본드된 배선 기판의 단면 및 칩 표면을 디지털 마이크로스코프에 의해 관찰하고, 칩 표면으로의 접착제의 말려 올라감의 유무를 확인하였다. 결과를 표 2에 나타낸다.
시험 3; 반도체 패키지의 신뢰성 평가
실시예, 비교예의 반도체장치의 제조방법에 있어서, (5) 봉지 공정을 끝낸 반도체장치(반도체 패키지)를 85℃, 60% RH 조건하에 168시간 방치하여 흡습시킨 후, 최고온도 260℃, 가열시간 1분간의 IR 리플로(리플로 로(爐): 사가미 리코제 WL-15-20DNX형)를 3회 행하였다. 그 후, 칩과 배선 기판의 접합부의 들뜸·박리의 유무, 패키지 크랙 발생의 유무를, 주사형 초음파 탐상장치(히타치 건기 파인테크 주식회사제 Hye-Focus)에 의한 단면 관찰로 평가하였다. 접합부에 0.5 mm 이상의 박리를 관찰한 경우를 「박리가 발생하였다」고 판단하였다. 반도체 패키지 25개에 대해 상기 시험을 행하고, 「박리가 발생하지 않은」 개수를 세었다. 이 평가결과를 표 2에 나타낸다.
Figure 112011083639083-pat00002
부호의 설명
1: 칩과 미경화의 접착제층이 적층된 배선 기판
2: 칩
3: 미경화의 접착제층
4: 배선 기판
5: 접착제층 중에 존재하는 보이드
6: 배선 기판과 접착제층의 계면에 존재하는 보이드
8: 경화된 접착제층
9: 와이어
10: 반도체장치
11: 봉지(封止) 수지
I: 정압(靜壓) 가압 공정
II: 열경화 공정
III: 와이어 본딩 공정
IV: 몰딩 공정
21: 봉지 전의 멀티 스택형 반도체장치
22: 상대적으로 상부(제2층)를 구성하는 칩
23: 미경화의 접착제층
25: 상대적으로 하부(제1층)를 구성하는 칩(배선 기판)
26: 접착제층
27: 칩 탑재용 배선 기판
31: 칩과 미경화의 접착제층(언더필재)이 적층(플립 칩 본드)된 배선 기판
32: 칩
33: 미경화의 접착제층
34: 배선 기판
35: 범프
41: 충분히 경화된 접착제층을 갖는 배선 기판
42: 경화된 접착제층
43: 와이어
44: 반도체장치
45: 봉지 수지
V: 다이 본딩 공정
VI: 와이어 본딩 공정
VII: 몰딩 공정

Claims (2)

  1. 칩과 미경화의 접착제층이 적층된 배선 기판을 가열하여, 상기 미경화의 접착제층을 경화시켜서 반도체장치를 제조하는 방법으로서,
    웨이퍼에 다이싱ㆍ다이본딩 시트를 첩착하여, 웨이퍼와 접착제층을 함께 다이싱하여 칩을 제작하고,
    다이싱ㆍ다이본딩 시트의 기재필름과 미경화의 접착제층의 계면에서 박리를 행하여 분리된 미경화의 접착제층을 갖는 칩을 배선 기판의 칩 탑재부에 적층한 후,
    미경화의 접착제층이 경화되기 전에 상기 칩과 미경화의 접착제층이 적층된 배선 기판을 상압에 대해 0.05 MPa 이상의 정압(靜壓)에 의해 내압용기 중에서 전방위로부터 직접 압력을 가압하는 정압 가압하고,
    정압 가압 하에 두면서, 상기 칩과 미경화의 접착제층이 적층된 배선 기판을 가열하여 상기 미경화의 접착제층을 경화하는 열경화처리를 행하여 접착제층을 경화시켜,
    정압 가압공정과 열경화공정을 동시에 종료시키는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 정압 가압공정이, 상기 배선 기판에 대해, 오토클레이브 중에서 압력을 전방위로부터 균등하게 직접 가하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020117025251A 2006-09-15 2007-08-07 반도체장치의 제조방법 KR101299773B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-251131 2006-09-15
JP2006251131 2006-09-15
PCT/JP2007/065418 WO2008032510A1 (fr) 2006-09-15 2007-08-07 Procédé de production d'un dispositif à semi-conducteur

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007517A Division KR20090053954A (ko) 2006-09-15 2007-08-07 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20110131313A KR20110131313A (ko) 2011-12-06
KR101299773B1 true KR101299773B1 (ko) 2013-08-23

Family

ID=39183576

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097007517A KR20090053954A (ko) 2006-09-15 2007-08-07 반도체장치의 제조방법
KR1020117025251A KR101299773B1 (ko) 2006-09-15 2007-08-07 반도체장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020097007517A KR20090053954A (ko) 2006-09-15 2007-08-07 반도체장치의 제조방법

Country Status (7)

Country Link
US (1) US8545663B2 (ko)
EP (1) EP2063465A4 (ko)
KR (2) KR20090053954A (ko)
CN (1) CN101517720A (ko)
MY (1) MY153208A (ko)
TW (1) TWI415198B (ko)
WO (1) WO2008032510A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
US9079351B2 (en) * 2012-06-22 2015-07-14 Wisconsin Alumni Research Foundation System for transfer of nanomembrane elements with improved preservation of spatial integrity
KR101696539B1 (ko) * 2015-03-09 2017-01-16 한양대학교 산학협력단 박막, 그 제조 방법, 및 그 제조 장치
CN111971166B (zh) * 2018-03-29 2022-05-31 琳得科株式会社 接合2个被粘物的方法、以及接合结构体的制造方法
KR102555721B1 (ko) * 2018-08-20 2023-07-17 삼성전자주식회사 플립 칩 본딩 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050930A (ja) * 1996-08-06 1998-02-20 Hitachi Chem Co Ltd マルチチップ実装法
JP2003077953A (ja) * 2001-09-06 2003-03-14 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2004031975A (ja) * 2003-07-22 2004-01-29 Hitachi Chem Co Ltd 接続装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169029A (ja) 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体装置の実装方法
US5853651A (en) * 1995-09-07 1998-12-29 Simula, Inc. High pressure hollow process for manufacturing composite structures
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JP3053839U (ja) 1998-05-07 1998-11-17 中央電子株式会社 スライド式機器設置台
JP2000114204A (ja) 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
US6513236B2 (en) * 2000-02-18 2003-02-04 Matsushita Electric Industrial Co., Ltd. Method of manufacturing bump-component mounted body and device for manufacturing the same
US6524891B1 (en) * 2000-02-29 2003-02-25 Micron Technology, Inc. Method of pressure curing for reducing voids in a die attach bondline and applications thereof
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4513235B2 (ja) * 2001-05-31 2010-07-28 ソニー株式会社 フリップチップ実装装置
TW536768B (en) * 2001-08-03 2003-06-11 Matsushita Electric Ind Co Ltd Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
DE60235821D1 (de) * 2001-09-12 2010-05-12 Nikkiso Co Ltd Verfahren und presse zur montage einer schaltung
JP2004311709A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
EP1650790B1 (en) 2003-07-08 2010-04-28 LINTEC Corporation Hardenable pressure sensitive adhesive sheet for dicing/die-bonding and method for manufacturing semiconductor device
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
JP2005129502A (ja) 2003-09-29 2005-05-19 Pioneer Plasma Display Corp プラズマディスプレイパネル及びプラズマ表示装置
US20050208700A1 (en) * 2004-03-19 2005-09-22 Chippac, Inc. Die to substrate attach using printed adhesive
US20060252234A1 (en) 2004-07-07 2006-11-09 Lintec Corporation Hardenable pressure sensitive adhesive sheet for dicing/die-bonding and method for manufacturing semiconductor device
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
JP2008159819A (ja) 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050930A (ja) * 1996-08-06 1998-02-20 Hitachi Chem Co Ltd マルチチップ実装法
JP2003077953A (ja) * 2001-09-06 2003-03-14 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2004031975A (ja) * 2003-07-22 2004-01-29 Hitachi Chem Co Ltd 接続装置

Also Published As

Publication number Publication date
MY153208A (en) 2015-01-29
TW200818347A (en) 2008-04-16
WO2008032510A1 (fr) 2008-03-20
KR20110131313A (ko) 2011-12-06
EP2063465A1 (en) 2009-05-27
TWI415198B (zh) 2013-11-11
US20080066856A1 (en) 2008-03-20
CN101517720A (zh) 2009-08-26
US8545663B2 (en) 2013-10-01
KR20090053954A (ko) 2009-05-28
EP2063465A4 (en) 2012-08-08

Similar Documents

Publication Publication Date Title
JP5032231B2 (ja) 半導体装置の製造方法
JP5477144B2 (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
JP4766200B2 (ja) 接着剤組成物及び半導体装置の製造方法
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
KR101299773B1 (ko) 반도체장치의 제조방법
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP2011165761A (ja) 半導体装置の製造方法及び回路部材接続用接着シート
KR102703891B1 (ko) 반도체 장치 및 그 제조 방법, 및 반도체 장치의 제조에 사용되는 구조체
KR102711424B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법
JP2008098608A (ja) 半導体装置の製造方法
JP2012216651A (ja) 半導体装置
JP5406995B2 (ja) 半導体装置の製造方法に用いられる接着剤
JP7127680B2 (ja) 半導体装置及びその製造方法
KR20220002255A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP5270191B2 (ja) 半導体装置の製造方法
KR102707748B1 (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법, 및 지지편 형성용 적층 필름
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2011114301A (ja) 半導体装置の製造方法
JP2022153830A (ja) 支持部材の製造方法、及び、半導体装置の製造方法
KR20230151522A (ko) 반도체 장치의 제조 방법
KR20220002258A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP2022153835A (ja) 支持部材の製造方法、及び、半導体装置の製造方法
KR20210093915A (ko) 반도체 장치의 제조 방법
JP2012007103A (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 7