JP2001257437A - 電子回路基板及びその製造方法 - Google Patents
電子回路基板及びその製造方法Info
- Publication number
- JP2001257437A JP2001257437A JP2000067407A JP2000067407A JP2001257437A JP 2001257437 A JP2001257437 A JP 2001257437A JP 2000067407 A JP2000067407 A JP 2000067407A JP 2000067407 A JP2000067407 A JP 2000067407A JP 2001257437 A JP2001257437 A JP 2001257437A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- adhesive
- heat sink
- suction
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】部品実装面の反対側にヒートシンクが接着され
る電子回路基板において、その部品実装面における実装
密度を向上する。 【解決手段】セラミック基板２は、その上面にセラミッ
クコンデンサ１１、ＩＣ１３、パワーＩＣ１４等の電子
部品が実装されるとともに、下面に接着剤３を介してヒ
ートシンク４が接着されている。ヒートシンク４には、
セラミック基板２との接着面に開口する５つの吸引穴
（吸引用通路）４ａ〜４ｅが形成されている。ヒートシ
ンク４の接着は、セラミック基板２とヒートシンク４と
の接着面に硬化前の接着剤３を塗布した後に、両者を対
向配置した後、吸引穴４ａ〜４ｅを通してセラミック基
板２をヒートシンク４側に吸引することにより行われ
る。
る電子回路基板において、その部品実装面における実装
密度を向上する。 【解決手段】セラミック基板２は、その上面にセラミッ
クコンデンサ１１、ＩＣ１３、パワーＩＣ１４等の電子
部品が実装されるとともに、下面に接着剤３を介してヒ
ートシンク４が接着されている。ヒートシンク４には、
セラミック基板２との接着面に開口する５つの吸引穴
（吸引用通路）４ａ〜４ｅが形成されている。ヒートシ
ンク４の接着は、セラミック基板２とヒートシンク４と
の接着面に硬化前の接着剤３を塗布した後に、両者を対
向配置した後、吸引穴４ａ〜４ｅを通してセラミック基
板２をヒートシンク４側に吸引することにより行われ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒートシンクが付
設された電子回路基板及びその製造方法に関するもので
ある。
設された電子回路基板及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、電子回路基板は、高密度実装化や
高機能化の要望が高まっており、電子回路基板には、通
常のチップコンデンサやＩＣ（チップ）が高密度に実装
されることに加えて、高発熱のパワーＩＣが同時に実装
されるようになってきている。そのため、この種の電子
回路基板においては、ヒートシンクを、例えば接着剤を
用いて付設する必要がある。
高機能化の要望が高まっており、電子回路基板には、通
常のチップコンデンサやＩＣ（チップ）が高密度に実装
されることに加えて、高発熱のパワーＩＣが同時に実装
されるようになってきている。そのため、この種の電子
回路基板においては、ヒートシンクを、例えば接着剤を
用いて付設する必要がある。
【０００３】ここで、従来のヒートシンクの接着工程を
図９及び図１０を用いて説明する。なお、図９及び図１
０での電子回路基板においては、基板４１の上面にセラ
ミックコンデンサ４２、ＩＣ（チップ）４３、パワーＩ
Ｃ（チップ）４４等の電子部品が実装され、基板４１の
下面にヒートシンク４５が接着される場合を示す。
図９及び図１０を用いて説明する。なお、図９及び図１
０での電子回路基板においては、基板４１の上面にセラ
ミックコンデンサ４２、ＩＣ（チップ）４３、パワーＩ
Ｃ（チップ）４４等の電子部品が実装され、基板４１の
下面にヒートシンク４５が接着される場合を示す。
【０００４】先ず、図９に示すように、ヒートシンク４
５の上面に、印刷やディスペンス等の方法により接着剤
４６を塗布する。そして、図１０に示すように、ヒート
シンク４５の上に接着剤４６を介して基板４１を配置
し、その状態で上方から加圧治具４７を用いて適度に加
圧する。このとき、加圧治具４７に設けられた複数の加
圧ピン４７ａが、部品実装面における部品が搭載されて
いない部分を押圧する。これにより、接着剤４６を均一
に押しつぶし、接着面（基板４１の下面とヒートシンク
４５の上面）との密着性を高めた接着が行われる。
５の上面に、印刷やディスペンス等の方法により接着剤
４６を塗布する。そして、図１０に示すように、ヒート
シンク４５の上に接着剤４６を介して基板４１を配置
し、その状態で上方から加圧治具４７を用いて適度に加
圧する。このとき、加圧治具４７に設けられた複数の加
圧ピン４７ａが、部品実装面における部品が搭載されて
いない部分を押圧する。これにより、接着剤４６を均一
に押しつぶし、接着面（基板４１の下面とヒートシンク
４５の上面）との密着性を高めた接着が行われる。
【０００５】
【発明が解決しようとする課題】ところが、電子回路基
板の高密度実装化に伴いその実装面が部品に占有されて
しまうため、上述のように基板４１の部品実装面に加圧
ピン４７ａにより加圧するための領域を確保することが
困難となってきている。加圧領域を十分に確保できずに
局所的に基板４１を加圧した場合には、基板４１に局所
的な応力が加わることとなり、特に多層に配線が形成さ
れている多層基板においては、その配線に与えるダメー
ジが大きくなることが懸念される。また、加圧時の基板
４１のたわみにより微細接合部の信頼性が低下するとい
った問題も生じてしまう。
板の高密度実装化に伴いその実装面が部品に占有されて
しまうため、上述のように基板４１の部品実装面に加圧
ピン４７ａにより加圧するための領域を確保することが
困難となってきている。加圧領域を十分に確保できずに
局所的に基板４１を加圧した場合には、基板４１に局所
的な応力が加わることとなり、特に多層に配線が形成さ
れている多層基板においては、その配線に与えるダメー
ジが大きくなることが懸念される。また、加圧時の基板
４１のたわみにより微細接合部の信頼性が低下するとい
った問題も生じてしまう。
【０００６】本発明は、上記問題に着目してなされたも
のであって、その目的とするところは、部品実装面の反
対側にヒートシンクが接着される電子回路基板におい
て、その部品実装面における実装密度を向上することが
できる電子回路基板及びその製造方法を提供することで
ある。
のであって、その目的とするところは、部品実装面の反
対側にヒートシンクが接着される電子回路基板におい
て、その部品実装面における実装密度を向上することが
できる電子回路基板及びその製造方法を提供することで
ある。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、ヒートシンクに、回路基板との接着面に開口する吸
引用通路を形成したことを特徴としている。よって、回
路基板の部品実装面側から加圧するのではなく、ヒート
シンクに形成された吸引用通路を通して回路基板を吸引
することにより、ヒートシンクを回路基板に接着でき
る。従って、従来のように、回路基板の部品実装面に加
圧するための領域を確保する必要がなくなるので、実装
密度を向上することができる。
は、ヒートシンクに、回路基板との接着面に開口する吸
引用通路を形成したことを特徴としている。よって、回
路基板の部品実装面側から加圧するのではなく、ヒート
シンクに形成された吸引用通路を通して回路基板を吸引
することにより、ヒートシンクを回路基板に接着でき
る。従って、従来のように、回路基板の部品実装面に加
圧するための領域を確保する必要がなくなるので、実装
密度を向上することができる。
【０００８】また、ヒートシンクに形成する吸引用通路
の位置は、請求項２に記載の発明のように、発熱部品の
直下となる部位を避けるとよい。この場合、発熱部品か
ら発生する熱を効率よくヒートシンクに伝えることがで
き、放熱性を確保できる。
の位置は、請求項２に記載の発明のように、発熱部品の
直下となる部位を避けるとよい。この場合、発熱部品か
ら発生する熱を効率よくヒートシンクに伝えることがで
き、放熱性を確保できる。
【０００９】請求項３に記載の発明によれば、回路基板
とヒートシンクとの接着面に硬化前の接着剤が塗布され
る。そして、接着剤を介して回路基板とヒートシンクと
を対向配置した後、ヒートシンクに形成した吸引用通路
を通して回路基板がヒートシンク側に吸引される。この
吸引により、接着面に介在する接着剤がヒートシンク側
から押圧される。従って、従来のように、回路基板の部
品実装面に加圧するための領域を確保する必要がなくな
るので、実装密度を向上することができる。
とヒートシンクとの接着面に硬化前の接着剤が塗布され
る。そして、接着剤を介して回路基板とヒートシンクと
を対向配置した後、ヒートシンクに形成した吸引用通路
を通して回路基板がヒートシンク側に吸引される。この
吸引により、接着面に介在する接着剤がヒートシンク側
から押圧される。従って、従来のように、回路基板の部
品実装面に加圧するための領域を確保する必要がなくな
るので、実装密度を向上することができる。
【００１０】請求項４に記載の発明によれば、接着剤が
吸引用通路及びその周囲を避けて塗布される。この場
合、吸引用通路を通して回路基板が吸引される際には、
吸引用通路の周囲の部分に接着剤が押し延ばされること
となる。つまり、吸引用通路の周囲の部分が接着剤のつ
ぶし代となり、吸引押圧時において接着剤が吸引用通路
内に漏れ出ることはない。よって、吸引用通路が接着剤
により塞がれることが防止される。
吸引用通路及びその周囲を避けて塗布される。この場
合、吸引用通路を通して回路基板が吸引される際には、
吸引用通路の周囲の部分に接着剤が押し延ばされること
となる。つまり、吸引用通路の周囲の部分が接着剤のつ
ぶし代となり、吸引押圧時において接着剤が吸引用通路
内に漏れ出ることはない。よって、吸引用通路が接着剤
により塞がれることが防止される。
【００１１】請求項５に記載の発明によれば、接着剤
が、帯状の接着剤の無い領域を有するように縦横に分割
した状態で塗布される。この場合、回路基板とヒートシ
ンクとを対向配置する際に、その合わせ面（接着面）に
空気が巻き込まれることがあるが、この空気をより吸い
出し易くなりボイドの発生を抑制できる。また、塗布し
た接着剤の厚さにバラツキがあったとしても、接着剤の
無い領域で接着剤の厚さバラツキを吸収できる。
が、帯状の接着剤の無い領域を有するように縦横に分割
した状態で塗布される。この場合、回路基板とヒートシ
ンクとを対向配置する際に、その合わせ面（接着面）に
空気が巻き込まれることがあるが、この空気をより吸い
出し易くなりボイドの発生を抑制できる。また、塗布し
た接着剤の厚さにバラツキがあったとしても、接着剤の
無い領域で接着剤の厚さバラツキを吸収できる。
【００１２】請求項６に記載の発明によれば、ヒートシ
ンクの中心に対し点対称となる位置に形成した複数の前
記吸引用通路を通して回路基板が吸引されるので、該配
線板全体に一様な力が加わることになり、均一な接着が
可能となる。
ンクの中心に対し点対称となる位置に形成した複数の前
記吸引用通路を通して回路基板が吸引されるので、該配
線板全体に一様な力が加わることになり、均一な接着が
可能となる。
【００１３】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。図１は、本実施の形態
における電子回路基板１の平面図を示し、図２は、図１
のＡ−Ａ線での断面図を示している。また、図３は、電
子回路基板１の下面図を示している。
の形態を図面に従って説明する。図１は、本実施の形態
における電子回路基板１の平面図を示し、図２は、図１
のＡ−Ａ線での断面図を示している。また、図３は、電
子回路基板１の下面図を示している。
【００１４】図１〜３に示すように、電子回路基板１
は、セラミック基板（回路基板）２を備え、そのセラミ
ック基板２の上面には、複数の電子部品が実装されると
ともに、該セラミック基板２の部品実装面の反対側（下
面）には、接着剤３にてヒートシンク４が接着されてい
る。本実施の形態では、セラミック基板２の上面には導
体パターンが形成されている。
は、セラミック基板（回路基板）２を備え、そのセラミ
ック基板２の上面には、複数の電子部品が実装されると
ともに、該セラミック基板２の部品実装面の反対側（下
面）には、接着剤３にてヒートシンク４が接着されてい
る。本実施の形態では、セラミック基板２の上面には導
体パターンが形成されている。
【００１５】詳述すると、図１に示すように、セラミッ
ク基板２の上面には、セラミックコンデンサ１１、水晶
発振子１２、ＩＣ（チップ）１３、パワーＩＣ（チッ
プ）１４、外部接続端子１５が配設されている。図２に
示すように、セラミックコンデンサ１１は、はんだ２１
によってセラミック基板２に形成された導体２２に接続
されている。また、ＩＣ（チップ）１３は、ベアチップ
で実装されており、図１及び図２に示すように、その下
面が接合されるとともに、上面に形成された電極１３ａ
が、セラミック基板２に形成された導体２３に直接ワイ
ヤボンディングされている。また、発熱部品としてのパ
ワーＩＣ（チップ）１４も同様に、ベアチップで実装さ
れており、その下面が接合されるとともに、上面に形成
された電極１４ａが、セラミック基板２に形成された導
体２４に直接ワイヤボンディングされている。なお本実
施の形態では、基板面積に対する部品占有面積の割合は
７０％以上となっている。
ク基板２の上面には、セラミックコンデンサ１１、水晶
発振子１２、ＩＣ（チップ）１３、パワーＩＣ（チッ
プ）１４、外部接続端子１５が配設されている。図２に
示すように、セラミックコンデンサ１１は、はんだ２１
によってセラミック基板２に形成された導体２２に接続
されている。また、ＩＣ（チップ）１３は、ベアチップ
で実装されており、図１及び図２に示すように、その下
面が接合されるとともに、上面に形成された電極１３ａ
が、セラミック基板２に形成された導体２３に直接ワイ
ヤボンディングされている。また、発熱部品としてのパ
ワーＩＣ（チップ）１４も同様に、ベアチップで実装さ
れており、その下面が接合されるとともに、上面に形成
された電極１４ａが、セラミック基板２に形成された導
体２４に直接ワイヤボンディングされている。なお本実
施の形態では、基板面積に対する部品占有面積の割合は
７０％以上となっている。
【００１６】ヒートシンク４は、例えば、アルミニウ
ム、モリブデン、銅などからなり、図２及び図３に示す
ように、四角板状に形成されている。また、ヒートシン
ク４には、５つの吸引穴４ａ，４ｂ，４ｃ，４ｄ，４ｅ
が形成されている。詳しくは、吸引穴４ａ〜４ｅは、セ
ラミック基板２を上下に貫通しており、セラミック基板
２との接着面に開口する構成となっている。吸引穴４ａ
〜４ｅの穴径（直径）は１ｍｍである。これら吸引穴４
ａ〜４ｅは、ヒートシンク４を接着する際に、セラミッ
ク基板２を吸引するための吸引用通路となる。
ム、モリブデン、銅などからなり、図２及び図３に示す
ように、四角板状に形成されている。また、ヒートシン
ク４には、５つの吸引穴４ａ，４ｂ，４ｃ，４ｄ，４ｅ
が形成されている。詳しくは、吸引穴４ａ〜４ｅは、セ
ラミック基板２を上下に貫通しており、セラミック基板
２との接着面に開口する構成となっている。吸引穴４ａ
〜４ｅの穴径（直径）は１ｍｍである。これら吸引穴４
ａ〜４ｅは、ヒートシンク４を接着する際に、セラミッ
ク基板２を吸引するための吸引用通路となる。
【００１７】この吸引穴４ａ〜４ｅに関して、より詳し
くは、図３に示すように、吸引穴４ａは、ヒートシンク
４の中心に形成され、吸引穴４ｂ〜４ｅは、ヒートシン
ク４の角部近傍に形成されている。つまり、これら吸引
穴４ａ〜４ｅは、ヒートシンク４の中心に対し点対称と
なる位置に形成されている。また、中心位置の吸引穴４
ａと角部近傍の吸引穴４ｂ〜４ｅとの間隔Ｌ１は、ほぼ
１５ｍｍとなっている。このように各吸引穴４ａ〜４ｅ
を形成することにより、基板全体に均一に吸引力が加わ
るようにしている。
くは、図３に示すように、吸引穴４ａは、ヒートシンク
４の中心に形成され、吸引穴４ｂ〜４ｅは、ヒートシン
ク４の角部近傍に形成されている。つまり、これら吸引
穴４ａ〜４ｅは、ヒートシンク４の中心に対し点対称と
なる位置に形成されている。また、中心位置の吸引穴４
ａと角部近傍の吸引穴４ｂ〜４ｅとの間隔Ｌ１は、ほぼ
１５ｍｍとなっている。このように各吸引穴４ａ〜４ｅ
を形成することにより、基板全体に均一に吸引力が加わ
るようにしている。
【００１８】また、本実施の形態では、パワーＩＣ（チ
ップ）１４の発熱を考慮して、そのパワーＩＣ（チッ
プ）１４の直下となる部位及びその部位の周辺１ｍｍ程
度を避けて各吸引穴４ａ〜４ｅが形成されている。
ップ）１４の発熱を考慮して、そのパワーＩＣ（チッ
プ）１４の直下となる部位及びその部位の周辺１ｍｍ程
度を避けて各吸引穴４ａ〜４ｅが形成されている。
【００１９】次に、ヒートシンク４の接着方法を図４〜
図７を用いて説明する。先ず、図４に示すように、ヒー
トシンク４の接着面（上面）に印刷マスク（図示せず）
を用いて硬化前のシリコン系接着剤３を１００μｍ程度
の厚さで印刷する。このとき、図４及び図７（ａ）に示
すように、吸引穴４ａ〜４ｅ及びその周囲の部分（距離
Ｌ２＝０．５ｍｍ）には接着剤３を印刷せず、それ以外
のヒートシンク上面全体に接着剤３を印刷する。またこ
こで、シリコン系の接着剤３として、粘性が１００Ｐａ
・ｓ程度、チクソ性が２．０程度のものを使用する。な
お、距離Ｌ２は０．５ｍｍに限定するものではなく、接
着剤３の厚み、後述の吸引での吸引力により適宜変更で
きる。
図７を用いて説明する。先ず、図４に示すように、ヒー
トシンク４の接着面（上面）に印刷マスク（図示せず）
を用いて硬化前のシリコン系接着剤３を１００μｍ程度
の厚さで印刷する。このとき、図４及び図７（ａ）に示
すように、吸引穴４ａ〜４ｅ及びその周囲の部分（距離
Ｌ２＝０．５ｍｍ）には接着剤３を印刷せず、それ以外
のヒートシンク上面全体に接着剤３を印刷する。またこ
こで、シリコン系の接着剤３として、粘性が１００Ｐａ
・ｓ程度、チクソ性が２．０程度のものを使用する。な
お、距離Ｌ２は０．５ｍｍに限定するものではなく、接
着剤３の厚み、後述の吸引での吸引力により適宜変更で
きる。
【００２０】次いで、図５に示すように、各電子部品１
１〜１４を実装した後のセラミック基板２を用意し、セ
ラミック基板２とヒートシンク４との位置合わせを行い
つつ両者を対向配置する（対向する状態で接触させ
る）。そして、その状態で、図６に示すように、吸引治
具３１に装着する。吸引治具３１には、前記ヒートシン
ク４の吸引穴４ａ〜４ｅに接続される通路３１ａが形成
されており、この通路３１ａは、図示しない吸引装置を
構成する真空ポンプに接続されている。
１〜１４を実装した後のセラミック基板２を用意し、セ
ラミック基板２とヒートシンク４との位置合わせを行い
つつ両者を対向配置する（対向する状態で接触させ
る）。そして、その状態で、図６に示すように、吸引治
具３１に装着する。吸引治具３１には、前記ヒートシン
ク４の吸引穴４ａ〜４ｅに接続される通路３１ａが形成
されており、この通路３１ａは、図示しない吸引装置を
構成する真空ポンプに接続されている。
【００２１】そして、真空ポンプを駆動することによ
り、５００ｍｍＨｇ（６６．５ｋＰａ）の圧力で吸引穴
４ａ〜４ｅを通してセラミック基板２をヒートシンク４
側に吸引する。これにより、セラミック基板２とヒート
シンク４との間に介在する接着剤３を押しつぶし、接着
剤３を接着面（セラミック基板２の下面及びヒートシン
ク４の上面）になじませ、密着性を向上させる。またこ
のとき、図７（ｂ）に示すように、接着剤３の印刷を行
わなかった吸引穴４ａ〜４ｅの周囲（距離Ｌ２＝０．５
ｍｍの領域）にも吸引押圧により接着剤３が押し延ばさ
れる。即ち、吸引穴４ａ〜４ｅから距離Ｌ２＝０．５ｍ
ｍの部分が接着剤３のつぶし代となる。このつぶし代Ｌ
２を設けることにより、吸引時において、接着剤３が吸
引穴４ａ〜４ｅに漏れ出ることが防止され、接着剤３に
より吸引穴４ａ〜４ｅが塞がれてしまうといった不都合
が回避される。その後、所定の温度条件で加熱し接着剤
３を硬化させる。
り、５００ｍｍＨｇ（６６．５ｋＰａ）の圧力で吸引穴
４ａ〜４ｅを通してセラミック基板２をヒートシンク４
側に吸引する。これにより、セラミック基板２とヒート
シンク４との間に介在する接着剤３を押しつぶし、接着
剤３を接着面（セラミック基板２の下面及びヒートシン
ク４の上面）になじませ、密着性を向上させる。またこ
のとき、図７（ｂ）に示すように、接着剤３の印刷を行
わなかった吸引穴４ａ〜４ｅの周囲（距離Ｌ２＝０．５
ｍｍの領域）にも吸引押圧により接着剤３が押し延ばさ
れる。即ち、吸引穴４ａ〜４ｅから距離Ｌ２＝０．５ｍ
ｍの部分が接着剤３のつぶし代となる。このつぶし代Ｌ
２を設けることにより、吸引時において、接着剤３が吸
引穴４ａ〜４ｅに漏れ出ることが防止され、接着剤３に
より吸引穴４ａ〜４ｅが塞がれてしまうといった不都合
が回避される。その後、所定の温度条件で加熱し接着剤
３を硬化させる。
【００２２】上記方法によれば、接着剤３を介してセラ
ミック基板２とヒートシンク４とを対向配置する際に、
その合わせ面（接着面）に空気が巻き込まれることがあ
るが、その空気が吸引穴４ａ〜４ｅから吸い出されるの
で、従来のように部品実装面側（上面側）から加圧した
場合と比較して、接着面でのボイドの発生を低減でき
る。また、吸引穴４ａ〜４ｅの位置が離れていると、接
着面に巻き込まれた空気を十分に吸い出すことができず
ボイドが形成されてしまうおそれがある。しかしなが
ら、本実施の形態では、吸引穴４ａと吸引穴４ｂ〜４ｅ
との間隔Ｌ１をほぼ１５ｍｍとしたので、接着面に巻き
込まれた空気を、吸引穴４ａ〜４ｅから吸い出すことが
できる。従って、接着面でのボイドの発生が低減される
ので、放熱性及び接着強度を向上できる。
ミック基板２とヒートシンク４とを対向配置する際に、
その合わせ面（接着面）に空気が巻き込まれることがあ
るが、その空気が吸引穴４ａ〜４ｅから吸い出されるの
で、従来のように部品実装面側（上面側）から加圧した
場合と比較して、接着面でのボイドの発生を低減でき
る。また、吸引穴４ａ〜４ｅの位置が離れていると、接
着面に巻き込まれた空気を十分に吸い出すことができず
ボイドが形成されてしまうおそれがある。しかしなが
ら、本実施の形態では、吸引穴４ａと吸引穴４ｂ〜４ｅ
との間隔Ｌ１をほぼ１５ｍｍとしたので、接着面に巻き
込まれた空気を、吸引穴４ａ〜４ｅから吸い出すことが
できる。従って、接着面でのボイドの発生が低減される
ので、放熱性及び接着強度を向上できる。
【００２３】また、図１０に示す従来技術のように、上
方から複数の加圧ピン４７ａにより基板４１を加圧する
構成であると、加圧ピン４７ａが基板４１に当接するタ
イミングがズレることにより基板４１が傾き、接着剤３
６の厚さバラツキが問題となる。これに対し、本実施の
形態のように、セラミック基板２の下方から吸引により
接着を行うものであれば、加圧時のタイミングズレがな
く、接着剤３の厚さを均一にできる。
方から複数の加圧ピン４７ａにより基板４１を加圧する
構成であると、加圧ピン４７ａが基板４１に当接するタ
イミングがズレることにより基板４１が傾き、接着剤３
６の厚さバラツキが問題となる。これに対し、本実施の
形態のように、セラミック基板２の下方から吸引により
接着を行うものであれば、加圧時のタイミングズレがな
く、接着剤３の厚さを均一にできる。
【００２４】以上詳述したように本実施の形態は、以下
の特徴を有する。 （１）ヒートシンク４の接着時において、ヒートシンク
４に形成した吸引穴４ａ〜４ｅを通してセラミック基板
２を吸引するようにし、セラミック基板２の部品実装面
側から押圧するのではなく、ヒートシンク側から押圧す
るようにした。これにより、セラミック基板２とヒート
シンク４との密着性が向上し、所定の接着強度を確保す
ることができる。この場合、従来のように、セラミック
基板２の部品実装面に加圧するための領域を確保する必
要がなくなるので、部品実装密度を向上することができ
る。
の特徴を有する。 （１）ヒートシンク４の接着時において、ヒートシンク
４に形成した吸引穴４ａ〜４ｅを通してセラミック基板
２を吸引するようにし、セラミック基板２の部品実装面
側から押圧するのではなく、ヒートシンク側から押圧す
るようにした。これにより、セラミック基板２とヒート
シンク４との密着性が向上し、所定の接着強度を確保す
ることができる。この場合、従来のように、セラミック
基板２の部品実装面に加圧するための領域を確保する必
要がなくなるので、部品実装密度を向上することができ
る。
【００２５】（２）ヒートシンク４において、パワーＩ
Ｃ（チップ）１４の直下となる部分を避けて吸引穴４ａ
を形成したので、パワーＩＣ（チップ）１４から発生す
る熱を効率よくヒートシンク４に伝えることができ、電
子回路基板１の放熱性を確保できる。
Ｃ（チップ）１４の直下となる部分を避けて吸引穴４ａ
を形成したので、パワーＩＣ（チップ）１４から発生す
る熱を効率よくヒートシンク４に伝えることができ、電
子回路基板１の放熱性を確保できる。
【００２６】（３）硬化前の接着剤３を吸引穴４ａ〜４
ｅ及びその周囲を避けて塗布したので、接着剤３を印刷
しない部分（吸引穴４ａ〜４ｅから距離Ｌ２＝０．５ｍ
ｍの部分）が接着剤３のつぶし代となり、吸引押圧によ
り接着剤３が吸引穴４ａ〜４ｅに漏れ出ることを防止で
きる。これにより、吸引穴４ａ〜４ｅが接着剤３で詰ま
ることがなく、所望の押圧力を確保できる。
ｅ及びその周囲を避けて塗布したので、接着剤３を印刷
しない部分（吸引穴４ａ〜４ｅから距離Ｌ２＝０．５ｍ
ｍの部分）が接着剤３のつぶし代となり、吸引押圧によ
り接着剤３が吸引穴４ａ〜４ｅに漏れ出ることを防止で
きる。これにより、吸引穴４ａ〜４ｅが接着剤３で詰ま
ることがなく、所望の押圧力を確保できる。
【００２７】（４）ヒートシンク４の中心に対し点対称
となる位置に吸引穴４ａ〜４ｅを形成し、その吸引穴４
ａ〜４ｅを通してセラミック基板２を吸引するようにし
たので、該セラミック基板２全体に一様な力が加わるこ
とになり、均一な接着が可能となる。つまり、局所的な
応力が加わることが防止され、セラミック基板２にダメ
ージを与えることもない。
となる位置に吸引穴４ａ〜４ｅを形成し、その吸引穴４
ａ〜４ｅを通してセラミック基板２を吸引するようにし
たので、該セラミック基板２全体に一様な力が加わるこ
とになり、均一な接着が可能となる。つまり、局所的な
応力が加わることが防止され、セラミック基板２にダメ
ージを与えることもない。
【００２８】なお本発明は、上記以外に次の形態にて具
体化できる。上記実施の形態では、ヒートシンク４に直
径１ｍｍの吸引穴（吸引用通路）４ａ〜４ｅを５つ形成
していたがこれに限定されるものではない。但し、基板
全体に均等に吸引力を付与するためには、吸引穴の数は
３つ以上とすることが好ましい。また、吸引穴のサイズ
は、ヒートシンク４の厚さ、真空ポンプからなる吸引装
置の吸引能力、接着剤３の粘度・チクソ性等により適宜
変更するとよい。
体化できる。上記実施の形態では、ヒートシンク４に直
径１ｍｍの吸引穴（吸引用通路）４ａ〜４ｅを５つ形成
していたがこれに限定されるものではない。但し、基板
全体に均等に吸引力を付与するためには、吸引穴の数は
３つ以上とすることが好ましい。また、吸引穴のサイズ
は、ヒートシンク４の厚さ、真空ポンプからなる吸引装
置の吸引能力、接着剤３の粘度・チクソ性等により適宜
変更するとよい。
【００２９】上記実施の形態では、接着剤３を印刷する
工程において、接着剤３を吸引穴４ａ〜４ｅから距離Ｌ
２＝０．５ｍｍの部分には、接着剤３を印刷せず、それ
以外の部分に印刷するようにしたが、これに限定するも
のではない。具体的には、図８のように、例えば、ヒー
トシンク３５において、４角形の角部に対応する位置に
４つの吸引穴３５ａ，３５ｂ，３５ｃ，３５ｄを形成
し、その穴３５ａ〜３５ｄの周囲を避け、かつ、碁盤の
目のように、縦横に分割した状態で接着剤３を塗布す
る。この場合、縦横に延びる帯状の接着剤３の無い領域
が多く形成できることになるので、接着面に巻き込まれ
た空気をより吸い出し易くなりボイドの発生を抑制でき
る。また、接着剤３の印刷時において、その厚さにバラ
ツキがあっても、吸引時において接着剤３が押し延ばさ
れる際に、接着剤３の無い領域でそのバラツキを吸収で
きる。従って、より均一な接着が可能となり、ヒートシ
ンク３５の接着強度を向上させることができる。
工程において、接着剤３を吸引穴４ａ〜４ｅから距離Ｌ
２＝０．５ｍｍの部分には、接着剤３を印刷せず、それ
以外の部分に印刷するようにしたが、これに限定するも
のではない。具体的には、図８のように、例えば、ヒー
トシンク３５において、４角形の角部に対応する位置に
４つの吸引穴３５ａ，３５ｂ，３５ｃ，３５ｄを形成
し、その穴３５ａ〜３５ｄの周囲を避け、かつ、碁盤の
目のように、縦横に分割した状態で接着剤３を塗布す
る。この場合、縦横に延びる帯状の接着剤３の無い領域
が多く形成できることになるので、接着面に巻き込まれ
た空気をより吸い出し易くなりボイドの発生を抑制でき
る。また、接着剤３の印刷時において、その厚さにバラ
ツキがあっても、吸引時において接着剤３が押し延ばさ
れる際に、接着剤３の無い領域でそのバラツキを吸収で
きる。従って、より均一な接着が可能となり、ヒートシ
ンク３５の接着強度を向上させることができる。
【００３０】また、接着剤３の塗布は、印刷による方法
以外に、ディスペンス等の方法により実施してもよい。
勿論、接着剤３の塗布は、ヒートシンク４側への塗布に
限定するものではなく、セラミック基板２側に塗布して
もよい。
以外に、ディスペンス等の方法により実施してもよい。
勿論、接着剤３の塗布は、ヒートシンク４側への塗布に
限定するものではなく、セラミック基板２側に塗布して
もよい。
【図１】発明の実施の形態における電子回路基板の平面
図。
図。
【図２】図１のＡ−Ａ線での断面図。
【図３】電子回路基板の下面図。
【図４】電子回路基板の製造方法を説明するための図。
【図５】電子回路基板の製造方法を説明するための図。
【図６】電子回路基板の製造方法を説明するための図。
【図７】接着剤の状態を説明するための図。
【図８】別の実施形態における接着剤の塗布状態を示す
図。
図。
【図９】従来の電子回路基板の製造方法を説明するため
の図。
の図。
【図１０】従来の電子回路基板の製造方法を説明するた
めの図。
めの図。
１…電子回路基板、２…セラミック基板、３…接着剤、
４…ヒートシンク、４ａ，４ｂ，４ｃ，４ｄ，４ｅ…吸
引用通路としての吸引穴、１１…電子部品としてのセラ
ミックコンデンサ、１２…電子部品としての水晶発振
子、１３…電子部品としてのＩＣ、１４…発熱部品とし
てのパワーＩＣ、３５…ヒートシンク、３５ａ，３５
ｂ，３５ｃ，３５ｄ…吸引用通路としての吸引穴。
４…ヒートシンク、４ａ，４ｂ，４ｃ，４ｄ，４ｅ…吸
引用通路としての吸引穴、１１…電子部品としてのセラ
ミックコンデンサ、１２…電子部品としての水晶発振
子、１３…電子部品としてのＩＣ、１４…発熱部品とし
てのパワーＩＣ、３５…ヒートシンク、３５ａ，３５
ｂ，３５ｃ，３５ｄ…吸引用通路としての吸引穴。
Claims (6)
- 【請求項１】 回路基板の一方の面に発熱部品を含む複
数の電子部品が実装されるとともに、他方の面に接着剤
を介してヒートシンクが接着された電子回路基板であっ
て、 前記ヒートシンクには、回路基板との接着面に開口する
吸引用通路を形成したことを特徴とする電子回路基板。 - 【請求項２】 請求項１に記載の電子回路基板におい
て、 前記吸引用通路は、前記発熱部品の直下となる部位を避
けて形成したことを特徴とする電子回路基板。 - 【請求項３】 回路基板の一方の面に発熱部品を含む複
数の電子部品が実装されるとともに、他方の面に接着剤
を介してヒートシンクが接着される電子回路基板の製造
方法において、 前記回路基板とヒートシンクとの接着面に硬化前の接着
剤を塗布する塗布工程と、 前記接着剤を介して回路基板とヒートシンクとを対向配
置した後、ヒートシンクに形成した吸引用通路を通して
回路基板をヒートシンク側に吸引する吸引工程とを備え
ることを特徴とする電子回路基板の製造方法。 - 【請求項４】 前記塗布工程において、前記接着剤を、
前記吸引用通路及びその周囲を避けて塗布したことを特
徴とする請求項３に記載の電子回路基板の製造方法。 - 【請求項５】 前記塗布工程において、前記接着剤を、
帯状の接着剤の無い領域を有するように縦横に分割した
状態で塗布したことを特徴とする請求項４に記載の電子
回路基板の製造方法。 - 【請求項６】 前記吸引工程において、前記ヒートシン
クの中心に対し点対称となる位置に形成した複数の前記
吸引用通路を通して回路基板を吸引することを特徴とす
る請求項３〜５のいずれか一項に記載の電子回路基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067407A JP2001257437A (ja) | 2000-03-10 | 2000-03-10 | 電子回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067407A JP2001257437A (ja) | 2000-03-10 | 2000-03-10 | 電子回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257437A true JP2001257437A (ja) | 2001-09-21 |
Family
ID=18586604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000067407A Pending JP2001257437A (ja) | 2000-03-10 | 2000-03-10 | 電子回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257437A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182112A (ja) * | 2008-01-30 | 2009-08-13 | Denso Corp | 電子装置およびその製造方法 |
| CN102171818A (zh) * | 2011-04-18 | 2011-08-31 | 华为终端有限公司 | 芯片散热装置、电子设备及散热器的固定方法 |
| JP2012500487A (ja) * | 2008-08-18 | 2012-01-05 | センブラント グローバル リミテッド | ハロ炭化水素ポリマーコーティング |
| WO2013005720A1 (ja) * | 2011-07-06 | 2013-01-10 | 株式会社 豊田自動織機 | 回路板、および回路板の製造方法 |
| JP2014078766A (ja) * | 2014-02-05 | 2014-05-01 | Toyota Industries Corp | 回路板および回路板の製造方法 |
| JP2015156733A (ja) * | 2014-02-20 | 2015-08-27 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
| JP2015201984A (ja) * | 2014-04-09 | 2015-11-12 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
| JP2018534742A (ja) * | 2015-11-02 | 2018-11-22 | ヴァレオ クリマジステーメ ゲーエムベーハー | バッテリー用冷却モジュール、乗り物用バッテリー、及び冷却モジュールを製造するための方法 |
| CN110876236A (zh) * | 2019-11-28 | 2020-03-10 | 成都亚光电子股份有限公司 | 一种表贴型耦合器安装结构及安装方法 |
| JP2020049713A (ja) * | 2018-09-25 | 2020-04-02 | 富士ゼロックス株式会社 | 画像形成装置および基板 |
-
2000
- 2000-03-10 JP JP2000067407A patent/JP2001257437A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182112A (ja) * | 2008-01-30 | 2009-08-13 | Denso Corp | 電子装置およびその製造方法 |
| KR101574374B1 (ko) | 2008-08-18 | 2015-12-03 | 셈블란트 리미티드 | 할로-하이드로카본 폴리머 코팅 |
| JP2012500487A (ja) * | 2008-08-18 | 2012-01-05 | センブラント グローバル リミテッド | ハロ炭化水素ポリマーコーティング |
| KR101591619B1 (ko) | 2008-08-18 | 2016-02-04 | 셈블란트 리미티드 | 할로-하이드로카본 폴리머 코팅 |
| CN102171818A (zh) * | 2011-04-18 | 2011-08-31 | 华为终端有限公司 | 芯片散热装置、电子设备及散热器的固定方法 |
| WO2013005720A1 (ja) * | 2011-07-06 | 2013-01-10 | 株式会社 豊田自動織機 | 回路板、および回路板の製造方法 |
| JP2013016741A (ja) * | 2011-07-06 | 2013-01-24 | Toyota Industries Corp | 回路板および回路板の製造方法 |
| CN103621190A (zh) * | 2011-07-06 | 2014-03-05 | 株式会社丰田自动织机 | 电路板以及电路板的制造方法 |
| KR101516531B1 (ko) * | 2011-07-06 | 2015-05-04 | 가부시키가이샤 도요다 지도숏키 | 회로판, 및 회로판의 제조 방법 |
| JP2014078766A (ja) * | 2014-02-05 | 2014-05-01 | Toyota Industries Corp | 回路板および回路板の製造方法 |
| JP2015156733A (ja) * | 2014-02-20 | 2015-08-27 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
| JP2015201984A (ja) * | 2014-04-09 | 2015-11-12 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
| JP2018534742A (ja) * | 2015-11-02 | 2018-11-22 | ヴァレオ クリマジステーメ ゲーエムベーハー | バッテリー用冷却モジュール、乗り物用バッテリー、及び冷却モジュールを製造するための方法 |
| JP2020049713A (ja) * | 2018-09-25 | 2020-04-02 | 富士ゼロックス株式会社 | 画像形成装置および基板 |
| CN110876236A (zh) * | 2019-11-28 | 2020-03-10 | 成都亚光电子股份有限公司 | 一种表贴型耦合器安装结构及安装方法 |
| CN110876236B (zh) * | 2019-11-28 | 2023-01-06 | 成都亚光电子股份有限公司 | 一种表贴型耦合器安装结构及安装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
| JP2006173232A (ja) | 半導体装置およびその製造方法 | |
| JP2002076589A5 (ja) | ||
| TW200908268A (en) | Packaging substrate structure with capacitor embedded therein and method for fabricating the same | |
| JP2004200201A (ja) | 電子部品内蔵型多層基板 | |
| KR100810491B1 (ko) | 전자소자 패키지 및 그 제조방법 | |
| JPH1022645A (ja) | キャビティ付きプリント配線板の製造方法 | |
| JP2011044561A (ja) | マルチチップモジュール及びマルチチップモジュールの製造方法 | |
| JP2001257437A (ja) | 電子回路基板及びその製造方法 | |
| JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
| JPH1012676A (ja) | 半導体装置 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP2001196498A (ja) | ピン付きモジュール及びピン付きモジュールの製造方法 | |
| JPH06302728A (ja) | セラミック多層基板上におけるｌｓｉ放熱構造 | |
| JP3897278B2 (ja) | フレキシブル配線基板の製造方法 | |
| JP3018789B2 (ja) | 半導体装置 | |
| JPH07111379A (ja) | マルチチップモジュール実装型プリント配線板 | |
| JPH0437148A (ja) | Ｌｓｉモジュールの製造方法 | |
| JPS63143A (ja) | リ−ドレス部品 | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2000022019A (ja) | ピン付きプリント配線板およびその製造方法 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP2004039756A (ja) | 半導体装置の製造方法、製造装置、および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
| A977 | Report on retrieval |
Effective date: 20080516 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080610 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A02 | Decision of refusal |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A02 |