JP2002110744A - 半導体実装装置、および半導体実装方法 - Google Patents

半導体実装装置、および半導体実装方法

Info

Publication number
JP2002110744A
JP2002110744A JP2000292574A JP2000292574A JP2002110744A JP 2002110744 A JP2002110744 A JP 2002110744A JP 2000292574 A JP2000292574 A JP 2000292574A JP 2000292574 A JP2000292574 A JP 2000292574A JP 2002110744 A JP2002110744 A JP 2002110744A
Authority
JP
Japan
Prior art keywords
semiconductor
pressing
semiconductor element
circuit board
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000292574A
Other languages
English (en)
Inventor
Yoshitaka Sunakawa
義隆 砂川
Yoshitake Hayashi
林　　祥剛
Masayoshi Koyama
雅義 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000292574A priority Critical patent/JP2002110744A/ja
Publication of JP2002110744A publication Critical patent/JP2002110744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 たとえば極薄の回路基板上に、多数個の半導
体素子を実装することが困難であるという課題があっ
た。 【解決手段】 回路基板１上に複数個の半導体素子２を
実装し、回路基板１と半導体素子２との隙間に充填され
た樹脂を、半導体素子２の裏面を加圧しながら硬化させ
る半導体実装装置であって、複数個の半導体素子２の内
の全部または一部の裏面を個々に加圧するための加圧ブ
ロック８、押さえブロック３を含む手段を備えたことを
特徴とする半導体実装装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、たとえば、回路基
板上に複数個の半導体素子をフリップチップ実装する際
に用いる半導体実装装置、および半導体実装方法に関す
るものである。
【０００２】
【従来の技術】半導体プロセスの微細化技術の進歩に伴
い、半導体パッケージの形態も、ＱＦＰからμＢＧＡ、
ＣＳＰ、さらには、半導体ベアーチップを直接回路基板
上に接続するフリップチップ実装へと進化している。
【０００３】中でも、フリップチップ実装は、半導体素
子と回路基板とが直接実装されているため、高速信号処
理を必要とする機器への応用展開が、今後より一層加速
するものと思われる。前述の実装技術を実現するために
は、実装プロセス技術が必要不可欠であり、半導体素子
と回路基板との接合を短時間で行え、かつ確実な信頼性
が確保できる製造設備およびプロセス技術が特に重要で
ある。
【０００４】以下、前記フリップチップ実装技術を用い
て実装を行った場合の一例（例えば、特許第２８３３２
７２号登録されたもの）について、図面を参照しながら
説明する。
【０００５】図６は、従来の半導体実装装置を用いて、
半導体素子を回路基板上にフリップチップ実装した構造
体の構成とその製造手順を示す断面図であり、図７は、
加圧治具を用いてフリップチップ実装した場合に生じる
接合状態を示した模式図である。
【０００６】図６に示すように、半導体素子２の電極パ
ッド２８上にＡＵ線を溶融した２段突起形状を有するバ
ンプ２９を形成した後、バンプ２９の２段突起部に導電
性接着剤３０を転写する。次に、半導体素子２をフェー
スダウンし、回路基板１にパターン形成した端子電極３
１と接合し、前記導電性接着剤３０を硬化する。そし
て、半導体素子２と回路基板１との隙間に液状のエポキ
シ系封止樹脂２２を充填した後、加圧治具３２に構成し
た弾性体突起３３で半導体素子２の裏面を押圧しなが
ら、封止樹脂２２を加熱を行って硬化する。
【０００７】このように、封止樹脂２２の加熱時の熱膨
張による半導体素子２の突き上げ力を利用し、大きな荷
重で半導体素子２を押圧しながら硬化することで、接続
抵抗値の増大や、回路の接続が開いてしまうオープン現
象を最小限に防ごうとしていた。
【０００８】図６で示したように、回路基板１自体に厚
みがあり、比較的その剛性が高く、その熱膨張係数が半
導体素子２と同程度に小さく、かつ少数の半導体素子を
フリップチップ実装する場合に関しては、このような技
術で特に問題はないと思われる。
【０００９】
【発明が解決しようとする課題】しかしながら、例えば
フレキシブルプリント配線板のように厚みが０．１ｍｍ
から０．０５ｍｍと極薄形状の回路基板に、多数個の半
導体素子を実装する場合には、図７に示すように、回路
基板１に大きな反りや歪みが生じることがあるため、加
圧治具３２に設けた弾性体突起３３と半導体素子２との
配置関係としては、Ａ部のように比較的平坦な位置だけ
が存在するのではない。
【００１０】たとえば、Ｂ部のように回路基板１自体に
傾斜がある位置に半導体素子２をフリップチップ実装さ
せた場合は、弾性体突起３３の押圧力により、さらに半
導体素子２が位置ズレが起こす危険性がある。また、Ｃ
部のように凹状の位置に半導体素子２をフリップチップ
実装させた場合は、半導体素子２と弾性体突起３３とに
空間ギャップｄが生じるため、無荷重状態となり接続信
頼性に悪影響を与える恐れがある。
【００１１】また、回路基板１を吸着することにより、
前述のような反りや歪みを防ぐ方法も考えられるが、フ
ィルム状の極薄基板を用いた場合は、接合部を含む全て
の箇所が凹状（図示せず）に吸引されるため、局部的な
歪みの影響により、接合部に不具合が生じる可能性があ
る。
【００１２】また、半導体素子２の端子数が増す程、よ
り大きな押圧力が必要となるが、端子数をｎとし、１ピ
ン（すなわち、１端子）当たりの必要荷重をｘとする
と、押圧力Ａ＝ｎ×ｘの関係となる。例えば、ｎが２５
０ピンでｘが１０ｇとすると、２５０ピン×１０ｇ＝
２．５ｋｇの押圧力を半導体素子２に加圧する必要があ
る。このような場合、従来のように点接触の弾性体突起
３３を用いると、半導体素子２に局部的な応力が作用
し、全ての端子に対して均一に押圧されないばかりでは
なく、最悪の場合には、半導体素子２にクラックが発生
し、破壊する恐れがある。
【００１３】また、封止樹脂２２の充填方法は、ディス
ペンスによる半導体素子２と回路基板１の隙間に毛細管
現象を用いた自然充填であるため、多数個の半導体素子
２に完全充填するまでには、かなりの時間を要する。
【００１４】また、封止樹脂２２の硬化工程が乾燥器を
用いたバッチ処理であるため、封止工程が完了後、硬化
工程を実行するために、半導体素子を回路基板上にフリ
ップチップ実装した構造体を搬送させる必要が生じる。
このため、搬送時におけるなんらかのダメージが接合部
に影響を与える可能性がある。
【００１５】また、実際に、半導体素子２に形成された
バンプ２９は±５μｍ程度の高さバラツキを有し、かつ
回路基板１の実装領域の反りも±１５μｍ程度ある。こ
のようなバラツキや反りがある状態で実装すると、半導
体素子２の平行度も必然的にズレる方向へと作用する
が、従来の構成では、弾性体突起３３は加圧治具３２と
固定されているため、前述の傾きを半導体素子２ごとに
抑制することが不可能である。
【００１６】このような理由により、極薄の回路基板上
に多数個の半導体素子を実装することが困難であるとい
う課題があった。
【００１７】本発明は、上記従来のこのような課題を考
慮し、たとえば、極薄の回路基板上に多数個の半導体素
子をより確実に実装できる半導体実装装置、および半導
体実装方法を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】第一の本発明（請求項１
に対応）は、回路基板上に複数個の半導体素子を実装
し、前記回路基板と前記半導体素子との隙間に充填され
た樹脂を、前記半導体素子の裏面を加圧しながら硬化さ
せる半導体実装装置であって、前記複数個の半導体素子
の内の全部または一部の半導体素子の裏面を、前記加圧
に際し、個々に加圧するための加圧手段を備えたことを
特徴とする半導体実装装置である。
【００１９】第二の本発明（請求項２に対応）は、前記
樹脂は、加熱されることによって前記硬化される封止樹
脂であることを特徴とする第一の本発明の半導体実装装
置である。
【００２０】第三の本発明（請求項３に対応）は、前記
加圧手段を一括して加圧するための弾性体を備えたこと
を特徴とする第二の本発明の半導体実装装置である。
【００２１】第四の本発明（請求項４に対応）は、前記
加圧手段は、前記半導体素子の裏面との接触面が平面形
状を有するブロックを有することを特徴とする第二また
は第三の何れかの本発明の半導体実装装置である。
【００２２】第五の本発明（請求項５に対応）は、前記
全部または一部の半導体素子の裏面の個々の加圧とは、
前記全部の半導体素子の裏面の個々の加圧であり、前記
加圧手段は、（１）前記全部の半導体素子の裏面を個々
に加圧する前記複数個の押さえブロック、（２）前記押
さえブロックを直動させるための前記複数個のシャフ
ト、および（３）前記複数個のシャフトを介して前記複
数個の押さえブロックをそれぞれ加圧するための、前記
弾性体によって加圧される前記複数個の加圧ブロックを
有し、前記シャフトは、前記押さえブロックと前記加圧
ブロックとの間に設けられたベース台の穴を介して支持
されることを特徴とする第一から第三の何れかの本発明
の半導体実装装置である。
【００２３】第六の本発明（請求項６に対応）は、前記
ベース台の穴には、前記シャフトを支持するためのベア
リング軸受けが設けられており、前記シャフトは、前記
ベアリング軸受けを利用して、前記ベース台に対して摺
動することを特徴とする第五の本発明の半導体実装装置
である。
【００２４】第七の本発明（請求項７に対応）は、前記
シャフトには、前記加圧ブロックと前記ベース台との間
に介在し、前記摺動が行われる際の負荷を抑制するため
の圧縮バネが取り付けられていることを特徴とする第六
の本発明の半導体実装装置である。
【００２５】第八の本発明（請求項８に対応）は、前記
押さえブロックは、前記全部の半導体素子の裏面を、平
行かつ均一に加圧するための自動調芯機構を有すること
を特徴とする第五の本発明の半導体実装装置である。
【００２６】第九の本発明（請求項９に対応）は、前記
ベース台に対する前記押さえブロックの位置ずれを防止
するための規制ピンを備えたことを特徴とする第五の本
発明の半導体実装装置である。
【００２７】第十の本発明（請求項１０に対応）は、前
記押さえブロックの、前記半導体素子の裏面との接触面
の面積は、前記半導体素子のチップサイズより小さいこ
とを特徴とする第五の本発明の半導体実装装置である。
【００２８】第十一の本発明（請求項１１に対応）は、
前記押さえブロックの、前記半導体素子の裏面との接触
面の全部または一部は、弾性体であることを特徴とする
第五の本発明の半導体実装装置である。
【００２９】第十二の本発明（請求項１２に対応）は、
前記押さえブロックの、前記半導体素子の裏面との接触
面の全部または一部には、前記封止樹脂の付着を防止す
るための離型処理が施されていることを特徴とする第五
の本発明の半導体実装装置である。
【００３０】第十三の本発明（請求項１３に対応）は、
前記弾性体は、ゴムシートであり、前記ゴムシートを隔
壁として、前記加圧ブロックと異なる側に上槽を備え、
前記加圧ブロックの加圧は、前記上槽に空気圧もしくは
圧縮ガスを供給し、前記ゴムシートを前記加圧ブロック
側に膨張させることによって行われることを特徴とする
第五の本発明の半導体実装装置である。
【００３１】第十四の本発明（請求項１４に対応）は、
前記弾性体は、ゴムシートであり、前記ゴムシートを隔
壁として、前記加圧ブロックと同じ側に下槽を備え、前
記加圧ブロックの加圧は、前記下槽を減圧雰囲気にし、
前記ゴムシートを前記加圧ブロック側に膨張させること
によって行われることを特徴とする第五の本発明の半導
体実装装置である。
【００３２】第十五の本発明（請求項１５に対応）は、
前記封止樹脂の充填は、前記下槽を減圧雰囲気にするこ
とを利用して行われることを特徴とする第十四の本発明
の半導体実装装置である。
【００３３】第十六の本発明（請求項１６に対応）は、
前記回路基板の上面および／または下面に、前記封止樹
脂を前記加熱するための熱源を備えたことを特徴とする
第一から第三の本発明の半導体実装装置である。
【００３４】第十七の本発明（請求項１７に対応）は、
前記回路基板の上面および下面に、前記熱源を備え、前
記封止樹脂の硬化は、前記回路基板の下面に設けられた
熱源による加熱で仮硬化を行った後、前記回路基板の上
面に設けられた熱源による加熱で完全硬化を行うことに
よって完成されることを特徴とする第十六の本発明の半
導体実装装置である。
【００３５】第十八の本発明（請求項１８に対応）は、
前記回路基板と前記熱源との間に、前記回路基板を吸着
するための多孔質の吸着ステージを備えたことを特徴と
する第十六の本発明の半導体実装装置である。
【００３６】第十九の本発明（請求項１９に対応）は、
前記熱源は、前記吸着ステージに内蔵されていることを
特徴とする第十八の本発明の半導体実装装置である。
【００３７】第二十の本発明（請求項２０に対応）は、
前記実装の方式は、ＳＢＢ，ＡＣＦ，ＡＣＰ，ＮＳＤ，
ＮＣＦ，ＮＣＰ，Ｃ４の何れかであることを特徴とする
第一から第三の何れかの本発明の半導体実装装置であ
る。
【００３８】第二十一の本発明（請求項２１に対応）
は、回路基板上に複数個の半導体素子を実装し、前記回
路基板と前記半導体素子との隙間に充填された樹脂を、
前記半導体素子の裏面を加圧しながら硬化させる半導体
実装方法であって、前記加圧は、前記複数個の半導体素
子の内の全部または一部の半導体素子の裏面を、個々に
加圧することによって行われることを特徴とする半導体
実装方法である。
【００３９】第二十二の本発明（請求項２２に対応）
は、回路基板上に複数個の半導体素子を実装し、前記回
路基板と前記半導体素子との隙間に充填された樹脂を、
前記半導体素子の裏面を加圧しながら硬化させる半導体
実装装置であって、前記複数個の半導体素子の内の全部
または一部の半導体素子の裏面との接触面が平面形状を
有する、前記加圧に用いられる加圧手段を備えたことを
特徴とする半導体実装装置である。
【００４０】
【発明の実施の形態】以下では、本発明にかかる実施の
形態について、図面を参照しつつ説明を行う。
【００４１】（実施の形態１）はじめに、本実施の形態
１における半導体実装装置の構成および動作について、
図１、２を参照しながら説明する。なお、本実施の形態
の半導体実装装置の構成および動作を説明すると同時
に、本発明の半導体実装方法の一実施の形態についても
述べる。ここに、図１は、本実施の形態の半導体実装装
置の断面図であり、図２は、その断面拡大図である。
【００４２】図１、２に示すように、回路基板１上にフ
リップチップ実装にて搭載された個々の半導体素子２と
同じ位置に、各半導体素子２の裏面との接触面が平面形
状を有する押さえブロック３が構成されている。前記押
さえブロック３は、押さえブロック３全体を直動させる
シャフト４（図２参照）、および回転自在な自動調心機
構５を内蔵し、かつベース台６に設けたベアリング軸受
け（以後、単にベアリングという）７（図２参照）を介
して加圧ブロック８に取り付けられた一体構造を有して
いる。そのような一体構造からなる加圧ブロック８の上
面には、例えばゴムシートなどの弾性体９（図１参照）
を隔壁とした上槽１０（図１参照）がチャンバー１１
（図１参照）内に配置され、かつ加圧バルブ１２（図１
参照）が構成されている。
【００４３】このように構成された、加圧バルブ１２に
空気圧もしくは圧縮ガスによる圧力を供給することによ
り、弾性体９が膨張し、その圧力が加圧ブロック８を介
し押さえブロック３に伝達される。このため、封止樹脂
２２を充填された全ての半導体素子２に対して押さえブ
ロック３による加圧が行われ、均一な加圧処理を短時間
で実現することができる。ここに、位置決めピン１３
（図１参照）は回路基板１（図１参照）を位置規制する
ためのものである。
【００４４】半導体素子２をこのようにして押圧しなが
ら、加熱ステージ１９（図１参照）に内蔵されたヒータ
１８（図１参照）による加熱を行って、封止樹脂２２を
熱硬化させることができる。
【００４５】なお、押さえブロック３を直動させるシャ
フト４は、ベース台６に設けたベアリング７の軸受けで
摺動するが、ベース台６と加圧ブロック８との間に圧縮
バネ１４を配しているため、半導体素子２と当接する際
の上下駆動時に無理な負荷が加わらず、半導体素子２と
当接する際のダメージを最小限に抑えることが可能とな
る。
【００４６】また、押さえブロック３に内蔵された自動
調芯機構５は、半導体素子２の裏面と当接した際、半導
体素子２裏面にならう構造を有しているため、半導体素
子２の傾きが自動的に補正され、全体の押圧を平行かつ
均一に加圧することが可能となる。
【００４７】また、押さえブロック３には、位置決め用
の規制ピン１５（図２参照）が嵌合されており、押さえ
ブロック３の回転が抑制され、半導体素子２の実装配置
と整合した状態で加圧することができるため、位置ずれ
の生じない高安定の加圧を供給することができる。
【００４８】また、前述の押さえブロック３の面積は、
半導体素子２のサイズより小さくすることにより、封止
樹脂２２の付着防止ができるとともに、半導体素子２の
加圧力の制御は、圧縮空気の調整によって簡単に操作す
ることができる。
【００４９】また、押さえブロック３全体もしくは半導
体素子２に接する面の押圧力が小さい場合、例えば半導
体素子２に印加される全荷重が数１０ｇ〜数１００ｇ程
度の低荷重である場合には、押さえブロック３の、半導
体素２の裏面との接触面の全部または一部に、ゴムシー
ト材等による弾性体を用いてもよい。このような場合、
ゴムシート材等による弾性体の変形が少なく、特に安定
した加圧が可能である。なお、半導体素子２が近年重要
性の増大している薄型半導体素子である場合には、押圧
による破壊を防止するため、半導体素子に印加される全
荷重は、前述した程度の低荷重に抑制される。したがっ
て、そのような場合、ゴムシート材等による弾性体を用
い、安定した加圧を行うことによって、望ましい効果が
発揮される。
【００５０】また、押さえブロック３の、少なくとも半
導体素子２と接する面の全部または一部に離型処理（例
えば、シリコン系やテフロン（登録商標）系の材料等）
を施すことにより、封止樹脂２２の付着が抑制でき、た
とえ封止樹脂２が付着してもその洗浄が簡略化されるた
め、作業効率が改善される。
【００５１】また、チャンバー１１の下槽１６（図１参
照）を減圧雰囲気下にすることにより、ベアリング７の
嵌め込まれている穴を通じた空気の流れを利用して、弾
性体９を膨張させるとともに、加圧ブロック８を下槽１
６側に吸着して下降させることができるため、押さえブ
ロック３を加圧することも可能である。
【００５２】また、上槽１０に空気圧を供給した場合、
弾性体９と複数個からなる加圧ブロック８との間隔が広
いと、弾性体９が各加圧ブロック８の隙間に入り込み、
加圧力を分散させる恐れがある。そのため、加圧ブロッ
ク８は、できるだけ隣接させた状態が好ましい。なお、
０リング１７（図１参照）は、チャンバー１１内の気体
のリークを防ぐためのシール材である。
【００５３】また、回路基板１と半導体素子２との隙間
に充填されたエポキシ系の封止樹脂２２を熱硬化させる
ために、（１）回路基板１の下面にヒータ１８等を有す
る加熱ステージ１９を設けたり、（２）回路基板１の上
面に熱源（図示省略）を構成することにより、封止樹脂
２２を熱硬化させることができる。
【００５４】また、吸着テーブル２０を介して数１０μ
ｍからなる多孔質吸着部２１（図１参照）が設けられて
いるため、回路基板１の吸着は、５０μｍ程度の厚みを
有するフレキシブルプリント配線基板に対しても、局部
的な反りおよび歪みを抑制しつつ行うことができる。
【００５５】また、多孔質吸着部２１の下面には、加熱
ステージ１９が構成されているため、封止樹脂２２の熱
硬化を容易に行うことが可能である。
【００５６】また、押さえブロック３および加圧ブロッ
ク８のブロックの構造体を用いた実装装置は、前述のよ
うな封止樹脂の加圧および硬化を行うための過程をとも
なうＳＢＢ，ＡＣＦ，ＡＣＰ，ＮＳＤ，ＮＣＦ，ＮＣ
Ｐ，Ｃ４などの何れの実装方式でも効果を発揮する。
【００５７】（第２の実施の形態）つぎに、本実施の形
態２における半導体実装装置の構成および動作につい
て、図３（ａ）〜（ｃ）を参照しながら説明する。な
お、本実施の形態の半導体実装装置の構成および動作を
説明すると同時に、本発明の半導体実装方法の一実施の
形態についても述べる。ここに、図３（ａ）はディスペ
ンサー２３による封止樹脂２２の供給を説明するための
説明図であり、図３（ｂ）は半導体実装装置の断面図で
あり、図３（ｃ）は半導体実装体の断面図である。
【００５８】本実施の形態では、図３（ａ）に示すよう
に、吸着テーブル２０と多孔質吸着部２１を介して排気
を行い、回路基板１全体を多孔質吸着部２１に吸着させ
た後、フリップチップ実装された半導体素子２の周辺
に、例えばディスペンサー２３を用いて封止樹脂２２を
供給する。
【００５９】回路基板１全体を多孔質吸着部２１に吸着
させ、封止樹脂２２をディスペンサー２３からの注入に
よって供給した後、図３（ｂ）に示すように、エアーシ
リンダー（図示省略）でチャンバー１１を加熱ステージ
１９に載置し、チャンバー１１の内部に構成した隔壁部
を有する弾性体９の上槽１０に、加圧バルブ１２から、
空気圧もしくは圧縮ガスによる圧力を供給する。これに
より、加圧ブロック８と押さえブロック３とが押し下げ
られるため、全ての半導体素子２の裏面を、押さえブロ
ック３の面と当接させた状態で、一括して加圧すること
ができる。
【００６０】次に、弾性体９の下槽１６を減圧雰囲気に
することにより、半導体素子２と回路基板１との隙間に
注入した封止樹脂２２を脱泡する。その後、減圧状態か
ら大気圧に戻す差圧作用により、封止樹脂２２を完全に
充填することが可能となる。このため、短時間でかつ一
括して封止樹脂２２の工程処理ができるとともに、ボイ
ドの影響を最小限に抑制することができる。
【００６１】最後に、回路基板１の下面に設けたヒータ
１８を有する加熱ステージ１９で封止樹脂２２を加熱硬
化することにより、図３（ｃ）に示すように、半導体素
子２と回路基板１との接合を、安定した状態を維持しつ
つ完成することができる。このため、接続信頼性の高い
多数個のフリップチップ実装が可能となる。
【００６２】なお、上述の本実施の形態の半導体実装方
法は、半導体素子２を封止する際、半導体素子２の裏面
を加圧させた状態で、封止樹脂２２を充填させる手順を
有していた。しかし、これに限らず、大気上で半導体素
子２と回路基板１との隙間に封止樹脂２２を充填する場
合は、封止樹脂２２を充填してから半導体素子２の裏面
を加圧し、封止樹脂２２を加熱硬化する手順であっても
構わない。
【００６３】また、半導体素子２に押圧力を加えた状態
で封止樹脂２２を注入し、真空充填させた後、前述と同
様に加圧硬化する手順でもよい。
【００６４】（第３の実施の形態）つぎに、本実施の形
態３における半導体実装装置の構成および動作につい
て、図４を参照しながら説明する。なお、本実施の形態
の半導体実装装置の構成および動作を説明すると同時
に、本発明の半導体実装方法の一実施の形態についても
述べる。ここに、図４は、本実施の形態の半導体実装装
置の断面図である。
【００６５】本実施の形態では、図４に示すように、半
導体素子２と回路基板１との隙間に封止樹脂２２を減圧
雰囲気で充填し、半導体素子２の裏面を加圧した後、
（１）回路基板１の下面に設けた加熱ステージ１９をヒ
ータ１８で加熱し、封止樹脂２２を温度設定範囲６０℃
〜１００℃で仮硬化させ、（２）ヒータコントローラ２
４で加熱させた熱風を、風量調整バルブ２５を介してチ
ャンバー１１の内部に設けた下槽１６に供給し、半導体
素子２全体を温度設定範囲１５０℃〜１８０℃で加熱
し、封止樹脂２２を完全硬化させる。このように、回路
基板１の熱膨張を最小限に抑えながら封止樹脂２２の仮
硬化を低温であらかじめ行うことにより、回路基板１の
熱膨張に起因する回路基板１と半導体素子２との接続不
良を最終的に抑制できるため、半導体実装体の接続信頼
性をより向上させることができる。
【００６６】なお、熱の風量調整は、風量調整バルブ２
５により、簡単に制御することが可能である。
【００６７】また、図５に示すように、半導体素子２と
回路基板１との隙間に封止樹脂２２を減圧雰囲気で充填
し、半導体素子２の裏面を加圧させた後、チャンバー１
１の内部に設けたベース台６の半導体素子２と同じ位置
に設けられたノズル２６から、風量調整バルブ２５を介
して加熱された圧縮空気を放射することにより、半導体
素子２全体を直接加熱し、封止樹脂２２を硬化させるこ
とが容易に行える。もちろん、前述したように、加熱ス
テージ１９をヒータ１８で加熱し、封止樹脂２２を温度
設定範囲６０℃〜１００℃で仮硬化させた後、ノズル２
６からの放射熱で半導体素子２全体を１５０℃〜１８０
℃の温度設定範囲で加熱し、封止樹脂２２を完全硬化さ
せることも可能である。ここに、ベース台６に遮蔽板２
７が設けられていることにより、ノズル２６からの放射
熱の、隣接した半導体素子２間における対流を防ぐこと
ができるため、他の半導体素子２に対するダメージを最
小限に抑えることができる。
【００６８】また、本発明の半導体素子の裏面の個々の
加圧は、上述した本実施の形態においては、全部の半導
体素子の裏面の個々の加圧であった。しかし、これに限
らず、本発明の半導体素子の裏面の個々の加圧は、複数
個の半導体素子の内の一部の半導体素子の裏面の個々の
加圧であってもよい。たとえば、特定の位置において、
回路基板の反りや歪みが発生しやすいことが分かってい
る場合には、（１）そのような特定の位置に実装される
半導体素子の裏面の加圧は個々に行い、（２）その他の
位置に実装される半導体素子の裏面の加圧はまとめて行
ってもよい。
【００６９】また、本発明の加圧手段は、上述した本実
施の形態においては、複数個の半導体素子の内の全部の
半導体素子の裏面との接触面が、平面形状を有してい
た。しかし、これに限らず、本発明の加圧手段は、複数
個の半導体素子の内の一部の半導体素子の裏面との接触
面が、平面形状を有していてもよい。たとえば、特定の
半導体素子において、クラックが発生しやすいことが分
かっている場合には、（１）そのような特定の半導体素
子の裏面との接触面は平面形状を有し、（２）その他の
半導体素子の裏面との接触面は従来のような尖端形状を
有していてもよい。
【００７０】また、吸着テーブル２０、および多孔質吸
着部２１を含む手段は、本発明の吸着ステージに対応
し、ヒータ１８を含む手段は、本発明の熱源に対応す
る。また、本発明の熱源は、上述された本実施の形態で
は、回路基板１の上面および／または下面に設けられて
いたが、これに限らず、たとえば、本発明の吸着ステー
ジに内蔵されていてもよい。
【００７１】以上述べたところから明らかなように、本
発明は、たとえば、回路基板上に複数個の半導体素子を
フリップチップ実装し、前記回路基板と前記半導体素子
との隙間に介在する封止樹脂を、前記半導体素子の裏面
を加圧しながら前記封止樹脂を加熱硬化する半導体実装
装置であって、前記半導体素子裏面を、個々に加圧する
ブロックを有し、かつ前記ブロックを弾性体で一括に加
圧する構造を備えていことを特徴とする半導体実装装置
である。
【００７２】また、本発明は、たとえば、前記ブロック
の構造体としては、前記半導体素子の裏面を加圧する第
１の押さえブロックと前記第１の押さえブロックを直動
させるシャフトと前記弾性体で加圧される第２の加圧ブ
ロックで構成され、前記シャフトは前記第１の押さえブ
ロックと前記第２の加圧ブロック間に設けたベース台の
穴を介して支持することを特徴とする半導体実装装置で
ある。
【００７３】また、本発明は、たとえば、前記第１の押
さえブロックには、前記半導体素子裏面を平行にかつ均
一に加圧できるよう、自動調芯機構を構成していること
を特徴とする半導体実装装置である。
【００７４】また、本発明は、たとえば、前記第２の加
圧ブロックを押さえる弾性体にゴムシートを用い、かつ
加圧方法として前記ゴムシートを隔壁とした上槽を設
け、前記槽を空気圧もしくは圧縮ガスによって加圧する
ことを特徴とする半導体実装装置である。
【００７５】また、本発明は、たとえば、前記ゴムシー
トを隔壁とした下槽を設け、前記下槽を減圧雰囲気にす
ることで前記ゴムシートを下降させ、前記第２の加圧ブ
ロックを加圧することを特徴とする半導体実装装置であ
る。
【００７６】また、本発明は、たとえば、回路基板上に
複数個の半導体素子をフリップチップ実装し、前記回路
基板と前記半導体素子との隙間に介在する封止樹脂を、
前記半導体素子の裏面を加圧しながら加熱硬化する半導
体実装体の製造方法であって、前記半導体素子裏面を個
々に独立して加圧するブロックを構成し、前記ブロック
の上部に弾性シートを隔壁とした上槽を設け、前記上槽
に空気圧を供給することで前記弾性シートによって、前
記ブロックを押し下げて前記半導体素子を一括に加圧さ
せながら前記回路基板の下面に設けた熱源で封止樹脂を
硬化させることを特徴とする半導体実装体の製造方法で
ある。
【００７７】また、本発明は、たとえば、前記ブロック
の構造体は、前記半導体素子を加圧する第２の加圧ブロ
ックと前記第２加圧ブロックを直動させるシャフトと前
記半導体素子を押さえる第１の押さえブロックで構成さ
れ、前記シャフトは前記第１の押さえブロックと前記加
圧ブロック間に設けたベース台の穴を介して支持されて
いるものであり、前記第１の押さえブロック面に前記半
導体素子の裏面を当接させることを特徴とする半導体実
装体の製造方法である。
【００７８】また、本発明は、たとえば、本発明の半導
体実装装置を用いた半導体実装体の製造方法であって、
半導体素子周辺に封止樹脂を供給後、隔壁となる弾性体
の下槽を減圧雰囲気にし、前記回路基板と前記半導体素
子との隙間に封止樹脂を充填し、前記回路基板の下面も
しくは上面に設けた熱源で封止樹脂を硬化させることを
特徴とする半導体実装体の製造方法である。
【００７９】以上説明したことから明らかなように、本
発明の半導体実装装置と半導体実装体の製造方法は、個
々に独立した半導体素子の裏面を加圧する押さえブロッ
クと一体構造を有した加圧ブロックの上面に弾性体を隔
壁とした上槽を構成し、前記上槽に空気圧もしくは圧縮
ガスを供給することにより、その圧力が加圧ブロックを
介し押さえブロック３に伝達され、全ての半導体素子の
当接に対して、均一な加圧処理を施すことができる。ま
た、回路基板の下面には熱源を搭載しているため、半導
体素子と回路基板の隙間に充填された封止樹脂を直接硬
化させることが可能となり、従来のバッチ処理を短時間
でかつ、接続信頼性の高いフリップチップ実装ができ
る。
【００８０】さらに、押さえブロックを直動させるシャ
フトは、ベース台に設けたベアリングの軸受けで摺動す
るとともに、ベース台と加圧ブロックとの間に圧縮バネ
を配しているため、半導体素子と当接する際の上下駆動
時に無理な負荷が加わらないため、スムーズに動作する
ことができ、半導体素子と当接する際のダメージを最小
限に抑えることが可能となる。
【００８１】さらに、押さえブロック構造は、自動調芯
機構が内蔵されており、半導体素子の裏面と当接した
際、半導体素子の裏面にならう構造を有しているため、
自動的に半導体素子の傾き補正と全体の押圧を平行にか
つ、均一に加圧することができ、安定した接続状態を維
持することができる。
【００８２】さらに、押さえブロックには、位置決め用
の規制ピンが嵌合されているため、押さえブロックの回
転が抑制され、半導体素子の実装配置と整合した状態で
加圧することができるため、位置ずれの生じない高安定
の加圧を供給することができる。
【００８３】さらに、押さえブロックの少なくとも半導
体素子と接する面に離型処理（例えば、シリコン系やテ
フロン系の材料等）を施すことにより、封止樹脂の付着
が抑制でき、付着した封止樹脂の洗浄が簡略化されるた
め、作業効率が改善される。
【００８４】さらに、チャンバーの上槽を隔壁とした下
槽を減圧雰囲気化にすることにより、弾性体を下降させ
加圧ブロックを加圧することも可能であるとともに、半
導体素子と回路基板の隙間に注入した封止樹脂は脱泡
後、減圧状態から大気圧に戻す差圧作用により完全に充
填することが可能となるため、短時間でかつ、一括に封
止樹脂の工程処理が可能となり、ボイドの影響に対して
も最小限に抑制することができる。
【００８５】さらに、回路基板の吸着は、吸着テーブル
を介して数１０μｍからなる多孔質吸着部が設けられて
いるため、５０μｍ程度の厚みを有するフレキシブルプ
リント配線基板に対しても、局部的な反りおよび歪みを
抑制することができる。
【００８６】また、多孔質吸着部の下面には、加熱ステ
ージが構成されているため、封止樹脂の熱硬化を容易に
行うことが可能である。
【００８７】さらに、押さえブロックおよび加圧ブロッ
クの構造体を用いた実装方式は、ＳＢＢ、ＡＣＦ、ＡＣ
Ｐ等のいずれかの場合においても対処できる。
【００８８】さらに、半導体素子と回路基板１との隙間
に封止樹脂を減圧雰囲気で充填し、半導体素子の裏面を
加圧させた状態で、回路基板の下面に設けた加熱ステー
ジで封止樹脂を仮硬化させた後、ヒータコントローラで
加熱した熱風を回路基板より高い温度で封止樹脂を完全
硬化させることにより、半導体素子の設定温度に対し
て、回路基板の設定温度が低いため回路基板の熱膨張を
最小限に抑えることができ、より接続信頼性を向上する
ことができる。
【００８９】さらに、半導体素子と回路基板との隙間に
封止樹脂を減圧雰囲気で充填し、半導体素子の裏面を加
圧させた後、チャンバーの内に設けたノズルに加熱した
圧縮空気を放射することにより、半導体素子を直接加熱
硬化させることが容易に行える。
【００９０】
【発明の効果】以上の説明から明らかなように、本発明
は、たとえば、極薄の回路基板上に多数個の半導体素子
をより確実に実装できる半導体実装装置、および半導体
実装方法を提供することができるという長所を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体実装装置の断面
図
【図２】本発明の実施の形態１の半導体実装装置の断面
拡大図
【図３】本発明の実施の形態２の、ディスペンサー２３
による封止樹脂２２の供給を説明するための説明図（図
３（ａ））、半導体実装装置の断面図（図３（ｂ））、
半導体実装体の断面図（図３（ｃ））
【図４】本発明の実施の形態３の半導体実装装置の断面
図
【図５】本発明の実施の形態３で説明される、加熱され
た圧縮空気のノズル２６からの放射による封止樹脂２２
の加熱硬化を説明するための説明図
【図６】従来の半導体実装装置を用いて、実装した構造
体の構成とその製造手順を示す断面図
【図７】従来の半導体実装装置の加圧治具を用いて、実
装した場合に生じる接合状態を示した模式図
【符号の説明】
１ 回路基板 ２ 半導体素子 ３ 押さえブロック ４ シャフト ５ 自動調芯機構 ６ ベース台 ７ ベアリング ８ 加圧ブロック ９ 弾性体 １０ 上槽 １１ チャンバー １２ 加圧バルブ １３ 位置決めピン １４ 圧縮バネ １５ 規制ピン １６ 下槽 １７ ０リング １８ ヒータ １９ 加熱ステージ ２０ 吸着テーブル ２１ 多孔質吸着部 ２２ 封止樹脂 ２３ ディスペンサー ２４ ヒータコントローラ ２５ 風量調整バルブ ２６ ノズル ２７ 遮蔽板 ２８ 電極パッド ２９ バンプ ３０ 導電性接着剤 ３１ 端子電極 ３２ 加圧冶具 ３３ 弾性体突起
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 雅義 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK03 LL07 LL11 PP15 PP19 QQ01 RR01 RR19 5F061 AA01 BA03 CA04 FA02

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に複数個の半導体素子を実装
    し、前記回路基板と前記半導体素子との隙間に充填され
    た樹脂を、前記半導体素子の裏面を加圧しながら硬化さ
    せる半導体実装装置であって、 前記複数個の半導体素子の内の全部または一部の半導体
    素子の裏面を、前記加圧に際し、個々に加圧するための
    加圧手段を備えたことを特徴とする半導体実装装置。
  2. 【請求項２】 前記樹脂は、加熱されることによって前
    記硬化される封止樹脂であることを特徴とする請求項１
    記載の半導体実装装置。
  3. 【請求項３】 前記加圧手段を一括して加圧するための
    弾性体を備えたことを特徴とする請求項２記載の半導体
    実装装置。
  4. 【請求項４】 前記加圧手段は、前記半導体素子の裏面
    との接触面が平面形状を有するブロックを有することを
    特徴とする請求項２または３の何れかに記載の半導体実
    装装置。
  5. 【請求項５】 前記全部または一部の半導体素子の裏面
    の個々の加圧とは、前記全部の半導体素子の裏面の個々
    の加圧であり、 前記加圧手段は、（１）前記全部の半導体素子の裏面を
    個々に加圧する前記複数個の押さえブロック、（２）前
    記押さえブロックを直動させるための前記複数個のシャ
    フト、および（３）前記複数個のシャフトを介して前記
    複数個の押さえブロックをそれぞれ加圧するための、前
    記弾性体によって加圧される前記複数個の加圧ブロック
    を有し、 前記シャフトは、前記押さえブロックと前記加圧ブロッ
    クとの間に設けられたベース台の穴を介して支持される
    ことを特徴とする請求項１から３の何れかに記載の半導
    体実装装置。
  6. 【請求項６】 前記ベース台の穴には、前記シャフトを
    支持するためのベアリング軸受けが設けられており、 前記シャフトは、前記ベアリング軸受けを利用して、前
    記ベース台に対して摺動することを特徴とする請求項５
    記載の半導体実装装置。
  7. 【請求項７】 前記シャフトには、前記加圧ブロックと
    前記ベース台との間に介在し、前記摺動が行われる際の
    負荷を抑制するための圧縮バネが取り付けられているこ
    とを特徴とする請求項６記載の半導体実装装置。
  8. 【請求項８】 前記押さえブロックは、前記全部の半導
    体素子の裏面を、平行かつ均一に加圧するための自動調
    芯機構を有することを特徴とする請求項５記載の半導体
    実装装置。
  9. 【請求項９】 前記ベース台に対する前記押さえブロッ
    クの位置ずれを防止するための規制ピンを備えたことを
    特徴とする請求項５記載の半導体実装装置。
  10. 【請求項１０】 前記押さえブロックの、前記半導体素
    子の裏面との接触面の面積は、前記半導体素子のチップ
    サイズより小さいことを特徴とする請求項５記載の半導
    体実装装置。
  11. 【請求項１１】 前記押さえブロックの、前記半導体素
    子の裏面との接触面の全部または一部は、弾性体である
    ことを特徴とする請求項５記載の半導体実装装置。
  12. 【請求項１２】 前記押さえブロックの、前記半導体素
    子の裏面との接触面の全部または一部には、前記封止樹
    脂の付着を防止するための離型処理が施されていること
    を特徴とする請求項５記載の半導体実装装置。
  13. 【請求項１３】 前記弾性体は、ゴムシートであり、 前記ゴムシートを隔壁として、前記加圧ブロックと異な
    る側に上槽を備え、 前記加圧ブロックの加圧は、前記上槽に空気圧もしくは
    圧縮ガスを供給し、前記ゴムシートを前記加圧ブロック
    側に膨張させることによって行われることを特徴とする
    請求項５記載の半導体実装装置。
  14. 【請求項１４】 前記弾性体は、ゴムシートであり、 前記ゴムシートを隔壁として、前記加圧ブロックと同じ
    側に下槽を備え、 前記加圧ブロックの加圧は、前記下槽を減圧雰囲気に
    し、前記ゴムシートを前記加圧ブロック側に膨張させる
    ことによって行われることを特徴とする請求項５記載の
    半導体実装装置。
  15. 【請求項１５】 前記封止樹脂の充填は、前記下槽を減
    圧雰囲気にすることを利用して行われることを特徴とす
    る請求項１４記載の半導体実装装置。
  16. 【請求項１６】 前記回路基板の上面および／または下
    面に、前記封止樹脂を前記加熱するための熱源を備えた
    ことを特徴とする請求項１から３の何れかに記載の半導
    体実装装置。
  17. 【請求項１７】 前記回路基板の上面および下面に、前
    記熱源を備え、 前記封止樹脂の硬化は、前記回路基板の下面に設けられ
    た熱源による加熱で仮硬化を行った後、前記回路基板の
    上面に設けられた熱源による加熱で完全硬化を行うこと
    によって完成されることを特徴とする請求項１６記載の
    半導体実装装置。
  18. 【請求項１８】 前記回路基板と前記熱源との間に、前
    記回路基板を吸着するための多孔質の吸着ステージを備
    えたことを特徴とする請求項１６記載の半導体実装装
    置。
  19. 【請求項１９】 前記熱源は、前記吸着ステージに内蔵
    されていることを特徴とする請求項１８記載の半導体実
    装装置。
  20. 【請求項２０】 前記実装の方式は、ＳＢＢ，ＡＣＦ，
    ＡＣＰ，ＮＳＤ，ＮＣＦ，ＮＣＰ，Ｃ４の何れかである
    ことを特徴とする請求項１から３の何れかに記載の半導
    体実装装置。
  21. 【請求項２１】 回路基板上に複数個の半導体素子を実
    装し、前記回路基板と前記半導体素子との隙間に充填さ
    れた樹脂を、前記半導体素子の裏面を加圧しながら硬化
    させる半導体実装方法であって、 前記加圧は、前記複数個の半導体素子の内の全部または
    一部の半導体素子の裏面を、個々に加圧することによっ
    て行われることを特徴とする半導体実装方法。
  22. 【請求項２２】 回路基板上に複数個の半導体素子を実
    装し、前記回路基板と前記半導体素子との隙間に充填さ
    れた樹脂を、前記半導体素子の裏面を加圧しながら硬化
    させる半導体実装装置であって、 前記複数個の半導体素子の内の全部または一部の半導体
    素子の裏面との接触面が平面形状を有する、前記加圧に
    用いられる加圧手段を備えたことを特徴とする半導体実
    装装置。
JP2000292574A 2000-09-26 2000-09-26 半導体実装装置、および半導体実装方法 Pending JP2002110744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000292574A JP2002110744A (ja) 2000-09-26 2000-09-26 半導体実装装置、および半導体実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000292574A JP2002110744A (ja) 2000-09-26 2000-09-26 半導体実装装置、および半導体実装方法

Publications (1)

Publication Number Publication Date
JP2002110744A true JP2002110744A (ja) 2002-04-12

Family

ID=18775493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000292574A Pending JP2002110744A (ja) 2000-09-26 2000-09-26 半導体実装装置、および半導体実装方法

Country Status (1)

Country Link
JP (1) JP2002110744A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500788A (ja) * 2002-09-28 2006-01-05 ミュールバウアー・アクチエンゲゼルシャフト 半導体チップを基板に付与するための装置及びその方法
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
JP2012104782A (ja) * 2010-11-15 2012-05-31 Elpida Memory Inc 半導体装置の製造方法および装置
US8381963B2 (en) 2009-06-24 2013-02-26 Fujitsu Limited Compression-bonding apparatus
JPWO2011132384A1 (ja) * 2010-04-23 2013-07-18 住友ベークライト株式会社 電子装置の製造方法および装置、その一対の挟圧部材
JP2013191840A (ja) * 2012-03-13 2013-09-26 Ableprint Technology Co Ltd チップ圧着装置およびその方法
KR20150136476A (ko) * 2013-02-06 2015-12-07 보쉬맨 테크놀로지스 비.브이. 반도체 다이 봉지 또는 캐리어 실장 방법 및 장치
JP2018074148A (ja) * 2016-10-24 2018-05-10 パロ アルト リサーチ センター インコーポレイテッド 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
IT201700000191A1 (it) * 2017-01-02 2018-07-02 Amx Automatrix S R L Pressa e metodo di sinterizzazione di componenti elettronici su un substrato
WO2018143222A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体チップの実装装置および実装方法
IT201800006846A1 (it) * 2018-07-02 2020-01-02 Gruppo di pressatura per una pressa di sinterizzazione di componenti elettronici su un substrato
IT201800007256A1 (it) * 2018-07-17 2020-01-17 Organo pressore, gruppo di pressatura e pressa di sinterizzazione di componenti elettronici su un substrato
CN111384035A (zh) * 2018-12-28 2020-07-07 美光科技公司 用于制造半导体装置的方法和系统
WO2024071260A1 (ja) * 2022-09-29 2024-04-04 Tdk株式会社 基板処理装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500788A (ja) * 2002-09-28 2006-01-05 ミュールバウアー・アクチエンゲゼルシャフト 半導体チップを基板に付与するための装置及びその方法
US7895739B2 (en) 2002-09-28 2011-03-01 Muehlbauer Ag Apparatus for applying semiconductor chip to substrates comprising a moveable curing device and method of use thereof
US8381963B2 (en) 2009-06-24 2013-02-26 Fujitsu Limited Compression-bonding apparatus
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
JPWO2011132384A1 (ja) * 2010-04-23 2013-07-18 住友ベークライト株式会社 電子装置の製造方法および装置、その一対の挟圧部材
JP2012104782A (ja) * 2010-11-15 2012-05-31 Elpida Memory Inc 半導体装置の製造方法および装置
JP2013191840A (ja) * 2012-03-13 2013-09-26 Ableprint Technology Co Ltd チップ圧着装置およびその方法
KR20150136476A (ko) * 2013-02-06 2015-12-07 보쉬맨 테크놀로지스 비.브이. 반도체 다이 봉지 또는 캐리어 실장 방법 및 장치
JP2016507164A (ja) * 2013-02-06 2016-03-07 ボッシュマン テクノロジーズ ビーヴイ 半導体ダイ封入又は実装方法及び対応する半導体ダイ封入又は実装装置
KR102205248B1 (ko) 2013-02-06 2021-01-21 보쉬맨 테크놀로지스 비.브이. 반도체 다이 봉지 또는 캐리어 실장 방법 및 장치
JP2018074148A (ja) * 2016-10-24 2018-05-10 パロ アルト リサーチ センター インコーポレイテッド 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
IT201700000191A1 (it) * 2017-01-02 2018-07-02 Amx Automatrix S R L Pressa e metodo di sinterizzazione di componenti elettronici su un substrato
CN110140201B (zh) * 2017-01-02 2023-08-04 奥托马特里克斯责任有限公司 用于将电子部件烧结在基板上的烧结压机和方法
JP7141724B2 (ja) 2017-01-02 2022-09-26 エーエムエックス－オートマトリックス エス．アール．エル． 基板上の電子部品を焼結するための焼結プレス機および方法
CN110140201A (zh) * 2017-01-02 2019-08-16 奥托马特里克斯责任有限公司 用于将电子部件烧结在基板上的烧结压机和方法
KR20190099043A (ko) * 2017-01-02 2019-08-23 에이엠엑스 - 오토매트릭스 에스.알.엘. 기판 상에서 전자 부품을 신터링하기 위한 신터링 프레스 및 신터링 방법
KR102427842B1 (ko) * 2017-01-02 2022-08-01 에이엠엑스 - 오토매트릭스 에스.알.엘. 기판 상에서 전자 부품을 신터링하기 위한 신터링 프레스 및 신터링 방법
US11380647B2 (en) 2017-01-02 2022-07-05 Amx—Automatrix S.R.L. Sintering press and method for sintering electronic components on a substrate
WO2018122795A1 (en) * 2017-01-02 2018-07-05 Amx - Automatrix S.R.L. Sintering press and method for sintering electronic components on a substrate
JP2020516048A (ja) * 2017-01-02 2020-05-28 エーエムエックス−オートマトリックス エス．アール．エル． 基板上の電子部品を焼結するための焼結プレス機および方法
EP3563409B1 (en) 2017-01-02 2021-02-17 Amx - Automatrix S.r.l. Sintering press and method for sintering electronic components on a substrate
US10978420B2 (en) 2017-01-31 2021-04-13 Shinkawa Ltd. Semiconductor chip mounting apparatus and semiconductor chip mounting method
TWI666738B (zh) * 2017-01-31 2019-07-21 日商新川股份有限公司 半導體晶片的安裝裝置及安裝方法
WO2018143222A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体チップの実装装置および実装方法
CN112514040A (zh) * 2018-07-02 2021-03-16 奥托马特里克斯责任有限公司 用于在基板上烧结电子部件的烧结施压机的施压组件
WO2020008287A1 (en) * 2018-07-02 2020-01-09 Amx - Automatrix S.R.L. Pressing group for a sintering press for sintering electronic components on a substrate
IT201800006846A1 (it) * 2018-07-02 2020-01-02 Gruppo di pressatura per una pressa di sinterizzazione di componenti elettronici su un substrato
JP7442208B2 (ja) 2018-07-02 2024-03-04 エイエムエックス － オートマトリックス・ソチエタ・ア・レスポンサビリタ・リミタータ 基板上の電子部品を焼結する焼結プレスのためのプレスグループ
IT201800007256A1 (it) * 2018-07-17 2020-01-17 Organo pressore, gruppo di pressatura e pressa di sinterizzazione di componenti elettronici su un substrato
CN111384035A (zh) * 2018-12-28 2020-07-07 美光科技公司 用于制造半导体装置的方法和系统
CN111384035B (zh) * 2018-12-28 2024-01-26 美光科技公司 用于制造半导体装置的方法和系统
WO2024071260A1 (ja) * 2022-09-29 2024-04-04 Tdk株式会社 基板処理装置

Similar Documents

Publication Publication Date Title
JP2002110744A (ja) 半導体実装装置、および半導体実装方法
US7490652B2 (en) Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
JP4014481B2 (ja) ボンディング方法およびその装置
KR20120109963A (ko) 접합장치 및 접합방법
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP3896017B2 (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
US6613180B2 (en) Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
JP4659634B2 (ja) フリップチップ実装方法
KR20200051608A (ko) 압착 헤드 및 실장 장치
US20060057780A1 (en) Manufacturing apparatus of semiconductor devices, and method of manufacturing semiconductor devices
KR101228572B1 (ko) 열전달 지연부재가 구비된 칩 접합장치 및 이를 이용한 칩 접합방법
TW201934245A (zh) 助焊劑轉移治具及助焊劑轉移方法
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP3723761B2 (ja) 電子部品の実装装置
JP2003297879A (ja) 半導体チップ圧着装置
JP2001308510A (ja) バンプ部品実装体の製造方法及びその製造装置
JPH04302444A (ja) 半導体素子の実装方法
JP2011187699A (ja) 半導体装置およびその製造方法
JPH0567648A (ja) 半導体実装方法とその装置
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP2008243998A (ja) プリント基板の反り矯正方法
JP2004259917A (ja) ボンディング方法および装置
JP2998798B2 (ja) 半導体チップ実装方法