JPH0567648A - 半導体実装方法とその装置 - Google Patents

半導体実装方法とその装置

Info

Publication number
JPH0567648A
JPH0567648A JP22759491A JP22759491A JPH0567648A JP H0567648 A JPH0567648 A JP H0567648A JP 22759491 A JP22759491 A JP 22759491A JP 22759491 A JP22759491 A JP 22759491A JP H0567648 A JPH0567648 A JP H0567648A
Authority
JP
Japan
Prior art keywords
bare chip
bonding head
chip
pads
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22759491A
Other languages
English (en)
Inventor
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22759491A priority Critical patent/JPH0567648A/ja
Publication of JPH0567648A publication Critical patent/JPH0567648A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 各種電子機器の回路構成用に使用されるプリ
ント板ユニットの半導体実装方法とその装置に関し、実
装時における接着剤の上昇を防止してベアチップの破壊
を防ぐとともに容易に高密度実装すること目的とする。 【構成】 基板2の主面に形成されたパッド2aの間に一
定量の接着剤3を供給するとともにチップ本体1aの上面
をボンディングヘッド14-1の吸着面14-1aに吸着してベ
アチップ1を保持し、当該ボンディングヘッド14-1を下
降して上記ベアチップ1の該バンプ1bを上記基板2の該
パッド2aに圧接させ、当該ボンディングヘッド14-1の周
囲に配設した各ノズル14-2から高温のエアー14-2aを該
ベアチップ1の各側面に噴射して、上記ボンディングヘ
ッド14-1からの伝熱により該接着剤3を硬化させること
により上記基板2の該パッド2aに上記ベアチップ1をそ
れぞれ実装する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種電子機器の回路構
成用に使用されるプリント板ユニットの半導体実装方法
とその装置に関する。
【0002】最近、各種電子機器は更に小型化と多くの
機能が備えられるに伴い、これらの機器に装着されるプ
リント板ユニットには多数個の各種半導体チップの高密
度実装が必要となっている。そのため、各種半導体チッ
プの小型化がはかれる素子本体(以下ベアチップと略称
する)を専用の実装装置によりプリント回路基板(以下
基板と略称する)へ高密度に実装しているが、これらベ
アチップの実装時における破壊を防止して容易に高密度
実装することができる新しい半導体実装方法とその装置
が要求されている。
【0003】
【従来の技術】従来広く使用されている半導体の実装方
法は、図2(a) に示すようにベアチップ1を実装する基
板2の主面に形成されたパッド2a間に一定量の接着剤3
をディスペンサーにより供給するとともに、図示してい
ない加熱手段を有するボンディングヘッド4の内部を真
空にすることによりチップ本体1aの上面を吸着面4aに吸
着してベアチップ1を保持し、その吸着されたベアチッ
プ1のバンプ1bが上記基板2のパッド2aと対応する位置
となるように当該基板2を移動している。
【0004】そして、図2(b) に示す如くボンディング
ヘッド4を下降させて吸着面4aに吸着したベアチップ1
のバンプ1bを基板2のパッド2aに圧接すると、当該パッ
ド2aの間に供給した前記接着剤3がチップ本体1aの下面
と基板2の上面で形成される隙間に広がり、ボンディン
グヘッド4から一定温度の加熱によりこの接着剤3を硬
化して基板2にベアチップ1が接着される。
【0005】その後にボンディングヘッド4の吸着面4a
を大気圧に戻して上昇させると、図2(c) に示すように
上記ベアチップ1のバンプ1bが基板2のパッド2aと導通
した状態で接着剤3により固着され、この実装方法を順
次繰り返すことにより基板2の各パッド2aにそれぞれベ
アチップ1が実装されている。
【0006】
【発明が解決しようとする課題】以上説明した従来の半
導体の実装方法で問題となるのは、図2(a) に示すよう
にベアチップ1を固着する接着剤3は基板2のパッド2a
間にディスペンサーで供給されているがその供給量が多
いと、図3(a) に示す如くベアチップ1のバンプ1bと基
板2のパッド2aとの結合時において、供給された接着剤
3が加熱,加圧によりチップ本体1aからはみ出してその
側面を伝わって上昇することによりチップ本体1aの上面
とボンディングヘッド4の吸着面4aの間に浸入し、当該
ボンディングヘッド4からの加熱によりチップ本体1aと
基板2の間に介在する接着剤3と吸着面4aとの間に浸入
した接着剤3が硬化する。
【0007】そのためボンディングヘッド4を上昇させ
ると、図3(b) に示すようにチップ本体1aの一部が破損
して基板2と接合したベアチップ1が使用不可能になる
とともに、その破損片がボンディングヘッド4の吸着面
4aに接着した状態となるので続いて行う他のベアチップ
1の吸引ができなくなるという問題が生じている。
【0008】また、チップ本体1aが破損しなくてもボン
ディングヘッド4の吸着面4aに接着剤3の硬化片が残る
から、その状態でベアチップ1を吸引して基板2に実装
すると実装位置がずれるという問題も生じている。
【0009】本発明は上記のような問題点に鑑み、実装
時における接着剤の上昇を防止してベアチップの破壊を
防ぐとともに容易に高密度実装することができる新しい
半導体実装方法とその装置の提供を目的とする。
【0010】
【課題を解決するための手段】本発明は、図1に示すよ
うに基板2の主面に形成されたパッド2aの間に一定量の
接着剤3を供給するとともにチップ本体1aの上面をボン
ディングヘッド14-1の吸着面14-1aに吸着してベアチッ
プ1を保持し、当該ボンディングヘッド14-1を下降して
上記ベアチップ1の該バンプ1bを上記基板2の該パッド
2aに圧接させ、当該ボンディングヘッド14-1の周囲に配
設した各ノズル14-2から高温のエアー14-2aを該ベアチ
ップ1の各側面に噴射して、上記ボンディングヘッド14
-1からの伝熱により該接着剤3を硬化させることにより
上記基板2の該パッド2aに上記ベアチップ1をそれぞれ
実装する。
【0011】
【作用】本発明では、ボンディングヘッド14-1を下降し
てベアチップ1のバンプ1bを基板2のパッド2aに圧接さ
せた状態で加熱により接着剤3を硬化する時に、ボンデ
ィングヘッド14-1の周囲に配設した各ノズル14-2から高
温のエアー14-2aをチップ本体1aの各側面に噴射する
と、チップ本体1aの下面と基板2上面の隙間に広がって
当該チップ本体1aの側面から上昇しようとする接着剤3
は、ノズル14-2から噴射した高温のエアー14-2aにより
基板2の方に押し戻されて硬化するから、チップ本体1a
の上面とボンディングヘッド14-1の吸着面14-1aとの間
に前記接着剤3の浸入が無くなってベアチップの破壊を
防止できるとともに容易に高密度実装することが可能と
なる。
【0012】
【実施例】以下図面に示した実施例に基づいて本発明を
詳細に説明する。図1は本実施例による半導体実装方法
とその装置の側断面図を示し、図中において、図2と同
一部材には同一記号が付してあるが、その他の14はベア
チップを基板の主面に実装するボンディング装置であ
る。
【0013】このボンディン装置14は、図1に示すよう
に実装するベアチップ1のチップ本体1aを真空により吸
着する吸着面14-1aを先端に形成して図示していない加
熱手段を設け、制御回路により基板2に対して垂直方向
へ移動するよう従来と同様に構成されたボンディングヘ
ッド14-1の周囲に、当該ボンディングヘッド14-1の吸着
面14-1aへ吸着される前記ベアチップ1のチップ本体1a
各側面に高温のエアー14-2aを噴射するノズル14-2が配
設されている。
【0014】上記ボンディン装置を使用した本発明の半
導体実装方法は、図1(a) に示すように基板2の主面に
形成されたパッド2aの間に一定量の接着剤3を従来と同
様ディスペンサーにより供給するとともに、ボンディン
グヘッド14-1の内部を真空にして吸着面14-1aにチップ
本体1aの上面を吸着することによりベアチップ1を保持
し、その吸着されたベアチップ1のバンプ1bに対して上
記基板2のパッド2aが互いに対向するように当該基板2
を移動する。
【0015】そして、図1(b) に示す如くボンディング
ヘッド14-1を下降させて従来と同様その吸着面14-1aに
吸着したベアチップ1のバンプ1bを基板2のパッド2aに
圧接して加熱すると同時に、当該ボンディングヘッド14
-1の周囲に配設した各ノズル14-2から高温のエアー14-2
aをベアチップ1のチップ本体1a各側面に噴射し、ボン
ディングヘッド14-1からの熱伝導により供給された前記
接着剤3を硬化させて基板2にベアチップ1を接着す
る。
【0016】その後にボンディングヘッド14-1の吸着面
14-1aを大気圧に戻すと同時にノズル14-2からのエアー
14-2a噴射を停止して当該ボンディングヘッド14-1を上
昇させると、図1(c) に示すように上記ベアチップ1の
バンプ1bが基板2のパッド2aと導通した状態で接着剤3
により固着されるから、この実装方法を順次繰り返すこ
とにより基板2の各パッド2aにそれぞれベアチップ1を
実装している。
【0017】その結果、基板2のパッド2aにベアチップ
1のバンプ1bを圧接して加熱する時にこのチップ本体1a
の各側面にノズル14-2から高温のエアー14-2aが噴射さ
れるから、接着剤3はその圧力と温度により基板2の方
で硬化するからボンディングヘッド14-1の吸着面14-1a
とチップ本体1aの接着が無くなってベアチップの破壊を
防止することができる。
【0018】以上、図示実施例に基づき説明したが、本
発明は上記実施例の態様のみに限定されるものでなく、
例えばノズル14-2より窒素ガス等の不活性ガスを噴出さ
せても良く、高温のエアーに限定しなても良い。
【0019】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な方法と装置で、ベアチップの実装時
における破壊を防止して容易に高密度実装することがで
きる等の利点があり、著しい経済的及び、信頼性向上の
効果が期待できる半導体実装方法とその装置を提供する
ことができる。
【図面の簡単な説明】
【図1】 本発明の一実施例による半導体実装方法とそ
の装置を示す側断面図である。
【図2】 従来の半導体実装方法を示す側断面図であ
る。
【図3】 問題点を説明する側断面図である。
【符号の説明】
1はベアチップ、1aはチップ本体、
1bはバンプ、2は基板、
2aはパッド、3は接着剤、14はボンディング装置、14-1
はボンディングヘッド、 14-1aは吸着面、14-2
はノズル、 14-2aはエアー、

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プリント配線基板(2) の主面に形成さ
    れたパッド(2a)の間に一定量の接着剤(3) を供給すると
    ともにベアチップ(1) の上面をボンディングヘッド(14-
    1)の吸着面(14-1a) に吸着して保持し、当該ボンディン
    グヘッド(14-1)を移動して上記ベアチップ(1) のバンプ
    (1b)を上記プリント配線基板(2) の該パッド(2a)に圧接
    させ、各ノズル(14-2)より高温ガス(14-2a) を該ベアチ
    ップ1の各側面に斜め上から噴射するとともに、上記ボ
    ンディングヘッド(14-1)からの伝熱で該接着剤(3) を硬
    化させて上記ベアチップ(1) を該プリント配線基板(2)
    の該パッド(2a)にそれぞれ実装してなることを特徴とす
    る半導体実装方法。
  2. 【請求項2】 上記ベアチップ(1) の吸着面(14-1a)
    を先端に形成するとともに加熱手段を付設して制御手段
    により上記プリント配線基板(2) に対し垂直方向へ移動
    するように構成されたボンディングヘッド(14-1)の周囲
    に、上記吸着面(14-1a) に吸着される該ベアチップ(1)
    の各側面に高温ガス(14-2a) を噴射するノズル(14-2)を
    当該ボンディングヘッド(14-1)とともに移動するように
    配設したことを特徴とする半導体実装装置。
JP22759491A 1991-09-09 1991-09-09 半導体実装方法とその装置 Withdrawn JPH0567648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22759491A JPH0567648A (ja) 1991-09-09 1991-09-09 半導体実装方法とその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22759491A JPH0567648A (ja) 1991-09-09 1991-09-09 半導体実装方法とその装置

Publications (1)

Publication Number Publication Date
JPH0567648A true JPH0567648A (ja) 1993-03-19

Family

ID=16863373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22759491A Withdrawn JPH0567648A (ja) 1991-09-09 1991-09-09 半導体実装方法とその装置

Country Status (1)

Country Link
JP (1) JPH0567648A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295827A (ja) * 1988-05-24 1989-11-29 Kawasaki Steel Corp 防食被覆鋼管の製造方法と製造装置
JPH08113955A (ja) * 1994-10-14 1996-05-07 Hinode Suido Kiki Kk 地下構造物用蓋
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate
JP2008198940A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 電子部品の実装方法
KR101113837B1 (ko) * 2004-10-27 2012-02-29 삼성테크윈 주식회사 본딩 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295827A (ja) * 1988-05-24 1989-11-29 Kawasaki Steel Corp 防食被覆鋼管の製造方法と製造装置
JPH08113955A (ja) * 1994-10-14 1996-05-07 Hinode Suido Kiki Kk 地下構造物用蓋
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate
KR101113837B1 (ko) * 2004-10-27 2012-02-29 삼성테크윈 주식회사 본딩 장치
JP2008198940A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 電子部品の実装方法

Similar Documents

Publication Publication Date Title
US5174021A (en) Device manipulation apparatus and method
JP2002158257A (ja) フリップチップボンディング方法
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
KR20160002405A (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
JPH0567648A (ja) 半導体実装方法とその装置
JP2002110744A (ja) 半導体実装装置、および半導体実装方法
JPH05198621A (ja) フリップチップicの実装装置
JPWO2014188768A1 (ja) 電子部品実装装置および電子部品の製造方法
JPH1167842A (ja) 電子部品の実装装置および実装方法
JP2009004462A (ja) 半導体装置の実装方法
JPH065652A (ja) ワイヤボンディング装置
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP3044852B2 (ja) 基板の冷却装置
JP3902037B2 (ja) 半導体装置の製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP3462078B2 (ja) 半導体装置の製造方法および製造装置
JP2940252B2 (ja) 半導体素子の実装構造および実装方法
JP2001189553A (ja) 基板の接合装置及びその装置を用いた基板の接合方法
JP3704229B2 (ja) 半導体装置の製造方法および装置
JPH10116855A (ja) 半導体部品の実装装置および実装方法
JP3996412B2 (ja) 電子部品実装方法
JP2998798B2 (ja) 半導体チップ実装方法
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203