JP2008198940A - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP2008198940A
JP2008198940A JP2007035280A JP2007035280A JP2008198940A JP 2008198940 A JP2008198940 A JP 2008198940A JP 2007035280 A JP2007035280 A JP 2007035280A JP 2007035280 A JP2007035280 A JP 2007035280A JP 2008198940 A JP2008198940 A JP 2008198940A
Authority
JP
Japan
Prior art keywords
mounting
adhesive
electronic component
semiconductor element
mounting part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007035280A
Other languages
English (en)
Other versions
JP5018117B2 (ja
Inventor
Takao Nishimura
隆雄 西村
Yoshiaki Narisawa
良明 成沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007035280A priority Critical patent/JP5018117B2/ja
Priority to TW097100157A priority patent/TWI381461B/zh
Priority to US11/968,971 priority patent/US8230590B2/en
Priority to KR1020080008438A priority patent/KR100941644B1/ko
Priority to CN2008100032543A priority patent/CN101246826B/zh
Publication of JP2008198940A publication Critical patent/JP2008198940A/ja
Application granted granted Critical
Publication of JP5018117B2 publication Critical patent/JP5018117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/279Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29015Shape in top view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29016Shape in side view
    • H01L2224/29018Shape in side view comprising protrusions or indentations
    • H01L2224/29019Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001Structure
    • H01L2224/3003Layer connectors having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005Shape
    • H01L2224/30051Layer connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301Disposition
    • H01L2224/3012Layout
    • H01L2224/3013Square or rectangular array
    • H01L2224/30131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301Disposition
    • H01L2224/3012Layout
    • H01L2224/3014Circular array, i.e. array with radial symmetry
    • H01L2224/30141Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301Disposition
    • H01L2224/3012Layout
    • H01L2224/30177Combinations of arrays with different layouts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32052Shape in top view
    • H01L2224/32055Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32052Shape in top view
    • H01L2224/32056Shape in top view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301Structure
    • H01L2224/3303Layer connectors having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305Shape
    • H01L2224/33051Layer connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3312Layout
    • H01L2224/3313Square or rectangular array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3312Layout
    • H01L2224/3314Circular array, i.e. array with radial symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3312Layout
    • H01L2224/33177Combinations of arrays with different layouts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758Means for moving parts
    • H01L2224/75841Means for moving parts of the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0545Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53191Means to apply vacuum directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体素子などの電子部品を複数個、配線基板などの支持基板上に接着剤を用いて固着する際に、半導体素子ボンディング用ツールから放出される圧気に対応して、前記接着剤を電子部品の被固着面に均等に配設することができる電子部品の実装方法を提供。
【解決手段】電子部品の支持基板10への実装方法として、支持基板10に於ける電子部品が搭載される複数の搭載部位S1乃至S5に、接着剤12を配設する接着剤配設工程と、吸着ツールを用いて電子部品を、所定の順番に、搭載部位S1乃至5に前記接着剤12を介して接着する電子部品搭載工程とを備える。前記接着剤配設工程において、N番目に電子部品が搭載される搭載部位S2乃至S5に配設する接着剤12−2乃至12−5の体積重心を、N−1番目以前に電子部品が搭載される搭載部位S1に於ける電子部品搭載時に、吸着ツールから噴出される圧気に因る変形分に対応して偏らせる。
【選択図】図3

Description

本発明は、電子部品の実装方法に関し、より具体的には、複数の電子部品を、接着剤を介して支持基板上に実装する方法に関する。
半導体素子等の電子部品を配線基板などの支持基板上に実装する方法の一つとして、当該支持基板に於ける電子部品の搭載部位に予めペースト状の接着剤を被着し、次いで吸着ツールに吸着・保持された電子部品を前記接着剤部に押圧して支持基板上に固着する方法が採られる。
かかる方法は、例えば大判の支持基板上へ複数個の半導体素子を、所謂フリップチップボンディング(フェイスダウンボンディング)法、或いは所謂ダイボンディング法により搭載する際などに適用されている。
このような方法にあっては、支持基板上の電子部品搭載予定部位に対して接着剤を被着する工程と、当該搭載予定部位に対し電子部品を搭載する工程を別の工程とし、それぞれの工程に於いて連続して個々の処理(接着剤の被着、電子部品の搭載)を行うため、生産性を向上させることができる。
かかる方法において、支持基板における電子部品の搭載予定部位への接着剤の被着・形成は、ディスペンス法、印刷法、或いは転写法などにより行われる。
このうちディスペンス法は、微細な接着剤パターンの形成が容易であり、特にロボットディスペンサを用いることにより、より高精度に、また多種・多様なパターン形状をもって接着剤を被着・形成することができる。
また、前記支持基板上に形成される接着剤のパターン形状としては、電子部品の搭載予定部位の中央部に配置した円形パターン、電子部品の被固着領域に近似した略矩形状のパターン、多点パターン、或いは複数の線を中央部に於いて交差させた放射状パターンなどが適用されている。(例えば、特許文献1参照)
当該接着剤の被着・形成パターンは、支持基板に搭載する電子部品の大きさ、接着剤の材料物性、支持基板の表面の材料、搭載時の作業条件(荷重、温度等)等により適宜選択される。
前記半導体素子などの電子部品の固着面は、通常略矩形形状を有する。従って、前記支持基板の電子部品の搭載予定部位に於ける接着剤の被着・形成パターン形状を点対称形とし、もって当該接着剤の体積分布を均等にする。この結果、吸着ツールを用いて、電子部品を接着剤部に押圧することにより、支持基板上に固着する際、当該接着剤は、支持基板の搭載予定部位の中央部から略点対称形に均一に押し広げられる。これにより、電子部品の被固着面は一様に接着剤に接して、支持基板上に固着される。
半導体素子等の電子部品複数個を支持基板上へ搭載する従来の方法(その1)を、図1に示す。ここでは、当該半導体素子は、所謂フリップチップボンディング(フェイスダウンボンディング)法により搭載される。
支持基板1の上面に配設された複数個の半導体素子搭載部位Sに対し、それぞれペースト状の接着剤2を配設する。各半導体素子搭載部位Sには、それぞれ搭載される半導体素子の外部接続端子に対応する電極端子3が配設されている。
一方、半導体素子4を、その外部接続端子5が配設された主面を前記支持基板1に対向させて、吸着ツール6にて吸着保持する。そして、当該半導体素子4の外部接続端子5と前記支持基板1の電極端子3を対向させて、位置合わせする。(図1(a))
このとき、吸着ツール6の吸着部7の内部は陰圧(負圧)であり、吸着ツール5による半導体素子4の吸着が解除される迄、陰圧(負圧)状態が維持される。
次いで、吸着ツール6を降下させ、接着剤2を介して半導体素子4を支持基板1上に固着すると共に、当該半導体素子4の外部接続端子5と支持基板1の電極端子3を接続する。(図1(b))
しかる後、吸着ツール6による半導体素子4の吸着を解除して、吸着ツール6を上昇させる。(図1(c))
このとき、吸着ツール6による半導体素子4の吸着を確実に解除するために、それまで陰圧(負圧)であった吸着ツールの吸着部7の内部が陽圧(正圧)に切り替えられ、これにより吸着部7からは圧気Wが周囲に噴出される。(図1(c)中の矢印参照)
このように、図1に示す従来の方法にあっては、支持基板1における複数の半導体素子の搭載箇所Sに対し、連続して半導体素子4を搭載・固着する際、吸着ツール6に吸着保持した半導体素子4の固着を行った後、吸着ツール6による吸引を停止し、吸着部7から圧気を周囲に噴出しながらツールを上昇させている。
また、半導体素子などの電子部品を支持基板に複数固搭載する為の従来の方法(その2)を、図2に示す。図2に於いては、前記図1に示した部位に対応する部位には同一の符号を付している。
支持基板1の上面に配設された複数個の半導体素子搭載部位Sに対し、それぞれペースト状の接着剤2を配設する。各半導体素子搭載部位Sには、搭載される半導体素子の外部接続端子に対応する電極端子3が配設されている。
一方、半導体素子4を、その外部接続端子5が配設された主面を前記支持基板1に対向させて、吸着ツール7にて吸着保持する。当該吸着ツール7にあっては、半導体素子4を吸着する吸着部8の周囲に、穿孔9が設けられている。(図2(a))
次いで、吸着ツール7の穿孔9から圧気Wを周囲に噴出させながら、吸着ツール7を降下せしめ、半導体素子4を接着剤3を介して支持基板1に固着すると共に、半導体素子4の外部接続端子5と支持基板1の電極端子3とを接続する。(図2(b))
このとき、吸着ツール7の穿孔9から圧気Wが周囲に噴出されるため、接着剤2が押し広げられ、半導体素子4の周囲に流動する。これにより、接着剤2が半導体素子4の側面に沿って這い上がって吸着ツール6に付着してしまうことが防止される。
しかる後、吸着ツール7による半導体素子4の吸着を解除して、吸着ツール7を上昇させる。(図2(c))このとき、吸着ツール7の穿孔9からの圧気の噴出も停止される。
特開11−176849号公報
前記従来技術(その1)にあっては、吸着ツール6による半導体素子4の吸着を解除する際に当該吸着ツール6の吸着部7より圧気Wが周囲に噴出され、また、従来技術(その2)にあっては、吸着ツール7の穿孔9から圧気Wを周囲に噴出させながら、当該吸着ツール7を降下させている。
この為、図1(c)及び図2(c)に於いて点線により囲んだ箇所に示すように、隣接或いは近接する位置にあり且つ未だ半導体素子が搭載されていない半導体素子搭載部位S(搭載予定部位)にあっては、噴出される圧気Wによって、その表面に配設されている接着剤2に被着パターンの変形を生じてしまう。即ち、当該半導体素子の搭載部位Sに於ける接着剤2の体積分布に偏りが生じてしまう。
この結果、当該搭載部位Sに半導体素子4を搭載する際に、当該部位に於ける接着剤2を均等に押し広げることができない。
この為、接着剤2の体積分布が小である部位では、ボイド或いは未充填部が発生して、半導体素子4を搭載した後に接着剤2を硬化させる際に、当該半導体素子4が傾斜して固着されてしまう恐れがある。
一方、接着剤2の体積分布が大である部位では、半導体素子4を固着する際に接着剤2が押し広げられ、当該半導体素子4の周囲に流動して、流出した接着剤2が半導体素子4の側面に沿って這い上がり吸着ツールに付着してしまう恐れがある。
本発明は、この様な従来技術に於ける問題点に鑑みてなされたものであって、半導体素子などの電子部品複数個を、配線基板などの支持基板上に接着剤を用いて搭載・固着する際に、当該電子部品のボンディング用ツールから放出される圧気に対応して、前記接着剤を電子部品の被固着面に均等に配設することができる電子部品の実装方法を提供することを目的とする。
本発明の一観点によれば、支持基板上の、複数の電子部品搭載部位のそれぞれに、接着剤を配設する工程と、前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、N番目に電子部品が搭載される搭載部位に配置する接着剤の体積重心を、当該N番目に電子部品が搭載される搭載部位に近接して配置され且つN−1番目以前に電子部品が搭載される搭載部位に対して近づく方向に偏寄して配置することを特徴とする電子部品の実装方法が提供される。
本発明の他の観点によれば、支持基板上の、複数の電子部品搭載部位のそれぞれに、接着剤を配設する工程と、前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、N−1番目以前に電子部品が搭載される搭載部位に対し電子部品が搭載される際に吸着ツールから噴出される圧気に対応して配置することを特徴とする電子部品の実装方法が提供される。
本発明の他の観点によれば、支持基板上の、複数の電子部品搭載部位のそれぞれに接着剤を配設する工程と、前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、N−1番目以前に電子部品が搭載され、当該N番目に電子部品が搭載される搭載部位に近接する複数の搭載部位に於けるそれぞれの面積中心に向かう方向のベクトルの和の方向に偏寄して配置することを特徴とする電子部品の実装方法が提供される。
本発明によれば、半導体素子などの電子部品を複数個、配線基板などの支持基板上に接着剤を用いて固着する際に、当該接着剤を電子部品の被固着面に均等に配設することができ、もって高い信頼性を有する電子部品の実装方法を提供することができる。
本発明の実施の形態について、図3乃至図20を参照して説明する。
尚、此処では、電子部品として半導体素子を掲げ、また支持基板として配線基板を掲げて、本発明の実施の形態を説明する。
[第1の実施の形態]
本発明の第1の実施の形態に係る、電子部品の配線基板への実装方法について、図3を用いて説明する。
当該第1の実施の形態にあっては、1枚の配線基板上に、当該配線基板の長手方向に沿って、複数個の半導体素子が実装される例を示す。
即ち、本実施の態様に於ける配線基板10は、その主面上に於いて、当該配線基板10の長手方向に沿って一列に、半導体素子が搭載される略矩形状の搭載部位Sが5箇所(S1乃至S5)設けられている。(図3(a)参照)
当該配線基板10は、例えばガラスエポキシ、ガラスBT(ビスマレイミド・トリアジン)、ポリイミドなどの有機絶縁材料、セラミックなどの無機絶縁材料、又はシリコン(Si)などの半導体材料から形成される。そして、その表面及び/或いは内部に、電極(外部接続端子)、配線層が配設される。
同図に於いて点線で示される様に、当該搭載部位S1乃至S5は、略同一の形状・面積を有する。
当該搭載部位S1乃至搭載部位S5にあっては、それぞれ銅(Cu)からなる複数の外部接続端子11−1乃至11−5が、列状に且つ相互に離間して配設されている。当該外部接続端子11の表面には、金(Au)めっきが施されていてもよい。尚、当該外部接続端子11を構成する材料は、搭載される半導体素子の形態に応じて適宜選択される。
かかる配線基板10に対しては、搭載部位S1を最初とし、搭載部位S2、搭載部位S3、搭載部位S4、そして搭載部位S5に順次半導体素子が搭載される。
そして、半導体素子を搭載するにあたり、かかる配線基板10に於ける前記搭載部位S1乃至搭載部位S5に対し、予めそれぞれペースト状の接着剤12(接着剤12−1乃至接着剤12−5)を選択的に被着する。(図3(b)参照)
尚、搭載部位S1乃至搭載部位S5の形状が略矩形であるため、接着剤の配設形状を容易に設定することができる。
当該接着剤12としては、後述する半導体素子を実装する工程に適用されるフリップチップ方法に応じて適宜選択されるが、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコン樹脂、或いは他の熱硬化性の絶縁性樹脂を用いることができる。また、当該接着剤12には、銀(Ag)、はんだ、ニッケル(Ni)等の導電性微粒子が添加されてもよい。
当該接着剤12は、図5に示されるところの所謂ディスペンス法により、各搭載部位S1乃至搭載部位S5に被着・形成される。
即ち、接着剤12は、図5(a)に吐出部が示されるディスペンサ15を用いたディスペンス法により、搭載部位S1乃至搭載部位S5のそれぞれに選択的に被着・形成される。(図5(b)参照)
当該ディスペンサ15にあっては、接着剤12の吐出量を、空気圧により制御するエア圧送方式が適用されている。
即ち、ディスペンサ15のシリンジ16内には接着剤12が予め貯留されおり、圧力制御部(図示せず)に接続されたチューブ17を介して所定の圧力の空気をシリンジ16内に送り、シリンジ16内にあって接着剤12上に配設された駒部19を押圧する。この結果、下方に移動する駒部19により、接着剤12をニードル18から吐出させる。
このようなディスペンス法によれば、接着剤12の吐出量を高い精度をもって制御することができ、接着剤12の微細なパターンを容易に形成することができる。従って、配線基板10の搭載部位Sに対し、薄形又は小形の半導体素子を搭載する際にも有効である。
尚、前記エア圧送方式のディスペンス法に代えて、接着剤12上面に配設された駒部19を直接に機械制御することにより、接着剤12のディスペンサ15からの吐出量を制御する所謂重量制御方式のディスペンス法を適用してもよい。
また、吐出部の水平方向及び上下方向の移動を制御する機構、吐出対象を載置するステージの水平方向の移動を制御する機構、吐出量及び吐出タイミングを制御する機構、これらの移動方法と吐出方法とを組み合わせた動作シーケンスをプログラムする機構、ならびにプログラムに従って前記動作シーケンスを実行する機構を備えたロボットディスペンサを用いた方式であってもよい。
この様なロボットディスペンサを用いたディスペンス法を採用することにより、接着剤12のパターン形成を、高精度に行うことができる。また、ロボットディスペンサによれば、描画パターンを予め登録しておくことにより、多種多様なパターンの選択・切り替えを容易に行うことができる。
次に、前記図3(b)を参照して、搭載部位S1乃至搭載部位S5に被着・形成される接着剤12−1乃至12−5のパターン形状を示す。
前述の如く、搭載部位S1は略矩形形状を有し、対向する2辺に外部接続端子11−1が配設されてなる。そして、接着剤12−1は、当該搭載部位S1の略中央部から矩形形状の対角線に沿って被着され、X字状の略点対称形状をもって形成されている。
即ち、接着剤12−1は、搭載部位S1の対角線に沿って、更に搭載部位S1の中央部に於ける被着量が最も多い形態をもって配設されている。
従って、当該搭載部位S1にあっては、接着剤12−1の体積重心(図3(b)に示す接着剤12−1において、黒丸で示す箇所)が搭載部位S1の中央部に位置している。
当該搭載部位S1の中央部に於ける接着剤12−1の被着量が最も多いことにより、接着剤12−1の体積重心は当該搭載部位S1の中央に位置し、搭載部位S1に半導体素子を固着する際、接着剤12−1は搭載部位S1の領域全体に容易に且つ均一に広がる。
一方、搭載部位S2乃至搭載部位S5に被着された接着剤12−2乃至接着剤12−5は、搭載部位S1に形成された接着剤12−1の被着パターンとは、異なるパターン形状を有する。
そして、本実施の態様にあっては、当該搭載部位S2乃至搭載部位S5に被着された接着剤12−2乃至12−5は、互いに略同一のパターン形状を有している。従って、ここでは搭載部位S2に形成された接着剤12−2について説明することにより、搭載部位S3乃至搭載部位S5に形成された接着剤12−3乃至12−5の説明とする。
搭載部位S2に於いては、接着剤12−2は、略矩形形状の搭載部位S2の対角線に沿って被着されると共に、当該搭載部位S2の中央部から前記搭載部位S1側(図3(b)にあっては右側)に偏寄した部位の被着量が最も多くなるように選択的に被着・形成されている。
即ち、搭載部位S2にあっては、接着剤12−2の体積重心(図3(b)に示す接着剤12−2において、黒丸で示す箇所)が、搭載部位S2の中央部よりも搭載部位S1側に偏寄した箇所に位置している。
この様に、接着剤12−2を、搭載部位S2の中央部から搭載部位S1側(図3(b)にあっては右側)に偏寄した部位の被着量が最も多くなるように被着して、当該接着剤12−2の体積重心を、当該搭載部位S2の中央部よりも搭載部位S1側に偏寄した箇所(領域)に位置させておく。
これにより、前記搭載部位S1に対して半導体素子が固着される際に、吸着ツールから噴出する圧気により当該接着剤12−2は搭載部位S1から遠ざかる方向に移動し、当該接着剤12−2の体積重心は搭載部位S2の中央部に移動する。
仮に、搭載部位S2に被着される接着剤12−2のパターン形状を、搭載部位S1に於ける接着剤12−1のパターン形状と同一の形状とすると、搭載部位S1に半導体素子を搭載する際に吸着ツールから噴出される圧気により、接着剤12−2の体積分布が、搭載部位S3側に偏ってしまう。
かかる搭載部位S2に於ける接着剤12−2の配置形態は、搭載部位S3乃至搭載部位S5に於ける、接着剤12の配置に於いても適用される。これは、ある搭載部位S−nに於ける半導体素子の固着の際、近接して位置する、即ち次に半導体素子が搭載される搭載部位S−n+1に於ける接着剤12−n+1に対して圧気が作用するからである。
配線基板10上への半導体素子4の搭載・固着工程は、例えば図6に示す方法が適用される。
先ず、搭載部位S1に於いて、半導体素子20−1を、その外部接続端子25が形成された面を下にして、吸着ツール26により吸着保持する。当該半導体素子20−1にあっては、外部接続端子25はバンプと称される凸状電極から構成されている。そして、当該半導体素子20−1の外部接続端子25と、配線基板10の外部接続端子11−1とを対向させ、位置合わせをする。(図6(a))このとき、配線基板10はステージ(図示せず)上に支持されている。
半導体素子20−1を吸着・保持する為、吸着ツール26の吸着部27の内部は陰圧(負圧)であり、以後、当該吸着ツール26による半導体素子20−1の吸着を解除する迄、陰圧(負圧)状態が維持される。(図6(a)中の矢印参照)
この時点では、配線基板10に於いて、搭載部位S2に被着されている接着剤12−2の体積重心は、中央部よりも右側、即ち搭載部位S1側に偏寄した箇所に位置している。
尚、前記半導体素子20−1の外部接続端子25を構成する材料は、実装方法に応じて金(Au)、銅(Cu)、及びこれらの合金、錫(Sn)−銀(Ag)はんだ、或いは錫(Sn)−銀(Ag)−銅(Cu)はんだ等から適宜選択される。
次いで、半導体素子20−1の主面と配線基板10の主面とが平行となるよう保持しつつ吸着ツール26を降下させ、当該半導体素子20−1を、接着剤12−1を介して配線基板10上に固着する。これと同時に、当該半導体素子20−1の外部接続端子25と配線基板10の外部接続端子11−1とを接続する。(図6(b))
ここで、吸着ツール26は加熱手段(図示せず)を備えている。従って接着剤12−1が熱硬化性樹脂からなる場合には、当該吸着ツール26は、吸着保持された半導体素子20−1を例えば約250℃乃至300℃に加熱しつつ降下する。これにより、当該半導体素子20−1を、搭載部位S1に搭載すると同時に回路基板10上に固着することができる。
前述の如く、接着剤12−1の被着量は、搭載部位S1の中央部に於いて最も多く、従って当該接着剤12−1の体積重心は搭載部位S1の中央部に位置している。この為、本工程に於いて、半導体素子20−1を搭載部位S1に搭載する際に、接着剤12−1を搭載部位S1の領域全体に容易に且つ均一に押し広げることができ、もって半導体素子20−1を配線基板10上に確実に固着することができる。
しかる後、吸着ツール26による半導体素子20−1の吸着を解除する。(図6(c))
このとき、吸着ツール26による半導体素子20−1の吸着を確実に解除するために、それまで陰圧(負圧)であった吸着ツールの吸着部27の内部を陽圧(正圧)に切り替え、吸着部27から、乾燥窒素(N)ガス等の圧気Wを周囲に噴出する(図6(c)中の矢印参照)。
かかる圧気Wの噴出に伴い、近接する搭載部位S2に被着されている接着剤12−2は搭載部位S1から遠ざかる方向に移動し、その体積重心が当該搭載部位S2の中央部へ移動する。
しかる後、吸着ツール26を上昇させる。
この様に、吸着ツール26による半導体素子20−1の吸引を確実に解除するために、吸着部27から圧気Wが噴出されることに伴い、近接する搭載部位S2に被着されている接着剤12−2は搭載部位S1から遠ざかる方向に移動し、その体積重心は搭載部位S2の中央部へと移動する。
また、前記配線基板10に対する半導体素子4の搭載・固着工程は、図7に示す方法を適用することもできる。図7に於いて、前記図6に於いて示した部位に対応する部位には同じ符号を付し、その説明を省略する。
図7に示される吸着ツール28にあっては、半導体素子20−1を吸着する吸着部27の外周部に穿孔29が設けられている。後述する如く、当該穿孔29からは、圧気が噴出される。
半導体素子20−1を、その外部接続端子25が形成された面を下にして、吸着ツール26により吸着保持する。そして、当該半導体素子20−1の外部接続端子25と、配線基板10の外部接続端子11−1とを対向させ、位置合わせをする。(図7(a)参照)
このとき、配線基板10はステージ(図示せず)上に支持されている。
半導体素子20−1を吸着・保持する為、吸着ツール26の吸着部27の内部は陰圧(負圧)であり、以後、当該吸着ツール26による半導体素子20−1の吸着を解除する迄、陰圧(負圧)状態が維持される(図7(a)中の矢印参照)。
この時点では、配線基板10に於いて、搭載部位S2に被着されている接着剤12−2の体積重心は、中央部よりも右側、即ち、搭載部位S1側に偏寄した部位に位置している。
次いで、吸着ツール28の穿孔29から、乾燥窒素(N)ガス等の圧気Wを周囲に噴出させながら、半導体素子20−1の主面と配線基板10の主面とが平行になるようにして吸着ツール28を降下せしめ、当該半導体素子20−1を、接着剤12−1を介して配線基板10に固着する。これと同時に、半導体素子20−1の外部接続端子25と配線基板10の外部接続端子11−1とを接続する(図7(b)参照)。
ここで、吸着ツール28は加熱手段(図示せず)を備えている。従って、接着剤12−1が熱硬化性樹脂からなる場合には、当該吸着ツール28は、吸着保持された半導体素子20−1を、例えば約250℃乃至300℃に加熱しながら降下する。これにより、当該半導体素子20−1を搭載部位S1に搭載すると同時に回路基板10上に固着することができる。
前述の如く、接着剤12−1の被着量は、搭載部位S1の中央部に於いて最も多く、接着剤12−1の体積重心が搭載部位S1の中央部に位置している。従って、本工程に於いて、半導体素子20−1を搭載部位S1に搭載した際に、接着剤12−1を搭載部位S1の領域全体に容易に且つ均一に押し広げることができ、もって半導体素子20−1を配線基板10上に確実に固着することができる。
当該半導体素子20−1を加圧する際、接着剤12−1が押し広げられて、当該半導体素子20−1の周囲に流出する。しかしながら、当該半導体素子20−1の周囲には、吸着ツール28の穿孔29から圧気Wが噴出されている為、接着剤12−1が半導体素子20−1の側面を這い上がり吸着ツール28に付着することはない。
かかる圧気Wの噴出に伴い、近接する搭載部位S2に被着されている接着剤12−2は搭載部位S1から遠ざかる方向に移動し、その体積重心が当該搭載部位S2の中央部へ移動する。
しかる後、吸着ツール28による半導体素子20−1の吸着を解除して、吸着ツール28を上昇させる(図7(c)参照)。このとき、吸着ツール28の穿孔29からの圧気の噴出も停止する。
尚、吸着ツール28による半導体素子20−1の吸着を確実に解除するために、前記図6に示した法と同様に、半導体素子20−1を配線基板10に固着するまでは陰圧(負圧)であったところの吸着ツールの吸着部27の内部を陽圧(正圧)に切り替えることにより、吸着部27からも乾燥窒素(N)ガス等の圧気Wを周囲に噴出してもよい。
しかる後、吸着ツール28を上昇する。
この様に、吸着ツール28に設けられた穿孔29から圧気Wが噴出されることにより、近接する搭載部位S2に被着されている接着剤12−2は搭載部位S1から遠ざかる方向に移動し、その体積重心は、当該搭載部位S2の中央部へ移動する。
この様な方法により、搭載部位S1に対し、接着剤12−1を介して半導体素子20−1を固着する。
尚、このとき、配線基板10が載置されたステージを介して、当該配線基板10及び接着剤12は加熱される。かかるステージに於ける加熱により、接着剤12を約50乃至100℃程に加熱して、接着剤12の粘度を低下させることができ、当該接着剤12の流動性を高めることができる。
これにより、接着剤12−1乃至12−5を介して搭載部位S1乃至搭載部位S5に半導体素子20−1乃至20−5を搭載する際に、当該半導体素子20それぞれの被固着面全面に、接着剤12を容易に押し広げることができる。
前記図6或いは図7に示した方法によって、前記図3(b)に示される配線基板10に於ける搭載部位S1に半導体素子20−1が搭載・固着された状態を図4(c)に示す。
かかる状態に於いて、搭載部位S1に近接する搭載部位S2に被着されている接着剤12−2の体積重心は、当該搭載部位S2の中央部(図4(c)に示す接着剤12−2において、黒丸で示す箇所)に移動している。
従って、次の工程に於いて、搭載部位S2に半導体素子20−2を固着する際には、前記接着剤12−2を搭載部位S2の領域全体に均一に押し広げて、半導体素子20−2を確実に固着することができる。
一方、搭載部位S3乃至搭載部位S5に被着されている接着剤12−3乃至12−5は、その体積重心がそれぞれの搭載部位Sの中央部よりも搭載部位S1側に偏寄した部位に位置した状態のままである。
これは、搭載部位S2に於ける接着剤12−2が、吸着ツール27或いは吸着ツール28から噴出される圧気Wの流れに対する障壁となり、当該圧気Wが接着剤12−3乃至12−5に対して殆ど影響を及ぼさないことによる。
次いで、前記搭載部位S2に、接着剤12−2を介して半導体素子20−2を搭載・固着する。半導体素子20−2の搭載・固着方法としては、図6又は図7を参照して説明した方法と同じ方法が用いられる。(図4(d)参照)
前述の如く、搭載部位S2に設けられた接着剤12−2の体積重心は当該搭載部位S2の中央部に移動しており、この為、搭載部位S2の中央部における接着剤12−2の被着量が最も多い。
従って、半導体素子20−2を搭載部位S2に固着する際、接着剤12−2は搭載部位S2の領域全体に容易且つ均一に広がり、半導体素子20−2は配線基板10上に確実に固着される。
かかる半導体素子20−2の固着工程に於いて、搭載部位S2に隣接乃至近接する搭載部位S3に被着され、搭載部位S3の中央部から搭載部位S2,S1側に偏寄した部位に位置していた接着剤12−3は、吸着ツール27或いは吸着ツール28から噴出される圧気Wにより搭載部位S3の中央部に移動し、その体積重心が当該搭載部位S3の中央部に移動する。
従って、次の工程に於いて、当該搭載部位S3に搭載半導体素子20−3を固着する際、接着剤12−3は搭載部位S3の領域全体に容易に且つ均一に押し広げられ、半導体素子20−3を配線基板10上に確実に固着することができる。
尚、搭載部位S4及び搭載部位S5に被着されている接着剤12−4,接着剤12−5は、依然として、その体積重心がそれぞれの搭載部位Sの中央部よりも搭載部位S1側に偏寄した部位に位置した状態のままである。
これは、搭載部位S3に於ける接着剤12−3が、吸着ツール27或いは吸着ツール28から噴出される圧気Wに対する障壁となり、当該圧気Wが接着剤12−4及び12−5に対して殆ど影響を及ぼさないことによる。
同様の工程により、搭載部位S4に、接着剤12−4を介して半導体素子20−4を固着し、更に搭載部位S5に、接着剤12−5を介して半導体素子20−5を固着する。(図4(e)参照)
このように、各搭載部位S1乃至S5それぞれに対して半導体素子20を搭載する際に、接着剤12は搭載部位S1乃至5の領域全体に均一に押し広げられて、半導体素子20は配線基板10上に接着される。
従って、接着剤12の体積分布が少となった部位の発生を防止することができ、ボイド或いは未充填部の発生、或いは半導体素子20が傾斜して固着されることが回避される。
しかる後、複数個の半導体素子20が搭載・固着された配線基板10の他方の主面(裏面)に対し、錫(Sn)−銀(Ag)はんだ、或いは錫(Sn)−銀(Ag)−銅(Cu)はんだなどからなるはんだボール電極等の外部接続電極30を複数個配設する。
その後、ダイシングブレード等を用いて、配線基板10を、搭載部位Sを単位として切断し、個片化する。
これにより、配線基板10上に半導体素子20がフリップチップ方式をもって搭載されてなる半導体装置31が形成される。(図8参照)
尚、前記半導体素子20に対して気密封止処理が必要な場合には、例えば前記個片化処理の前に、配線基板10の半導体素子20搭載面に対して樹脂封止処理を行う。かかる樹脂封止処理の後、個々の搭載部位Sを単位として、配線基板10及び封止用樹脂部をその厚さ方向に切断分離し、樹脂封止され且つ個片化された半導体装置31を形成する。
尚、図3、図4に於いて示される開孔10aは、配線基板10に対する切断処理などの諸処理の際に、位置決め用孔として用いることができる。
前記実施の態様にあっては、配線基板10に於いて、搭載部位S1は略矩形形状を有し、対向する2辺に外部接続端子11−1が配設されている。そして、接着剤12−1は、当該搭載部位S1の略中央部から矩形形状の対角線に沿って略X字状に放射する略点対称形状をもって被着・形成されている。
即ち、接着剤12−1は、搭載部位S1の対角線に沿って形成され、更に、搭載部位S1の中央部に於ける被着量が最も多い形態をもって配設されている。
しかしながら、当該接着剤12の被着形態はかかる構成に限定されず、例えば、図9乃至図11、或いは図13及び図14に示すパターン形状であってもよい。
ここで、図9乃至図11、図13及び図14は、搭載部位S1及び他の搭載部位Sにおける接着剤の形成パターンの変形例を示す。各図において、(a)は、搭載部位S1に於ける接着剤のパターン形状を示し、(b)は、他の搭載部位に於ける接着剤のパターン形状を示す。更に(c)は、隣接乃至近接する搭載部位Sに対して圧気が噴出された後の、当該搭載部位Sに於ける接着剤のパターン形状を示す。
搭載部位Sに於ける、接着剤のパターン形状の第1の変形例を図9に示す。
本変形例にあっても、矩形形状の搭載部位Sに於いて、接着剤40を略点対称形状に被着している。即ち、搭載部位S1にあっては、その対角線に沿って、接着剤40−1a及び接着剤40−1bが、互いに交差する如く被着される。
更に、当該接着剤40−1a及び接着剤40−1bの交点(当該交点は、搭載部位S1の略中央部に位置する)上に重ねて、矩形形状の対向する辺の中点を結ぶ如く接着剤40−1c及び接着剤40−1dが、交差する如く被着される。
かかる被着形態により、接着剤40−1は、搭載部位S1の中央部に於ける被着量が最大となり、当該接着剤40−1の体積重心は、矩形形状である搭載部位S1の中央部(図9(a)に示す接着剤40−1に於いて、黒丸で示す箇所)に位置する。
当該矩形形状の中央部に於ける接着剤40−1の被着量が最も多く、当該接着剤40−1の体積重心が当該矩形形状の中央部に位置することにより、前記図4(c)に示す工程に於いて、半導体素子20−1を搭載部位S1に搭載する際、接着剤40−1を搭載部位S1の領域全体に容易に且つ均一に押し広げることができる。
これに対し、搭載部位S2乃至搭載部位S5に被着される接着剤は、搭載部位S1に形成される接着剤40−1とは異なるパターン形状を有する。(図9(b)参照)
尚、搭載部位S2乃至搭載部位S5に形成される接着剤の被着パターン形状は、略同一の形状を有しているため、ここでは、搭載部位S2に配設される接着剤40−2のパターン形状を示す。
当該搭載部位S2に被着される接着剤40−2は、交差する如く被着された接着剤40−2a及び接着剤40−2bと、当該接着剤40−2a及び接着剤40−2bの交点上に於いて重ねられ、且つ矩形形状の対向する辺間に交差する如く被着された接着剤40−2c及び接着剤40−2dとから構成される。
そして、前記交点部分が、前記搭載部位S1側(前記図3に於ける搭載部位S1側)に偏寄して形成されている。即ち、接着剤40−2は、その体積重心が、搭載部位S2の中央部から搭載部位S1側(図3における搭載部位S1側)に偏寄して被着されている(図9(b)に示す接着剤40−2に於いて黒丸で示す箇所)。
この様な被着形態をとることにより、当該搭載部位S2に隣接乃至近接する搭載部位S1に半導体素子20−1を搭載する際に、吸着ツール26或いは吸着ツール28(図6又は図7参照、以下同様)から噴出される圧気により、接着剤40−2は搭載部位S1から離れる方向に移動して、その体積重心は搭載部位S2の中央部に移動する。(図9(c)参照)
従って、当該搭載部位S2に、半導体素子20−2を搭載・固着する際、接着剤40−2は、搭載部位S2の領域全体に容易に且つ均一に押し広げられ、配線基板10上に半導体素子20−2を確実に固着することができる。
搭載部位Sに於ける接着剤の被着パターン形状の第2の変形例を、図10に示す。
本変形例にあっても、矩形形状の搭載部位Sに於いて、接着剤45を略点対称形状に被着している。
即ち、搭載部位S1にあっては、その対角線に沿って、線状の接着剤45−1a及び接着剤45−1bが、互いに交差する如く被着される。更に、当該接着剤45−1a及び接着剤45−1bの交点(当該交点は、搭載部位S1の略中央部に位置する)上に重ねて、接着剤45−1cが円形状に被着される。(図10(a)参照)
かかる被着形態により、接着剤45−1は、搭載部位S1の中央部に於ける被着量が最大となり、当該搭載部位S1にあっては、接着剤45−1の体積重心(図10(a)に示す接着剤45−1に於いて黒丸で示す箇所)が、矩形形状の中央部に位置する。
矩形形状の搭載部位S1の中央部に於ける接着剤45−1の被着量が最も多く、当該接着剤45−1の体積重心が当該矩形形状の中央部に位置することにより、前記図3(c)に示す工程に於いて、半導体素子20−1を搭載部位S1に搭載する際、接着剤45−1を当該搭載部位S1の領域全体に容易に、且つ均一に押し広げることができる。
尚、接着剤45の被着パターンは、直線(接着剤45−1a及び45−1b)と円形(接着剤45−1c)とから構成されることから、当該接着剤45を被着する際のディスペンサの制御は容易である。
これに対し、搭載部位S2乃至搭載部位S5に被着される接着剤は、搭載部位S1に形成される接着剤45−1とは異なるパターン形状を有する。(図10(b)参照)
尚、搭載部位S2乃至搭載部位S5に形成される接着剤のパターン形状は、略同一の形状を有しているため、ここでは搭載部位S2に形成される接着剤45−2のパターン形状を示す。
当該搭載部位S2に被着される接着剤45−2は、交差する如く被着される接着剤45−2a及び接着剤45−2bの交点、並びに当該交点上に重ねて円形状に被着される接着剤45−2cに於いて、当該交点部分が、前記搭載部位S1側(図3に於ける搭載部位S1側)に偏寄して被着されている。
これは、先ず接着剤45−2a及び接着剤45−2bが湾曲して被着されていることにより、その交点が前記搭載部位S1側に偏寄して生じており、且つ当該交点部に接着剤45−2cが被着されることにより形成される。即ち、接着剤45−2は、その体積重心が、搭載部位S2の中央部から搭載部位S1側に偏寄して配設されている。(図10(b)に示す接着剤45−2に於いて黒丸で示す箇所)
この様な被着形態をとることにより、当該搭載部位S2に近接する搭載部位S1に半導体素子20−1を搭載する際、吸着ツールから噴出される圧気により、前記接着剤45−2の体積重心は搭載部位S2の中央部に移動する。(図10(c)参照)
従って、当該搭載部位S2に、半導体素子20−2を搭載・固着する際、接着剤45−2は、搭載部位S2の領域全体に容易に、且つ均一に押し広げられて、配線基板10上に半導体素子20−2を確実に固着することができる。
前記搭載部位Sに於ける、接着剤の被着パターン形状の第3の変形例を図11に示す。
本変形例にあっても、矩形形状の搭載部位Sに於いて、接着剤50を略点対称形状に被着している。
即ち、本変形例に於いても、搭載部位S1にあっては、その対角線に沿って、接着剤50−1a及び接着剤50−1bが、交差する如く被着される。更に、当該接着剤50−1a及び接着剤50−1bの交点(当該交点は、搭載部位S1の略中央部に位置する)上に重ねて、接着剤50−1cが円形状に被着される。(図11(a)参照)
かかる被着形態により、接着剤50−1は、搭載部位S1の中央部に於ける被着量が最大となり、当該搭載部位S1にあっては、接着剤50−1の体積重心(図11(a)に示す接着剤50−1に於いて黒丸で示す箇所)が、矩形形状の中央部に位置する。
矩形形状の搭載部位S1の中央部に於ける接着剤50−1の被着量が最も多く、当該接着剤50−1の体積重心が当該矩形形状の中央部に位置することにより、前記図4(c)に示す工程に於いて、半導体素子20−1を搭載部位S1に搭載する際、接着剤45−1を当該搭載部位S1の領域全体に容易に、且つ均一に押し広げることができる。
尚、本変形例にあっても、接着剤45の被着パターンは、直線(接着剤50−1a及び50−1b)と円形(接着剤50−1c)とから構成されることから、当該接着剤50の被着のためのディスペンサの制御は容易である。
一方、搭載部位S2乃至搭載部位S5に被着される接着剤は、搭載部位S1に形成される接着剤50−1とは異なるパターン形状を有する。(図11(b)参照)
尚、搭載部位S2乃至搭載部位S5に形成される接着剤のパターン形状は、略同一の形状を有しているため、ここでは搭載部位S2に形成される接着剤50−2のパターン形状を示す。
当該搭載部位S2に被着される接着剤50−2は、交差する如く被着される接着剤50−2a及び接着剤50−2bの交点、並びに当該交点上に重ねて円形状に被着される接着剤50−2cに於いて、当該円形状に被着される接着剤50−2cが、前記搭載部位S1側(図3に於ける搭載部位S1側)に偏寄して被着されている。
かかる被着形態は、接着剤50−2a及び接着剤50−2bが交差する如く被着されてその交点が搭載部位S2の略中央に生じ、次いで接着剤50−2cが搭載部位S1側に偏寄して被着されることにより形成される。即ち、接着剤50−2は、その体積重心が、搭載部位S2の中央部から搭載部位S1側に偏寄して被着される。(図11(b)に示す接着剤50−2に於いて黒丸で示す箇所)
この様な被着形態をとることにより、近接する搭載部位S1に半導体素子20−1を搭載する際、吸着ツールから噴出される圧気によって、搭載部位S2に於ける接着剤45−2の体積重心は当該搭載部位S2の中央部に移動する。(図11(c)参照)
従って、当該搭載部位S2に、半導体素子20−2を搭載・固着する際、接着剤50−2は、搭載部位S2の領域全体に容易に且つ均一に押し広げられて、配線基板10上に半導体素子20−2を確実に固着することができる。
ここで、かかる接着剤の被着パターン形状の第3の変形例に於ける接着剤50の被着方法について、図12を参照して説明する。
まず、矩形形状を有する搭載部位Sの、一つ対角線に沿って、接着剤50−1aを、ディスペンス法により選択的に被着・形成する。(図12(a)参照)
次いで、矩形形状を有する搭載部位Sの他の対角線に沿って、接着剤50−1bを選択的に被着・形成する。(図12(b))この結果、接着剤50−1aと接着剤51−2bは、当該搭載部位Sの略中央部に於いて交差して配設される。
そして、搭載部位S1にあっては、当該搭載部位S1の中央部、即ち接着剤50−1aと接着剤50−1bとの交差部(交点)に、接着剤50−1cを円形状に被着・形成する。(図12(c)参照)
一方、搭載部位S2乃至搭載部位S5にあっては、接着剤50−1aと接着剤50−2bとの交差部(交点)よりも搭載部位S1側に偏寄した位置に、接着剤50−2cを円形状に被着・形成する。(図12(d)参照)
これは、前述の如く、吸着ツールから噴出する圧気に影響を考慮して設定される。
尚、この様な接着剤の被着・形成方法は、当該第3の変形例に限られず、前記第1の変形例及び第2の変形例に於いても、同様になされる。
また、前記実施の形態並びにその変形例にあっては、搭載部位Sに於ける接着剤の被着パターンが線状をなしているが、勿論これに限定されるものではない。
搭載部位Sに於ける、接着剤の被着パターン形状の第4の変形例を図13に示す。
本変形例4にあっては、矩形形状を有する搭載部位S1の中央部に、比較的大面積を有する円形状に接着剤55−1aを被着し、また当該中央部と搭載部位S1の四隅(コーナー部)との間に、それぞれ比較的小面積を有する円形状に接着剤55−1bを被着する。(図13(a)参照)
この様な選択的な配置により、搭載部位S1にあっては、接着剤55−1の体積重心(図13(a)に示す接着剤55−1において、黒丸で示す箇所)が矩形形状の中央部に位置する。従って、当該搭載部位S1に半導体素子20−1を搭載・固着する際、当該接着剤55−1は、搭載部位S1の領域全体に容易に且つ均一に押し広げられて、配線基板10上に半導体素子20−1を確実に固着することができる。
これに対し、搭載部位S2乃至搭載部位S5に於いては、被着される接着剤55は、搭載部位S1に形成される接着剤55−1とは異なるパターン形状を有する。(図13(b)参照)
尚、搭載部位S2乃至搭載部位S5に形成される接着剤のパターン形状は、略同一の形状を有しているため、ここでは搭載部位S2に形成される接着剤55−2のパターン形状を示す。
即ち、矩形形状を有する当該搭載部位S2に被着される接着剤55−2は、比較的大面積を有する接着剤55−2aが、当該搭載部位S2の中央部より前記搭載部位S1側(図3に於ける搭載部位S1側)に偏寄して円形状に被着される。
また、それぞれ比較的小面積を有する接着剤55−2bも、当該中央部と搭載部位S1の四隅(コーナー部)との間に於いて、搭載部位S1側に若干偏寄して円形状に被着される。
この様な選択的な配置により、接着剤55−2は、その体積重心が搭載部位S2の中央部から搭載部位S1側に偏寄して配設される。(図13(b)に示す接着剤45−2に於いて黒丸で示す箇所)
この様な被着形態をとることによっても、隣接乃至近接する搭載部位S1に半導体素子20−1を搭載する際、吸着ツールから噴出される圧気により、搭載部位S2に於ける接着剤55−2の体積重心は当該搭載部位S2の中央部に移動する。(図13(c)参照)
従って、搭載部位S2に、半導体素子20−2を搭載・固着する際、接着剤55−2は、当該搭載部位S2の領域全体に容易に且つ均一に押し広げられ、配線基板10上に半導体素子20−2を確実に固着することができる。
更に、前記搭載部位Sに於ける、接着剤の被着パターン形状の第5の変形例を図14に示す。
本変形例5にあっては、矩形形状を有する搭載部位S1の略中央部に、大面積を有する円形状に接着剤60−1aを被着し、また当該中央部と搭載部位S1の四隅(コーナー部)との間を含め、当該接着剤60−1aを囲繞する如く、比較的小面積を有する円形状の接着剤60−1b、及び円形状の接着剤60−1cを被着する。(図14(a)参照)
この様な選択的な配置により、搭載部位S1にあっても、接着剤60−1の体積重心(図14(a)に示す接着剤60−1において、黒丸で示す箇所)が矩形形状の中央部に位置する。
従って、当該搭載部位S1に半導体素子20−1を搭載・固着する際、接着剤60−1は、搭載部位S1の領域全体に容易に且つ均一に押し広げられて、配線基板10上に半導体素子20−1を確実に固着することができる。
一方、搭載部位S2乃至搭載部位S5に於いては、被着される接着剤60は、搭載部位S1に形成される接着剤60−1とは異なるパターン形状を有する。(図14(b)参照)
尚、搭載部位S2乃至搭載部位S5に形成される接着剤のパターン形状は、略同一の形状を有しているため、ここでは搭載部位S2に形成される接着剤60−2のパターン形状を示す。
即ち、矩形形状を有する当該搭載部位S2に被着される接着剤60−2は、比較的大面積を有する円形状に接着剤60−2aが、当該搭載部位S2の中央部から搭載部位S1側(図3における搭載部位S1側)に偏寄して被着される。
一方、それぞれ比較的小面積を有する円形状に接着剤60−1b及び接着剤60−1cも、中央部と搭載部位S1の四隅(コーナー部)との間を含め、接着剤60−1aの周囲を囲繞しつつ搭載部位S1側に若干偏寄して被着される。
即ち、接着剤60−2は、その体積重心が搭載部位S2の中央部から搭載部位S1側に偏寄して配設されている(図14(b))に示す接着剤60−2に於いて黒丸で示す箇所)。
この様な被着形態をとることによっても、搭載部位S1に半導体素子20−1を搭載する際、吸着ツールから噴出される圧気により、搭載部位S2に於ける接着剤60−2の体積重心は当該搭載部位S2の中央部に移動する。(図14(c)参照)
従って、当該搭載部位S2に、半導体素子20−2を搭載・固着する際、接着剤60−2は、搭載部位S2の領域全体に容易に且つ均一に押し広げられて、配線基板10上に半導体素子20−2を確実に固着することができる。
以上、複数の変形例をもって説明したところの、搭載部位S1乃至搭載部位S5に形成される接着剤のパターン形状は、かかる例に限定されるものではない。
要は、一つの搭載部位Snに半導体素子が搭載される際に、接着剤が当該搭載部位Snの面全体に均一に押し広げられて、接着剤の体積分布に偏りが発生することなく半導体素子を配線基板に確実に接着することができればよい。
この為、搭載部位Snに隣接乃至近接し、且つ当該搭載部位Snに先んじて半導体素子が搭載される搭載部位Smの方向に、搭載部位Snに於ける接着剤の体積重心がシフトされるように、搭載部位Snに対して接着剤を選択的に配設する。
このように、本発明の実施の形態にあっては、配線基板10に於ける複数個の搭載部位Sのそれぞれに、接着剤を介して半導体素子などの電子部品を固着する際、各搭載部位Sに予め配設される接着剤の被着パターン形状、体積重心を、電子部品の搭載される順番、位置に対応して設定する。
これにより、電子部品の固着の際、当該電子部品を吸着・保持する吸着ツール穿孔からの噴出される圧気の噴出に対応して、接着剤の体積重心を当該搭載部位Sの中央部に移動せしめる。
そして、ある搭載部位Sに於ける電子部品の搭載の際に、これに近接或いは隣接する搭載部位Sに於ける接着剤の体積重心の移動を伴いつつ、各搭載部位Sに対し、順次電子部品を搭載・固着する。
しかる後、当該配線基板10を、搭載部位S毎に切断して、個々の半導体装置を形成する。
以上、本発明の第1の実施の形態及びその変形例にあっては、1枚の矩形形状を有する配線基板に於いて、その長手方向に、1列に複数の半導体素子などの電子部品が搭載される例を示した。
次に、搭載部位Sが複数列配設された配線基板に、半導体素子などの電子部品を順次搭載・固着する場合に於ける、接着剤の被着、並びに電子部品の搭載・固着方法を示す。
[第2の実施の形態]
本発明の第2の実施の形態に係る、電子部品の配線基板への実装方法について、図15を用いて説明する。
当該第2の実施の形態にあっては、1枚の配線基板の長手方向に複数列、即ち少なくとも2列に並んで、複数個の半導体素子が搭載される。尚、図15において、前記図4を参照して説明した部位に対応する部位には同じ符号を付して、その説明を省略する。
本実施の形態にあっては、配線基板10の一方の主面上において、半導体素子の搭載部位S、即ち、図15に於いて点線で囲む矩形形状を有する搭載部位Sが複数個、当該配線基板10の長手方向に2列に配設されている。そして、当該搭載部位Sに対して、半導体素子が、搭載部位S1、搭載部位S2、搭載部位S3、・・・、搭載部位S11、更に搭載部位S12の順に搭載される。
この様な搭載部位Sの配置、及び当該搭載部位Sに対する半導体素子の搭載・固着順からして、当該搭載部位Sに対して半導体素子を搭載・固着する際には、周囲の複数個の搭載部位Sのそれぞれに於ける接着剤に対する圧気の影響を考慮しなくてはならない。
即ち、或る搭載部位Sに対して半導体素子を搭載・固着する際には、当該搭載部位Sが並ぶ配線基板の長手方向ばかりでなく、当該長手方向とは垂直の方向(配線基板の短手方向)、並びに当該長手方向と短手方向に挟まれる斜め方向(例えば45°方向)に位置する搭載部位Sに対する圧気の影響を考慮しなくてはならない。
この様な、複数の方向への圧気の影響に対応しての、接着剤の選択的な被着パターンの構成について、図16を参照して説明する。
ここでは、搭載部位S1乃至搭載部位S4に配設される接着剤100−1乃至接着剤100−4のパターン形状について説明する。
最初に、搭載部位S1に対して、半導体素子20が搭載・固着される。(図示せず)
従って、当該搭載部位S1に於いては、接着剤100−1は、その体積重心が搭載部位S1の中央部に位置して被着される。
即ち、矩形形状を有する搭載部位S1の、略中央部に比較的大面積を有する円形状に接着剤100−1aが被着され、また当該中央部と搭載部位S1の四隅(コーナー部)との間に、それぞれ比較的小面積を有する円形状に接着剤100−1b乃至接着剤100−1dが被着される。
この様な接着剤100−1の選択的な配置により、搭載部位S1にあっては、当該接着剤100−1の体積重心(図16に示す接着剤100−1において、黒丸で示す箇所)は矩形形状の中央部に位置する。
従って、当該搭載部位S1に半導体素子20−1を搭載・固着する際、当該接着剤100−1は、搭載部位S1の領域全体に容易に且つ均一に押し広げられて、配線基板10上に半導体素子20−1を確実に固着することができる。
これに対し、当該搭載部位S1に隣接或いは近接する搭載部位S2乃至搭載部位S4に於いては、それぞれの搭載部位Sに対して近接或いは隣接する他の搭載部位Sの位置(方向)、距離並びに半導体素子の固着順などを考慮して、当該搭載部位S上に被着・形成される接着剤の形成パターンが設定される。
即ち、搭載部位S2にあっては、前記搭載部位S1に於ける半導体素子20の搭載・固着の際、吸着ツールから噴出される圧気の流れが、回路基板10の長手方向とは垂直の方向(配線基板の短手方向)に沿う。従って、比較的大面積を有する円形形状の接着剤100−2aは、当該搭載部位S2の中央部より搭載部位S1側(図16に於ける搭載部位S1側)に偏寄して被着される。
同様に、それぞれ比較的小面積を有する円形形状の接着剤100−2b乃至接着剤100−2dも、中央部と搭載部位S1の四隅(コーナー部)との間に於いて、搭載部位S1側に若干偏寄して被着される。
この様な選択的な配置により、接着剤100−2は、その体積重心が搭載部位S2の中央部から搭載部位S1側に偏寄して配設される。
この様に、搭載部位S2に於いて、接着剤100−2を選択的に配置することにより、搭載部位S1に対して半導体素子20を搭載する際に、吸着ツールから噴出される圧気により、接着剤100−2の体積重心は、当該搭載部位S2の中央部に移動する。
従って、当該搭載部位S2に半導体素子20を搭載する際には、接着剤100−2を搭載部位S2の領域全体に容易に且つ均一に押し広げることができる。もって当該接着剤100−2の体積分布に偏りが発生することなく、半導体素子20を配線基板10上に確実に固着することができる。
また、搭載部位S3に対しては、前記搭載部位S1に於ける半導体素子20の搭載・固着の際、吸着ツールから噴出される圧気の流れが、回路基板10の長手方向と平行に流れる。また、前記搭載部位S2に於ける半導体素子20の搭載・固着の際、吸着ツールから噴出される圧気の流れが、前記基板の長手方向と短手方向に挟まれる方向(約45°方向)から流れる。しかも、これら2方向から流れ来る圧気は、流れるタイミイグも異なる。
従って、搭載部位S3にあっては、比較的大面積を有する円形形状の接着剤100−3aは、当該搭載部位S3の中央部より前記搭載部位S1側に、且つ前記搭載部位S2側に偏寄して、即ち搭載部位S1に向かう方向のベクトルと搭載部位S2に向かう方向のベクトルとの二つのベクトルの和の方向に偏寄した箇所に位置するよう被着される。
同様に、それぞれ比較的小面積を有する円形形状の接着剤100−3b乃至接着剤100−3dも、当該中央部と搭載部位S3の四隅(コーナー部)との間に於いて、前記搭載部位S1側に、且つ前記搭載部位S2側に若干偏寄して、即ち搭載部位S1に向かう方向のベクトルと搭載部位S2に向かう方向のベクトルとの二つのベクトルの和の方向に偏寄した箇所に位置するよう被着される。
この様な選択的な配置により、接着剤100−3は、その体積重心が搭載部位S3の中央部から搭載部位S1側に、且つ前記搭載部位S2側に偏寄して、即ち搭載部位S1及び搭載部位S2に向かう方向のベクトルの和の方向に偏寄した部位に位置して配設される。
この様に、接着剤100−3を選択的に配置しておくことにより、搭載部位S1並びに搭載部位S2対して半導体素子20が順次搭載される際に吸着ツールから噴出される圧気により、接着剤100−3の体積重心は搭載部位S3の中央部に移動する。
従って、当該搭載部位S3に対して半導体素子20を搭載する際には、接着剤100−3を搭載部位S3の領域全体に容易に且つ均一に押し広げることができる。もって、当該接着剤100−3の体積分布に偏りが発生することなく、半導体素子20を配線基板10上に確実に固着することができる。
更に、搭載部位S4に対しては、まず搭載部位S1に於ける半導体素子20の搭載・固着の際、吸着ツール26或いは吸着ツール28から噴出される圧気が、回路基板の長手方向と短手方向に挟まれる方向(約45°方向)から流れる。また、搭載部位S2に於ける半導体素子20の搭載・固着の際、吸着ツールから噴出される圧気が、回路基板10の長手方向と平行に流れる。更に、搭載部位S3に於ける半導体素子20の搭載・固着の際、吸着ツールから噴出される圧気が、回路基板10の長手方向とは垂直な方向に流れる。そして、これら3方向から流れ来る圧気は、タイミイグがそれぞれ異なる。
従って、搭載部位S4にあっては、比較的大面積を有する円形形状の接着剤100−4aは、当該搭載部位S4の中央部より前記搭載部位S1側に、且つ前記搭載部位S2側に、更には前記搭載部位S3側に偏寄して、即ち搭載部位S1に向かう方向のベクトル、搭載部位S2に向かう方向のベクトル、及び搭載部位S3に向かう方向のベクトルの三つのベクトルの和の方向に偏寄した箇所に位置するよう被着される。
同様に、それぞれ比較的小面積を有する円形形状の接着剤100−4b乃至接着剤100−4dも、当該中央部と搭載部位S4の四隅(コーナー部)との間に於いて、搭載部位S1側に、且つ搭載部位S2側に、更に搭載部位S3側に若干偏寄して、即ち搭載部位S1に向かう方向のベクトル、搭載部位S2に向かう方向のベクトル、及び搭載部位S3に向かう方向のベクトルの三つのベクトルの和の方向に偏寄した箇所に位置するように被着される。
この様な選択的な配置により、接着剤100−4は、その体積重心が搭載部位S4の中央部から搭載部位S1側に、且つ前記搭載部位S2側に、更に前記搭載部位S3側に偏寄して、即ち搭載部位S1、搭載部位S2及び搭載部位S3に向かう方向のベクトルの和の方向に偏寄した箇所に位置して配設される。
この様に、接着剤100−4を選択的に配置しておくことにより、搭載部位S1、搭載部位S2並びに搭載部位S3に対して半導体素子20が順次搭載される過程に於いて、吸着ツールから噴出される圧気により、接着剤100−4の体積重心は搭載部位S4の中央部に移動する。
従って、搭載部位S4に対して半導体素子20を搭載する際には、接着剤100−4を搭載部位S4の領域全体に容易に且つ均一に押し広げることができる。もって、当該接着剤100−4の体積分布に偏りが発生することなく、半導体素子20を配線基板10上に確実に固着することができる。
同様に、前記図15に示す搭載部位S5乃至搭載部位S12に対しても、それぞれに被着される接着剤100−5乃至100−12について、搭載部位S1から始まり直前に半導体素子20が搭載される搭載部位Sn−1までの圧気の影響を考慮する。
即ち、それぞれの搭載部位Sに対し、接着剤100の体積重心を偏寄して配設しておき、吸着ツールから噴出される圧気によって、所定の搭載部位Snに対する半導体素子の搭載の直前迄に、当該所定の搭載部位Snに於ける接着剤100の体積重心を当該搭載部位Snの中央部に移動せしめる。
従って、搭載部位Snに対して半導体素子20を搭載する際、接着剤100−2を搭載部位Snの領域全体に容易に且つ均一に押し広げることができる。もって、当該接着剤100−2の体積分布に偏りが発生することなく、半導体素子20を配線基板10上に確実に固着することができる。
この様に、予め選択されたパターンをもって被着された接着剤100を介して、搭載部位S1乃至搭載部位S12に対し、順次半導体素子20が搭載・固着される。
なお、搭載部位Sに被着される接着剤の形成パターンは、例えば図17に示す形状であってもよい。当該図17は、本発明の第2の実施の形態の変形例として、配線基板への接着剤の他の配設形態を示す。
本変形例にあっては、例えば搭載部位S1に於いて、その対角線に沿って、接着剤110−1a及び接着剤110−1bを、直線状に且つ交差する如くに被着する。かかる被着形態により、接着剤110−1は、その交差部位(交点)に於ける被着量が最大となり、当該搭載部位S1にあっては、接着剤40−1の体積重心は当該交点部に位置する。
この様な接着剤110被着形態をとる搭載部位Snあっては、搭載部位S1を最初として、直前に半導体素子が搭載される搭載部位Sn−1までの圧気の影響を考慮して、接着剤110−na及び接着剤110−nbの交差部位即ち体積重心を、隣接或いは近接する複数の搭載部位Sに向かう方向のベクトルの和の方向に偏寄した箇所に位置せしめる。このとき、かかる交差部位の偏寄の為に、接着剤110−na及び接着剤110−nbは、必要に応じて湾曲され、またその長さ或いは幅が選択される。
この様な接着剤110の被着形態をとることにより、吸着ツールから噴出される圧気によって、所定の搭載部位Snに対する半導体素子20の搭載の直前迄に、当該所定の搭載部位Snに於ける接着剤110の体積重心を、当該搭載部位Snの中央部に移動せしめる。
従って、所定の搭載部位Snに対して半導体素子20を搭載する際には、接着剤110を当該搭載部位Snの領域全体に容易に且つ均一に広げることができる。これにより、接着剤110の体積分布に偏りが発生せず、もって半導体素子20を配線基板10上に確実に固着することができる。
[第3の実施の形態]
本発明の第3の実施の形態に係る、電子部品の配線基板への実装方法について、図18並びに図19を用いて説明する。
当該第3の実施の形態にあっては、1枚の配線基板の長手方向に複数列、即ち少なくとも2列に並んで、パッケージ基板部が複数個配設される。当該パッケージ基板部には、それぞれ複数個の半導体素子が搭載される。
ここで、配線基板10上には、それぞれ半導体素子が搭載される搭載部位SPを4個含むパッケージ基板部150が、当該配線基板10の長手方向に5個、2列に並び、計10箇所設けられている。(図18参照)
図18に於いて、破線により囲んでいる、パッケージ基板部150の一つを、図19に拡大して示す。
更に、当該パッケージ基板部150の一つに、半導体素子180が搭載・固着された状態を、図20に示す。
一つのパッケージ基板部150にあって、4個の半導体素子は、搭載部位SP1、次いで搭載部位SP2、搭載部位SP3、更に搭載部位SP4の順に搭載・固着される。当該半導体素子の搭載順は、搭載される半導体素子の高さ(厚さ)、或いは搭載部位SP相互の間隔等が考慮されて決定される。
図19に示される様に、矩形形状を有する第1の搭載部位SP1にあっては、その対角線に沿って、接着剤160−1a及び接着剤160−1bが、交差する如く被着されている。更に、当該接着剤160−1a及び接着剤160−1bの交点(当該交点は、搭載部位S1の中央部に位置する)近傍には、接着剤160−1c並びに160−1dがそれぞれ円形状に被着されている。
かかる被着形態により、接着剤160−1は、搭載部位SP1の中央部近傍に於ける被着量が最大となり、当該接着剤160−1の体積重心(図19に示す接着剤160−1に於いて黒丸で示す箇所)は、矩形形状の中央部に位置する。
即ち、第1の搭載部位SP1にあっては、その中央部に於ける接着剤160−1の被着量が最も多く、当該接着剤160−1の体積重心が当該矩形形状の中央部に位置する。これにより、半導体素子180−1を搭載部位SP1に搭載する際、接着剤160−1を当該搭載部位SP1の領域全体に容易に、且つ均一に押し広げることができる。
尚、接着剤160−1の被着パターンは、直線(接着剤160−1a及び160−1b)と円形(接着剤160−1c及び160−1d)とにより構成されることから、当該接着剤160−1の被着・形成のためのディスペンサの制御は容易である。これにより、接着剤160−1の体積分布に偏りが発生することなく、半導体素子180−1を配線基板10上に確実に固着することができる。
一方、第2の搭載部位SP2乃至第4の搭載部位SP4に被着される接着剤160−2乃至160−4の形成パターンは、搭載部位SP1に形成された接着剤160−1の形成パターンとは異なる形状を有する。
即ち、矩形状の領域内に複数個の外部接続端子170−2が配設された第2の搭載部位SP2に於いては、当該矩形の対角線に沿って、接着剤160−2a及び接着剤160−2bを、交差する如く被着されており、また、接着剤160−2cが、搭載部位SP2の中央部から前記搭載部位S1側に偏寄して、円形状に被着されている。
この結果、当該接着剤160−2の体積重心は、図面上、接着剤160−2において、黒丸で示す部位に在る。
この様な接着剤160−2の被着形態をとることにより、搭載部位SP1に対する半導体素子180−1の搭載の際、吸着ツールから噴出される圧気Wによって、搭載部位SP2に於ける接着剤160−2の体積重心は、当該搭載部位SP2の中央部に移動する。
従って、当該搭載部位SP2に対して半導体素子180−2を搭載する際には、接着剤160−2を搭載部位SP2の領域全体に容易に且つ均一に押し広げることができる。これにより、接着剤160−2の体積分布に偏りが発生することなく、半導体素子180−2を配線基板10上に確実に固着することができる。
一方、矩形領域の四辺に沿って複数個の外部接続端子170−3が配設された第3の搭載部位SP3に於いては、当該矩形領域の対角線に沿って、接着剤160−3a及び接着剤160−3bが、交差する如く被着されている。そして、搭載部位SP3の中央部から搭載部位S1に向かう方向のベクトルと搭載部位S2に向かう方向のベクトルとの和の方向に偏寄して、接着剤160−3cが円形状に被着されている。
この結果、当該接着剤160−3の体積重心は、図面上、接着剤160−3に於いて、黒丸で示す部位に在る。
この様な接着剤160−3の被着形態をとることにより、搭載部位SP1並びに搭載部位SP2に対する半導体素子の搭載の際、吸着ツールから噴出される圧気Wによって、搭載部位SP3に於ける接着剤160−3の体積重心は、当該搭載部位SP3の中央部に移動する。
従って、搭載部位SP3に対して半導体素子180−3(図示せず)を搭載する際には、接着剤160−3を当該搭載部位S3の領域全体に容易に且つ均一に押し広げることができる。もって、接着剤160−3の体積分布に偏りが発生することなく、半導体素子180−3を配線基板10上に確実に固着することができる。
更に、矩形領域の四辺に沿って複数個の外部接続端子170−4が配設された第4の搭載部位SP4に於いては、当該矩形領域の対角線に沿って、接着剤160−4a及び接着剤160−4bが、交差する如く被着されている。また、接着剤160−4cが、搭載部位S4の中央部から搭載部位SP1に向かう方向のベクトル、搭載部位SP2に向かう方向のベクトル、及び搭載部位SP3に向かう方向のベクトルの和の方向に偏寄して、円形状に被着されている。この結果、当該接着剤160−4の体積重心は、図面上、接着剤160−4に於いて、黒丸で示す部位に在る。
この様な接着剤160−4の被着形態をとることにより、搭載部位SP1乃至搭載部位SP3に対する半導体素子の搭載の際、吸着ツールから噴出される圧気によって、搭載部位SP4に於ける接着剤160−4の体積重心は、当該搭載部位SP4の中央部に移動する。
従って、当該搭載部位SP4に対して半導体素子180−4(図示せず)を搭載する際には、接着剤160−4を搭載部位SP4の領域全体に容易に且つ均一に押し広げることができる。もって、当該接着剤160−4の体積分布に偏りが発生することなく、半導体素子180−4を配線基板10上に確実に固着することができる。
この様に、配線基板10に於ける第1のパッケージ基板部150−1部への半導体素子4個の搭載・固着が行われた後、第2のパッケージ基板部150−2部への半導体素子4個の搭載・固着が行われる。
以後、他のパッケージ基板部150に対して順次半導体素子の搭載・固着が行われる。各パッケージ基板部150に於ける複数個の半導体素子の搭載手段は、前記態様と同一の手順とされる。
しかる後、配線基板10の他方の主面(裏面)に、錫(Sn)−銀(Ag)はんだ又は錫(Sn)−銀(Ag)−銅(Cu)はんだ等から成るはんだボール電極等の外部接続電極30を複数形成する。
配線基板10に於けるパッケージ基板部150上に半導体素子180が実装され、当該配線基板10の他方の主面に外部接続電極30が配設された状態を、図20に示す。これは、図19に於けるX−X'断面に相当する。
しかる後、ダイシングブレード等を用い、配線基板10をパッケージ基板部150毎に切断・分離し、4個の半導体素子180−1乃至180−4が各搭載部位S1乃至搭載部位S4に搭載されてなる、固片化されたパッケージ構造を得る。
尚、ここに示す各パッケージ基板部150の搭載部位SP1乃至搭載部位SP4に被着・形成される接着剤160の形成パターンの形状は一例であり、勿論これに限定されない。
即ち接着剤160の被着形態パターンは、前記図9乃至図10、図13、図14或いは図17に示す形態とすることもできる。
要は、一つの搭載部位SPに半導体素子が搭載される際に、接着剤が当該搭載部位SPの領域全体に容易に且つ均一に広げられて、接着剤体積分布に偏りが発生することなく、半導体素子をパッケージ基板部150に確実に搭載・固着することができればよい。
即ち、当該搭載部位SPに被着・形成される接着剤の体積重心が、当該搭載部位SPに隣接乃至近接し、且つ当該搭載部位SPに先行して半導体素子が搭載される搭載部位SPnに向かう方向のベクトル(の和)の方向に偏寄した部位に位置するように、当該接着材は被着・形成される。
この結果、当該搭載部位SPよりも先行して半導体素子が搭載される搭載部位SPに於いて半導体素子が搭載される際に、吸着ツールから噴出される圧気により、接着剤の体積重心が当該搭載部位SPの中央部に移動する。
尚、図18に示す配線基板10にあっては、各パッケージ基板部150−1乃至150−10それぞれに於いて4個の搭載部位SPに被着・形成される接着剤について、そのパターン形状が選択されている。
これに対し、隣り合うパッケージ基板間、例えばパッケージ基板部150−1とパッケージ基板部150−2との間、パッケージ基板部150−1とパッケージ基板部150−9との間、或いはパッケージ基板部150−1とパッケージ基板部150−10との間は、一般的に十分に離間している。従って、隣り合うパッケージ基板に於ける半導体素子の固着作業の際にも、吸着ツールから放出される圧気による影響、即ち接着剤の変形・移動は生じない。
仮に、当該パッケージ基板間に於いて、吸着ツールの適用による圧気の影響が生ずる場合には、本発明思想に従って、接着剤の選択的な配設形態を適用することができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1)
支持基板上の、複数の電子部品搭載部位のそれぞれに、接着剤を配設する工程と、
前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、
前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、
N番目に電子部品が搭載される搭載部位に配置する接着剤の体積重心を、当該N番目に電子部品が搭載される搭載部位に近接して配置され且つN−1番目以前に電子部品が搭載される搭載部位に対して近づく方向に偏寄して配置することを特徴とする電子部品の実装方法。
(付記2)
支持基板上の、複数の電子部品搭載部位のそれぞれに、接着剤を配設する工程と、
前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、
前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、
N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、N−1番目以前に電子部品が搭載される搭載部位に対し電子部品が搭載される際に吸着ツールから噴出される圧気に対応して配置することを特徴とする電子部品の実装方法。
(付記3)
付記1又は2記載の電子部品の実装方法であって、
前記N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、前記N−1番目以前に前記電子部品が搭載される近接する搭載部位の面積中心に向かう方向に偏寄して配置することを特徴とする電子部品の実装方法。
(付記4)
付記1乃至3いずれか一項記載の電子部品の実装方法であって、
N=1である場合は、前記電子部品が搭載される搭載部位に形成する前記接着剤の体積重心が当該搭載部位の面積中心に位置するように、前記接着剤を当該搭載部位において略点対称に形成することを特徴とする電子部品の実装方法。
(付記5)
支持基板上の、複数の電子部品搭載部位のそれぞれに接着剤を配設する工程と、
前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、
前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、
N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、N−1番目以前に電子部品が搭載され、当該N番目に電子部品が搭載される搭載部位に近接する複数の搭載部位に於けるそれぞれの面積中心に向かう方向のベクトルの和の方向に偏寄して配置することを特徴とする電子部品の実装方法。
(付記6)
付記1乃至5いずれか一項記載の電子部品の実装方法であって、
前記接着剤はディスペンス法により被着され、
当該接着剤は、支持基板の電子部品搭載部位にパターン描画されることを特徴とする電子部品の実装方法。
(付記7)
付記6記載の電子部品の実装方法であって、
パターン描画される接着剤は、略直線形状又は略円形形状のパターン形状を有することを特徴とする電子部品の実装方法。
(付記8)
付記6又は7記載の電子部品の実装方法であって、
N番目に電子部品が搭載される搭載部位に配設される接着剤のうち、少なくとも搭載部位の中心又は中心近傍に被着される接着剤は、N−1番目以前に電子部品が搭載され近接する搭載部位に於ける電子部品搭載時に吸着ツールから噴出される圧気に対応して配置されることを特徴とする電子部品の実装方法。
(付記9)
付記1乃至8いずれか一項記載の電子部品の実装方法であって、
前記電子部品を固着する工程において、前記支持基板及び前記支持基板の各電子部品搭載部位に形成された前記接着剤を加熱することを特徴とする電子部品の実装方法。
(付記10)
付記2乃至9いずれか一項記載の電子部品の実装方法であって、
前記接着剤は熱硬化性樹脂であり、
前記吸着ツールは加熱手段を備え、
前記電子部品を固着する工程において、当該加熱手段により前記電子部品を加熱しながら、前記吸着ツールを降下することを特徴とする電子部品の実装方法。
(付記11)
付記1乃至10いずれか一項記載の電子部品の実装方法であって、
前記支持基板の前記電子部品搭載部位は、略矩形形状を有していることを特徴とする電子部品の実装方法。
(付記12)
付記1乃至11いずれか一項記載の電子部品の実装方法であって、
前記電子部品は、下面に外部接続端子が形成された半導体素子であることを特徴とする電子部品の実装方法。
(付記13)
付記1乃至12記載の電子部品の実装方法であって、
複数個の搭載部位を具備する支持基板の、前記当該搭載部位に電子部品を搭載した後、前記支持基板を当該搭載部位ごとに分離する工程を有することを特徴とする電子部品の実装方法。
(付記14)
付記1乃至12記載の電子部品の実装方法であって、
複数のパッケージ基板部が形成された支持基板の、前記当該パッケージ基板部に電子部品を搭載した後、前記支持基板を当該パッケージ基板部ごとに分離する工程を有することを特徴とする電子部品の実装方法。
(付記15)
支持基板上の、複数の電子部品搭載部位のそれぞれに、接着剤を配設する工程と、
前記複数の電子部品搭載部位それぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、
前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、
一つの電子部品が搭載される搭載部位に配設される接着剤の体積重心を、当該一つの電子部品に先行して搭載される他の電子部品が搭載される搭載部位に対し当該他の電子部品が搭載される際に吸着ツールから噴出される圧気に対応して配置することを特徴とする電子部品の実装方法。
半導体素子を配線基板上に搭載する従来の方法(その1)を示す断面図である。 半導体素子を配線基板上に搭載する従来の方法(その2)を示す断面図である。 本発明の第1の実施の形態に係る電子部品の実装方法を示す平面図(その1)である。 本発明の第1の実施の形態に係る電子部品の実装方法を示す平面図(その2)である。 接着剤を搭載部位Sに被着する方法を示す図である。 搭載部位S1に、接着剤12−1を介して半導体素子20−1を搭載する方法(その1)を示す断面図である。 搭載部位S1に、接着剤12−1を介して半導体素子20−1を搭載する方法(その2)を示す断面図である。 本発明の第1の実施の形態に係る方法を用いて形成された半導体装置の断面図である。 搭載部位S1乃至S5に於ける接着剤の形成パターンの第1の変形例を示す平面図である。 搭載部位S1乃至S5に於ける接着剤の形成パターンの第2の変形例を示す平面図である。 搭載部位S1乃至S5に於ける接着剤の形成パターンの第3の変形例を示す平面図である。 図11に示す接着剤50−1乃至50−2の被着手順を示す平面図である。 搭載部位S1乃至S5に於ける接着剤の形成パターンの第4の変形例を示す平面図である。 搭載部位S1乃至S5に於ける接着剤の形成パターンの第5の変形例を示す平面図である。 本発明の第2の実施の形態に係る電子部品の配線基板への実装方法を示す平面図である。 図15に示す配線基板において搭載部位S1乃至S4が配設された箇所を示す図である。 本発明の第2の実施の形態の変形例に係る電子部品の実装方法を示す平面図である。 本発明の第3の実施の形態に係る電子部品の実装方法を示す平面図である。 図18において点線により囲んで示したパッケージエリアを示す平面図である。 図19に於ける線X−X'に沿う、配線基板10の断面図である。
符号の説明
10 配線基板
12、40、45、50、55、60、100、110、160 接着剤
15 ディスペンサ
20−1、20−2、20−3、20−4、20−5 半導体素子
26、28 吸着ツール
150 パッケージ基板部

Claims (10)

  1. 支持基板上の、複数の電子部品搭載部位のそれぞれに、接着剤を配設する工程と、
    前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、
    前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、
    N番目に電子部品が搭載される搭載部位に配置する接着剤の体積重心を、当該N番目に電子部品が搭載される搭載部位に近接して配置され且つN−1番目以前に電子部品が搭載される搭載部位に対して近づく方向に偏寄して配置することを特徴とする電子部品の実装方法。
  2. 支持基板上の、複数の電子部品搭載部位のそれぞれに、接着剤を配設する工程と、
    前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、
    前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、
    N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、N−1番目以前に電子部品が搭載される搭載部位に対し電子部品が搭載される際に吸着ツールから噴出される圧気に対応して配置することを特徴とする電子部品の実装方法。
  3. 請求項1又は2記載の電子部品の実装方法であって、
    前記N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、前記N−1番目以前に前記電子部品が搭載される近接する搭載部位の面積中心に向かう方向に偏寄して配置することを特徴とする電子部品の実装方法。
  4. 支持基板上の、複数の電子部品搭載部位のそれぞれに接着剤を配設する工程と、
    前記複数の電子部品搭載部位のそれぞれに、前記接着剤を介して電子部品を固着する工程と、を具備し、
    前記複数の電子部品搭載部位のそれぞれに接着剤を配設する際、
    N番目に電子部品が搭載される搭載部位に配設される接着剤の体積重心を、N−1番目以前に電子部品が搭載され、当該N番目に電子部品が搭載される搭載部位に近接する複数の搭載部位に於けるそれぞれの面積中心に向かう方向のベクトルの和の方向に偏寄して配置することを特徴とする電子部品の実装方法。
  5. 請求項1乃至4いずれか一項記載の電子部品の実装方法であって、
    前記接着剤はディスペンス法により被着され、
    当該接着剤は、支持基板の電子部品搭載部位にパターン描画されることを特徴とする電子部品の実装方法。
  6. 請求項5記載の電子部品の実装方法であって、
    パターン描画される接着剤は、略直線形状又は略円形形状のパターン形状を有することを特徴とする電子部品の実装方法。
  7. 請求項5又は6記載の電子部品の実装方法であって、
    N番目に電子部品が搭載される搭載部位に配設される接着剤のうち、少なくとも搭載部位の中心又は中心近傍に被着される接着剤は、N−1番目以前に電子部品が搭載され近接する搭載部位に於ける電子部品搭載時に吸着ツールから噴出される圧気に対応して配置されることを特徴とする電子部品の実装方法。
  8. 請求項1乃至7いずれか一項記載の電子部品の実装方法であって、
    前記電子部品は、下面に外部接続端子が形成された半導体素子であることを特徴とする電子部品の実装方法。
  9. 請求項1乃至4いずれか一項記載の電子部品の実装方法であって、
    複数個の搭載部位を具備する支持基板の、前記当該搭載部位に電子部品を搭載した後、前記支持基板を当該搭載部位ごとに分離する工程を有することを特徴とする電子部品の実装方法。
  10. 請求項1乃至4いずれか一項記載の電子部品の実装方法であって、
    複数のパッケージ基板部が形成された支持基板の、前記当該パッケージ基板部に電子部品を搭載した後、前記支持基板を当該パッケージ基板部ごとに分離する工程を有することを特徴とする電子部品の実装方法。
JP2007035280A 2007-02-15 2007-02-15 電子部品の実装方法 Expired - Fee Related JP5018117B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007035280A JP5018117B2 (ja) 2007-02-15 2007-02-15 電子部品の実装方法
TW097100157A TWI381461B (zh) 2007-02-15 2008-01-03 安裝電子組件之方法
US11/968,971 US8230590B2 (en) 2007-02-15 2008-01-03 Method for mounting electronic components
KR1020080008438A KR100941644B1 (ko) 2007-02-15 2008-01-28 전자부품의 실장 방법
CN2008100032543A CN101246826B (zh) 2007-02-15 2008-01-28 安装电子部件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007035280A JP5018117B2 (ja) 2007-02-15 2007-02-15 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2008198940A true JP2008198940A (ja) 2008-08-28
JP5018117B2 JP5018117B2 (ja) 2012-09-05

Family

ID=39705405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007035280A Expired - Fee Related JP5018117B2 (ja) 2007-02-15 2007-02-15 電子部品の実装方法

Country Status (5)

Country Link
US (1) US8230590B2 (ja)
JP (1) JP5018117B2 (ja)
KR (1) KR100941644B1 (ja)
CN (1) CN101246826B (ja)
TW (1) TWI381461B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035297B1 (ko) * 2006-09-27 2011-05-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법
US11296015B2 (en) 2016-08-04 2022-04-05 Infineon Technologies Ag Die attach methods and semiconductor devices manufactured based on such methods

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368374B2 (en) 2009-02-27 2016-06-14 Dexerials Corporation Method of manufacturing semiconductor device
US10568210B2 (en) 2015-09-02 2020-02-18 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with embedded electronic component
JP7127269B2 (ja) * 2017-10-23 2022-08-30 昭和電工マテリアルズ株式会社 部材接続方法
KR102074951B1 (ko) 2019-07-11 2020-02-07 이연수 공기환경개선장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283945A (ja) * 1988-09-21 1990-03-26 Oki Electric Ind Co Ltd 樹脂コーティング装置
JPH0567648A (ja) * 1991-09-09 1993-03-19 Fujitsu Ltd 半導体実装方法とその装置
JPH10125724A (ja) * 1996-10-16 1998-05-15 Matsushita Electric Ind Co Ltd フリップチップのボンディング方法
JPH1187420A (ja) * 1997-09-08 1999-03-30 Fujitsu Ltd 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2005123322A (ja) * 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 半導体製造装置および製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593462A (en) * 1984-09-24 1986-06-10 Tdk Corporation Apparatus for automatically mounting chip-type circuit elements on substrate
JPH07109957B2 (ja) * 1988-06-21 1995-11-22 松下電器産業株式会社 電子部品装着方法
JPH08316690A (ja) * 1995-05-18 1996-11-29 Fuji Mach Mfg Co Ltd 電子部品取外し装置
AU6015596A (en) * 1995-06-13 1997-01-09 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconducto r and method of production of semiconductor device
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
DE69831101T2 (de) 1997-10-02 2006-06-08 Matsushita Electric Industrial Co., Ltd., Kadoma Montagemethode für Halbleiterbauteile auf einer Leiterplatte
JPH11176849A (ja) 1997-12-05 1999-07-02 Mitsui High Tec Inc 半導体装置の製造方法
SG83785A1 (en) * 1999-04-30 2001-10-16 Esec Trading Sa Apparatus and method for mounting semiconductor chips on a substrate
JP2001044241A (ja) 1999-07-30 2001-02-16 Toppan Forms Co Ltd Icチップの実装方法
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
JP3798003B2 (ja) * 2004-02-05 2006-07-19 沖電気工業株式会社 ダイスボンド装置及びダイスボンド方法
JP4215685B2 (ja) 2004-06-10 2009-01-28 シャープ株式会社 電子回路素子の製造方法
CN100562980C (zh) * 2005-10-06 2009-11-25 富士通微电子株式会社 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283945A (ja) * 1988-09-21 1990-03-26 Oki Electric Ind Co Ltd 樹脂コーティング装置
JPH0567648A (ja) * 1991-09-09 1993-03-19 Fujitsu Ltd 半導体実装方法とその装置
JPH10125724A (ja) * 1996-10-16 1998-05-15 Matsushita Electric Ind Co Ltd フリップチップのボンディング方法
JPH1187420A (ja) * 1997-09-08 1999-03-30 Fujitsu Ltd 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2005123322A (ja) * 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 半導体製造装置および製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035297B1 (ko) * 2006-09-27 2011-05-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법
US11296015B2 (en) 2016-08-04 2022-04-05 Infineon Technologies Ag Die attach methods and semiconductor devices manufactured based on such methods

Also Published As

Publication number Publication date
TWI381461B (zh) 2013-01-01
US8230590B2 (en) 2012-07-31
KR100941644B1 (ko) 2010-02-11
TW200834759A (en) 2008-08-16
CN101246826A (zh) 2008-08-20
KR20080076731A (ko) 2008-08-20
JP5018117B2 (ja) 2012-09-05
US20080196245A1 (en) 2008-08-21
CN101246826B (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
JP3688249B2 (ja) 半導体装置の製造方法
JP5018117B2 (ja) 電子部品の実装方法
KR101051350B1 (ko) 반도체 장치 및 그 제조 방법
TWI427754B (zh) 在鋸道上使用通孔晶粒之封裝中的封裝
JP4986738B2 (ja) 半導体パッケージおよびこれを用いた半導体装置
US7749806B2 (en) Fabricating process of a chip package structure
JP2007043065A (ja) 半導体装置
US9299606B2 (en) Fabricating pillar solder bump
JP2009010073A5 (ja)
KR970011666B1 (ko) 미소장소의 전기접속방법
US8434664B2 (en) Micro-ball loading device and loading method
JPH07321244A (ja) 電子部品および電子部品の製造方法
JPH06224198A (ja) フリップチップデバイス用ボール接合
TWI611485B (zh) 覆晶底部填充
JP3416032B2 (ja) 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JPH10150069A (ja) 半導体パッケージ及びその製造方法
JP5678978B2 (ja) 半導体装置の製造方法
JP2764532B2 (ja) バンプの接合方法および接合装置
JP5121621B2 (ja) 基板の製造方法
JP2015015362A (ja) 半導体装置の製造方法
JP4372434B2 (ja) 半導体装置及びその製造方法
JP2000012733A (ja) パッケージ型半導体装置
JPH11135552A (ja) 半導体装置製造方法
TWI491001B (zh) 積體電路總成
JP3399344B2 (ja) バンプ形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees