KR101051350B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101051350B1
KR101051350B1 KR1020080083747A KR20080083747A KR101051350B1 KR 101051350 B1 KR101051350 B1 KR 101051350B1 KR 1020080083747 A KR1020080083747 A KR 1020080083747A KR 20080083747 A KR20080083747 A KR 20080083747A KR 101051350 B1 KR101051350 B1 KR 101051350B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
electrode terminal
bonding
external connection
adhesive layer
Prior art date
Application number
KR1020080083747A
Other languages
English (en)
Other versions
KR20090023183A (ko
Inventor
다카오 니시무라
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20090023183A publication Critical patent/KR20090023183A/ko
Application granted granted Critical
Publication of KR101051350B1 publication Critical patent/KR101051350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

본 발명은 전극 단자가 배열 설치된 지지 기체(基體)와, 상기 지지 기체 상에 탑재된 중간 부재와, 일부가 상기 중간 부재에 의해 지지되어, 상기 지지 기체 상에 배열 설치된 반도체 소자와, 상기 반도체 소자의 전극 단자에 대응하여, 상기 지지 기체 상 또는 상기 중간 부재 상에 배열 설치된 볼록 형상 부재를 구비하고, 상기 반도체 소자의 전극 단자와 상기 지지 기체 상의 전극 단자가 본딩 와이어(bonding wire)에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치를 제공하는 것을 과제로 한다.
지지 기체, 중간 부재, 반도체 소자, 전극 단자

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 지지 기체(基體) 상에 복수의 반도체 소자가 적층 배치되는 반도체 장치 및 그 제조 방법에 관한 것이다.
전자 기기의 고기능화 및 소형화에 따라, 당해 전자 기기에 탑재되는 반도체 집적 회로 장치 등의 반도체 장치에 대해서도, 보다 고기능화, 고속 동작화와 함께, 소형화, 경량화가 더 요구되고 있다.
따라서, 당해 반도체 장치에서는, 회로 기판 등의 지지 기체(지지 기판) 상에, 복수개의 반도체 소자를 적층하여 탑재하는 것이 이루어져 있다.
이와 같이, 복수개의 반도체 소자를 적층 배치하는 구성은 예를 들어, 마이크로 프로세서 등의 논리 기능 소자와, 불휘발성 메모리 등의 반도체 기억 소자를 조합시켜 원하는 기능을 발휘시키는 경우 등에 생긴다.
이러한 경우, 논리 기능 소자 및 반도체 기억 소자는 그 회로 기능·회로 규모를 전혀 상이하게 하기 때문에, 외형 치수가 상이한 것이 일반적이다.
또한, 당해 반도체 소자는 통상, 직사각 형상의 평면 형상을 갖는다.
따라서, 적층된 상태에서, 상방에 위치하는 반도체 소자의 적어도 일단(一端)이 하방(지지 기체 측)에 위치하는 반도체 소자의 외방(外方)으로 날개(wing) 형상으로 연장 돌출되는 상태가 생기게 되는 경우가 있다.
또한, 상기 지지 기체에서의 경우의, 반도체 소자의 전극 단자가 접속되는 접속 단자의 배치 구성, 또는 당해 지지 기체의 전자 기기로의 접속용 단자의 배치 구성 등에 의해, 이들 복수의 반도체 소자로부터 도출(導出)되는 본딩 와이어(bonding wire)의 도출 방향 및/또는 도출 개소(箇所) 등이 제한되는 경우가 있다.
이러한 경우, 적층되는 반도체 소자는 그 중심선이 교차하도록 상이한 방향으로 되어(회전 배치되어) 적층되고, 당해 반도체 소자의 전극 단자로부터의 본딩 와이어 등의 도출의 자유도가 높아진다.
이 때, 상방에 위치하는 반도체 소자의 양단(兩端), 또는 적어도 일단이 하방(지지 기체 측)에 위치하는 반도체 소자의 전극 단자 배열 설치부(배열 설치 변)와는 상이한 방향으로 날개 형상으로 연장 돌출되는 상태로 되는 경우가 있다.
또한, 상기 지지 기체 상으로의 반도체 소자의 탑재 형태로서는, 당해 지지 기체 상에 소위 플립칩(flip-chip)(페이스다운(face-down)) 형태로 탑재되는 형태, 또는 당해 지지 기체 상에 페이스업 상태로 탑재되어 그 전극 단자 패드가 와이어 본딩법에 의해 지지 기체 상의 전극 단자에 접속되는 형태가 있다.
이들 탑재 형태는 적절하게 선택되고, 조합되어, 지지 기체 상에, 복수의 반 도체 소자가 적층되어 탑재 배치되지만, 상술한 바와 같이, 상방에 위치하는 반도체 소자의 일부가 하방(지지 기체 측)에 위치하는 반도체 소자의 외방으로, 당해 하방에 위치하는 반도체 소자의 에지부를 넘어 날개 형상으로 연장 돌출되는 상태는 당해 반도체 소자 상호간의 치수 관계, 및/또는 탑재하는 방향에 의해 발생한다.
또한, 복수의 반도체 소자를 적층하여 배열 설치할 때, 반도체 소자 상호간에 소위 스페이서(spacer)(간격 유지체)를 배열 설치하고, 당해 반도체 소자 사이에 공간을 형성하는 것이 행해지는 경우가 있다.
이 때, 상방에 위치하는 반도체 소자의 적어도 일단이 지지 기체인 스페이서의 외방으로 날개 형상으로 연장 돌출되는 상태가 생기는 경우가 있다.
또한, 상기 반도체 장치에서는, 상술한 바와 같이 반도체 소자의 적층 구조를 포함하는 것일 지라도, 그 두께(높이)를 더 감소시키는 것이 요구되고 있다.
한편, 적층되는 반도체 소자의 조합에 대해서도, 다양한 요구가 이루어지고 있다.
따라서, 상기 반도체 소자도, 그 두께를 더 감소하는 것이 필요로 되고 있다.
이와 같이, 두께가 감소된 반도체 소자가 상기 적층 구조체를 구성할 때에 적용되고, 당해 반도체 소자가 상방에 위치할 경우에는, 상술한 바와 같이, 당해 상방에 위치하는 반도체 소자에서의 전극 단자부가 상기 연장 돌출부에 위치하게 되는 상태가 생긴다.
이러한 경우, 당해 상방에 위치하는 반도체 소자의 전극 단자에 와이어 본딩을 행하려고 하면, 당해 반도체 소자의 연장 돌출부가 휘고(하방, 지지 기체 측으로 만곡(彎曲)하고), 충분한 가압이 이루어지지 않기 때문에 정상적인 와이어 본딩이 행해지지 않는다.
또한, 더 큰 압력을 가하면, 당해 상방에 위치하는 반도체 소자의 연장 돌출부에 손상을 발생시키게 되는 겨우 경우도 있다.
이와 같이, 반도체 소자의 적층 구조를 채용하여 이루어지는 반도체 장치에서, 상방에 위치하는 반도체 소자의 전극 단자에 와이어 본딩을 행할 때, 당해 반도체 소자의 연장 돌출부의 변형을 방지하기 위해, 종래 다양한 제안이 이루어지고 있다.
일례로, 기판 상에, 제 1 반도체 칩과, 당해 제 1 반도체 칩보다도 크며 당해 제 1 반도체 칩 상에 적층 배치된 제 2 반도체 칩이 배치되고, 당해 제 2 반도체 칩과 기판 사이에, 마운트(mount) 부재를 배열 설치하여 이루어지는 구성이 제안되고 있다(예를 들어, 특허문헌 1 참조).
또한, 기판 상에, 제 1 반도체 칩과, 당해 제 1 반도체 칩보다도 크며 당해 제 1 반도체 칩 상에 적층 배치된 제 2 반도체 칩이 배치되고, 당해 제 2 반도체 칩과 기판 사이에, 복수의 기둥 형상의 지지부를 배열 설치하여 이루어지는 구성이 제안되고 있다(예를 들어, 특허문헌 2 참조).
[특허문헌 1] 일본국 공개특허2001-320014호 공보
[특허문헌 2] 일본국 공개특허2005-197491호 공보
그러나, 상기 반도체 소자에서의 돌출부에 대하여, 와이어 본딩 시에 생기는 휨을 방지하려면, 돌출부의 크기에 대응한 전용의 지지 부재가 필요해지고, 다양한 종류의 지지재를 준비할 필요가 생긴다.
또한, 당해 지지재가 대형화되면, 당해 지지재를 피하여 다른 반도체 소자 또는 수동(受動) 부품을 배치할 필요가 생겨, 반도체 장치의 대형화를 초래하게 된다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로서, 적층 배치되는 반도체 소자에서의 돌출부에 대하여, 와이어 본딩 시에 생기는 휨을 억제하는 동시에, 반도체 장치로서 대형화를 초래하지 않는 지지 부재를 갖는, 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기한 과제를 달성하기 위해, 본 발명의 제 1 측면에 의하면, 전극 단자가 배열 설치된 지지 기체(基體)와, 지지 기체 상에 탑재된 중간 부재와, 일부가 상기 중간 부재에 의해 지지되어, 지지 기체 상에 배열 설치된 반도체 소자와, 반도체 소자의 전극 단자에 대응하여, 지지 기체 상 또는 중간 부재 상에 배열 설치된 볼록 형상 부재를 구비하고, 반도체 소자의 전극 단자와 지지 기체 상의 전극 단자가 본딩 와이어(bonding wire)에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치를 제공한다.
또한, 본 발명의 제 2 측면에 의하면, 전극 단자가 배열 설치된 지지 기체 상에, 중간 부재를 탑재하는 공정과, 지지 기체 상에, 볼록 형상 부재를 배열 설치하는 공정과, 중간 부재 상에, 반도체 소자를 페이스업(face-up) 상태로 탑재하는 공정과, 반도체 소자의 전극 단자와 지지 기체의 전극 단자를 와이어 본딩법에 의해 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명에 의하면, 지지 기체 상에, 복수개의 반도체 소자가 적층 상태로 배열 설치되는 반도체 장치로서, 상방에 위치하는 반도체 소자(지지 기체로부터 먼 위치에 있는 반도체 소자)가 하방에 위치하는 반도체 소자의 에지부를 넘어 연장 돌출되는 상태를 갖는 반도체 장치에서, 상기 상방에 위치하는 반도체 소자의 전극으로의 본딩 와이어의 접속이 확실하게 이루어진다.
또한, 소정의 외형 치수를 갖는 스페이서 상에, 당해 스페이서보다도 큰 외형 치수를 갖는 반도체 소자가 배열 설치되는 경우일지라도, 당해 반도체 소자의 전극으로의 본딩 와이어의 접속이 확실하게 이루어진다.
이에 따라, 상이한 외형 치수를 갖는 반도체 소자를 적층하여 이루어지는 반도체 장치, 또는 복수의 반도체 소자가 그 중심선이 교차하도록 상이한 방향으로 적층되는 반도체 장치를, 높은 접속 신뢰성으로, 용이하게 실현할 수 있다.
또한, 본 발명에 의하면, 상기한 반도체 장치를 용이하게 제조할 수 있다.
이하, 본 발명에 의한 반도체 장치의 실시예에 대해서, 그 제조 방법과 함께 상세하게 설명한다. 본 발명에 의한 반도체 장치는, 이하에 기재한 바와 같이, 복수의 실시예를 포함한다.
(실시예 1)
본 발명에 의한 반도체 장치의 제 1 실시예에 대해서, 도 1 내지 도 9를 사용하여 설명한다.
본 실시예에서의 반도체 장치는, 지지 기체인 배선 기판 상에 페이스업 상태로 탑재되고, 그 외부 접속용 전극 단자가 와이어 본딩법에 의해 당해 배선 기판 상의 전극 단자에 접속되는 제 1 반도체 소자와, 당해 제 1 반도체 소자 상에 페이스업 상태로 탑재되고, 그 외부 접속용 전극 단자가 와이어 본딩법에 의해 상기 배선 기판 상의 전극 단자에 접속되는 제 2 반도체 소자를 구비한다.
본 발명의 제 1 실시예에 따른 반도체 장치(100)를 도 1에 나타낸다.
도 1의 (a)는 당해 반도체 장치(100)의 평면을 나타내고, 또한 도 1의 (b)는 도 1의 (a)에서의 X-X' 단면을 나타낸다. 또한, 도 1의 (a)에서는, 수지 밀봉부의 표시를 생략하고, 그 외형을 실선으로 나타내고 있다.
당해 반도체 장치(100)에서는, 지지 기체인 배선 기판(101)의 한쪽의 주면(主面) 상에, 2개의 반도체 소자가 적층 배치되어 있다.
즉, 당해 배선 기판(101) 상에는, 제 1 반도체 소자(102)가 접착제층(103)을 통하여, 소위 페이스업 상태로 탑재되어 있고, 또한 당해 제 1 반도체 소자(102) 상에는, 제 2 반도체 소자(104)가 접착제층(105)을 통하여 페이스업 상태로 탑재되 어 있다.
여기서, 제 2 반도체 소자(104)는 사각 형상을 갖고, 제 1 반도체 소자(102) 상에서, 당해 제 1 반도체 소자(102)의 폭을 넘어 날개 형상(캔틸레버(cantilever) 형상)으로 연장 돌출되어 탑재되어 있다. 따라서, 제 1 반도체 소자(102)의 측부(側部)에서, 제 2 반도체 소자(104)의 연장 돌출부와 상기 지지 부재(101) 사이는 이간(離間)되어 있다.
그리고, 제 1 반도체 소자(102)는 배선 기판(101)과 제 2 반도체 소자(104) 사이에 위치하여 중간 부재를 이루고 있다.
이러한 구성에서, 상기 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)는 상기 제 2 반도체 소자(104)가 연장 돌출되는 2변과는 상이한 2변을 따라, 그 에지부 근방에 각각 복수개 배열 설치되어 있다.
또한, 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)는 당해 제 2 반도체 소자(104)의 길이 방향의 양단(兩端)의 2변을 따라, 그 에지부 근방에 각각 복수개 배열 설치되어 있다.
한편, 상기 배선 기판(101)의 주면 상에는, 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)에 대응하여 전극 단자(106)가 복수개 배열 설치되고, 또한 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)에 대응하여 전극 단자(107)가 복수개 배열 설치되어 있다.
그리고, 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)와 배선 기판(101) 상의 전극 단자(106) 사이는 본딩 와이어(108)에 의해 접속되고, 한편, 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)와 배선 기판(101) 상의 전극 단자(107) 사이는 본딩 와이어(109)에 의해 접속되어 있다.
본 실시예에서의 특징적 구성으로서, 상기 제 2 반도체 소자(104)에서의 연장 돌출부의 양단부 근방에서의 배선 기판(101) 상에, 당해 제 2 반도체 소자(104)의 에지부(변)를 따라, 또한 당해 반도체 소자(104)의 변의 길이와 동등한 길이를 갖는 장척(長尺) 형상의 도전성 패드(110)가 배열 설치되고, 당해 도전성 패드(110) 상에, 상기 제 2 반도체 소자(104)에서의 복수개의 외부 접속용 전극 단자(104e) 각각의 거의 바로 아래에 위치하여, 범프(bump)(111)로 이루어지는 볼록 형상 부재가 배열 설치되어 있다.
한편, 배선 기판(1)의 한쪽의 주면에서는, 반도체 소자(102), 반도체 소자(104) 및 본딩 와이어(108, 109) 등을 덮어, 밀봉용 수지(112)가 피복되어 있다.
또한, 당해 배선 기판(101)의 다른 쪽의 주면에는, 격자 형상으로 배열 설치된 복수개의 전극 단자(113) 상에, 각각 외부 접속용 단자(114)가 배열 설치되어 있다.
이러한 구성에서, 상기 배선 기판(101)은 예를 들어, 유리-에폭시, 유리-BT(비스말레이미드트리아진), 폴리이미드 등의 유기 절연성 수지, 또는 세라믹, 유리, 실리콘 등의 무기 재료로 형성된다. 그리고, 당해 배선 기판(1)의 표면 및/또는 내부에는, 소위 다층 배선 기술이 적용되어, 구리(Cu) 등으로 이루어지는 배선 및 전극 단자가 배열 설치된다. 당해 구리 배선 또는 전극 단자의 표면에는, 필요에 따라 니켈(Ni) 및 금(Au)으로 이루어지는 피복층이 배열 설치될 수도 있다.
당해 배선 기판(101)은 지지 기판, 회로 기판 또는 인터포저(interposer)라고도 한다.
또한, 상기 반도체 소자(102), 반도체 소자(104)는 실리콘(Si) 또는 갈륨비소(GaAs) 등의 반도체 기판의 한쪽의 주면에, 소위 웨이퍼 프로세스가 적용되어, 트랜지스터 등의 능동 소자, 용량 소자 등의 수동 소자 및 이들의 기능 소자를 서로 접속하는 배선층으로 전자 회로가 형성되어 있고, 당해 배선층은 당해 반도체 소자의 외부 접속용 전극 단자에 접속되어 있다.
반도체 소자(102), 반도체 소자(104)는 배선 기판(101)에 대해, 상기 전자 회로가 형성된 주면을 상면(上面)(표출면)으로 하여 탑재·배치되어 있다. 이러한 상태를 페이스업 상태라고 한다.
또한, 당해 반도체 소자에서의 외부 접속용 전극 단자와, 배선 기판(1) 상에 배열 설치된 전극 단자 사이를 접속하는 본딩 와이어(108), 본딩 와이어(109)는 금(Au), 구리(Cu) 또는 알루미늄(Al) 등의 금속을 주성분으로 하는 가는 선이 적용된다.
그리고, 당해 반도체 소자의 다른 쪽의 주면에 배열 설치되는 접착제층(103, 105)은 폴리이미드계 수지 또는 에폭시계 수지를 주로 하는 재료로 구성된다. 당해 접착제는 은(Ag), 금(Au), 팔라듐(Pd), 구리(Cu) 등의 도전성 재료로 이루어지는 미립자를 함유하고 있을 수도 있다.
또한, 배선 기판(1) 상에 배열 설치되는 장척 형상의 도전성 패드(110)는 당해 배선 기판(101)에 형성되는 배선, 전극 단자와 마찬가지로, 구리(Cu)로 형성된 다. 당해 도전성 패드(110)의 표면에는, 필요에 따라 니켈(Ni) 및 금(Au)으로 이루어지는 피복층이 배열 설치될 수도 있다.
그리고, 볼록 형상 부재로서, 당해 도전성 패드(110) 상에 배열 설치되는 범프(111)는 소위 볼 본딩(ball bonding)법에 의해 형성된 금속 범프로 이루어진다.
또한, 상기 도전성 패드(110)는 후술하는 바와 같이, 장척 형상의 형상으로 전환하여, 범프(111)의 배열 설치 위치에 대응하여 개별화되어, 즉 독립적으로 배열 설치될 수도 있고, 또한 복수의 범프(111)마다 분할되어 배열 설치될 수도 있다.
또한, 상기 수지 밀봉부(112)를 형성하는 수지 부재로서는, 에폭시 수지를 주체로 하는 수지가 적용된다.
또한, 상기 배선 기판(101)의 다른 쪽의 주면에서, 외부 접속용 단자(113)에 배열 설치되는 외부 접속용 단자(114)는 땜납 볼(땜납 범프)로 형성된다.
이와 같이, 본 실시예에서의 반도체 장치(100)는, 소위 BGA(Ball Grid Array)형 반도체 장치를 이루고 있다.
따라서, 상기 외부 접속용 단자(113)에 땜납 볼을 배열 설치하지 않고, 소위 LGA(Land Grid Array)형 반도체 장치로 하는 것은 필요에 따라 행할 수 있다.
이러한 반도체 장치(100)에서는, 제 1 반도체 소자(102) 상에 탑재된 제 2 반도체 소자(104)에서의 배선 기판(101)으로부터의 이간 부분, 즉 제 1 반도체 소자(102)로부터의 연장 돌출부에 위치하는 외부 접속용 전극 단자(104e)에 대한 본딩 와이어(109)의 접속 시, 당해 제 2 반도체 소자(104)의 피(被)와이어 본딩부는 상기 범프(111)에 의해 기계적으로 지지된다.
이에 따라, 당해 와이어 본딩 처리 시에, 제 2 반도체 소자(104)의 만곡이 억제되어, 제 2 반도체 소자(104)의 파손이 방지된다.
또한, 본딩 캐필러리(bonding capillary)로부터의 가압력이 효과적으로 인가되어, 본딩 와이어(109)는 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)에 확실하게 접속된다.
다음으로, 상기 반도체 장치(100)의 제조 방법에 대해서, 도 2 및 도 3을 사용하여 설명한다.
또한, 도 2 및 도 3은 상기 도 1의 (b)에 나타낸 단면에 상당하고, 도 1에 나타낸 구성요소와 동일한 구성요소에는, 동일한 부호를 부여하고 있다.
표면에 전극 단자(106, 107, 113) 및 장척 형상의 도전성 패드(110) 등이 배열 설치된 배선 기판(101)을, 다이본더(die-bonder)의 본딩 스테이지(도시 생략) 상에 탑재 배치한다(도 2의 (a) 참조).
그리고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 50℃∼200℃로 가열한다.
다음으로, 흡착 콜릿(collet)(151)에 의해 상면(전자 회로 형성면)이 흡착·유지된 제 1 반도체 소자(102)를 배선 기판(101) 상에 탑재 배치하고, 당해 흡착 콜릿(151)에 의한 가압을 수반하여, 당해 제 1 반도체 소자(102)의 이면 또는 미리 배선 기판(101)의 상면에 선택적으로 배열 설치된 접착제층(103)에 의해, 당해 제 1 반도체 소자(102)를 배선 기판(101) 상에 고착한다(도 2의 (b) 참조).
당해 접착제층(103)은 도포 또는 첨부 등에 의해 미리 배열 설치된다.
또한, 당해 접착제로서, 열경화성 수지를 적용할 수도 있다. 이러한 경우에는, 제 1 반도체 소자(102)를 배선 기판(101) 상에 탑재한 후, 서모스태틱 배스(thermostatic bath) 또는 핫 플레이트 등에 의해, 예를 들어 120℃∼240℃로 가열하여, 접착제를 반경화 또는 경화시킨다.
다음으로, 상기 배선 기판(101)을 와이어 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 100℃∼200℃로 가열한다.
그리고, 와이어 본딩 툴에서의 본딩 캐필러리(161)를 사용한 소위 볼 본딩법을 적용하여, 배선 기판(101)에서의 장척 형상의 도전성 패드(110) 표면에, 범프(111)를 복수개 형성한다(도 2의 (c) 참조).
이러한 도전성 패드(110)의 표면으로의 범프(111)의 배열 설치는 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자(104e)가 배열 설치된 위치에 대응하도록 행해진다.
그리고, 당해 범프(111)의 높이는 상기 제 1 반도체 소자(102)의 상면과 거의 동등한 높이로 된다(도 2의 (d) 참조).
즉, 당해 범프(111)의 높이는 제 1 반도체 소자(102)와 접착제층(103)의 두께로부터 초래되는 높이와 거의 일치하는 높이로 된다.
또한, 당해 도전성 패드(110) 상으로의 범프(111)의 배열 설치 공정과, 상기 제 1 반도체 소자(102)의 배선 기판(101) 상으로의 고착 공정은 그 순서를 교체할 수도 있다.
다음으로, 배선 기판(101)을, 다이본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 50℃∼200℃로 가열한다.
그리고, 흡착 콜릿(152)에 의해 상면(전자 회로 형성면)이 흡착된 제 2 반도체 소자(104)를, 상기 제 1 반도체 소자(102) 상에 탑재 배치하고, 당해 흡착 콜릿(152)에 의한 가압을 수반하여, 당해 제 2 반도체 소자(104)의 이면 또는 미리 제 1 반도체 소자(102)의 상면에 선택적으로 배열 설치된 접착제층(105)에 의해, 당해 제 2 반도체 소자(104)를 제 1 반도체 소자(102) 상에 고착한다(도 2의 (e) 참조).
그 결과, 상기 범프(111)는 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자(104e) 각각의 거의 바로 아래에 위치한다.
또한, 상기 접착제층(105)을 상기 제 2 반도체 소자(104)의 이면(裏面) 전체 면에 배열 설치할 경우에는, 상기 범프(111)와 상기 제 2 반도체 소자(104)의 이면을, 상기 접착제층(105)을 통하여 고착할 수도 있다.
그 후, 배선 기판(101)을 와이어 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 100℃∼200℃로 가열한다.
그리고, 통상의 볼 본딩법에 의해, 반도체 소자의 외부 접속용 전극 단자와, 이에 대응하는 배선 기판 상의 전극 단자를 본딩 와이어에 의해 접속한다.
즉, 본딩 캐필러리(162)를 사용하여, 상기 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)에, 본딩 와이어(109)의 시단(始端), 즉 볼부를 접속한다(도 3의 (a) 참조).
이러한 본딩 와이어(109)의 접속 시에, 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)의 피와이어 본딩부는 상기 범프(111)에 의해 기계적으로 지지되고, 당해 제 2 반도체 소자(104)의 만곡이 억제되어, 그 파손이 방지된다.
또한, 초음파 진동의 흡수도 방지되고, 가압력이 효과적으로 인가되어, 본딩 와이어(109)는 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)에 확실하게 접속된다.
즉, 배선 기판(101) 상에서, 범프(111)는 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)의 거의 바로 아래에 위치하고 있어, 당해 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)에 대한 본딩 와이어(109)의 접속 시의 가압에 대항한다.
이러한 와이어 본딩 후에, 본딩 와이어(109)의 타단(他端)(종단(終端))을 배선 기판(101) 상의 전극 단자(107)에 대해 스티치 본딩(stitch bonding)법에 의해 접속한다(도 3의 (b) 참조).
이 때, 당해 본딩 와이어(109)에, 원하는 루핑(looping) 형상을 부여한다.
또한, 당해 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)와 배선 기판(101) 상의 전극 단자(107) 사이의 와이어 본딩 처리의 전 또는 종료 후에, 상기 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)와 배선 기판(101) 상의 전극 단자(105) 사이도, 본딩 와이어(108)를 사용하여 접속한다(도시 생략).
이와 같이 하여, 반도체 소자의 외부 접속용 전극 단자와 배선 기판 상의 전극 단자 사이를 와이어 본딩법에 의해 접속한 후, 배선 기판(101)의 주면 상에 형성된 반도체 소자의 적층 구조체를, 본딩 와이어(108, 109) 등과 함께, 밀봉용 수지(112)에 의해 피복한다(도 3의 (c) 참조).
밀봉용 수지(112)의 피복 방법으로서는, 주지(周知)의 트랜스퍼 몰드(transfer mold)법, 콤프레션 몰드(compression mold)법, 또는 폿팅(potting)법을 적용할 수 있다.
또한, 이러한 수지 밀봉 시에도, 제 2 반도체 소자(104)의 연장 돌출부는 범프(111)에 의해 지지된다.
따라서, 트랜스퍼 몰드법 등에서의, 밀봉용 수지(112)의 유입 압력에 의해, 당해 제 2 반도체 소자(104)가 변형 또는 파손되는 것이 방지된다.
그 후, 상기 배선 기판(101)의 다른 쪽의 주면에서의 전극 단자(113)에 대해, 리플로우 솔더링(reflow soldering)법 등을 사용하여, 땜납 볼 전극으로 이루어지는 외부 접속용 단자(114)를 배열 설치하고, 반도체 장치(100)를 형성한다(도 3의 (d) 참조).
또한, 상기 배선 기판(101)이 큰 판으로서, 당해 배선 기판(101)의 한쪽의 주면에, 반도체 소자의 적층 구조체가 복수개 형성되는 공정을 채용할 경우(도시 생략)에는, 상기 외부 접속용 단자(114)의 형성 후, 상기 수지 밀봉부(112) 및 배선 기판(101)을 그 적층 방향(두께 방향)으로 절단함으로써, 개편화(個片化)된 반 도체 장치(100)를 얻는다.
여기서, 배선 기판(101) 상의 도전성 패드(110) 상에, 범프(111)를 소위 볼 본딩법에 의해 형성하는 공정에 대해서, 도 4를 사용하여 설명한다.
와이어 본딩 툴의 본딩 캐필러리(161)의 선단(先端)으로부터 도출(導出)된 금(Au)을 주체로 하는 금속으로 이루어지는 본딩 와이어(171)와, 토치(torch)(181) 사이에서 방전을 발생시키고, 본딩 와이어(171)의 선단부에 볼(172)을 형성한다(도 4의 (a) 참조).
다음으로, 당해 볼(172)을, 본딩 캐필러리(161)에 의해 하중과 초음파 진동을 부여하면서, 피접속 부재, 즉 배선 기판(101)의 표면에 배열 설치된 도전성 패드(110) 상에 가압하여, 당해 도전성 패드(110)에 접속한다(도 4의 (b) 참조).
이러한 접속 처리에 의해, 상기 볼(172)은 변형되고, 도전성 패드(110)의 표면에 대해, 평판 형상부로 접속된다.
또한, 이 때, 본딩 캐필러리(161)에 의해 인가되는 하중은 본딩 와이어(171)의 직경이 15㎛인 경우에는 4gf 내지 7gf 정도로 되고, 당해 와이어(172)의 직경이 20㎛의 경우에는 10gf 내지 20gf 정도로 된다.
또한, 이러한 본딩 공정에서, 상기 배선 기판(101)을 유지하는 본딩 스테이지를 100℃∼200℃로 가열할 수도 있다.
다음으로, 상기 본딩 캐필러리(161)에서의 클램프(clamp)(도시 생략)에 의해 본딩 와이어(171)를 유지한 상태에서, 당해 본딩 캐필러리(161)를 상승시켜, 본딩 와이어(171)를 절단한다(인열(引烈)한다)(도 4의 (c) 참조).
이것에 의해, 상기 도전성 패드(110) 상에는, 평판 형상 베이스부(111a)와 그 상면으로 돌출된 돌출부(111b)를 갖는 범프(111)가 형성된다.
당해 범프(111)는 그 적용 개소(箇所)(배치 개소)에 대응하여, 다양한 변형이 부여된다.
즉, 일례로서, 당해 범프(111)의 돌출부(111b)의 형상이 적용 개소(배치 개소)에 대응하여 변형된다. 또한, 당해 범프(111)가 적층 구조체로 되는 경우도 있다.
이러한 범프(111)의 변형예를, 도 5를 사용하여 설명한다.
예를 들어, 상기 반도체 장치(11)에서, 제 2 반도체 소자(104)의 연장 돌출부의 길이가 긴, 즉 아래에 위치하는 제 1 반도체 소자(102)의 에지부로부터의 연장 돌출 길이가 긴 경우에는, 당해 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)로의 와이어 본딩 시에, 당해 제 2 반도체 소자(104)에서의 만곡이 커진다.
이러한 경우, 제 2 반도체 소자(104)에서의 만곡에 대해, 면 접촉 상태로 접하도록, 범프(111)의 돌출부(111b) 상면을, 당해 제 2 반도체 소자(104)에서 생기는 만곡면에 대응하는 경사면으로 한다(도 5의 (a) 참조).
즉, 범프(111)의 돌출부(111b) 상면을, 상기 제 1 반도체 소자(102) 측으로부터 제 2 반도체 소자(104)의 연장 돌출 방향을 따라 강하(降下)하는 경사면으로 한다.
이러한 경사면의 형성은 상기 도 4에 나타낸 공정에서, 볼(172)의 본딩 후, 본딩 와이어(171)를 인열하기 전에, 본딩 캐필러리(162)를 일단(一旦) 상승시키고, 또한 수평 방향으로 이동시킨 후, 당해 본딩 캐필러리(162)의 선단부의 경사진 평면 부분을 본딩 와이어(171)의 두정부(頭頂部)에 가압함으로써 행해진다.
그 후, 본딩 와이어(171)를 인열하여, 상면에 경사면을 갖는 돌출부(111b)를 구비한 범프(111)를 형성한다.
한편, 상기 제 2 반도체 소자(4)의 연장 돌출부의 길이가 짤은 경우 등에는, 상면이 평탄면으로 된 돌출부를 구비한 범프가 배열 설치된다(도 5의 (b) 참조).
이러한 평탄면의 형성은 상기 도 4에 나타낸 공정 후에, 범프(111)의 정부(頂部)에, 상기 배선 기판(101)과 평행한 평탄부를 갖는 스탬핑 툴(stamping tool) 또는 평판 형상 부재 등을 가압함으로써 행해진다.
또한, 당해 스탬핑 툴 또는 평판 형상 부재 등에 의한 가압은 각각의 범프(111) 단위로 행할 수도, 복수개의 범프(111)에 대하여 일괄적으로 행할 수도 있다.
또한, 상기 반도체 장치(100)에서, 제 2 반도체 소자(104)의 연장 돌출부와, 배선 기판(101)의 상면 사이의 이간 거리가 큰 경우, 즉 상기 제 1 반도체 소자(102)와 접착제층(103)으로 이루어지는 적층 구조체의 두께가 큰 경우 등에는, 범프(111)를 복수의 범프의 적층 구조체로 하여 구성한다(도 5의 (c) 참조).
이러한 적층 구조체는 상기 도 4에 나타낸 방법을 반복하는 것에 의해 형성할 수 있다. 당해 다단(多段)(다층) 적층 범프의 배열 설치에 의해, 제 2 반도체 소자(104)의 연장 돌출부의 지지를 확실하게 행할 수 있다.
또한, 당해 범프(111)의 형성 방법으로서는, 상술한 볼 본딩법 외에, 소위 선택 도금법을 적용할 수 있다.
따라서, 당해 범프(111)의 외형 형상도 상기 다단 형상으로 한정되지 않고, 기둥 형상을 이루는 경우도 있다.
그리고, 당해 범프(111)는 그 배열 설치 위치 및/또는 배열 설치 개수를 필요에 따라 선택할 수 있다.
당해 범프(111)의 배열 설치 위치 및/또는 배열 설치 개수의 변형예에 대해서, 도 6을 사용하여 설명한다.
또한, 당해 도 6은 상기 도 1의 (a)에서, 파선(A)에 의해 둘러싸인 직사각형 영역을 표시하고 있다. 또한, 당해 도 6에서는, 제 1 반도체 소자(104) 상에 탑재되는 제 2 반도체 소자(104), 본딩 와이어(109), 수지 밀봉부(112)의 표시를 생략하고, 제 2 반도체 소자(104)의 외형을 파선으로 나타내고 있다.
상술한 바와 같이, 반도체 장치(100)에서는, 도전성 패드(110)의 표면으로의 범프(111)의 배열 설치는 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자가 배열 설치된 위치에 대응하도록 행해지고 있다(도 6의 (a) 참조).
즉, 당해 범프(111)는 제 2 반도체 소자(104)에서의 복수의 외부 접속용 전극 단자(104e) 각각의 거의 바로 아래에 위치하여 배열 설치되어 있다(도시되는 상태에서는 10개).
이러한 형태라면, 제 2 반도체 소자(104)에서의 복수의 외부 접속용 전극 단자(104e)에 대한 와이어 본딩 시에, 개개의 피본딩 전극 단자에 인가되는 가압에 대하여 그 바로 아래에 위치하는 범프(111)가 대응하여, 양호한 와이어 본딩이 이루어진다.
이러한 구성에서는, 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자(104e)의 수에 대응하는 범프(111)의 배열 설치가 필요해진다.
그러나, 이러한 범프의 배열 설치 구성에서는, 제 2 반도체 소자(104)로서, 더 다수의 외부 접속용 단자를 구비하는 반도체 소자가 적용된 경우에는, 범프(111)의 배열 설치에 필요로 하는 시간의 증가를 초래하게 된다.
한편, 제 2 반도체 소자(104)로서, 비교적 소형 또는 좁은 폭의 장척 형상의 반도체 소자가 적용된 경우에는, 당해 반도체 소자에서의 외부 접속용 전극 단자에 대응하는 수의 범프(111)의 배열 설치를 필요로 하지 않는 경우가 있다.
이러한 경우에는, 예를 들어 다음과 같은 범프 배열 설치 구성을 채용할 수 있다.
일례로서, 당해 범프(111)를, 반도체 소자(상기 반도체 장치(100)에서의 제 2 반도체 소자(104))의 길이 방향의 단부(端部) 양쪽 모서리부에만 배열 설치(합계 2개)한다(도 6의 (b) 참조).
또는, 당해 범프(111)를, 반도체 소자(상기 반도체 장치(100)에서의 제 2 반도체 소자(104))의 길이 방향의 단부의 변의 거의 중앙부에만 배열 설치(1개)한다(도 6의 (c) 참조).
또는, 당해 범프(111)를, 반도체 소자(상기 반도체 장치(100)에서의 제 2 반도체 소자(104))의 길이 바향의 단부 양쪽 모서리부, 및 당해 단부의 변의 거의 중 앙부에 배열 설치(합계 3개)한다(도 6의 (d) 참조).
또한, 상기 범프(111)는 반도체 소자(상기 반도체 장치(100)에서의 제 2 반도체 소자(104))의 외부 접속용 전극 단자 배열의 선(線) 상에 위치하는 것에 한하지 않고, 당해 외부 접속용 전극 단자 배열의 선 상으로부터 내측 또는 외측으로 치우치게 배치할 수도 있다(도시 생략).
이들 범프 배열 설치 구조에서는, 상기 도전성 패드(110)는 장척 형상일 필요는 없고, 범프(111)가 배열 설치되는 개소에 대응하여, 선택적으로 배열 설치되는 것도 가능하다.
이와 같은 범프(111)의 선택적 배열 설치 구성에 의하면, 당해 범프(111)의 배열 설치 개수를 저감할 수 있어, 배열 설치 공정의 저(低)비용화, 효율화를 도모할 수 있다.
상기 반도체 장치(100)에서는, 더 다양한 변형이 가능하다.
일례로서, 상기 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자(104e)와 배선 기판(101) 상의 전극 단자(107) 사이를 접속하는 본딩 와이어(109)의 접속법으로서, 소위 리버스 본딩(reverse bonding)법을 적용할 수 있다.
이러한 리버스 본딩법이 적용된 형태를 반도체 장치(130)로서, 도 7에 나타낸다. 상기 도면에서, 상기 도 1에 나타낸 구성과 대응하는 분위에는 동일한 부호를 부여하고 있다.
도 7에 나타낸 바와 같이, 반도체 장치(130)에서는, 본딩 와이어(109)의 시단인 볼부가 배선 기판(101) 상의 전극 단자(107)에 접속되고, 당해 본딩 와이 어(109)의 타단(종단)이 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자(104e) 상에 배열 설치된 범프(115)에 접속되어 있다.
이러한 리버스 본딩법을 적용한 경우일지라도, 본딩 와이어(109)의 타단(종단)을 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자(104e)에 접속할 때, 당해 제 2 반도체 소자(104)에 대하여 본딩 툴의 가압력이 인가된다.
또한, 당해 접속에 앞서, 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e) 상으로의 범프(115)의 배열 설치는 상기 도 4를 사용하여 설명한 방밥과 마찬가지로, 소위 볼 본딩법이 사용되어 행해진다.
따라서, 이 범프(115)의 배열 설치 시에도, 제 2 반도체 소자(104)에 대해, 본딩 툴의 가압력이 인가된다.
이러한 본딩 툴의 가압력에 대해, 상기 범프(111)는 대항하여, 제 2 반도체 소자(104)를 지지하고, 당해 제 2 반도체 소자(104)의 변형, 파손을 방지한다.
이와 같은 리버스 본딩법을 적용함으로써, 상기 반도체 장치(100)에서의 통상의 와이어 본딩법에 비교하여, 본딩 와이어(109)에서의 와이어 루프(loop)의 높이를 낮게 할 수 있다.
이에 따라, 당해 반도체 장치(130)에서는, 수지 밀봉부의 높이(두께)의 증가를 초래하지 않고, 높이가 더 낮은(두께가 얇은) 반도체 장치를 형성할 수 있다.
또한, 상기 반도체 장치(100)에서는, 제 2 반도체 소자(104)는 제 1 반도체 소자(1102) 상에서, 당해 제 1 반도체 소자(102)의 대향하는 2변으로부터 쌍방향으로 날개 형상으로 연장 돌출되어 탑재되어 있다.
그러나, 제 1 반도체 소자(102)의 형태에 따라서는, 당해 제 1 반도체 소자(102) 상에서의 제 2 반도체 소자(104)의 탑재 위치, 및 그 연장 돌출 방향이 특정(特定) 또는 제한되는 경우가 있다.
즉, 예를 들어 반도체 기억 소자와 같이, 외부 접속용 전극 단자가 당해 반도체 소자의 거의 중앙부에 위치하고, 또한 당해 반도체 기억 소자의 길이 방향으로 열 형상으로 배열 설치되는 형태가 있다.
이와 같은 반도체 소자를 제 1 반도체 소자(102)로서 배선 기판(1) 상에 페이스업 상태로 탑재하고, 당해 제 1 반도체 소자(102) 상에 제 2 반도체 소자(104)를 탑재하는 경우에는, 당해 제 1 반도체 소자(102)의 외부 접속용 전극 단자에 대한 본딩 와이어(108)의 접속을 가능하게 하기 위해, 당해 제 1 반도체 소자(102)에서의 외부 접속용 전극 단자의 배열에 따른 2변 중 한쪽이 개방(開放)되고, 제 2 반도체 소자(104)는 당해 변에서 날개 형상(캔틸레버 형상)으로 연장 돌출되어 탑재될 필요가 있다.
이러한 반도체 소자의 탑재 형태를 포함하는 반도체 장치 구조를, 반도체 장치(140)로서 도 8에 나타낸다.
도 8의 (a)는 당해 반도체 장치(140)의 평면을 나타내고, 또한 도 8의 (b)는 도 8의 (a)에서의 X-X' 단면을 나타낸다. 또한, 도 8의 (a)에서는, 수지 밀봉부의 표시를 생략하고, 그 외형을 실선으로 나타내고 있다.
당해 반도체 장치(140)에서는, 지지 기판인 배선 기판(101)의 한쪽의 주면 상에, 2개의 반도체 소자가 적층 배치되어 있다.
즉, 당해 배선 기판(101) 상에는, 제 1 반도체 소자(102)가 접착제층(103)을 통하여, 소위 페이스업 상태로 탑재되어 있고, 또한 당해 제 1 반도체 소자(102) 상에는, 제 2 반도체 소자(104)가 접착제층(105)을 통하여 페이스업 상태로 탑재되어 있다.
그리고, 제 1 반도체 소자(102)에서는, 그 표면의 거의 중앙부에, 복수개의 외부 접속용 전극 단자(102e)가 열 형상으로 배열 설치되어 있다.
또한, 제 2 반도체 소자(104)는 당해 제 1 반도체 소자(102) 상에서, 당해 제 1 반도체 소자(102)에서의 외부 접속용 전극 단자(102e)의 배열 설치부를 피하고, 또한 당해 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)의 배열과 평행한 변의 한쪽으로부터, 날개 형상(캔틸레버 형상)으로 연장 돌출되어 탑재되어 있다.
따라서, 제 1 반도체 소자(102)의 측부(側部)에서, 제 2 반도체 소자(104)의 연장 돌출부와 지지 기판(101) 사이는 이간되어 있다.
당해 제 1 반도체 소자(102)는 배선 기판(101)과 제 2 반도체 소자(104) 사이에 위치하여 중간 부재를 이루고 있다.
이러한 배열 설치 구성에서는, 제 2 반도체 소자(104)의 연장 돌출부의 길이(돌출량)는 제 2 반도체 소자(104)의 연장 돌출 방향에 평행한 변의 길이의 1/2보다도 크다.
즉, 제 2 반도체 소자(104)의 연장 돌출부의 면적은 당해 제 2 반도체 소자(104)가 제 1 반도체 소자(102) 상에 고착되는 면적보다도 크다.
그리고, 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)는 당해 제 2 반도체 소자(104)의 대향하는 2변을 따라 각각 복수개 배열 설치되어 있고, 그 한쪽의 배열은 상기 제 1 반도체 소자(102)에서의 외부 접속용 전극 단자(102e)의 배열에 근접하며, 거의 평행하게 되어 있다. 또한, 다른 쪽의 배열은 연장 돌출부에서, 제 1 반도체 소자(102)로부터 더 먼 영역에 위치하고 있다.
한편, 상기 배선 기판(101)의 주면 상에는, 상기 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)에 대응하여 전극 단자(106)가 복수개 배열 설치되고, 또한 상기 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)에 대응하여 전극 단자(107)가 복수개 배열 설치되어 있다.
당해 전극 단자(107)의 일부는 상기 전극 단자(106)의 배열의 외측에 위치하고, 또한 거의 평행하게 배열 설치되어 있다.
그리고, 당해 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)와, 상기 배선 기판(101) 상의 전극 단자(106) 사이는 본딩 와이어(108)에 의해 접속되고, 제 2 반도체 소자(104)의 외부 접속용 전극 단자(104e)와, 상기 배선 기판(101) 상의 전극 단자(107) 사이는 본딩 와이어(109)에 의해 접속되어 있다.
여기서는, 상기 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e)에 대한 본딩 와이어(108)의 접속법으로서, 및 제 2 반도체 소자(104)의 당해 제 1 반도체 소자(102) 상에 위치하는 외부 접속용 전극 단자(104e)에 대한 본딩 와이어(109)의 접속법으로서, 리버스 본딩법이 적용되어 있다.
즉, 제 1 반도체 소자(102)의 외부 접속용 전극 단자(102e) 상에 배열 설치 된 범프(121)에 본딩 와이어(108)의 종단이 접속되고, 한편, 제 2 반도체 소자(104)의 제 1 반도체 소자(102) 상에 위치하는 외부 접속용 전극 단자(104e) 상에 배열 설치된 범프(122)에 본딩 와이어(109)의 종단이 접속되어 있다.
이들 본딩 와이어(108), 본딩 와이어(109)는 그 연장되는 방향이 거의 동일하기 때문에, 서로의 접촉을 방지하면서 와이어 루프의 높이를 억제할 뿐만 아니라, 당해 리버스 본딩법은 유효하다.
이러한 반도체 장치(140)에서의 특징적 구성으로서, 제 2 반도체 소자(104)의 연장 돌출부에서의 배선 기판(101) 상에, 당해 제 2 반도체 소자(104)의 에지부(변)를 따라, 또한 당해 제 2 반도체 소자(104)의 변의 길이와 동등한 길이를 갖는 장척 형상의 도전성 패드(110)가 배열 설치되어 있다. 당해 도전성 패드(110) 상에는, 제 2 반도체 소자(104)에서의 복수개의 외부 접속용 전극 단자(104e) 각각의 거의 바로 아래에 위치하여, 범프(111)가 배열 설치되어 있다.
그리고, 상기 제 2 반도체 소자(104)의 연장 돌출부에서의 외부 접속용 전극 단자(104e)에 대해서는, 통상의 와이어 본딩법에 의해, 본딩 와이어(109s)가 접속되어 있다.
또한, 당해 배선 기판(101)의 한쪽의 주면에서, 상기 반도체 소자(102), 반도체 소자(104), 및 본딩 와이어(108), 본딩 와이어(109) 등을 덮어, 밀봉용 수지(112)가 배열 설치되어 있다.
또한, 당해 배선 기판(101)의 다른 쪽의 주면에는, 격자 형상으로 배열 설치된 전극 단자(113) 상에 땜납 볼(땜납 범프)로 이루어지는 외부 접속용 단자(114) 가 배열 설치되어 있다.
이러한 반도체 장치(140)에서는, 제 2 반도체 소자(104)의 연장 돌출부의 길이(연장 돌출 길이)가 비교적 커지기 때문에, 상기 범프(111)의 배열 설치의 유효성은 높다.
즉, 제 2 반도체 소자(104)에서의 외부 접속용 전극 단자(104e)에 본딩 와이어(109s)의 시단을 접속할 때, 당해 제 2 반도체 소자(104)의 피와이어 본딩부는 범프(111)에 의해 기계적으로 지지된다. 따라서, 당해 제 2 반도체 소자(104)의 만곡이 억제되어, 당해 제 2 반도체 소자(104)의 파손이 방지된다.
또한, 제 2 반도체 소자(104)를 제 1 반도체 소자(102) 상에 탑재할 때, 당해 범프(111)에 의해 지지하면서 탑재하는 것이 가능하기 때문에, 제 2 반도체 소자(104)를 제 1 반도체 소자(102) 상에 경사지지 않게, 정밀하게 적층 배열 설치할 수 있다.
이에 따라, 반도체 장치에서의 제 1 반도체 소자(102)와 제 2 반도체 소자(104)의 배치 구성의 설계 자유도가 향상된다.
(실시예 2)
본 발명에 의한 반도체 장치의 제 2 실시예에 대해서, 도 9 내지 도 13을 사용하여 설명한다.
본 실시예에서의 반도체 장치는, 지지 기체인 배선 기판 상에 페이스다운(플립칩) 상태로 탑재되고, 그 외부 접속용 범프 전극이 당해 배선 기판 상의 전극 단자에 접속되는 제 1 반도체 소자와, 당해 제 1 반도체 소자 상에 페이스업 상태로 탑재되며, 그 전극 단자 패드가 와이어 본딩법에 의해 상기 배선 기판 상의 전극 단자에 접속되는 제 2 반도체 소자를 포함한다.
제 2 실시예에 따른 반도체 장치(200)를 도 9에 나타낸다.
도 9의 (a)는 당해 반도체 장치(200)의 평면을 나타내고, 또한 도 9의 (b)는 도 9의 (a)에서의 X-X' 단면을 나타낸다. 또한, 도 9의 (a)에서는, 수지 밀봉부의 표시를 생략하고, 그 외형을 실선으로 나타내고 있다.
당해 반도체 장치(200)에서는, 지지 기체인 배선 기판(201)의 한쪽의 주면 상에, 2개의 반도체 소자가 적층 배치되어 있다.
즉, 당해 배선 기판(201) 상에는, 제 1 반도체 소자(202)가 소위 페이스다운(플립칩) 상태로 탑재되고, 그 전극 단자(도시 생략) 상에 배열 설치된 외부 접속용 돌기(범프) 전극(202e)에 의해, 배선 기판(201) 상의 전극 단자(203)에 접속되어 있다.
그리고, 당해 제 1 반도체 소자(202) 상에, 제 2 반도체 소자(204)가 접착제층(205)을 통하여 페이스다운 상태로 탑재되어 있다.
여기서, 상기 제 1 반도체 소자(202)는 비교적 작은 평면 형상을 갖고 있고, 사각형을 갖는 제 2 반도체 소자(204)는 당해 제 1 반도체 소자(202) 상에서, 당해 제 1 반도체 소자(202)의 폭을 넘어 날개 형상(캔틸레버 형상)으로 연장 돌출되어 탑재되어 있다.
따라서, 제 1 반도체 소자(202)의 측부에서, 제 2 반도체 소자(204)의 연장 돌출부와 배선 기판(201) 사이는 이간되어 있다.
당해 제 1 반도체 소자(202)는 배선 기판(201)과 제 2 반도체 소자(204) 사이에 위치하여 중간 부재를 이루고 있다.
그리고, 제 1 반도체 소자(202)와 배선 기판(201) 사이에는, 소위 언더필(underfill) 재(206)가 충전되어 있다.
당해 언더필 재(206)는 배선 기판(201)의, 제 1 반도체 소자(202)와 대향하는 영역보다도 외방에 스커트 형상으로 퍼져 배열 설치되고, 상기 제 1 반도체 소자(202)의 외부 접속용 돌기(범프) 전극(202e)과 배선 기판(201) 상의 전극 단자(203) 사이의 접속을 보호하는 동시에, 제 1 반도체 소자(202)와 배선 기판(201)을 고착한다.
또한, 상기 제 1 반도체 소자(202)의 외부 접속용 돌기 전극(202e)은 당해 반도체 소자(202)의 주(主)표면(전자 회로 형성면)에서, 4개의 에지부를 따라 각각 복수개 배열 설치되어 있다.
또한, 상기 제 2 반도체 소자(204)의 외부 접속용 전극 단자(204e)는 당해 제 2 반도체 소자(204)의 길이 방향의 양단(兩端)의 에지부를 따라 각각 복수개 배열 설치되어 있다.
한편, 상기 배선 기판(201)의 주면 상에는, 상술한 바와 같이, 제 1 반도체 소자(202)의 외부 접속용 돌기 전극(202e)에 대응하여 전극 단자(203)가 복수개 배열 설치되고, 또한 상기 제 2 반도체 소자(204)의 외부 접속용 전극 단자(204e)에 대응하여 전극 단자(207)가 복수개 배열 설치되어 있다.
그리고, 제 1 반도체 소자(202)의 외부 접속용 돌기 전극(202e)과, 상기 배 선 기판(201) 상의 전극 단자(201e) 사이는 압접(壓接) 접속되고, 한편, 제 2 반도체 소자(204)의 외부 접속용 전극 단자(204e)와, 상기 배선 기판(201) 상의 전극 단자(207) 사이는 본딩 와이어(208)에 의해 접속되어 있다.
또한, 제 1 반도체 소자(202)의 외부 접속용 돌기 전극(202e)은 예를 들어, 금(Au), 구리(Cu), 또는 니켈(Ni) 등을 주성분으로 하는 합금 재료, 주석(Sn)-은(Ag), 주석(Sn)-은(Ag)-구리(Cu)를 주성분으로 하는 땜납 재료, 또는 은(Ag) 등의 금속 입자를 함유하는 도전성 수지 재료로 형성되어 있다.
또한, 상기 언더필 재(206)는 열경화성 또는 열가소성의 절연성 수지를 주체로 하여 형성되고, 예를 들어 에폭시계, 폴리이미드계, 아크릴계, 또는 실리콘계 수지가 적용된다.
또한, 당해 언더필 재(206)는 그 적용량이 비교적 적기 때문에, 밀봉용 부재와 동일한 물성을 갖는지의 여부는 상관없다.
본 실시예에서의 특징적 구성으로서, 상기 제 2 반도체 소자(204)의 길이 방향의 양단부 근방에서의 배선 기판(201) 상에, 당해 제 2 반도체 소자(204)의 에지를 따라, 또한 당해 반도체 소자(204)의 에지의 길이와 동등한 길이인 장척 형상의 도전성 패드(209)가 배열 설치되어 있다.
당해 도전성 패드(209) 상에는, 상기 제 2 반도체 소자(204)에서의 복수개의 전극 단자(204e) 각각의 거의 바로 아래에 위치하여, 볼록 형상 부재인 범프(210)가 배열 설치되어 있다.
그리고, 배선 기판(201)의 한쪽의 주면에서, 상기 반도체 소자(202), 반도체 소자(204) 및 본딩 와이어(208) 등을 덮어, 밀봉용 수지(211)가 피복되어 있다.
또한, 당해 배선 기판(201)의 다른 쪽의 주면에는, 격자 형상으로 배열 설치된 전극 단자(212) 상에, 땜납 볼(땜납 범프)로 이루어지는 외부 접속용 단자(213)가 배열 설치되어 있다.
이러한 구성에 의하면, 제 1 반도체 소자(202)가 플립칩 방식에 의해 탑재되기 때문에, 당해 반도체 소자(202)로부터의 본딩 와이어의 도출, 및 당해 반도체 소자(202) 주위의 배선 기판(201) 상으로의 전극 단자의 배열 설치를 필요로 하지 않고, 반도체 장치로서 대형화를 초래하지 않는다.
또한, 외부 접속용 돌기 전극(202e)의 적용에 의해, 제 1 반도체 소자(202)의 배면(背面)의 높이, 즉 당해 제 1 반도체 소자(202) 상에 탑재되는 제 2 반도체 소자(204)와 배선 기판(201)의 표면의 이간 거리(간격)는 커진다. 그러나, 제 2 반도체 소자(204)의 두께 및 범프(210)의 높이를 선택하여, 와이어 본딩 시에서의 당해 제 2 반도체 소자(204)의 휨 양을 제한함으로써, 당해 제 2 반도체 소자(204)의 파손은 방지된다.
당해 제 2 실시예에 따른 반도체 장치(200)의 제조 방법에 대해서, 도 10 내지 도 12를 사용하여 설명한다.
우선, 주면에 전극 단자(204, 207) 및 전극 단자(212) 등이 배열 설치된 배선 기판(201)을 준비하고, 그 한쪽의 주면(반도체 소자 탑재면)에서의, 제 1 반도체 소자(202)의 탑재 예정부에 언더필 재(206)를 피착(被着)한다(도 10의 (a) 참조).
당해 배선 기판(21)은 필요에 따라 다층 배선 구조가 채용된다. 또한, 언더필 재(206)는 노즐(251)을 통하여 당해 배선 기판(201) 상에 선택적으로 적하(滴下)된다.
다음으로, 배선 기판(201)을, 플립칩 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 50℃∼150℃로 가열한다.
그리고, 미리 소정 온도, 예를 들어 150℃∼300℃로 가열한 본딩 툴(261)에 의해 그 배면(전자 회로 비형성 면)이 흡착·유지된 제 1 반도체 소자(202)를, 상기 배선 기판(201) 상에 위치시킨다(도 10의 (b) 참조).
당해 본딩 툴(261)에 의한 가압 및 가열을 수반하여, 당해 제 1 반도체 소자(202)의 외부 접속용 돌기 전극(202e)을, 배선 기판(201) 상의 전극 단자(203)에 접속한다(도 10의 (c) 참조).
즉, 당해 제 1 반도체 소자(202)는 페이스다운 형태로 탑재된다.
이 결과, 상기 언더필 재(206)는 당해 제 1 반도체 소자(202)와 배선 기판(201) 사이의 공간을 매립하는 동시에, 당해 제 1 반도체 소자(202)의 주위에서 스커트 형상으로 퍼져, 경화된다(도 10의 (d) 참조).
이러한 언더필 재(206)의 배열 설치에 의해, 배선 기판(201)의 전극 단자(201e)로의 제 1 반도체 소자(202)의 외부 접속용 돌기 전극(202e)의 접속이 강화되는 동시에, 당해 제 1 반도체 소자(202)와 배선 기판(201) 사이의 공간으로의 수분 등의 침입이 방지된다.
다음으로, 배선 기판(201)을 와이어 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 100℃∼200℃로 가열한다.
그리고, 본딩 캐필러리(271)를 사용한 소위 볼 본딩법을 적용하여, 당해 배선 기판(201)에서의 장척 형상의 도전성 패드(209)의 표면에 범프(210)를 복수개 형성한다(도 11의 (a) 참조).
이러한 도전성 패드(209)의 표면으로의 범프(210)의 배열 설치는 제 2 반도체 소자(204)에서의 외부 접속용 전극 단자의 배열 설치된 위치에 대응하도록 행해진다. 그리고, 당해 범프(210)의 높이는 상기 제 1 반도체 소자(202)의 배면에 위치하는 높이와 거의 동등한 높이 또는 이것보다 약간 낮은 높이로 된다(도 11의 (b) 참조).
즉, 당해 범프(210)의 높이는 외부 접속용 돌기 전극(202e)을 포함하는 제 1 반도체 소자(202)의 두께로부터 초래되는 높이와 거의 일치하거나 또는 이것보다 약간 낮은 높이로 된다. 당해 범프(210)의 높이가 외부 접속용 돌기 전극(202e)을 포함하는 제 1 반도체 소자(202)의 두께로부터 초래되는 높이보다도 약간 낮은 높이로 될 경우에는, 그 높이는 이후의 공정에서 배열 설치되고, 와이어 본딩이 이루어지는 제 2 반도체 소자(204)에서의 휨 양이 허용값을 초과하지 않는 높이로 된다.
다음으로, 상기 배선 기판(201)을, 다이 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 50℃∼200℃로 가열한다.
그리고, 흡착 콜릿(262)에 의해 그 상면(전자 회로 형성면)이 흡착된 제 2 반도체 소자(204)를 제 1 반도체 소자(202) 상에 탑재 배치하고, 당해 흡착 콜릿(262)에 의한 가압을 수반하여, 당해 제 2 반도체 소자(204)의 이면 또는 미리 제 1 반도체 소자(202)의 상면에 선택적으로 배열 설치된 접착제층(205)에 의해, 당해 제 2 반도체 소자(204)를 제 1 반도체 소자(202) 상에 고착한다(도 11의 (c) 참조).
이 결과, 상기 범프(210)는 제 2 반도체 소자(204)에서의 외부 접속용 전극 단자(204e) 각각의 거의 바로 아래에 위치하게 된다.
그 후, 배선 기판(201)을 와이어 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 100℃∼200℃로 가열한다.
그리고, 본딩 캐필러리(272)를 사용한 볼 본딩법에 의해, 상기 제 2 반도체 소자(204)의 외부 접속용 전극 단자(204e)에, 본딩 와이어(208)의 시단을 접속한다(도 12의 (a) 참조).
이러한 본딩 와이어(208)의 접속 시에, 상기 범프(210)에 의해, 제 2 반도체 소자(204)의 피와이어 본딩부는 기계적으로 지지되고, 당해 제 2 반도체 소자(204)의 만곡이 억제되어, 그 파손이 방지된다.
또한, 초음파 진동의 흡수도 방지되고, 가압력이 효과적으로 인가되어, 본딩 와이어(208)는 제 2 반도체 소자(204)의 외부 접속용 전극 단자(204e)에 확실하게 접속된다.
즉, 배선 기판(201) 상에서, 범프(210)는 제 2 반도체 소자(204)의 외부 접속용 전극 단자(204e)의 거의 바로 아래에 위치하고 있고, 당해 제 2 반도체 소자(204)의 외부 접속용 전극 단자(204e)에 대한 본딩 와이어(208)의 접속 시의 가압에 대항한다.
이러한 와이어 본딩 후, 상기 본딩 와이어(208)의 타단(종단)을, 배선 기판(201) 상의 전극 단자(207)에 스티치 본딩법에 의해 접속한다(도 12의 (b) 참조).
이 때, 당해 본딩 와이어(208)에는, 원하는 루핑 형상을 부여한다.
다음으로, 상기 배선 기판(201)의 주면 상에 형성된 반도체 소자의 적층 구조체는 본딩 와이어와 함께 밀봉용 수지(211)에 의해 피복된다(도 12의 (c) 참조).
수지 피복 방법으로서는, 상술한 바와 같이 트랜스퍼 몰드법, 콤프레션 몰드법, 또는 폿팅법을 적용할 수 있다.
또한, 이러한 수지 밀봉 시에도, 제 2 반도체 소자(204)의 연장 돌출부는 범프(210)에 의해 지지된다. 따라서, 트랜스퍼 몰드법 등에서의, 밀봉용 수지(211)의 유입 압력에 의한 제 2 반도체 소자(204)의 만곡이 억제되어, 그 파손이 방지된다.
그 후, 상기 배선 기판(201)의 다른 쪽의 주면에서의 전극 단자(212)에, 리플로우 솔더링법 등을 사용하여, 땜납 볼 전극으로 이루어지는 외부 접속용 단자(213)를 배열 설치하고, 반도체 장치(200)를 형성한다(도 12의 (d) 참조).
또한, 상기 배선 기판(201)이 큰 판으로서, 당해 배선 기판(201)의 한쪽의 주면에, 반도체 소자의 적층 구조체가 복수개 형성되는 공정을 채용할 경우(도시 생략)에는, 상기 외부 접속용 단자(213)의 형성 후, 상기 수지 밀봉부(211) 및 배선 기판(201)을 그 적층 방향(두께 방향)으로 절단함으로써, 개편화된 반도체 장치(200)를 얻는다.
또한, 상기 제 2 반도체 소자(204)에서의 제 1 반도체 소자(202)로부터의 연장 돌출량(길이)이 클 경우에는, 상기 범프(210)의 돌출부 상면 형상으로서, 상기 도 5의 (a)를 들어 설명한 경우의, 「제 1 반도체 소자(202) 측으로부터 제 2 반도체 소자(204)의 연장 돌출 방향을 향하여 강하하는 경사면」을 적용할 수도 있다(도 13의 (a) 참조).
이러한 구성에 의해, 제 2 반도체 소자(204)에서의 외부 접속용 전극 단자(204e)로의 와이어 본딩 시에, 당해 범프(210)는 당해 반도체 소자(204)에 생기는 만곡에 대해 면 접촉 상태로 접한다(도 13의 (b) 참조).
이에 따라, 당해 반도체 소자(204)는 그 만곡이 억제되어, 파손이 방지된다.
(실시예 3)
본 발명에 의한 반도체 장치의 제 3 실시예에 대해서, 도 14 내지 도 22를 사용하여 설명한다.
본 제 3 실시예에서의 반도체 장치는, 지지 기체인 배선 기판 상에 페이스업 상태로 탑재되고, 그 외부 접속용 전극 단자가 와이어 본딩법에 의해 당해 배선 기판 상의 전극 단자에 접속되는 제 1 반도체 소자와, 당해 제 1 반도체 소자 상에 페이스업 상태로 탑재되고, 그 외부 접속용 전극 단자가 와이어 본딩법에 의해 상기 배선 기판 상의 전극 단자에 접속되는 제 2 반도체 소자, 및 당해 제 2 반도체 소자 상에 페이스업 상태로 탑재되며, 그 외부 접속용 전극 단자가 와이어 본딩법에 의해 상기 배선 기판 상의 전극 단자에 접속되는 제 3 반도체 소자를 구비한다.
이러한 제 3 실시예에서의 반도체 장치(300)를 도 14에 나타낸다.
도 14의 (a)는 당해 반도체 장치(300)의 평면을 나타내고, 또한 도 14의 (b)는 도 14의 (a)에서의 X-X' 단면을 나타낸다. 또한, 도 14의 (a)에서는, 수지 밀봉부의 표시를 생략하고, 그 외형을 실선으로 나타내고 있다.
당해 반도체 장치(300)에서는, 지지 기체인 배선 기판(301)의 한쪽의 주면 상에, 3개의 반도체 소자가 적층되어 탑재되어 있다.
즉, 당해 배선 기판(301) 상에는, 제 1 반도체 소자(302)가 접착제층(303)을 통하여, 소위 페이스업 상태로 탑재되어 있고, 당해 제 1 반도체 소자(302) 상에는, 제 2 반도체 소자(304)가 접착제층(305)을 통하여 페이스업 상태로 탑재되며, 또한 당해 제 2 반도체 소자(304) 상에는, 제 3 반도체 소자(306)가 접착제층(307)을 통하여 페이스업 상태로 탑재되어 있다.
여기서, 제 1 반도체 소자(302)는 사각 형상을 갖고, 배선 기판(301) 상에서, 일 방향(X방향)으로 탑재되어 있다.
또한, 제 2 반도체 소자(304)도 사각 형상을 갖고, 제 1 반도체 소자(302) 상에서, 당해 제 1 반도체 소자(302)의 폭을 Y방향으로 넘어 날개 형상(캔틸레버 형상)으로 연장 돌출되어 탑재되어 있다. 따라서, 제 1 반도체 소자(302)의 측부 에서, 제 2 반도체 소자(304)의 연장 돌출부와 지지 기판(301) 사이는 이간되어 있다.
또한, 제 3 반도체 소자(306)도 사각 형상을 갖고, 제 2 반도체 소자(304) 상에, 상기 제 1 반도체 소자(302)와 동일한 방향(X방향)으로 탑재되고, 당해 제 1 반도체 소자(302)의 거의 바로 아래에 위치하여 탑재되어 있다.
즉, 제 1 내지 제 3 반도체 소자는 서로 그 위 또는 아래에 위치하는 반도체 소자와 거의 직교하여 교차된 상태로 적층 배치되어 있다.
그리고, 제 2 반도체 소자(304)는 제 1 반도체 소자(302)와 제 3 반도체 소자(306) 사이에 위치하여 중간 부재를 이루고 있다.
이러한 구성에서, 상기 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)는 상기 제 2 반도체 소자(304)가 연장 돌출되는 2변과는 상이한 2변을 따라 각각 복수개 배열 설치되어 있다.
또한, 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e)는 당해 제 2 반도체 소자(304)의 길이 방향의 양단의 2변을 따라 각각 복수개 배열 설치되어 있다.
또한, 상기 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)는 상기 제 2 반도체 소자(304)가 연장 돌출되는 2변과는 상이한 2변을 따라 각각 복수개 배열 설치되고, 상기 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)의 거의 바로 위에 위치하고 있다.
한편, 상기 배선 기판(301)의 주면 상에는, 상기 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에 대응하여 전극 단자(308)가 배열 설치되고, 또한 상기 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e)에 대응하여 전극 단자(309)가 배열 설치되어 있다.
또한, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에 대응하여 전극 단자(310)가 상기 제 1 반도체 소자(302)에 대응하여 전극 단자(308)의 배열에 평행하게 복수개 배열 설치되어 있다.
그리고, 당해 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)와 상기 배선 기판(301) 상의 전극 단자(308) 사이는 리버스 본딩법에 의해, 본딩 와이어(311)에 의해 접속되어 있다.
한편, 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e)와 상기 배선 기판(301) 상의 전극 단자(309) 사이는, 순(順)본딩법에 의해 본딩 와이어(312)에 의해 접속되어 있다. 또한, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)와, 상기 배선 기판(301) 상의 전극 단자(310) 사이도, 순본딩법에 의해 본딩 와이어(313)에 의해 접속되어 있다.
본 실시예에서의 특징적 구성으로서, 상기 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에서, 당해 외부 접속용 전극 단자(302e)에 접속된 본딩 와이어(311)의 종단 상에, 볼록 형상 부재인 범프가 배열 설치되어 있다.
즉, 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e) 상에는, 범프(314a)가 배열 설치되고, 당해 범프(314a) 상에는 본딩 와이어(311)의 종단이 접속되며, 또한 당해 본딩 와이어(311)의 종단부 상에 제 2 범프(314b)가 배열 설치 되어 있다. 그리고, 당해 적층 구조를 갖는 범프(314)는 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)의 거의 바로 아래에 위치하고 있다.
또한, 상기 제 2 반도체 소자(304)는 제 1 반도체 소자(302)로부터의 연장 돌출량(길이)이 적다.
따라서, 배선 기판(301) 상에서의, 당해 제 2 반도체 소자(304)의 변을 따르는 장척 형상의 도전성 패드의 배열 설치, 및 당해 도전성 패드 상으로의 제 2 반도체 소자(304)에서의 외부 접속용 전극 단자(304e)에 대응하는 범프의 배열 설치는 행하고 있지 않다.
당해 제 2 반도체 소자(304)의, 제 1 반도체 소자(302)로부터의 연장 돌출량(길이)이 많은 경우 등에는, 당해 범프의 배열 설치가 필요에 따라 이루어진다.
그리고, 당해 배선 기판(301)의 한쪽의 주면에서, 상기 반도체 소자(302), 반도체 소자(304), 반도체 소자(306) 및 본딩 와이어(311, 312, 313) 등을 덮어 밀봉용 수지(315)가 피복되어 있다.
또한, 당해 배선 기판(301)의 다른 쪽의 주면에는, 격자 형상으로 배열 설치된 전극 단자(316) 상에, 땜납 볼(땜납 범프)로 이루어지는 외부 접속용 단자(317)가 배열 설치되어 있다.
이러한 반도체 장치(300)에서는, 상기 제 2 반도체 소자(304) 상에 탑재된 제 3 반도체 소자(306)에서의 제 1 반도체 소자(302)로부터의 이간 부분, 즉 제 2 반도체 소자(304)로부터의 연장 돌출부에 위치하는 외부 접속용 전극 단자(306e)에 대한 본딩 와이어의 접속 시에, 제 1 반도체 소자(302)의 외부 접속용 전극 단 자(302e) 상에 배열 설치된 범프(314)에 의해, 당해 제 3 반도체 소자(306)의 피와이어 본딩부는 기계적으로 지지되고, 당해 제 3 반도체 소자(306)의 만곡이 억제되어, 그 파손이 방지된다.
또한, 본딩 캐필러리로부터의 가압력이 효과적으로 인가되어, 본딩 와이어(313)는 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에 확실하게 접속된다.
이 때, 제 1 반도체 소자(302)는 배선 기판(301)에 비하여 랩핑(wraping) 또는 웨이빙(waving)이 작다. 따라서, 당해 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e) 상에 범프(314)를 복수개 배열 설치할 때, 이들 범프는 그 상면의 높이가 더 균일하게 형성된다.
따라서, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에 대한 와이어 본딩 처리 시에, 당해 제 3 반도체 소자(306)를 더 확실하게 지지할 수 있다.
또한, 외부 접속용 전극 단자(302e) 상의 범프(314a)에 접속된 본딩 와이어(311) 상에, 범프(314b)를 더 배열 설치함으로써, 본딩 와이어(311)와 외부 접속용 전극 단자(302e)의 접속이 강화되고, 반도체 장치(300)의 신뢰성을 향상시킬 수 있다.
다음으로, 이러한 구성을 갖는 반도체 장치(300)의 제조 방법에 대해서, 도 15 내지 도 17을 사용하여 설명한다.
우선, 표면에 전극 단자(308, 309, 310 및 316) 등이 배열 설치된 배선 기판(301)을, 다이 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치한다(도 15의 (a) 참조).
그리고, 당해 본딩 스테이지에 배열 설치된 히터에 의해, 당해 배선 기판(301)을 소정 온도, 예를 들어 50℃∼200℃로 가열한다.
다음으로, 흡착 콜릿(351)에 의해 그 상면(전자 회로 형성면)이 흡착·유지된 제 1 반도체 소자(302)를 상기 배선 기판(301) 상에 탑재 배치하고, 당해 흡착 콜릿(351)에 의한 가압을 수반하여, 당해 제 1 반도체 소자(302)의 이면 또는 배선 기판(31)의 상면에 미리 선택적으로 배열 설치된 접착제층(303)에 의해, 당해 제 1 반도체 소자(302)를 배선 기판(301) 상에 고착한다(도 15의 (b) 참조).
다음으로, 흡착 콜릿(352)에 의해 그 상면(전자 회로 형성면)이 흡착된 제 2 반도체 소자(304)를 제 1 반도체 소자(302) 상에 탑재 배치하고, 당해 흡착 콜릿(352)에 의한 가압을 수반하여, 당해 제 2 반도체 소자(304)의 이면 또는 제 1 반도체 소자(302)의 상면에 미리 선택적으로 배열 설치된 접착제층(305)에 의해, 당해 제 2 반도체 소자(304)를 제 1 반도체 소자(302) 상에 고착한다(도 15의 (c) 참조).
상기 접착제층(305)은 도포 또는 부착 등에 의해 미리 배열 설치된다.
또한, 당해 접착제로서, 열경화성 수지를 적용할 수도 있다. 이러한 경우에는, 제 1 반도체 소자(302)를 배선 기판(301) 상에 탑재한 후, 서모스태틱 배스 또는 핫 플레이트 등에 의해, 예를 들어 120℃∼240℃로 가열하여, 접착제를 반경화시킨다.
다음으로, 상기 배선 기판(301)을 와이어 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 100℃∼200℃로 가열한다.
그리고, 본딩 캐필러리(361)를 사용한 소위 볼 본딩법을 적용하여, 상기 제 1 반도체 소자(302)에서의 외부 접속용 전극 단자(302e) 각각의 표면에, 범프(314a)를 형성한다(도 15의 (d), 도 15의 (e) 참조).
다음으로, 본딩 캐필러리(371)를 사용하고, 리버스 본딩법을 적용하여, 본딩 와이어(311)의 시단인 볼부를 배선 기판(301) 상의 전극 단자(308)에 접속한다.
그리고, 당해 본딩 와이어(311)의 타단(종단)을, 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e) 상에 배열 설치되어 있는 범프(314a)로 접속한다(도 16의 (a), 도 16의 (b) 참조).
이때, 당해 본딩 와이어(311)에는, 원하는 루핑 형상을 부여한다.
그 후, 다시 본딩 캐필러리(361)를 사용한 소위 볼 본딩법을 적용하여, 상기 범프(314a)에 접속된 본딩 와이어(311)의 종단부 상에, 제 2 범프(314b)를 형성한다(도 16의 (c), 도 16의 (d) 참조).
즉, 범프(314a) 및 범프(314b)는 적층 구조로 범프(314)를 구성한다.
다음으로, 배선 기판(301)을 다이 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 50℃∼200℃로 가열한다.
그리고, 흡착 콜릿(353)에 의해 그 상면(전자 회로 형성면)이 흡착된 제 3 반도체 소자(306)를 제 2 반도체 소자(304) 상에 탑재 배치하고, 당해 흡착 콜 릿(353)에 의한 가압을 수반하여, 당해 제 3 반도체 소자(306)의 이면 또는 미리 제 2 반도체 소자(304)의 상면에 선택적으로 배열 설치된 접착제층(307)에 의해, 당해 제 3 반도체 소자(306)를 제 2 반도체 소자(304) 상에 고착한다(도 16의 (e) 참조).
이 때, 당해 제 3 반도체 소자(306)에서의 외부 접속용 전극 단자(306e)는 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e) 상에 배열 설치된 범프(314)의 거의 바로 위에 위치한다.
또한, 상기 접착제층(307)을 상기 제 3 반도체 소자(306)의 이면 전체 면에 배열 설치할 경우에는, 상기 범프(314)와 상기 제 3 반도체 소자(306)의 이면을, 당해 접착제층(307)을 통하여 고착할 수도 있다.
다음으로, 상기 배선 기판(301)을 와이어 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 100℃∼200℃로 가열한다.
그리고, 본딩 캐필러리(371)를 사용하여, 상기 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에, 본딩 와이어(313)의 시단을 접속한다(도 17의 (a) 참조).
이러한 본딩 와이어(313)의 접속 시에, 제 3 반도체 소자(306)의 피와이어 본딩부는 범프(314)에 의해 기계적으로 지지되고, 당해 제 3 반도체 소자(306)의 만곡이 억제되어, 그 파손이 방지된다.
또한, 초음파 진동의 흡수도 방지되고, 가압력이 효과적으로 인가되어, 본딩 와이어(313)는 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에 확실하게 접속된다.
즉, 배선 기판(301) 상에서, 범프(314)는 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)의 거의 바로 아래에 위치하고 있고, 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에 대한 본딩 와이어의 접속 시의 가압에 대항한다.
그리고, 당해 본딩 와이어(313)의 타단(종단)을, 배선 기판(301) 상의 전극 단자(310)에 대해, 스티치 본딩법에 의해 접속한다(도 17의 (b) 참조).
이 때, 당해 본딩 와이어(313)에는, 원하는 루핑 형상을 부여한다.
또한, 이러한 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)와 배선 기판(301) 상의 전극 단자(310) 사이의 와이어 본딩 처리의 전 또는 종료 후에, 상기 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e)와 배선 기판(301) 상의 전극 단자(309) 사이도, 본딩 와이어(312)를 사용한 와이어 본딩법에 의해 접속한다(도시 생략).
다음으로, 상기 배선 기판(301)의 주면 상에 형성된 반도체 소자의 적층 구조체는 본딩 와이어와 함께 밀봉용 수지(315)에 의해 피복된다(도 17의 (c) 참조).
당해 수지 피복을 실시하는 방법으로서는, 주지(周知)의 트랜스퍼 몰드법, 콤프레션 몰드법, 또는 폿팅법을 적용할 수 있다.
또한, 이러한 수지 밀봉 시에도, 제 3 반도체 소자(306)의 연장 돌출부는 범프(314)에 의해 지지된다. 따라서, 트랜스퍼 몰드법 등에서의 밀봉용 수지(315)의 유입 압력에 의한 제 3 반도체 소자(306)의 만곡이 억제되고, 변형 또는 판손이 방지된다.
그 후, 상기 배선 기판(301)의 다른 쪽의 주면에서의 전극 단자(316), 리플로우 솔더링법 등을 사용하여, 땜납 볼 전극으로 이루어지는 외부 접속용 단자(317)를 배열 설치하고, 반도체 장치(300)를 형성한다(도 17의 (d) 참조).
또한, 상기 배선 기판(301)이 큰 판으로서, 당해 배선 기판(301)의 한쪽의 주면에, 반도체 소자의 적층 구조체가 복수개 형성되는 공정을 채용하는 경우(도시 생략)에는, 상기 외부 접속용 단자(316)의 형성 후, 상기 수지 밀봉부(315) 및 배선 기판(301)을 그 적층 방향(두께 방향)으로 절단함으로써, 개편화된 반도체 장치(300)를 얻는다.
또한, 상기 제 1 반도체 소자(302)에서의 외부 접속용 전극 단자(302e) 각각의 표면에 배열 설치된 범프(314)는 그 배열 설치 위치 및/또는 배열 설치 형체를, 필요에 따라 선택할 수 있다.
당해 범프(314)의 배열 설치 위치 및/또는 배열 설치 형체의 변형예에 대해서, 도 18을 사용하여 설명한다. 또한, 당해 도 18은 상기 도 14의 (a)에서, 파선(A)에 의해 둘러싸인 직사각형 영역을 표시하고 있다.
당해 도 18에서는, 제 2 반도체 소자(304) 상에 탑재되는 제 3 반도체 소자(306), 본딩 와이어(313), 및 수지 밀봉부(315)의 표시를 생략하고 있다.
상술한 바와 같이, 반도체 장치(300)에서는, 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e) 상으로의 범프(314)의 배열 설치는 당해 제 1 반도체 소 자(302)에서의 외부 접속용 전극 단자(302e)의 전체(도시되는 상태에서는 10개)에 대하여 행해지고 있다(도 18의 (a) 참조).
이러한 구성에 의해, 제 3 반도체 소자(306)에서의 복수의 외부 접속용 전극 단자(306e)에 대한 와이어 본딩 시에, 개개의 피본딩 전극 단자에 인가되는 가압에 대해 그 바로 아래에 위치하는 범프(314)가 대응하여, 양호한 와이어 본딩이 이루어진다.
그러나, 이러한 경우에는, 적어도 제 3 반도체 소자(306)에서의 외부 접속용 전극 단자(306e)에 대응하는 수의 범프의 배열 설치가 필요해진다.
그리고, 당해 범프(314)는 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e) 상의 범프(314a)의 배열 설치, 당해 범프(314a) 상으로의 본딩 와이어(311)의 종단의 접속, 또한 당해 본딩 와이어(311)의 종단 접속부로의 범프(314b)의 배열 설치의 공정이 채용된다.
이와 같은 다단 구성을 갖는 범프(314)의 적용은 상기 제 3 반도체 소자(306)로서, 더 대형의 반도체 소자 또는 다기능을 가져 다수의 외부 접속용 전극 단자(306e)를 구비하는 반도체 소자가 적용된 경우에는, 당해 범프(314)의 배열 설치 공정에 필요로 하는 시간의 증가를 초래하게 된다.
한편, 당해 제 3 반도체 소자(306)로서, 비교적 소형 또는 장척 형상의 반도체 소자가 적용된 경우에는, 당해 반도체 소자에서의 외부 접속용 전극 단자에 대응하는 수의 범프(314)의 배열 설치를 필요로 하지 않는 경우가 있다.
이와 같은 경우, 예를 들어 다음과 같은 범프 배열 설치 구성을 채용할 수 있다.
일례로서, 상기 범프(314b)를, 제 1 반도체 소자(302)에서의 외부 접속용 전극 단자(302e)의 배열에서, 양단부에 위치하는 외부 접속용 단자에서의 범프(314a) 상으로의 본딩 와이어(311)의 종단부 상에만 배열 설치(합계 2개)한다(도 18의 (b) 참조).
또는, 당해 범프(314b)를 제 1 반도체 소자(302)에서의 외부 접속용 전극 단자(302e)의 배열 중, 선택된 복수개(여기서는 합계 4개)의 외부 접속용 단자에서의 범프(314b) 상의 본딩 와이어(311)의 종단부에 대해 배열 설치한다(도 18의 (c) 참조).
즉, 상기 본딩 와이어(311)의 종단이 접속된 범프(314a)의 전체에 대하여 범프(314b)를 배열 설치하는 것은 행하지 않고, 그 배열 설치 개소를 적절하게 선택한다.
이와 같이, 범프(314b)의 배열 설치 개소를 선택하는 것, 즉 적층 범프(314)의 배열 설치 형체를 선택함으로써, 당해 범프(314)의 배열 설치 공정의 효율화를 도모할 수 있다.
또한, 당해 제 1 반도체 소자(302)에서의 외부 접속용 전극 단자(302e) 상으로의 범프(314)의 배열 설치 구성은 다음과 같은 형태를 채용할 수 있다.
일례로서, 제 1 반도체 소자(302)에서의 외부 접속용 전극 단자(302e)의 평면 형상을 장척 형상의 것으로 하고, 그 한쪽의 단부 측을 피와이어 본딩 영역으로 하며, 다른 쪽의 단부 근방을 범프(314)의 배열 설치부로 한다(도 19의 (a) 참조).
또한, 당해 도 19의 (a)도 상기 도 14의 (a)에서, 파선(A)에 의해 둘러싸인 직사각형 영역을 표시하고 있다.
그리고, 당해 도 19의 (a)에서도, 제 3 반도체 소자(306), 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)로부터 도출되어 전극 단자(310)로 접속되는 본딩 와이어(313), 및 수지 밀봉부(315)에 대해서는, 도시하는 것을 생략하고 있다.
즉, 이러한 구성에서는, 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에서, 본딩 와이어(311)의 피와이어 본딩부와, 범프(314)의 배열 설치부를 중첩하지 않는다.
이러한 전극 단자 구성을 채용함으로써, 당해 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에 대한 와이어 본딩 방법으로서, 본딩 와이어의 시단인 볼을 접속하는 통상의 와이어 본딩법을 적용하는(도 19의 (b) 참조) 것, 또는 본딩 와이어의 종단을 접속하는 리버스 본딩법을 적용하는(도 19의 (c) 참조) 것 모두 선택하여 적용할 수 있다.
또한, 리버스 본딩법을 적용할 때에는, 외부 접속용 전극 단자(302e)의 피와이어 본딩부에는 미리 범프(321)가 배열 설치된다.
이와 같은 피와이어 본딩부와 범프 배열 설치부의 분리에 의해, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)로의 와이어 본딩 시에, 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)의 피와이어 본딩부 바로 아래에 범프는 존재하고 있지 않지만, 당해 제 3 반도체 소자(306)의 휨부는 효과적으로 지지 된다.
또한, 당해 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e) 상에, 범프(314a) 및 범프(314b)를 적층하여 배열 설치할 때, 양쪽 범프 사이에 본딩 와이어가 삽입되지 않기 때문에, 당해 범프 사이의 접속이 더 강고(强固)하게 이루어지고, 또한 적층된 범프의 높이의 결정이 용이해진다. 따라서, 적층되는 범프의 높이를, 제 2 반도체 소자(304)의 상면과 거의 동등한 높이로 하고, 당해 범프의 상면이 제 3 반도체 소자(306)의 저면(底面)에 접하는 것을 가능하게 하는 것도 용이하다.
한편, 제 1 반도체 소자(302)에서, 그 외부 접속용 전극 단자(302e)와 범프의 배열 설치부를 분리할 수도 있다.
즉, 외부 접속용 전극 단자(302e)의 배열의 근방으로서, 또한 당해 외부 접속용 전극 단자(302e)의 배열과는 상이한 위치에, 범프 배열 설치부(325)를 배치한다(도 20의 (a) 참조).
당해 범프 배열 설치부(325)는 상기 외부 접속용 전극 단자(302e)와 동일한 재료로 형성된 단자 패드부와, 그 위에 형성된 적어도 하나의 범프를 포함한다. 당해 범프는 필요에 따라 복수개 적층된다.
또한, 당해 도 20의 (a)도 상기 도 14의 (a)에서, 파선(A)에 의해 둘러싸인 직사각형 영역을 표시하고 있다.
그리고, 당해 도 20의 (a)에서도, 제 3 반도체 소자(306), 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)로부터 도출되어 전극 단자(310)로 접속 되는 본딩 와이어(313), 및 수지 밀봉부(315)에 대해서는, 도시하는 것을 생략하고 있다.
이와 같은 범프 배열 설치부(325)의 분리·고립 배열 설치에 의해, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)로의 와이어 본딩 시에, 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)의 바로 아래에 범프는 존재하고 있지 않지만, 당해 제 3 반도체 소자(306)의 휨부는 효과적으로 지지된다.
그리고, 이러한 전극 단자 구성을 채용하는 것에 의해, 당해 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에 대한 와이어 본딩 방법으로서, 본딩 와이어의 시단인 볼을 접속하는 통상의 와이어 본딩법을 적용하는(도 20의 (b) 참조) 것, 또는 본딩 와이어(311)의 종단을, 범프(321)를 통하여 접속하는 리버스 본딩법을 적용하는(도 20의 (c) 참조) 것 중 어느 것이나 선택하여 적용할 수 있다.
또한, 당해 제 1 반도체 소자(302)의 범프 배열 설치부(325)에서, 범프를 적층하여 배열 설치할 때에는, 범프 사이에 본딩 와이어가 개재되지 않기 때문에, 범프 사이의 접속이 더 강고하게 이루어지고, 또한 적층되는 범프의 높이의 결정이 용이해진다.
또한, 다른 수단으로서, 제 1 반도체 소자(302)에서의 외부 접속용 전극 단자(302e)와 범프의 배열 설치부를 분리할 수도 있다.
즉, 당해 외부 접속용 전극 단자(302e)의 배열의 양단부 근방에, 당해 외부 접속용 전극 단자(302e)로부터 이간하여, 범프 배열 설치부(325)를 배치한다(도 21의 (a) 참조).
또한, 당해 도 21의 (a)도 상기 도 14의 (a)에서, 파선(A)에 의해 둘러싸인 직사각형 영역을 표시하고 있다.
그리고, 당해 도 21의 (a)에서도 제 3 반도체 소자(306), 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)로부터 도출되어 전극 단자(310)로 접속되는 본딩 와이어(313), 및 수지 밀봉부(315)에 대해서는, 도시하는 것을 생략하고 있다.
이와 같이 범프 배열 설치부(325)가 분리되어 고립된 배치 구성에서는, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)로의 와이어 본딩 시에, 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)의 바로 아래에 범프는 존재하고 있지 않다. 그러나, 2개의 범프에 의해 당해 제 3 반도체 소자(306)는 효과적으로 지지된다.
그리고, 이러한 전극 단자 구성을 채용하는 경우일지라도, 당해 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에 대한 와이어 본딩 방법으로서, 본딩 와이어의 시단인 볼을 접속하는 통상의 와이어 본딩법을 적용하는(도 21의 (b) 참조) 것, 또는 본딩 와이어의 종단을 접속하는 리버스 본딩법을 적용하는(도 21의 (c) 참조) 것 중 어느 것이나 선택하여 적용할 수 있다.
이러한 형체에서도, 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에 범프를 적층하여 배열 설치할 때에는, 범프 사이에 본딩 와이어가 삽입되지 않기 때문에, 당해 범프 사이의 접속이 더 강고하게 이루어지고, 또한 적층된 범프의 높이의 결정이 용이해진다.
그런데, 상기 제 3 실시예에서는, 제 1 반도체 소자(302)와 제 3 반도체 소자(306)가 동일한 방향으로, 또한 중첩하여 배치되고, 양자의 사이에 배치된 제 2 반도체 소자(304)가 이들 반도체 소자와는 상이한 방향으로, 즉 제 1 반도체 소자(302)와 제 3 반도체 소자(306)는 교차하도록 배열 설치되어 있다.
그러나, 반도체 장치로서 요구되는 기능을 충족하기 위해, 상기 형태와는 상이한 적층 배치 구조가 채용되는 경우가 있다.
즉, 예를 들어 도 22에 나타낸 반도체 장치(330)와 같이, 배선 기판(301) 상에, 제 1 반도체 소자(302)가 접착제층(303)을 통하여, 소위 페이스업 상태로 탑재되고, 당해 제 1 반도체 소자(302) 상에, 제 2 반도체 소자(304)가 접착제층(305)을 통하여 페이스업 상태로 또한 상기 제 1 반도체 소자(302)와 동일한 방향(Y방향)으로 탑재되며, 한편, 당해 제 2 반도체 소자(304) 상에는, 제 3 반도체 소자(306)가 접착제층(307)을 통하여 페이스업 상태로 또한 당해 제 2 반도체 소자(304)와는 상이한 방향(X방향)으로 탑재되는 경우가 있다.
여기서, 제 1 반도체 소자(302)는 사각 형상을 갖고, 배선 기판(301) 상에서, 일 방향(Y방향)으로 탑재되어 있다.
또한, 제 2 반도체 소자(304)도 사각 형상을 갖고, 제 1 반도체 소자(302) 상에, 당해 제 1 반도체 소자(302)와 동일한 방향(Y방향)으로 탑재되어 있다. 다만, 그 외형 치수는 제 1 반도체 소자(302)보다도 작아, 각각의 외부 접속 단자는 중첩되는 위치 관계는 아니다.
그리고, 제 3 반도체 소자(306)는 사각 형상을 갖고, 상기 제 2 반도체 소 자(304) 상에, 당해 제 2 반도체 소자(304)의 폭을 X방향으로 넘어 날개 형상(캔틸레버 형상)으로 연장 돌출되어 탑재되어 있다. 따라서, 제 2 반도체 소자(304)의 측부에서, 당해 제 3 반도체 소자(306)의 연장 돌출부와 지지 기판(301) 사이는 이간되어 있다.
즉, 제 3 반도체 소자(306)는 제 1 및 제 2 반도체 소자의 적층 구조체와는 서로 직교하여 교차된 상태로 적층 배치되어 있다.
당해 제 1 반도체 소자(302) 및 제 2 반도체 소자(304)는 배선 기판(301)과 제 3 반도체 소자(306) 사이에 위치하여 중간 부재를 이루고 있다.
이러한 구성에서, 상기 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)는 상기 제 3 반도체 소자(306)가 연장 돌출되는 2변과는 상이한 2변을 따라 각각 복수개 배열 설치되어 있다.
또한, 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e)도 상기 제 3 반도체 소자(306)가 연장 돌출되는 2변과는 상이한 2변을 따라 각각 복수개 배열 설치되어 있다.
즉, 제 1 반도체 소자(302)의 외부 접속용 전극 단자 배열과, 제 2 반도체 소자(304)의 외부 접속용 전극 단자 배열은 서로 평행하게 위치한다.
한편, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)는 제 2 반도체 소자(304)로부터의 연장 돌출부의 단부의 변을 따라 복수개 배열 설치되어 있다.
그리고, 상기 배선 기판(301)의 주면 상에는, 상기 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)에 대응하는 전극 단자(308)가 복수개 열 형상으로 배 열 설치되고, 또한 상기 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e)에 대응하는 전극 단자(309)가 상기 제 1 반도체 소자(302)에 대응하는 전극 단자(308)의 배열에 평행하게 복수개 열 형상으로 배열 설치되어 있다.
또한, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에 대응하여 전극 단자(310)가 복수개 열 형상으로 배열 설치되어 있다.
그리고, 제 1 반도체 소자(302)의 외부 접속용 전극 단자(302e)와, 상기 배선 기판(301) 상의 전극 단자(308) 사이는 본딩 와이어(311)에 의해 접속되고, 제 2 반도체 소자(304)의 외부 접속용 전극 단자(304e)와, 상기 배선 기판(301) 상의 전극 단자(309) 사이는 본딩 와이어(312)에 의해 접속되어 있다.
또한, 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)와, 상기 배선 기판(301) 상의 전극 단자(310) 사이도 본딩 와이어(313)에 의해 접속되어 있다.
이러한 실시예에서의 특징적 구성으로서, 제 2 반도체 소자(304)의 폭을 X방향으로 넘어 날개 형상(캔틸레버 형상)으로 연장 돌출되어 있는 제 3 반도체 소자(306)의 전극 단자(306e)의 짧은 변을 따라, 장척 형상 도전 패턴(331)이 배열 설치되고, 당해 도전 패턴(331) 상에, 상기 제 3 반도체 소자(306)의 전극 단자(306e)의 거의 바로 아래에 위치하여, 범프(332)가 복수개 배열 설치되어 있다.
여기서는, 당해 범프(332)는 2개의 범프의 적층 구조를 갖고 있다.
이러한 반도체 장치에서는, 제 2 반도체 소자(304) 상에 탑재된 제 3 반도체 소자(306)에서의 배선 기판(301)으로부터의 이간 부분, 즉 당해 제 2 반도체 소자(304)로부터의 연장 돌출부에 위치하는 외부 접속용 전극 단자(306e)에 대한 본 딩 와이어(313)의 접속 시에, 상기 배선 기판(301) 상의 도전 패턴(331) 상에 배열 설치된 범프(332)에 의해, 당해 제 3 반도체 소자(306)의 피와이어 본딩부는 기계적으로 지지된다.
따라서, 당해 제 3 반도체 소자(306)의 만곡이 억제되어, 그 파손이 방지된다.
또한, 본딩 캐필러리로부터의 가압력이 효과적으로 인가되어, 본딩 와이어(313)는 당해 제 3 반도체 소자(306)의 외부 접속용 전극 단자(306e)에 확실하게 접속된다.
(실시예 4)
상술한 바와 같이, 배선 기판 상에 복수개의 반도체 소자를 적층하여 탑재·배열 설치할 때에, 당해 반도체 소자 사이에, 소위 스페이서 부재를 배열 설치하여 적층 구조를 형성하는 경우가 있다.
이러한 스페이서 부재를 적용하여 이루어지는 반도체 소자의 탑재 형태를 포함하는 반도체 장치 구조를, 본 발명에 의한 반도체 장치의 제 4 실시예로서, 도 23에 나타낸다.
도 23의 (a)는 당해 제 4 실시예에 따른 반도체 장치(400)의 평면을 나타내고, 또한 도 23의 (b)는 도 23의 (a)에서의 X-X' 단면을 나타낸다. 또한, 도 23의 (a)에서는, 수지 밀봉부의 표시를 생략하고, 그 외형을 실선으로 나타내고 있다.
즉, 당해 반도체 장치(400)에서는, 지지 기체인 배선 기판(401) 상에, 제 1 반도체 소자(402)가 접착제층(403)을 통하여, 소위 페이스업 상태로 탑재되어 있 고, 당해 제 1 반도체 소자(402) 상에, 스페이서(404)가 접착제층(405)을 통하여 탑재되어 있다.
그리고, 당해 스페이서(404) 상에, 제 2 반도체 소자(406)가 접착제층(407)을 통하여, 페이스업 상태로 탑재되어 있다.
여기서, 제 1 반도체 소자(402)는 사각 형상을 갖고, 배선 기판(401) 상에서, 일 방향(X방향)으로 탑재되어 있다.
또한, 제 2 반도체 소자(406)도 사각 형상을 갖고, 스페이서(404) 상에서, 상기 제 1 반도체 소자(402)와 동일한 방향(X방향)으로 탑재되고, 당해 제 1 반도체 소자(402)의 바로 위에 위치하고 있다.
당해 스페이서(404)는 제 1 반도체 소자(402)와 제 2 반도체 소자(406) 사이에 위치하여 중간 부재를 이루고 있다.
그리고, 당해 스페이서(404)는 그 위에 배치되는 제 2 반도체 소자(406)보다도 작은 평면 형상·면적을 갖고 있다.
당해 스페이서(404)로서는, 반도체 소자와 동일한 열팽창 계수를 갖는 재료, 예를 들어 판 형상의 실리콘(Si) 조각이 적용된다.
또한, 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)는 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)의 거의 바로 위에 위치하고 있다.
한편, 상기 배선 기판(401)의 주면 상에는, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)에 대응하여 전극 단자(408)가 복수개 배열 설치되고, 또한 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)에 대응하여 전극 단 자(409)가 상기 제 1 반도체 소자(402)에 대응하여 전극 단자(408)의 배열에 평행하게 복수개 배열 설치되어 있다.
그리고, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)와, 배선 기판(401) 상의 전극 단자(408) 사이는 본딩 와이어(410)에 의해 접속되고, 또한 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)와, 상기 배선 기판(401) 상의 전극 단자(409) 사이는 본딩 와이어(411)에 의해 접속되어 있다.
본 실시예에서의 특징적 구성으로서, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e) 상에는 범프(412a)가 배열 설치되고, 리버스 본딩법에 의해 당해 범프(412a)에 접속된 본딩 와이어(410)의 종단 상에, 범프(412b)가 배열 설치되어 있다.
이와 같이, 볼록 형상 부재인 범프(412)는 적층 구조체(다단 범프)로서, 상기 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)의 거의 바로 아래에 위치하고 있다.
당해 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e) 상에 배열 설치되는 범프 구조를 형성하는 방법으로서는, 예를 들어 상기 도 15의 (d) 내지 도 16의 (d)에 나타낸 방법을 적용할 수 있다.
그리고, 당해 배선 기판(401)의 한쪽의 주면에서, 상기 반도체 소자(402), 반도체 소자(406) 및 본딩 와이어(410, 411) 등을 덮어, 밀봉용 수지(413)가 피복되어 있다.
또한, 당해 배선 기판(401)의 다른 쪽의 주면에는, 격자 형상으로 배열 설치 된 전극 단자(414)에, 땜납 볼(땜납 범프)로 이루어지는 외부 접속용 단자(415)가 배열 설치되어 있다.
이러한 반도체 장치(400)에서는, 상기 스페이서(404) 상에 탑재된 제 2 반도체 소자(406)에서의 제 1 반도체 소자(402)로부터의 이간 부분, 즉 스페이서(404)로부터의 연장 돌출부에 위치하는 외부 접속용 전극 단자(406e)에 대한 본딩 와이어(411)의 접속 시에, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e) 상에 배열 설치된 범프(412)에 의해, 당해 제 2 반도체 소자(406)의 피와이어 본딩부는 기계적으로 지지되고, 당해 제 2 반도체 소자(406)의 만곡이 억제되어, 그 파손이 방지된다.
또한, 본딩 캐필러리로부터의 가압력이 효과적으로 인가되어, 본딩 와이어(411)는 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)에 확실하게 접속된다.
이와 같이, 스페이서(404)를 적용하여 이루어지는 반도체 소자 적층 구조에서는, 배선 기판(401) 상에 탑재되는 제 1 반도체 소자(402)가 당해 제 1 반도체 소자(402) 상에 스페이서(404)를 통하여 탑재되는 제 2 반도체 소자(406)보다도 소(小)면적인 경우, 또는 제 2 반도체 소자(406)가 제 1 반도체 소자(402) 상으로부터 어떤 방향으로 연장 돌출되는 상태로 탑재된다.
이러한 경우, 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)가 본딩 와이어(410)를 통하여 접속되는 배선 기판(401) 상의 전극 단자(408)의 배열 설치 구성, 및 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)의 거의 바로 아래 에 위치하여 배열 설치되는 범프(412)의 배열 설치 구성을 선택할 수 있다.
즉, 스페이서(404)를 통한 제 1 반도체 소자(402) 및 제 2 반도체 소자(406)의 적층 구조에서, 당해 제 2 반도체 소자(406)에서의 상기 제 1 반도체 소자(402)의 에지부로부터의 연장 돌출량(길이)이 비교적 적을(짧을) 경우, 당해 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 돌출되는 본딩 와이어(410)가 접속되는 배선 기판(401) 상의 전극 단자(408)에서, 적층하여 배열 설치된 범프(412) 아래에 당해 본딩 와이어(410)의 종단이 배열 설치된 구조로 할 수 있다.
이러한 구성을, 도 24에 나타낸다. 또한, 도 24의 (b)는 도 24의 (a)의 X-X' 단면을 나타낸다.
이 때, 당해 범프(412)의 적층 수는 필요로 되는 높이에 따라 선택된다.
이러한 구조에 의하면, 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)에 대한 본딩 와이어(411)의 접속 시에, 범프(412)의 존재에 의해, 당해 제 2 반도체 소자(406)의 파손이 방지되는 동시에, 당해 제 2 반도체 소자(406)의 외부 접속용 전극 단자(406e)에 대하여 높은 신뢰성으로 와이어 본딩이 이루어진다.
한편, 상기 제 2 반도체 소자(406)에서의 제 1 반도체 소자(402)의 에지부로부터의 연장 돌출량(길이)이 비교적 클(길) 경우에는, 당해 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 돌출되는 본딩 와이어(410)가 접속되는 배선 기판(401) 상의 전극 단자(408)의 형성 구조를, 이하와 같이 변경할 필요가 있다.
즉, 본딩 와이어(410)의 길이의 증대를 억제하고, 인덕턴스의 증가를 방지하는 것이 필요해진다.
따라서, 일례로서, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 도출되는 본딩 와이어(410)가 접속되는 배선 기판 상의 전극 단자(408)의 형상을 장척 형상의 것으로 하고, 그 한쪽의 단부, 즉 제 1 반도체 소자(402) 측의 근방 단부를 피와이어 본딩 영역으로 하며, 다른 쪽의 단부를 범프(412)의 배열 설치부로 한다.
이러한 구성을 도 25에 나타낸다. 또한, 도 25의 (b)는 도 25의 (a)의 X-X' 단면을 나타낸다.
이와 같은 배선 기판(401) 상의 전극 단자 구성에 의하면, 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 도출되는 본딩 와이어(410)의 실효(實效) 길이의 증가를 초래하지 않아, 당해 본딩 와이어(410)의 인덕턴스의 증가를 초래하지 않는다.
또한, 이러한 수단 대신에, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 도출되는 본딩 와이어(410)가 접속되는 배선 기판 상의 전극 단자(408)와, 다단 범프(412)가 배열 설치되는 도전 패턴(421)을 분리할 수도 있다.
이러한 구성을 도 26에 나타낸다. 또한, 도 26의 (b)는 도 26의 (a)의 X-X' 단면을 나타낸다.
당해 도전 패턴(421)은 당해 배선 기판(401) 상의 전극 단자 배열에 따른 장척 형상을 갖고, 그 표면에, 제 2 반도체 소자(406)의 외부 접속용 전극 단 자(406e)에 대응하여 범프(412)가 배열 설치된다.
이와 같은 배선 기판(41) 상의 전극 단자, 도전층의 배치 구성에 의해서도, 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 도출되는 본딩 와이어(410)의 실효 길이의 증가를 초래하지 않아, 당해 본딩 와이어(410)의 인덕턴스의 증가를 초래하지 않는다.
한편, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 도출되는 본딩 와이어(410)에서의 인덕턴스의 억제를 필요로 하지 않고, 범프의 배열 설치 공정의 간략화가 필요해지는 경우에는, 상기 제 1 반도체 소자(402)의 외부 접속용 전극 단자(402e)로부터 도출되는 본딩 와이어(410)가 접속되는 전극 단자 배열을, 제 2 반도체 소자(406)의 연장 돌출 단부보다도 외측에 배치하고, 당해 제 2 반도체 소자(406)의 연장 돌출부의 모서리부에 대응하여 범프(412)의 배열 설치부(422)를 배치할 수도 있다.
이러한 구성을 도 27에 나타낸다. 또한, 도 27의 (b)는 도 27의 (a)의 X-X' 단면을 나타낸다.
이러한 배선 기판(401) 상의 전극 단자 구성에 의하면, 범프(412)의 배열 설치 공정이 간략화되어, 당해 반도체 장치(400)의 제조 비용을 저감할 수 있다.
(실시예 5)
본 발명에 의한 반도체 장치의 제 5 실시예에 대해서, 도 28 내지 도 31을 사용하여 설명한다.
본 제 5 실시예에서의 반도체 장치는, 소위 리드 프레임이 사용되어 형성되 는 수지 밀봉형 반도체 장치이다.
그리고, 당해 리드 프레임 구조체로부터 형성된 다이 스테이지 상에, 페이스업 상태로 탑재되고, 그 전극 단자 패드가 와이어 본딩법에 의해 이너 리드에 접속되는 제 1 반도체 소자와, 당해 제 1 반도체 소자 상에 배열 설치된 스페이서, 및 당해 스페이서 상에 페이스업 상태로 탑재되고, 그 전극 단자 패드가 와이어 본딩법에 의해 상기 이너 리드에 접속되는 제 2 반도체 소자를 구비한다.
이러한 구성에서, 상기 제 1 반도체 소자 및 제 2 반도체 소자는 반도체 기억 소자(반도체 메모리) 등의 동일한 기능을 갖는 반도체 소자로서, 공통의 신호 단자 또는 전원 단자에 접속되는 전극 단자가 동일한 이너 리드에 접속된다.
또한, 상기 스페이서는 제 2 반도체 소자보다도 작은 평면 형상·면적을 갖는다.
본 실시예에 따른 반도체 장치(500)를 도 28에 나타낸다.
도 28의 (a)는 당해 반도체 장치(500)의 평면을 나타내고, 또한 도 28의 (b)는 도 28의 (a)에서의 X-X' 단면을 나타낸다. 또한, 도 28의 (a)에서는, 수지 밀봉부의 표시를 생략하고, 그 외형을 파선으로 나타내고 있다.
당해 반도체 장치(500)는 소위 TSOP(Thin Small Outline Package)형의 반도체 장치이다.
즉, 소위 리드 프레임 구조체로부터 형성된 다이스테이지(501a)와, 당해 다이 스테이지(501a)의 주위에 배열 설치된 복수의 리드(501b)를 구비한다.
여기서는, 당해 리드(501b)는 거의 직사각 형상을 갖는 다이 스테이지(501a) 의 대향하는 2변을 따라 배열 설치되어 있다.
그리고, 상기 다이 스테이지(501a)에는, 제 1 반도체 소자(502)가 접착제층(503)으로 탑재·고착되어 있다.
당해 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e)와 상기 리드(501b)의 이너 리드부(501b1) 사이는 본딩 와이어(504)에 의해 접속되어 있다.
여기서는, 당해 본딩 와이어(504)의 시단이 리드(501b)의 이너 리드부(501b1)에 접속되고, 그 종단이 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e) 상에 배열 설치된 범프(505)에 접속되어 있다.
당해 범프(505)는 후술하는 바와 같이, 외부 접속용 전극 단자(502e) 상에 배열 설치되어 본딩 와이어(504)의 종단이 접속되는 범프(505a)와, 당해 범프(505a) 상에 배열 설치된 범프(505b)의 적층(세로 적층) 구조를 갖는다.
또한, 당해 제 1 반도체 소자(502)의 상면(전자 회로 형성면)의 거의 중앙부에는, 당해 반도체 소자와 동일한 열팽창 계수를 갖는 재료, 예를 들어 칩 형상 실리콘 조각으로 이루어지는 스페이서(506)가 접착제층(507)으로 고착되어 있다.
그리고, 당해 스페이서(506) 상에는, 제 2 반도체 소자(508)가 접착제층(509)으로 탑재·고착되어 있다.
상기 스페이서(506)는 제 1 반도체 소자(502)와 제 2 반도체 소자(508) 사이에 위치하여 중간 부재를 이루고 있다.
이러한 구성에서, 제 2 반도체 소자(508)는 스페이서(506)보다도 큰 평면 형상을 갖고, 당해 스페이서(506)의 주위에서, 제 1 반도체 소자(502)와의 사이가 이 간되어 있다.
그리고, 당해 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)와, 상기 리드(501b)의 이너 리드부(501b1) 사이는 본딩 와이어(510)에 의해 접속되어 있다.
여기서는, 당해 본딩 와이어(510)의 시단이 리드(501b)의 이너 리드부(501b1)에 접속되고, 그 종단이 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e) 상에 배열 설치된 범프(511)에 접속된 리버스 본딩법이 적용되고 있다.
또한, 상기 제 1 반도체 소자(502), 제 2 반도체 소자(508)가 동일한 단자 구성을 갖는 반도체 기억 소자인 경우에는, 제 1 반도체 소자(502)의 특정한 전극(예를 들어, 어드레스(A1))과, 이에 대응하는 제 2 반도체 소자(508)의 특정한 전극 단자(예를 들어, 어드레스(A1))는 각각 본딩 와이어를 통하여, 하나의 이너 리드부(501b1)에 공통으로 접속된다.
다른 어드레스 단자, 데이터 단자도 마찬가지로, 대응하는 단자마다, 공통으로 대응하는 리드(501b)에 접속된다.
다만, 제 1 반도체 소자(502) 및 제 2 반도체 소자(508)에서의 칩 셀렉트 단자는 리드(501b)의, 각각 상이한 이너 리드부(501b11, 501b12)에 접속된다.
이러한 구성에서, 상기 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e)에는, 상술한 바와 같이, 범프(505a)가 배열 설치되고, 당해 범프(505a)에 대하여, 본딩 와이어(504)의 종단이 접속되어 있다. 그리고, 당해 본딩 와이어(504)의 종단 접속부 상에는, 또한 범프(505b)가 배열 설치되어, 적층(세로 적 층) 구조를 갖는 범프(505)로 되어 있다.
이와 같이, 적층(세로 적층) 구조를 갖는 볼록 형상 부재인 범프(505)의 상면의 높이는 상기 스페이서(506)의 상면의 높이와 거의 동등한 위치로 되어 있다.
그리고, 이들 제 1 반도체 소자(502), 제 2 반도체 소자(508)의 적층 구조체, 본딩 와이어(504, 510) 및 리드 프레임 구조체(501)의 일부를 피복하여, 밀봉용 수지(512)가 배열 설치되어 있다.
당해 반도체 장치(500)에서는, 반도체 소자의 지지 부재 또는 외부 접속 단자로서 리드 프레임 구조체가 적용되기 때문에, 상기 실시예 1 내지 4에서의 반도체 장치와 같이, 배선 기판, 땜납 볼 전극 등을 사용하는 반도체 장치와 비교하여, 제조 비용을 저하시킬 수 있다.
이러한 본 발명의 제 5 실시예에 따른 반도체 장치(500)의 제조 방법에 대해서, 도 29 내지 도 31을 사용하여 설명한다.
우선, 리드 프레임 구조체(501)에서의 다이 스테이지(501a) 상에, 에폭시계 수지 또는 폴리이미드계 수지를 주로 하는 재료로 이루어지는 접착제(503)가 노즐(551)을 통하여 피착(被着)된다(도 29의 (a) 참조).
당해 접착제(503)는 은(Ag), 금(Au), 팔라듐(Pd), 구리(Cu) 등의 도전성 재료로 이루어지는 미립자를 함유하고 있을 수도 있다.
다음으로, 흡착 콜릿(561)에 의해, 그 상면(전자 회로 형성면)이 흡착·유지된 제 1 반도체 소자(502)가 상기 접착제(503) 상에 가압된다.
이러한 가압에 의해, 상기 접착제(503)는 제 1 반도체 소자(502)와 다이 스 테이지(501a) 사이에 퍼지고, 당해 제 1 반도체 소자(503)는 다이 스테이지(501a) 상에 탑재된다(도 29의 (b) 참조).
다음으로, 오븐, 히터 블록 등에 의해 예를 들어, 150℃∼200℃로 가열하여, 상기 접착제(503)를 경화시키고, 제 1 반도체 소자(502)를 다이 스테이지(501a) 상에 고착한다(도 29의 (c) 참조).
다음으로, 상기 리드 프레임 구조체(501)를, 다이 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 50℃∼200℃로 가열한다.
그리고, 흡착 콜릿(562)에 흡착·유지된 스페이서(506)를, 상기 제 1 반도체 소자(502)의 상면(전자 회로 형성면)의 거의 중앙부에 배열 설치·고착한다(도 29의 (d) 참조).
당해 스페이서(506)는 실리콘(Si) 조각으로 이루어지고, 그 피고착 면에는 미리 접착제층(507)이 피복되어 있다.
다음으로, 상기 리드 프레임 구조체(501)를 와이어 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 150℃∼300℃로 가열한다.
그리고, 상기 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e)의 각각에, 범프(505a)를 배열 설치한다(도 29의 (e) 참조).
당해 범프(505a)는 본딩 캐필러리(571)를 사용한 소위 볼 본딩법에 의해 형성할 수 있다.
다음으로, 상기 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e)와 이에 대응하는 리드 프레임 구조체(501)에서의 리드(501b) 사이를, 본딩 캐필러리(581)를 사용하여, 본딩 와이어(504)에 의해 접속한다(도 30의 (a) 참조).
여기서, 당해 본딩 와이어(504)는 그 시단이 리드(501b)의 이너 리드부(501b1)에 접속되고, 그 종단은 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e)에 배열 설치되어 있는 범프(505a) 상에 접속된다.
다음으로, 상기 본딩 와이어(504)의 종단이 접속된 범프(505a) 상에, 본딩 캐필러리(571)를 사용하여 범프(505b)를 배열 설치한다(도 30의 (b) 참조).
즉, 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e) 상에는, 범프(505a) 및 범프(505b)가 적층(세로 적층) 상태로 배열 설치된다.
당해 적층(세로 적층) 상태의 범프(505)의 상면의 높이는 상기 스페이서(506)의 상면의 높이와 거의 동등해진다.
그 후, 리드 프레임 구조체(501)를, 다이 본더의 본딩 스테이지(도시 생략) 상에 탑재 배치하고, 당해 본딩 스테이지에 배열 설치된 히터에 의해 소정 온도, 예를 들어 50℃∼200℃로 가열한다.
그리고, 흡착 콜릿(563)에 의해, 그 상면(전자 회로 형성면)이 흡착·유지된 제 2 반도체 소자(508)를, 상기 스페이서(506) 상에 배치하고, 가압한다.
당해 제 2 반도체 소자(508)의 이면에는, 미리 접착제(509)가 피착되어 있는 것에 의해, 당해 제 2 반도체 소자(508)는 스페이서(506) 상에 고착된다(도 30의 (c) 참조).
이 때, 당해 제 2 반도체 소자(508)는 그 외부 접속용 전극 단자(508e)가 적층(세로 적층) 구조체로 되어 있는 범프(505)의 거의 바로 위에 위치하여 고착된다.
또한, 접착제층(509)을 상기 제 2 반도체 소자(508)의 이면 전체 면에 배열 설치할 경우에는, 상기 범프(505)와 상기 제 2 반도체 소자(508)의 이면을, 당해 접착제층(509)을 통하여 고착할 수도 있다.
다음으로, 본딩 캐필러리(571)를 사용한 소위 볼 본딩법에 의해, 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)의 각각에, 범프(511)를 배열 설치한다(도 30의 (d) 참조).
이러한 범프(511)의 배열 설치 시에, 제 2 반도체 소자(508)의 피본딩부는 상기 범프(505)에 의해 기계적으로 지지되고, 당해 제 2 반도체 소자(508)의 만곡이 억제되어, 그 파손이 방지된다.
또한, 가압력이 효과적으로 인가되어, 범프(511)는 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)에 확실하게 접속·배열 설치된다.
즉, 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e) 상에 위치하는 범프(505)는 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)의 거의 바로 아래에 위치하고 있기 때문에, 당해 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)에 대한 범프(511)의 배열 설치 시의 가압에 대항한다.
다음으로, 상기 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)와, 이에 대응하는 리드 프레임 구조체(501)에서의 리드(501b) 사이를, 본딩 캐필러 리(581)를 사용하여, 본딩 와이어(510)에 의해 접속한다(도 30의 (e) 참조).
여기서, 당해 본딩 와이어(510)의 시단이 리드(501b)의 이너 리드부(501b1)에 접속되고, 또한 그 종단은 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e) 상에 배열 설치되어 있는 범프(511)에 접속된다.
이러한 본딩 와이어(510)의 종단의 접속 시에, 제 2 반도체 소자(508)의 피본딩부는 상기 범프(505)에 의해 기계적으로 지지되고, 당해 제 2 반도체 소자(508)의 파손이 방지된다.
또한, 가압력이 효과적으로 인가되어, 본딩 와이어(510)의 종단은 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)에 확실하게 접속된다.
즉, 제 1 반도체 소자(502)의 외부 접속용 전극 단자(502e) 상에 위치하는 범프(505)는 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)의 거의 바로 아래에 위치하고 있기 때문에, 당해 제 2 반도체 소자(508)의 외부 접속용 전극 단자(508e)에 대한 본딩 와이어(510)의 종단의 접속 시의 가압에 대항한다.
다음으로, 상기 반도체 소자의 적층 구조체는 본딩 와이어, 리드 프레임 구조체(501)와 함게 밀봉용 수지(512)에 의해 피복된다(도 31의 (a) 참조).
당해 수지 피복은 주지의 트랜스퍼 몰드법을 적용하여 행할 수 있다.
이 때, 상기 리드(501b)의 아우터 리드부(501b2)는 밀봉용 수지(512)에 의해 피복되지 않고, 노출된다.
다음으로, 상기 아우터 리드부(501b2)에 대한 땜납 도금 처리를 실시한 후, 리드 프레임 구조체(501)의 절단·분리, 및 휨 가공을 행하고, 개별의 반도체 장 치(500)를 형성한다(도 31의 (b) 참조).
본 발명은 본 실시예 5에서의 TSOP형 반도체 장치 외에, J형의 외부 접속 단자를 갖는 소위 SOJ(Small Out-line J-leaded Package)형 반도체 장치, 또는 외부 접속 단자를 4방향에 배치한 소위 QFP(Quad Flat Package)형 반도체 장치에도 적용할 수 있다.
그리고, 본 발명은 상기 실시예에 나타낸 구성에 한정되지 않고, 본 발명 사상을 일탈하지 않는 범위에서, 다양하게 변형할 수 있다.
이하에 본 발명의 특징을 부기한다.
(부기 1)
전극 단자가 배열 설치된 지지 기체와,
상기 지지 기체 상에 탑재된 중간 부재와,
일부가 상기 중간 부재에 의해 지지되어, 상기 지지 기체 상에 배열 설치된 반도체 소자와,
상기 반도체 소자의 전극 단자에 대응하여, 상기 지지 기체 상 또는 상기 중간 부재 상에 배열 설치된 볼록 형상 부재를 구비하고,
상기 반도체 소자의 전극 단자와 상기 지지 기체 상의 전극 단자가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
(부기 2)
상기 중간 부재는 다른 반도체 소자 또는 스페이서 부재인 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 3)
전극 단자가 배열 설치된 지지 기판과,
상기 지지 기판 상에 탑재된 제 1 반도체 소자와,
일부가 상기 제 1 반도체 소자에 의해 지지되어, 상기 지지 기판 상에 배열 설치된 제 2 반도체 소자와,
상기 제 2 반도체 소자의 전극 단자에 대응하여, 상기 지지 기판 상에 배열 설치된 볼록 형상 부재를 구비하고,
상기 제 2 반도체 소자의 전극 단자와 상기 지지 기판 상의 전극 단자가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
(부기 4)
전극 단자가 배열 설치된 지지 기판과,
상기 지지 기판 상에 탑재된 스페이서 부재와,
일부가 상기 스페이서 부재에 의해 지지되어, 상기 지지 기판 상에 배열 설치된 반도체 소자와,
상기 반도체 소자의 전극 단자에 대응하여, 상기 지지 기판 상에 배열 설치된 볼록 형상 부재를 구비하고,
상기 반도체 소자의 전극 단자와 상기 지지 기판 상의 전극 단자가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
(부기 5)
전극 단자가 배열 설치된 지지 기판과,
상기 지지 기판 상에 탑재된 제 1 반도체 소자와,
상기 제 1 반도체 소자 상에 탑재된 스페이서 부재와,
일부가 상기 스페이서 부재에 의해 지지되어, 상기 지지 기판 상에 배열 설치된 제 2 반도체 소자와,
상기 제 2 반도체 소자의 전극 단자에 대응하여, 상기 제 1 반도체 소자 상에 배열 설치된 볼록 형상 부재를 구비하고,
상기 제 2 반도체 소자의 전극 단자와 상기 지지 기판 상의 전극 단자가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
(부기 6)
다이 스테이지와,
상기 다이 스테이지의 주위에 배열 설치된 복수의 리드와,
상기 다이 스테이지 상에 탑재된 제 1 반도체 소자와,
상기 제 1 반도체 소자 상에 배치된 스페이서와,
일부가 상기 스페이서에 지지되어 상기 제 1 반도체 소자 상에 배열 설치된 제 2 반도체 소자와,
상기 제 2 반도체 소자의 전극 단자에 대응하여, 상기 제 1 반도체 소자 상에 배열 설치된 볼록 형상 부재를 갖고,
상기 제 2 반도체 소자의 전극 단자와 상기 리드가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
(부기 7)
상기 볼록 형상 부재는 금속 범프인 것을 특징으로 하는 부기 1 내지 6 중 어느 하나에 기재된 반도체 장치.
(부기 8)
상기 제 2 반도체 소자는 상기 제 1 반도체 소자로부터 상기 지지 기판 상에 캔틸레버 형상으로 연장 돌출되어 이루어지는 것을 특징으로 하는 부기 3에 기재된 반도체 장치.
(부기 9)
전극 단자가 배열 설치된 지지 기체 상에, 중간 부재를 탑재하는 공정과,
상기 지지 기체 상에, 볼록 형상 부재를 배열 설치하는 공정과,
상기 중간 부재 상에, 반도체 소자를 페이스업 상태로 탑재하는 공정과,
상기 반도체 소자의 전극 단자와 상기 지지 기체의 전극 단자를 와이어 본딩법에 의해 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 10)
전극 단자가 배열 설치된 지지 기판 상에, 제 1 반도체 소자를 탑재하는 공정과,
상기 지지 기판 상에, 볼록 형상 부재를 배열 설치하는 공정과,
상기 제 1 반도체 소자 상에, 제 2 반도체 소자를 페이스업 상태로 탑재하는 공정과,
상기 제 2 반도체 소자의 전극 단자와 상기 지지 기판의 전극 단자를 와이어 본딩법에 의해 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 11)
상기 볼록 형상 부재는 금속 범프이고, 볼 본딩법에 의해 형성되는 것을 특징으로 하는 부기 8 또는 9에 기재된 반도체 장치의 제조 방법.
(부기 12)
상기 제 1 반도체 소자 상에 상기 제 2 반도체 소자를 탑재하는 공정에서,
상기 제 1 반도체 소자 상에, 제 2 반도체 소자를 캔틸레버 형상으로 연장 돌출시켜 탑재하는 것을 특징으로 하는 부기 10에 기재된 반도체 장치의 제조 방법.
(부기 13)
상기 제 1 반도체 소자 상에 상기 제 2 반도체 소자를 탑재하는 공정에서,
상기 제 1 반도체 소자 상에 스페이서 부재를 탑재한 후, 제 2 반도체 소자를 배열 설치하는 것을 특징으로 하는 부기 10에 기재된 반도체 장치의 제조 방법.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 구조를 나타내는 도면으로서, 도 1의 (a)는 당해 반도체 장치의 평면을 나타내고, 도 1의 (b)는 도 1의 (a)에서의 X-X' 단면을 나타낸다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도로서, 상기 도 2에 나타낸 제조 공정에 이어지는 제조 공정을 나타낸다.
도 4는 범프를 형성하는 공정을 나타내는 도면.
도 5는 범프의 변형예를 나타내는 도면.
도 6은 본 발명의 제 1 실시예에 따른 반도체 장치에서의, 범프의 배치 형태를 나타내는 평면도.
도 7은 본 발명의 제 1 실시예에 따른 반도체 장치에서의, 본딩 와이어의 접속 변형예를 나타내는 단면도.
도 8은 본 발명의 제 1 실시예에 따른 반도체 장치의 변형예의 구조를 나타내는 도면으로서, 도 8의 (a)는 당해 반도체 장치의 평면을 나타내고, 도 8의 (b)는 도 8의 (a)에서의 X-X' 단면을 나타낸다.
도 9는 본 발명의 제 2 실시예에 따른 반도체 장치의 구조를 나타내는 도면으로서, 도 9의 (a)는 당해 반도체 장치의 평면을 나타내고, 도 9의 (b)는 도 9의 (a)에서의 X-X' 단면을 나타낸다.
도 10은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 11은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도로서, 상기 도 10에 나타낸 제조 공정에 이어지는 제조 공정을 나타낸다.
도 12는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도로서, 상기 도 11에 나타낸 제조 공정에 이어지는 제조 공정을 나타낸다.
도 13은 본 발명의 제 2 실시예에 따른 반도체 장치에서의 범프의 배열 설치 형태와 본딩 와이어의 접속 형태를 나타내는 도면.
도 14는 본 발명의 제 3 실시예에 따른 반도체 장치의 구조를 나타내는 도면으로서, 도 14의 (a)는 당해 반도체 장치의 평면을 나타내고, 도 14의 (b)는 도 14의 (a)에서의 X-X' 단면을 나타낸다.
도 15는 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 16은 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도로서, 상기 도 15에 나타낸 제조 공정에 이어지는 제조 공정을 나타낸다.
도 17은 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도로서, 상기 도 16에 나타낸 제조 공정에 이어지는 제조 공정을 나타낸다.
도 18은 본 발명의 제 3 실시예에 따른 반도체 장치에서의 범프의 제 1 배치 형태를 나타내는 평면도.
도 19는 본 발명의 제 3 실시예에 따른 반도체 장치에서의 범프의 제 2 배치 형태를 나타내는 도면이고, 도 19의 (b) 및 도 19의 (c)는 도 19의 (a)에서의 X-X' 단면을 나타낸다.
도 20은 본 발명의 제 3 실시예에 따른 반도체 장치에서의 범프의 제 3 배치 형태를 나타내는 도면이고, 도 20의 (b) 및 도 20의 (c)는 도 20의 (a)에서의 X-X' 단면을 나타낸다.
도 21은 본 발명의 제 3 실시예에 따른 반도체 장치에서의 범프의 제 4 배치 형태를 나타내는 도면이고, 도 21의 (b) 및 도 21의 (c)는 도 21의 (a)에서의 X-X' 단면을 나타낸다.
도 22는 본 발명의 제 3 실시예에 따른 반도체 장치의 변형예의 구조를 나타내는 도면으로서, 도 22의 (a)는 당해 반도체 장치의 평면을 나타내고, 도 22의 (b)는 도 22의 (a)에서의 X-X' 단면을 나타낸다.
도 23은 본 발명의 제 4 실시예에 따른 반도체 장치의 구조를 나타내는 도면으로서, 도 23의 (a)는 당해 반도체 장치의 평면을 나타내고, 도 23의 (b)는 도 23의 (a)에서의 X-X' 단면을 나타낸다.
도 24는 본 발명의 제 4 실시예에 따른 반도체 장치에서의 범프의 제 1 배치 형태를 나타내는 도면이고, 도 24의 (a)는 당해 반도체 장치의 평면을 나타내며, 도 24의 (b)는 도 24의 (a)에서의 X-X' 단면을 나타낸다.
도 25는 본 발명의 제 4 실시예에 따른 반도체 장치에서의 범프의 제 2 배치 형태를 나타내는 도면이고, 도 25의 (a)는 당해 반도체 장치의 평면을 나타내며, 도 25의 (b)는 도 25의 (a)에서의 X-X' 단면을 나타낸다.
도 26은 본 발명의 제 4 실시예에 따른 반도체 장치에서의 범프의 제 3 배치 형태를 나타내는 도면이고, 도 26의 (a)는 당해 반도체 장치의 평면을 나타내며, 도 26의 (b)는 도 26의 (a)에서의 X-X' 단면을 나타낸다.
도 27은 본 발명의 제 4 실시예에 따른 반도체 장치에서의 범프의 제 4 배치 형태를 나타내는 도면이고, 도 27의 (a)는 당해 반도체 장치의 평면을 나타내며, 도 27의 (b)는 단면을 나타낸다.
도 28은 본 발명의 제 5 실시예에 따른 반도체 장치의 구조를 나타내는 도면으로서, 도 28의 (a)는 당해 반도체 장치의 평면을 나타내고, 도 28의 (b)는 단면을 나타낸다.
도 29는 본 발명의 제 5 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 30은 본 발명의 제 5 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도로서, 상기 도 29에 나타낸 제조 공정에 이어지는 제조 공정을 나타낸다.
도 31은 본 발명의 제 5 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도로서, 상기 도 30에 나타낸 제조 공정에 이어지는 제조 공정을 나타낸다.
도면의 주요 부분에 대한 부호의 설명
100, 130, 140, 200, 300, 330, 400, 500: 반도체 장치
101, 201, 301, 401: 배선 기판
102, 202, 302, 402, 502: 제 1 반도체 소자
104, 204, 304, 406, 508: 제 2 반도체 소자
306: 제 3 반도체 소자
404, 506: 스페이서
111, 210, 314, 412, 505: 볼록 형상 부재(범프)
108, 109, 208, 311, 312, 313, 410, 411, 504, 510: 본딩 와이어
112, 211, 315, 413, 512: 밀봉용 수지
114, 213, 317, 415, 501b2: 외부 접속용 단자

Claims (10)

  1. 제 1 전극 단자와 도체 패턴이 배열 설치된 지지 기체(基體)와,
    상기 지지 기체 상에 탑재된 중간 부재와,
    일부가 상기 중간 부재에 의해 지지되어, 상기 지지 기체 상에 배열 설치되며, 상기 중간 부재의 단부(端部)를 넘어 상기 지지 기체 상에 연장 돌출하는 연장 돌출부를 갖는 반도체 소자를 갖고,
    상기 연장 돌출부의 한쪽 면에는 제 2 전극 단자가 배열 설치되고, 다른쪽 면에는 접착제층을 갖고,
    상기 지지 기체의 상기 도체 패턴에는 상기 반도체 소자의 연장 돌출부에 배열 설치된 제 2 전극 단자에 대응함과 아울러서, 복수 개의 금속 범프로 이루어지는 볼록 형상 부재를 구비하고,
    상기 접착제층과 상기 지지 기체는 서로 마주보고,
    상기 볼록 형상 부재는 상기 도체 패턴과 상기 접착제층 사이에 위치하고, 또한 상기 볼록 형상 부재와 상기 접착제층은 이간(離間)하고,
    상기 제 1 전극 단자와 상기 제 2 전극 단자가 본딩 와이어(bonding wire)에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 중간 부재는 다른 반도체 소자 또는 스페이서(spacer) 부재인 것을 특징으로 하는 반도체 장치.
  3. 제 1 전극 단자와 도체 패턴이 배열 설치된 지지 기판과,
    상기 지지 기판 상에 탑재된 제 1 반도체 소자와,
    일부가 상기 제 1 반도체 소자에 의해 지지되어, 상기 지지 기판 상에 배열 설치되며, 상기 제 1 반도체 소자의 단부를 넘어 상기 지지 기판 상에 연장 돌출하는 연장 돌출부를 갖는 제 2 반도체 소자를 갖고,
    상기 연장 돌출부의 한쪽 면에는 제 2 전극 단자가 배열 설치되고, 다른쪽 면에는 접착제층을 갖고,
    상기 지지 기판의 상기 도체 패턴에는 상기 제 2 반도체 소자의 연장 돌출부에 배열 설치된 제 2 전극 단자에 대응함과 아울러서, 복수 개의 금속 범프로 이루어지는 볼록 형상 부재를 구비하고,
    상기 접착제층과 상기 지지 기판은 서로 마주보고,
    상기 볼록 형상 부재는 상기 도체 패턴과 상기 접착제층 사이에 위치하고, 또한 상기 볼록 형상 부재와 상기 접착제층은 이간하고,
    상기 제 1 전극 단자와 상기 제 2 전극 단자가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제 1 전극 단자와 도체 패턴이 배열 설치된 지지 기판과,
    상기 지지 기판 상에 탑재된 스페이서 부재와,
    일부가 상기 스페이서 부재에 의해 지지되어, 상기 지지 기판 상에 배열 설치되며, 상기 스페이서 부재의 단부를 넘어 상기 지지 기판 상에 연장 돌출하는 연장 돌출부를 갖는 반도체 소자를 갖고,
    상기 연장 돌출부의 한쪽 면에는 제 2 전극 단자가 배열 설치되고, 다른쪽 면에는 접착제층을 갖고,
    상기 지지 기판의 상기 도체 패턴에는 상기 반도체 소자의 연장 돌출부에 배열 설치된 제 2 전극 단자에 대응함과 아울러서, 복수 개의 금속 범프로 이루어지는 볼록 형상 부재를 구비하고,
    상기 접착제층과 상기 지지 기판은 서로 마주보고,
    상기 볼록 형상 부재는 상기 도체 패턴과 상기 접착제층 사이에 위치하고, 또한 상기 볼록 형상 부재와 상기 접착제층은 이간하고,
    상기 제 1 전극 단자와 상기 제 2 전극 단자가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 전극 단자가 배열 설치된 지지 기판과,
    상기 지지 기판 상에 탑재되며, 제 1 전극 단자와 도체 패턴이 배열 설치된 제 1 반도체 소자와,
    상기 제 1 반도체 소자 상에 탑재된 스페이서 부재와,
    일부가 상기 스페이서 부재에 의해 지지되어, 상기 지지 기판 상에 배열 설치되며, 상기 스페이서 부재의 단부를 넘어 상기 지지 기판 상에 연장 돌출하는 연장 돌출부를 갖는 제 2 반도체 소자를 갖고,
    상기 연장 돌출부의 한쪽 면에는 제 2 전극 단자가 배열 설치되고, 다른쪽 면에는 접착제층을 갖고,
    상기 제 1 반도체 소자의 상기 도체 패턴에는 상기 제 2 반도체 소자의 연장 돌출부에 배열 설치된 제 2 전극 단자에 대응함과 아울러서, 복수 개의 금속 범프로 이루어지는 볼록 형상 부재를 구비하고,
    상기 접착제층과 상기 지지 기판은 서로 마주보고,
    상기 볼록 형상 부재는 상기 도체 패턴과 상기 접착제층 사이에 위치하고, 또한 상기 볼록 형상 부재와 상기 접착제층은 이간하고,
    상기 제 2 반도체 소자의 제 2 전극 단자와 상기 지지 기판 상의 상기 전극 단자가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
  6. 다이 스테이지(die stage)와,
    상기 다이 스테이지의 주위에 배열 설치된 복수의 리드(lead)와,
    상기 다이 스테이지 상에 탑재되며, 제 1 전극 단자와 도체 패턴이 배열 설치된 제 1 반도체 소자와,
    상기 제 1 반도체 소자 상에 배치된 스페이서 부재와,
    일부가 상기 스페이서 부재에 지지되어 상기 제 1 반도체 소자 상에 배열 설치되며, 상기 스페이서 부재의 단부를 넘어 상기 제 1 반도체 소자 상에 연장 돌출하는 연장 돌출부를 갖는 제 2 반도체 소자를 갖고,
    상기 연장 돌출부의 한쪽 면에는 제 2 전극 단자가 배열 설치되고, 다른쪽 면에는 접착제층을 갖고,
    상기 제 1 반도체 소자의 상기 도체 패턴에는 상기 제 2 반도체 소자의 연장 돌출부에 배열 설치된 제 2 전극 단자에 대응함과 아울러서, 복수 개의 금속 범프로 이루어지는 볼록 형상 부재를 구비하고,
    상기 접착제층과 상기 제 1 반도체 소자는 서로 마주보고,
    상기 볼록 형상 부재는 상기 도체 패턴과 상기 접착제층 사이에 위치하고, 또한 상기 볼록 형상 부재와 상기 접착제층은 이간하고,
    상기 제 2 반도체 소자의 제 2 전극 단자와 상기 리드가 본딩 와이어에 의해 접속되어 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 삭제
  8. 제 1 전극 단자와 도체 패턴이 배열 설치된 지지 기체 상에, 중간 부재를 탑재하는 공정과,
    상기 지지 기체의 도체 패턴에, 복수 개의 금속 범프로 이루어지는 볼록 형상 부재를 배열 설치하는 공정과,
    상기 중간 부재 상에, 상기 중간 부재의 단부를 넘어 상기 지지 기체 상에 연장 돌출하는 연장 돌출부를 가지며, 상기 연장 돌출부의 한쪽 면에는 제 2 전극 단자가 배열 설치되고, 다른쪽 면에는 접착제층을 구비하는 반도체 소자를, 상기 볼록 형상 부재가 상기 도체 패턴과 상기 접착제층 사이에 위치하고, 또한 상기 볼록 형상 부재와 상기 접착제층은 이간하도록, 페이스업(face-up) 상태로 탑재하는 공정과,
    상기 반도체 소자의 제 2 전극 단자와 상기 지지 기체의 제 1 전극 단자를 와이어 본딩법에 의해 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 전극 단자와 도체 패턴이 배열 설치된 지지 기판 상에, 제 1 반도체 소자를 탑재하는 공정과,
    상기 지지 기판 상의 도체 패턴에, 복수 개의 금속 범프로 이루어지는 볼록 형상 부재를 배열 설치하는 공정과,
    상기 제 1 반도체 소자의 단부를 넘어 상기 지지 기판 상에 연장 돌출하는 연장 돌출부를 가지며, 상기 연장 돌출부의 한쪽 면에는 제 2 전극 단자가 배열되고, 다른쪽 면에는 접착제층을 구비하는 제 2 반도체 소자를, 상기 볼록 형상 부재가 상기 도체 패턴과 상기 접착제층 사이에 위치하고, 또한 상기 볼록 형상 부재와 상기 접착제층은 이간하도록, 페이스업 상태로 탑재하는 공정과,
    상기 제 2 반도체 소자의 상기 제 2 전극 단자와 상기 지지 기판의 제 1 전극 단자를 와이어 본딩법에 의해 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 볼록 형상 부재는 볼 본딩법에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080083747A 2007-08-27 2008-08-27 반도체 장치 및 그 제조 방법 KR101051350B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007219278A JP5205867B2 (ja) 2007-08-27 2007-08-27 半導体装置及びその製造方法
JPJP-P-2007-00219278 2007-08-27

Publications (2)

Publication Number Publication Date
KR20090023183A KR20090023183A (ko) 2009-03-04
KR101051350B1 true KR101051350B1 (ko) 2011-07-22

Family

ID=40406146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083747A KR101051350B1 (ko) 2007-08-27 2008-08-27 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8198728B2 (ko)
JP (1) JP5205867B2 (ko)
KR (1) KR101051350B1 (ko)
CN (1) CN101378051B (ko)
TW (1) TWI397988B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
US20080032451A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Method of providing inverted pyramid multi-die package reducing wire sweep and weakening torques
JP5529371B2 (ja) * 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR101003568B1 (ko) * 2007-11-14 2010-12-22 산요 세미컨덕터 컴퍼니 리미티드 반도체 모듈 및 촬상 장치
JP5184132B2 (ja) * 2008-02-15 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
US8102038B2 (en) * 2009-09-18 2012-01-24 Texas Instruments Incorporated Semiconductor chip attach configuration having improved thermal characteristics
TWI409933B (zh) * 2010-06-15 2013-09-21 Powertech Technology Inc 晶片堆疊封裝結構及其製法
JP5612963B2 (ja) 2010-08-20 2014-10-22 新光電気工業株式会社 電子部品実装装置および電子部品実装方法
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
JP5595314B2 (ja) * 2011-03-22 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2013110188A (ja) * 2011-11-18 2013-06-06 Semiconductor Components Industries Llc 半導体装置及びその製造方法
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
JP2013206765A (ja) * 2012-03-29 2013-10-07 Tanaka Kikinzoku Kogyo Kk ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法
WO2014010220A1 (ja) * 2012-07-13 2014-01-16 先端フォトニクス株式会社 サブマウントおよび封止済み半導体素子ならびにこれらの作製方法
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
US20160104662A1 (en) * 2014-10-08 2016-04-14 Semiconductor Components Industries, Llc Method and system for extending die size and packaged semiconductor devices incorporating the same
US10971478B2 (en) 2016-12-30 2021-04-06 Intel Corporation Interposer design in package structures for wire bonding applications
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN110164858B (zh) * 2018-02-16 2023-05-05 株式会社电装 半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
JP2006032875A (ja) 2004-06-17 2006-02-02 Shinkawa Ltd ワイヤボンディング方法及びその装置並びにバンプ形成方法
KR20060029925A (ko) * 2004-10-04 2006-04-07 삼성전자주식회사 멀티칩 패키지 및 그 제조방법
KR20070019798A (ko) * 2005-08-11 2007-02-15 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
US6258626B1 (en) * 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4149377B2 (ja) * 2001-06-07 2008-09-10 株式会社ルネサステクノロジ 半導体装置の製造方法
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6998292B2 (en) * 2001-11-30 2006-02-14 Vitesse Semiconductor Corporation Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP2004012803A (ja) * 2002-06-06 2004-01-15 Fujitsu Ltd 光伝送用プリント板ユニット及び実装方法
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
TWI313049B (en) * 2003-04-23 2009-08-01 Advanced Semiconductor Eng Multi-chips stacked package
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
JP4377269B2 (ja) * 2004-03-19 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
US7064430B2 (en) * 2004-08-31 2006-06-20 Stats Chippac Ltd. Stacked die packaging and fabrication method
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20070026573A1 (en) * 2005-07-28 2007-02-01 Aminuddin Ismail Method of making a stacked die package
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
US7622325B2 (en) * 2005-10-29 2009-11-24 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
JP2006032875A (ja) 2004-06-17 2006-02-02 Shinkawa Ltd ワイヤボンディング方法及びその装置並びにバンプ形成方法
KR20060029925A (ko) * 2004-10-04 2006-04-07 삼성전자주식회사 멀티칩 패키지 및 그 제조방법
KR20070019798A (ko) * 2005-08-11 2007-02-15 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법

Also Published As

Publication number Publication date
JP2009054747A (ja) 2009-03-12
TW200915532A (en) 2009-04-01
CN101378051A (zh) 2009-03-04
US20090057891A1 (en) 2009-03-05
US8198728B2 (en) 2012-06-12
CN101378051B (zh) 2012-10-10
JP5205867B2 (ja) 2013-06-05
KR20090023183A (ko) 2009-03-04
TWI397988B (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
KR101051350B1 (ko) 반도체 장치 및 그 제조 방법
US6316838B1 (en) Semiconductor device
US6365963B1 (en) Stacked-chip semiconductor device
US6080264A (en) Combination of semiconductor interconnect
JP3685947B2 (ja) 半導体装置及びその製造方法
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JP4817892B2 (ja) 半導体装置
JP3798620B2 (ja) 半導体装置の製造方法
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7521810B2 (en) Chip stack package and manufacturing method thereof
US20100044861A1 (en) Semiconductor die support in an offset die stack
JPH11204720A (ja) 半導体装置及びその製造方法
JPH0595015A (ja) 半導体装置
US20050133897A1 (en) Stack package with improved heat radiation and module having the stack package mounted thereon
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
US7285847B2 (en) Chip stack package, connecting board, and method of connecting chips
KR20070076084A (ko) 스택 패키지와 그 제조 방법
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
JP4957513B2 (ja) 半導体装置及び半導体装置の製造方法
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP5678978B2 (ja) 半導体装置の製造方法
KR20090011564A (ko) 반도체 패키지 제조 방법
KR101004512B1 (ko) Ｕｓｂ 메모리 패키지
JP4544407B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 7