KR101004512B1 - Ｕｓｂ 메모리 패키지 - Google Patents

Ｕｓｂ 메모리 패키지 Download PDF

Info

Publication number
KR101004512B1
KR101004512B1 KR1020080127534A KR20080127534A KR101004512B1 KR 101004512 B1 KR101004512 B1 KR 101004512B1 KR 1020080127534 A KR1020080127534 A KR 1020080127534A KR 20080127534 A KR20080127534 A KR 20080127534A KR 101004512 B1 KR101004512 B1 KR 101004512B1
Authority
KR
South Korea
Prior art keywords
usb
substrate
land
memory
usb memory
Prior art date
Application number
KR1020080127534A
Other languages
English (en)
Other versions
KR20100069005A (ko
Inventor
이용석
심현규
박현진
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020080127534A priority Critical patent/KR101004512B1/ko
Priority to BRPI0904692-5A priority patent/BRPI0904692A2/pt
Publication of KR20100069005A publication Critical patent/KR20100069005A/ko
Application granted granted Critical
Publication of KR101004512B1 publication Critical patent/KR101004512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G06F2212/2146—Solid state disk being detachable, e.g.. USB memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 발명은 USB 메모리 패키지에 관한 것으로, 해결하고자 하는 기술적 과제는 USB 메모리를 어느 방향으로 리셉터클에 삽입하여도 인식되는 USB 메모리 패키지를 제공하는 것이다.
이를 위해 본 발명은 제 1 절연층의 하부에 형성된 제 1 USB 랜드와 제 1 절연층 상부에 형성된 다수의 제 1 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성된 제 1 서브스트레이트와, 제 2 절연층의 상부에 형성된 제 2 USB 랜드와 제 2 절연층 하부에 형성된 다수의 제 2 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성 되며, 제 1 배선 패턴과 제 2 배선 패턴이 서로 마주보도록 배치된 제 2 서브스트레이트와, 제 1 배선 패턴에 전기적으로 연결된 컨트롤러와, 제 1 및 제 2 패턴에 각각 전기적으로 연결된 제 1 및 제 2 플래시 메모리와, 제 1 플래시 메모리와 제 1 서브스트레이트의 사이, 제 2 플래시 메모리와 제 2 서브스트레이트의 사이, 컨트롤러와 제 1 서브스트레이트의 사이를 상호간 각각 전기적으로 연결하는 도전성 와이어를 포함하고, 제 1 및 제 2 서브스트레이트 사이에 개재되어 도전성 와이어, 컨트롤러 및 상기 제 1 및 제 2 플래시 메모리를 밀봉하는 봉지부로 이루어진 USB 메모리 패키지를 개시한다.
USB 메모리, USB랜드, 서브스트레이트, 컨트롤러, 플래시 메모리

Description

ＵＳＢ 메모리 패키지 {USB memory package}
본 발명은 USB 메모리 패키지에 관한 것으로서, 보다 자세하게는 USB 메모리 패키지의 상부 및 하부에 각각 랜드를 형성함으로써, 어느 방향으로 리셉터클에 삽입하여도 인식되는 USB 메모리 패키지에 관한 것이다.
일반적으로 USB 메모리 패키지(memory package)는 일단에 USB 플러그(plug)가 형성된 서브스트레이트(substrate)와, 상기 USB 플러그의 외측인 서브스트레이트에 전기 접속된 플래시 메모리(flash memory)와, 상기 USB 플러그의 또 다른 외측인 서브스트레이트에 전기 접속되어 상기 플래시 메모리 등을 제어하는 컨트롤러(controller)와, 상기 USB 플러그의 또 다른 외측인 서브스트레이트에 전기 접속된 수동 소자와, 상기 서브스트레이트에 결합되어 상기 플래시 메모리, 컨트롤러 및 수동 소자를 보호하는 케이스 등으로 이루어져 있다. 이러한 USB 메모리 패키지는 잘 알려진 바와 같이 매우 다양한 형태로 제조 및 판매되고 있으나, 공통적으로 그러한 USB 메모리는 리셉터클(receptacle)에 삽입 시에 위아래의 구분이 있으므로 사용자로 하여금 삽입 방향을 확인하여야만 하는 불편함을 주는 구조를 갖는다.
따라서 종래의 USB 랜드(land)가 서브스트레이트 하단에만 존재하는 USB 메 모리 패키지는 그 사용상의 불편함을 줄이는데 있어 구조적인 변화가 필요하다. 또한, 종래의 USB 메모리 패키지는 플래시 메모리의 경우 TSOP(Thin Small Outline Pacakge) 또는 FBGA(Fine Ball Grid Array) 형태로 미리 형성된 반도체 패키지를 서브스트레이트에 실장하고, 또한 컨트롤러의 경우 QFP(Quad Flat Pacakge) 또는 FBGA 형태로 미리 형성된 반도체 패키지를 서브스트레이트에 실장하고 있다. 따라서 종래의 USB 메모리 패키지는 TSOP 또는 FBGA에 이미 메모리 용량이 고정되어 있기 때문에, 메모리 용량을 확장시키는데 어려움이 있고, 또한 이미 완성된 반도체 패키지를 서브스트레이트에 실장하기 때문에 제조 단가도 비싸지는 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 USB 메모리의 삽입 방향에 관계없이 USB 메모리를 인식할 수 있는 USB 메모리 패키지를 제공하는데 있다.
또한, 본 발명의 다른 목적은 USB 규격과 일치하면서도 경박단소화가 가능하고, 또한 다양한 응용과 메모리 용량의 확장이 간편한 USB 메모리 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 USB 메모리 패키지는 제 1 절연층의 하부에 형성된 제 1 USB 랜드와 상기 제 1 절연층 상부에 형성된 다수의 제 1 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성된 제 1 서브스트레이트와, 제 2 절연층의 상부에 형성된 제 2 USB 랜드와 상기 제 2 절연층 하부에 형성된 다수의 제 2 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성 되며, 상기 제 1 배선 패턴과 상기 제 2 배선 패턴이 서로 마주보도록 배치된 상기 제 2 서브스트레이트와, 상기 제 1 배선 패턴에 전기적으로 연결된 컨트롤러와, 상기 제 1 및 제 2 패턴에 각각 전기적으로 연결된 제 1 및 제 2 플래시 메모리와, 상기 제 1 플래시 메모리와 상기 제 1 서브스트레이트의 사이, 상기 제 2 플래시 메모리와 상기 제 2 서브스트레이트의 사이, 상기 컨트롤러와 상기 제 1 서브스트레이트의 사이를 상호간 각각 전기적으로 연결하는 도전성 와이어를 포함하고, 상기 제 1 및 제 2 서브스트레이트 사이에 개재되어 상기 도전성 와이어, 상기 컨트롤러 및 상기 제 1 및 제 2 플래시 메모리를 밀봉하는 봉지부로 이루어질 수 있다.
이때, 상기 제 1 USB 랜드 및 상기 제 2 USB 랜드는 상기 제 1 서브스트레이트의 하부 및 상기 제 2 서브스트레이트의 상부의 일측에 동일한 위치로 형성될 수 있다.
또한, 상기 제 1 및 제 2 플래시 메모리는 다수의 플래시 메모리로 형성될 수 있다.
상기한 또 다른 목적을 달성하기 위해, 본 발명에 의한 USB 메모리 패키지는 절연층의 하부에 형성된 USB 랜드와 상기 절연층 상부에 형성된 다수의 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성된 서브스트레이트와, 상기 배선 패턴과 전기적으로 연결된 컨트롤러 및 플래시 메모리와, 상기 서브스트레이트 상부에 개재되어 상기 도전성 와이어, 상기 컨트롤러 및 상기 플래시 메모리를 밀봉하는 봉지부를 포함하는 USB 메모리를 포함하고, 하면에 제 1 USB 랜드 및 상면에 제 2 USB 랜드가 형성된 케이스 내부에 상기 USB 메모리가 삽입될 수 있다.
이때, 상기 케이스는 상기 USB 메모리와 상기 제 1 USB 랜드 사이 및 상기 USB 메모리와 상기 제 2 USB 랜드 사이를 각각 전기적으로 연결하는 도전성 와이어로 이루어질 수 있다.
또한, 상기 제 1 USB 랜드는 상부에 금속판이 돌출되어 상기 USB 메모리와 전기적으로 연결될 수 있다.
여기서, 상기 케이스는 상기 제 1 및 제 2 USB 랜드를 보호하기 위해 상면 및 하면의 상부에 랜드 보호 부가 형성될 수 있다.
상술한 바와 같이, 본 발명에 의한 USB 메모리 패키지는 상부 및 하부에 각각 랜드를 형성함으로써, USB 메모리를 어느 방향으로 삽입 하여도 USB 메모리를 인식할 수 있게 된다.
또한 다수의 플래시 메모리를 적층함으로써, USB 규격과 일치하면서도 경박단소화가 가능하고, 다양한 응용과 메모리 용량의 확장이 간편한 USB 메모리 패키지를 구성할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1a 내지 도 1c를 참조하면, 본 발명의 일실시예에 따른 USB 메모리 패키지(100)의 단면도, 저면도 및 평면도가 도시되어 있다.
먼저, 도 1a를 참조하면, 제 1 서브스트레이트(110), 제 2 서브스트레이트(120), 컨트롤러(130), 제 1 및 제 2 플래시 메모리(140,150), 도전성 와이어(160), 봉지부(170)를 포함한다.
상기 제 1 서브스트레이트(110)는 제 1 절연층(111)과, 상기 제 1 절연층(111)의 하부에 형성된 제 1 USB 랜드(113)와, 상기 제 1 절연층(111) 상부에 형성된 다수의 제 1 배선 패턴(112)과, 상기 제 USB 랜드(113) 및 상기 제 1 배선 패턴(112)을 전기적으로 연결하는 도전성 비아(114)로 구성된다.
상기 절연층(111)은 통상의 에폭시 수지, 폴리이미드 수지, BT(비스말레마이드 트리아진)수지, FR-4(강화 유리 섬유), FR5, 세라믹, 실리콘, 글래스 또는 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 또한, 도면에서 상기 절연층(111)은 1층 구조로 도시되어 있으나, 이러한 1층 구조로 본 발명을 한정하는 것은 아니며 상기 절연층(111)은 층 사이에 배선 패턴이 형 성된 다층 구조도 가능하다. 상기 제 1 배선 패턴(112)은 통상의 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 금속 합금 또는 그 등가물중 선택된 어느 하나가 가능하나 여기서 그 재질을 한정하는 것은 아니다. 상기 제 1 배선 패턴(112)에 상기 도전성 비아(114)로 연결된 상기 제 1 USB 랜드(113) 역시 구리, 금, 은, 니켈, 팔라듐, 금속 합금 또는 그 등가물중 선택된 어느 하나가 가능하나 여기서 그 재질을 한정하는 것은 아니다. 물론, 상기 USB 랜드(113)는 외부로 노출되어 있기 때문에 산화를 방지하고 접촉 저항을 최소화하기 위해 표면에 금(Au)이 도금됨이 바람직하다. 더불어, 상기 절연층(111)의 상부 및 하부에는 소정 두께의 솔더 마스크(115)(절연성 고분자 수지)가 코팅되어 상기 제 1 배선 패턴(112)을 보호하고 있되, 이를 통해서 상기 USB 랜드(113)는 외부로 노출된다.
또한 상기 제 1 서브스트레이트(110) 상부의 일측에는 수동 소자(116)가 형성 될 수 있다. 상기 수동 소자(116)는 상기 제 1 서브스트레이트(110)의 상면에 형성된 상기 제 1 배선 패턴(112)에 전기적으로 접속되어 있다. 다시 말해 상기 수동 소자(116)는 상기 제 1 배선 패턴(112)에 솔더 또는 납땜되어 있다. 이러한 상기 수동 소자(116)는 저항, 인덕터 또는 캐패시터일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다. 상기 수동 소자(116)를 접착하기 위해 상기 제 1 배선 패턴(112)에 솔더 페이스트(117)(Sn/Pb 또는 Lead Free Solder)를 스크린 프린팅(Screen Printing)한 후, 그것에 상기 수동 소자(116)를 마운트(mount)한다. 이어서, 상기 제 1 서브스트레이트(110)를 고온(150~250℃)의 퍼니스(Furnace)에 투 입하여 리플로우(Reflow)시킨 후 냉각함으로써, 상기 수동 소자(116)가 제 1 서브스트레이트(110)에 단단하게 전기 접속되도록 한다. 물론, 이후에는 상기 솔더 페이스트(117)의 잔류물 등을 지용성 또는 수용성에 따라 적절하게 분류하여 클리닝한다. 이러한 클리닝에 의해 이후 수행되는 와이어 본딩 작업 시 도전성 와이어가 제 1 배선 패턴(112)에 정확하게 본딩된다.
상기 제 2 서브스트레이트(120)는 제 2 절연층(121)과, 상기 제 2 절연층(121)의 상부에 형성된 제 2 USB 랜드(123)와, 상기 제 2 절연층(121) 하부에 형성된 다수의 제 2 배선 패턴(122)과, 상기 제 2 배선 패턴(122)과 상기 제 2 USB 랜드(123)를 전기적으로 연결하는 도전성 비아(124)로 구성 되며, 상기 제 2 배선 패턴(122)은 상기 제 1 배선 패턴(112)과 서로 마주보도록 배치한다.
상기 컨트롤러(130)는 상기 제 1 배선 패턴(112)에 전기적으로 연결된다. 다시 말해 상기 컨트롤러(130)는 상기 제 1 서브스트레이트(110)의 상면에 접착제(131)로 접착된 동시에, 상기 컨트롤러(130) 상면에 형성된 다수의 본드 패드(132)와 상기 제 1 배선 패턴(112)이 도전성 와이어(161)로 전기적으로 연결되어 있다. 상기 컨트롤러(130)는 상기 제 1 서브스트레이트(110)의 상면에 에폭시계, 실리콘계, 아크릴계 접착제 또는 양면 테이프 등의 상기 접착제(131)를 이용하여 접착될 수 있다. 여기서, 에폭시계 접착제는 열경화성 접착제로서 접착제 가운데 주류를 이루고 있다. 또한, 실리콘계 접착제는 탄성률이 낮아 스트레스의 완화에 좋으며, 저온, 단시간접착이 가능하기 때문에 반도체의 다이 본드제를 비롯하여, 여러 가지 용도로 이용된다. 이러한 컨트롤러(130)는 리셉터클(receptacle)을 갖는 컴퓨터와 USB 메모리 패키지(100) 사이의 통신을 제어하는 동시에, 플래시 메모리로부터 데이터를 읽거나, 지우거나 또는 쓰는 동작을 제어한다. 상기 컨트롤러(130)는 종래에 TSOP 또는 FBGA와 같은 패키지 형태였다. 그러나 본 발명에서는 상기 컨트롤러(130)가 반도체 다이 형태를 한다. 즉, 상기 컨트롤러(130)는 다이 형태로 상기 접착제(131)를 통하여 상기 제 1 서브스트레이트(110)의 상면에 접착되고, 또한 상기 도전성 와이어(161)로 본딩된다.
상기 제 1 및 제 2 플래시 메모리(140,150)는 상기 제 1 및 제 2 패턴(112,122)에 각각 전기적으로 연결된다. 다시 말해 상기 제 1 플래시 메모리(140)는 상기 제 1 서브스트레이트(110)의 상면에 접착제(141)로 접착된 동시에, 상면에 형성된 제 1 배선 패턴(112)에 도전성 와이어(162)로 전기적으로 연결된다. 또한 상기 제 2 플래시 메모리(150)는 상기 제 2 서브스트레이트(120)의 하면에 접착제(151)로 접착된 동시에, 하면에 형성된 제 2 배선 패턴(122)에 도전성 와이어(163)로 전기적으로 연결된다. 상기 제 1 및 제 2 플래시 메모리(140,150)는 소정 데이터를 저장할 수 있는 저장 장치이다. 또한, 상기 제 1 및 제 2 플래시 메모리(140,150)는 종래에는 QFP 또는 FBGA와 같은 패키지 형태였으나, 본 발명에서는 반도체 다이 형태를 한다.
상기 도전성 와이어(160)는 상기 제 1 플래시 메모리(140)와 상기 제 1 서브스트레이트(110)의 사이(162), 상기 제 2 플래시 메모리(150)와 상기 제 2 서브스트레이트(120)의 사이(163), 상기 컨트롤러(130)와 상기 제 1 서브스트레이트(110)의 사이(161)를 상호간 각각 전기적으로 연결한다. 다시 말해 상기 컨트롤러(130) 상부에 다수의 본드 패드(132)와 상기 제 1 배선 패턴(112)을 상기 도전성 와이어(161)로 전기적으로 연결하고 상기 제 1 플래시 메모리(140) 상부의 다수의 본드 패드를 감싸는 다수의 제 1 범프 볼(142)과 상기 제 1 배선 패턴(112)을 상기 도전성 와이어(162)로 전기적으로 연결한다. 또한 상기 제 2 플래시 메모리(150) 상부의 다수의 본드 패드를 감싸는 다수의 제 2 범프 볼(152)과 상기 제 2 배선 패턴(122)을 도전성 와이어(163)로 전기적으로 연결한다. 이때 상기 도전성 와이어(160)는 통상의 골드 와이어, 구리 와이어, 알루미늄 와이어 또는 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에서 이러한 와이어의 재질을 한정하는 것은 아니다. 물론, 상기 컨트롤러(130)와 상기 제 1 및 제 2 플래시 메모리(140,150)는 상기 도전성 와이어(160) 외에도 솔더 범프 또는 골드 범프 등에 의해 플립 칩 형태로 상기 제 1 및 제 2 서브스트레이트(110,120)에 접속될 수도 있다. 그러나 본 발명에서 상기 컨트롤러(130), 상기 제 1 및 제 2 플래시 메모리(140,150)와 상기 제 1 및 제 2 서브스트레이트(110,120) 사이의 전기 접속 형태를 한정하는 것은 아니다.
상기와 같은 구조로 형성된 본 발명의 일실시예에 따른 USB 메모리 패키 지(100)는 상기 제 1 범프 볼(142)과 ,상기 제 2 범프 볼(152)이 서로 맞물려 전기적으로 접속 되어 있다. 이렇게 상기 제 1 및 제 2 플래시 메모리(140,150)가 상기 제 1 및 제 2 범프 볼(142,152) 및 상기 도전성 와이어(162,163)를 통해서 전기적으로 연결된다. 이런 구조로 인해 상기 제 1 및 제 2 플래시 메모리(140,150)가 상호 전기적으로 접속되어 있으므로 이에 따라 기존의 하나의 플래시 메모리만 있을 때 보다 본 발명의 일실시예에 따른 USB 메모리 패키지(100)에서는 메모리 용량이 증가된다.
상기 봉지부(170)는 상기 제 1 및 제 2 서브스트레이트(120) 사이에 개재되어 상기 도전성 와이어(160), 상기 컨트롤러(130) 및 상기 제 1 및 제 2 플래시 메모리(140,150)를 밀봉하여 외부 환경으로부터 보호한다. 여기서, 상기 봉지부(170)의 폭은 상기 제 1 및 제 2 서브스트레이트(110,120)의 폭과 거의 같게 형성된다. 이러한 상기 봉지부(170)는 통상의 에폭시 수지, 실리콘 수지 또는 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에서 그 봉지재의 재질을 한정하는 것은 아니다. 하여간 어떠한 봉지재를 이용하여 밀봉한다고 해도, 상기 제 1 및 제 2 서브스트레이트(110,120), 상기 수동 소자(116), 상기 컨트롤러(130), 상기 제 1 및 제 2 플래시 메모리(140,150) 및 상기 도전성 와이어(160)를 완벽하게 밀봉하기 때문에, 외부의 수분이나 이물질이 상기 구성 요소들에까지 침투하지 못한다. 상기 봉지부(170)는 트랜스퍼 몰드를 이용한 몰딩 방법 또는 디스펜서를 이용한 인캡슐레이션 방법으로 형성될 수 있다.
다음 도 1b를 참조하면, 상기 USB 패키지(100)의 저면도가 도시되어 있다. 도 1b에 도시된 바와 같이, 상기 제 1 USB 랜드(113)는 상기 제 1 서브스트레이트(110)의 하면 중 일측에 군집되어 형성될 수 있다. 실제로 이러한 상기 제 1 USB 랜드(113)는 종래의 USB 플러그 내측에 형성된 디자인과 같음으로써, USB 규격을 만족한다. 예를 들면, 도면상 상부로부터 GND, D+, D-, Vbus 단자일 수 있다.
다음 도 1c를 참조하면, 상기 USB 패키지(100)의 평면도가 도시되어 있다. 도 1c에 도시된 바와 같이, 상기 제 2 USB 랜드(113)는 상기 제 2 서브스트레이트(120)의 상면 중 일측에 군집되어 형성될 수 있고, 하면에는 상기 봉지부(170)가 형성된다. 이렇게 상기 도 1b 및 상기 도 1c와 같이 상기 제 1 및 제 2 USB 랜드(113,123)가 상기 USB 패키지(100)의 상부 및 하부에 형성됨으로써, USB 메모리 삽입 시 방향의 구애를 방지할 수 있다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)의 단면도가 도시되어 있다. 도 2에 도시된 바와 같이, 상기 USB 메모리 패키지(200)는 상기 도 1a에 도시된 상기 USB 메모리 패키지(200)와 같은 구조로 형성될 수 있으나, 상기 제 1 및 제 2 플래시 메모리(140,150)가 다수의 플래시 메모리(240,250)로 형성될 수 있다.
상기 제 1 플래시 메모리(140) 상부에 플래시 메모리(240)를 적층한 후, 상 기 제 1 배선 패턴(112)과 상기 제 1 플래시 메모리(140) 사이 및 상기 제 1 배선 패턴(112)과 상기 플래시 메모리(240) 사이를 각각 도전성 와이어(162,262)로 전기적으로 연결한다. 즉, 다수의 제 1 본드 패드(142)가 형성된 제 1 플래시 메모리(140) 상부에 상기 다수의 제 1 본드 패드(142)의 상부 및 측면을 다 덮을 수 있는 두께의 접착층(141)을 형성한 후, 상기 플래시 메모리(240)를 적층한다. 이후, 상기 플래시 메모리(240) 상부에 형성된 다수의 본드 패드를 다 덮을 수 있는 제 1 범프 볼(242)을 형성한다. 또한 상기 제 2 플래시 메모리(150) 하부에 플래시 메모리(250)를 적층한 후 상기 제 2 배선 패턴(122)과 제 2 플래시 메모리(150) 사이 및 상기 제 2 배선 패턴(122)과 상기 플래시 메모리(250) 사이를 각각 도전성 와이어(163,263)로 전기적으로 연결한다. 즉, 다수의 제 2 본드 패드(152)가 형성된 제 2 플래시 메모리(150) 하부에 상기 다수의 제 2 본드 패드(152)의 상부 및 측면을 다 덮을 수 있는 두께의 접착층(151)을 형성한 후, 상기 플래시 메모리(250)를 적층한다. 이후, 상기 플래시 메모리(250) 상부에 형성된 다수의 본드 패드를 다 덮을 수 있는 제 2 범프 볼(252)을 형성한다. 이런 구조로 적층된 다수의 플래시 메모리에 따라 다양한 응용과 메모리 용량의 확장이 간편한 USB 메모리를 구성할 수 있다. 또한, 본 발명에서 상기 도전성 와이어(160,260)의 방법으로는 크게 포워드 폴디드 루프 모드 방식 또는 리버스 루프 모드 방식 중 어느 하나로 수행될 수 있다. 상기 포워드 폴디드 루프 모드 방식은 도전성 와이어(162)의 일단을 1차로 상기 제 1 플래시 메모리(140)에 볼 본딩하고, 이어서 바깥 방향으로 루프 하이트가 최소화되도록 폴딩한 후, 마지막으로 타단을 2차로 상기 제 1 배선 패턴(112)에 스 티치 본딩한다. 또한, 상기 리버스 루프 모드 방식은 도전성 와이어(162)의 일단을 1차로 상기 제 1 배선 패턴(112)에 볼 본딩하고, 이어서 타단을 2차로 상기 제 1 플래시 메모리(140)에 미리 형성된 도전성 범프에 스티치 본딩한다. 이와 같은 방식으로 상기 제 2 플래시 메모리(150) 하부에 상기 플래시 메모리(250)를 적층한다. 한편, 도면에서는 상기 포워드 폴디드 루프 모드 방식으로 도전성 와이어(162)가 본딩된 상태가 도시되어 있다.
도 3a 및 도 3b를 참조하면, 본 발명의 또 다른 실시예에 따른 USB 메모리 패키지(300)의 단면도이다.
먼저, 도 3a를 참조하면, 상기 USB 메모리 패키지(300)는 USB 메모리(330), 상부에 제 1 USB 랜드(313) 및 하부에 제 2 USB 랜드(323)가 형성된 케이스(350)를 포함한다.
상기 USB 메모리(330)는 서브스트레이트, 컨트롤러, 플래시 메모리, 봉지부, 도전성 와이어를 포함하고 상기 USB 메모리(330)의 구조는 상기 도 1a에 도시된 상기 제 1 서브스트레이트(110)구조와 동일하게 형성될 수 있기에 여기서 상기 USB 메모리(330)의 구조 설명은 생략한다. 즉, 상기 USB 메모리(330)는 한쪽에만 랜드(333)가 형성되어 있다.
상기 케이스(350)는 하면에 제 1 USB 랜드(313) 및 상면에 제 2 USB 랜드(323)가 형성되어 있고, 사각형 구조로 둘레가 다 막혀져 있으나 상기 제 1 USB 랜드(313)가 형성된 하면 및 상기 제 2 USB 랜드(323)가 형성된 상면의 일부는 개 방되어있다. 상기 제 1 및 제 2 USB 랜드(313,323)는 구리, 금, 은, 니켈, 팔라듐, 금속 합금 또는 그 등가물중 선택된 어느 하나가 가능하며, 여기서 그 재질을 한정하는 것은 아니다. 물론, 상기 제 1 및 제 2 USB 랜드(313,323)는 외부로 노출되어 있기 때문에 산화를 방지하고 접촉 저항을 최소화하기 위해 표면에 금(Au)이 도금됨이 바람직하다. 또한 상기 제 1 USB 랜드(313)는 상부에 금속판(310)이 돌출되어 상기 USB 메모리(330)와 전기적으로 연결된다.
다음, 도 3b를 참조하면, 상기 USB 메모리 패키지(300)를 정면에서 바라본 단면도이다. 상기 케이스(350)의 상부에 상기 제 1 USB 랜드(313)가 형성되어 있고, 상기 케이스(350)의 하부에 상기 제 2 USB 랜드(323)가 형성되어 있다. 상기 제 1 USB 랜드(313), 상기 USB 메모리 및 상기 제 2 USB 랜드(323)는 서로 각각 패턴(340)으로 연결되어 있다. 즉, 하면에 맨 끝에 형성된 제 1 USB 랜드(313)와 상면 맨 처음에 형성된 제 2 USB 랜드(323)는 서로 패턴으로 전기적 연결이 되어 있고, 이후 하면 맨 끝에서 앞으로 두 번째에 형성된 제 1 USB 랜드(313)와 상면 맨 처음에서 뒤로 두 번째에 형성된 제 2 USB 랜드(323)는 서로 패턴으로 전기적 연결이 되어 있다. 이후 나머지 두 개의 제 1 및 제 2 USB 랜드(313,323)도 서로 각각 어긋나게 전기적으로 연결되어 있다. 각각의 패턴은 서로 다른 층에 어긋나게 형성되어 각각의 패턴이 서로 맞붙어 전기적으로 쇼트(short)되는 현상을 방지할 수 있다.
도 4 내지 도 5c를 참조하면, 본 발명의 또 다른 실시예에 따른 USB 메모리 패키지(100,200)의 케이스(400)가 도시되어 있다.
먼저, 도 4를 참조하면, 안이 뚫린 사각형 구조(410)로 고무 재질의 케이스(400)가 도시되어 있다. 상기 케이스(400)는 본 발명의 일실시예에 따른 USB 메모리 패키지(100,200)를 삽입하여 휴대하기 편한 구조를 갖고 있다.
다음, 도 5a를 참조하면, 본 발명의 또 다른 실시예에 따른 USB 메모리 패키지(100,200) 케이스(500)의 하부 및 상부가 투시되어 겹친 모습으로 평면도가 도시되어 있다. 상기 케이스(500)는 도 4에 도시된 상기 케이스(400)와 같이, 외곽의 구조가 안이 뚫린 사각형의 구조로 고무 재질의 케이스(510)로 되어 있다. 그러나 본 발명의 실시예에 따른 USB 메모리 패키지(100,200)의 상부 및 하부에 형성된 랜드를 보호하기 위해 상면 및 하면의 상부에 랜드 보호 부(520,530)가 형성되어 있다.
도 5b를 참조하면, 본 발명의 또 다른 실시예에 따른 USB 메모리 패키지(100,200) 케이스(500)에 한쪽에만 USB 랜드가 형성된 USB 메모리(540)가 삽입되어 있고, 상기 랜드 보호 부(520,530)의 하면(520)의 상부에는 상기 제 1 USB 랜드(513)를 보호하기 위해 상기 제 1 USB 랜드(513)의 길이를 다 덮는 구조로 형성된다.
다음, 도 5c를 참조하면, 본 발명의 또 다른 실시예에 따른 USB 메모리 패키지(100,200) 케이스(500)에 한쪽에만 USB 랜드가 형성된 USB 메모리(540)가 삽입되어 있고, 상기 랜드 보호 부(520,530)의 상면(530)의 상부에는 상기 제 2 USB 랜드(523)를 보호하기 위해 상기 제 2 USB 랜드(523)의 상부만을 덮는 구조로 형성된다. 이상에서 설명한 것은 본 발명에 의한 USB 메모리 패키지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 USB 메모리 패키지의 단면도, 저면도 및 평면도이다.
도 2는 본 발명의 다른 실시에에 따른 USB 메모리 패키지의 단면도이다.
도 3a 및 도 3b는 본 발명의 또 다른 실시예에 따른 USB 메모리 패키지의 단면도이다.
도 4 내지 도 5c는 본 발명의 또 다른 실시예에 따른 USB 메모리 패키지 케이스의 평면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100,200,300 :　USB 메모리 패키지
110 : 제 1 서브스트레이트　 120 : 제 2 서브스트레이트
130 : 컨트롤러 140 : 제 1 플래시 메모리
150 : 제 2 플래시 메모리 160,260 : 도전성 와이어
170 : 봉지 240,250 : 플래시 메모리
400,500 : 케이스 520.530 : 랜드 보호 부
540 : USB 메모리

Claims (7)

  1. 제 1 절연층의 하부에 형성된 제 1 USB 랜드와 상기 제 1 절연층 상부에 형성된 다수의 제 1 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성된 제 1 서브스트레이트;
    제 2 절연층의 상부에 형성된 제 2 USB 랜드와 상기 제 2 절연층 하부에 형성된 다수의 제 2 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성 되며, 상기 제 1 배선 패턴과 상기 제 2 배선 패턴이 서로 마주보도록 배치된 상기 제 2 서브스트레이트;
    상기 제 1 배선 패턴에 전기적으로 연결된 컨트롤러;
    상기 제 1 및 제 2 패턴에 각각 전기적으로 연결된 제 1 및 제 2 플래시 메모리; 및,
    상기 제 1 플래시 메모리와 상기 제 1 서브스트레이트의 사이, 상기 제 2 플래시 메모리와 상기 제 2 서브스트레이트의 사이, 상기 컨트롤러와 상기 제 1 서브스트레이트의 사이를 상호간 각각 전기적으로 연결하는 도전성 와이어를 포함하고,
    상기 제 1 및 제 2 서브스트레이트 사이에 개재되어 상기 도전성 와이어, 상기 컨트롤러 및 상기 제 1 및 제 2 플래시 메모리를 밀봉하는 봉지부를 특징으로 하는 USB 메모리 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 USB 랜드 및 상기 제 2 USB 랜드는
    상기 제 1 서브스트레이트의 하부 및 상기 제 2 서브스트레이트의 상부의 일측에 동일한 위치로 형성된 것을 특징으로 하는 USB 메모리 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 플래시 메모리는
    다수의 플래시 메모리로 형성될 수 있는 것을 특징으로 하는 USB 메모리 패키지.
  4. 절연층의 하부에 형성된 USB 랜드와 상기 절연층 상부에 형성된 다수의 배선 패턴을 전기적으로 연결하는 도전성 비아로 구성된 서브스트레이트;
    상기 배선 패턴과 전기적으로 연결된 컨트롤러 및 플래시 메모리; 및,
    상기 서브스트레이트 상부에 개재되어 도전성 와이어, 상기 컨트롤러 및 상기 플래시 메모리를 밀봉하는 봉지부를 포함하는 USB 메모리를 포함하고,
    하면에 제 1 USB 랜드 및 상면에 제 2 USB 랜드가 형성된 케이스 내부에 상기 USB 메모리가 삽입된 것을 특징으로 하는 USB 메모리 패키지.
  5. 제 4 항에 있어서,
    상기 케이스는
    상기 USB 메모리와 상기 제 1 USB 랜드 사이 및 상기 USB 메모리와 상기 제 2 USB 랜드 사이를 각각 전기적으로 연결하는 도전성 와이어로 이루어진 것을 특징으로 하는 USB 메모리 패키지.
  6. 제 5 항에 있어서,
    상기 제 1 USB 랜드는
    상부에 금속판이 돌출되어 상기 USB 메모리와 전기적으로 연결되는 것을 특징으로 하는 USB 메모리 패키지.
  7. 제 4 항에 있어서,
    상기 케이스는
    상기 제 1 및 제 2 USB 랜드를 보호하기 위해 상면 및 하면의 상부에 랜드 보호 부가 형성되는 것을 특징으로 하는 USB 메모리 패키지.
KR1020080127534A 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지 KR101004512B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080127534A KR101004512B1 (ko) 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지
BRPI0904692-5A BRPI0904692A2 (pt) 2008-12-15 2009-11-06 pacote de memória de barramento serial universal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127534A KR101004512B1 (ko) 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지

Publications (2)

Publication Number Publication Date
KR20100069005A KR20100069005A (ko) 2010-06-24
KR101004512B1 true KR101004512B1 (ko) 2010-12-31

Family

ID=42367171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127534A KR101004512B1 (ko) 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지

Country Status (2)

Country Link
KR (1) KR101004512B1 (ko)
BR (1) BRPI0904692A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507200B1 (ko) * 2011-05-13 2015-03-31 앰코 테크놀로지 코리아 주식회사 Ｍｅｍｓ 패키지 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200411375Y1 (ko) * 2005-12-29 2006-03-14 파워 데이터 커뮤니케이션즈 캄퍼니 리미티드 가변식 ｕｓｂ 메모리스틱
KR100851048B1 (ko) * 2007-03-02 2008-08-12 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
JP2008295634A (ja) 2007-05-30 2008-12-11 Aruze Corp Ｕｓｂソケット及びこれを備えた遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200411375Y1 (ko) * 2005-12-29 2006-03-14 파워 데이터 커뮤니케이션즈 캄퍼니 리미티드 가변식 ｕｓｂ 메모리스틱
KR100851048B1 (ko) * 2007-03-02 2008-08-12 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
JP2008295634A (ja) 2007-05-30 2008-12-11 Aruze Corp Ｕｓｂソケット及びこれを備えた遊技機

Also Published As

Publication number Publication date
KR20100069005A (ko) 2010-06-24
BRPI0904692A2 (pt) 2011-03-15

Similar Documents

Publication Publication Date Title
KR100828956B1 (ko) Ｕｓｂ 메모리 패키지 및 그 제조 방법
KR100574947B1 (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US7511371B2 (en) Multiple die integrated circuit package
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US7936032B2 (en) Film type package for fingerprint sensor
US20080050859A1 (en) Methods for a multiple die integrated circuit package
US20240145346A1 (en) Semiconductor device with through-mold via
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
US7696618B2 (en) POP (package-on-package) semiconductor device
US20150111327A1 (en) Method for Forming Semiconductor Device Package with Slanting Structures
CN108022887B (zh) 一种柔性封装结构及其制备方法、可穿戴设备
KR101004512B1 (ko) Ｕｓｂ 메모리 패키지
KR100549311B1 (ko) 반도체패키지
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
US8143709B2 (en) Semiconductor package having solder ball which has double connection structure
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법
KR100610916B1 (ko) 반도체패키지
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR101024710B1 (ko) Ｕｓｂ 메모리 패키지 및 그 제조 방법
TWI475662B (zh) 多晶粒積體電路封裝
KR100401019B1 (ko) 반도체패키지 및 그 제조방법
KR100542672B1 (ko) 반도체패키지
KR100406447B1 (ko) 반도체패키지 및 그 제조방법
KR100381839B1 (ko) 반도체패키지
KR19990059039A (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee