KR100851048B1 - Ｕｓｂ 메모리 패키지 및 그 제조 방법 - Google Patents

Ｕｓｂ 메모리 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100851048B1
KR100851048B1 KR1020070020866A KR20070020866A KR100851048B1 KR 100851048 B1 KR100851048 B1 KR 100851048B1 KR 1020070020866 A KR1020070020866 A KR 1020070020866A KR 20070020866 A KR20070020866 A KR 20070020866A KR 100851048 B1 KR100851048 B1 KR 100851048B1
Authority
KR
South Korea
Prior art keywords
substrate
usb
wiring pattern
memory package
usb memory
Prior art date
Application number
KR1020070020866A
Other languages
English (en)
Inventor
류기태
이기영
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020070020866A priority Critical patent/KR100851048B1/ko
Application granted granted Critical
Publication of KR100851048B1 publication Critical patent/KR100851048B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48483—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 USB 메모리 패키지 및 그 제조 방법에 관한 것으로서, 고용량화에 적합하고 USB 규격과 일치하면서도 소형화, 경량화가 가능한 구조상에 Audio 및 Video 기능도 구현할 수 있는 USB　메모리 패키지 및 그 제조 방법을 제공하는데 있다.
이를 위해 본 발명은 상면에 다수의 배선 패턴이 형성된 서브스트레이트와,
서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 수동 소자와, 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 컨트롤러와, 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 플래시 메모리와, 서브스트레이트의 배선 패턴에 전기적으로 연결되어 연산 처리를 하는 신호 제어부와, 서브스트레이트 위의 수동소자, 컨트롤러, 플래시 메모리 및 신호 제어부를 밀봉하는 봉지부와, 서브스트레이트의 일측 하면에 상기 배선 패턴과 도전성 비아로 연결되어 형성되는 USB 랜드를 포함하고, 서브스트레이트의 배선 패턴에 전기적으로 연결되어 영상을 표시 하는 평판 표시 장치(FPD)를 포함하는 USB 메모리 패키지가 개시된다.
USB 메모리, USB 랜드, 서브스트레이트, 컨트롤러, 플래시 메모리, 디스플레이

Description

ＵＳＢ 메모리 패키지 및 그 제조 방법{USB memory package and the method for production the same}
도 1a 및 도 1b는 본 발명의 일실시예에 따른 USB 메모리 패키지를 도시한 단면도 및 저면도이다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도 및 저면도이다.
도 3a, 도 3b, 도 3c 및 도 3d는 본 발명의 또다른 실시예에 따른 USB 메모리 패키지를 도시한 측면도, 가로 방향과 세로 방향에서의 단면도, 충전 전압 장치의 구성도이다.
도 4a 및 도 4b는 본 발명의 또다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도 및 저면도이다.
도 5a 및 도 5b는 본 발명의 또다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도 및 저면도이다.
도 6은 본 발명의 또다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.
도 7은 본 발명의 또다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.
도 8a 및 도 8b는 본 발명에 따른 USB 메모리 패키지가 리셉터클(receptacle)에 결합되는 상태를 도시한 단면도이다.
도 9는 본 발명에 따른 USB 메모리 패키지의 영상, 음성 신호 저장 및 재생 기능의 동작을 설명하기 위한 구성도이다.
도 10은 본 발명에 따른 USB 메모리 패키지의 제조 방법을 도시한 플로우 챠트이다.
도 11a 내지 도 11h는 본 발명에 따른 USB 메모리 패키지의 제조 방법을 도시한 순차 개략도이다.
도 12a 내지 도 12c는 본 발명에 따른 USB 메모리 패키지의 제조 방법 중 포워드 폴디드 루프 모드(Forward Folded Loop Mode)를 이용한 와이어 본딩 방법을 설명하기 위한 개략도이다.
도 13a 내지 도 13d는 본 발명에 따른 USB 메모리 패키지의 제조 방법 중 리버스 루프 모드(Reverse Loop Mode)를 이용한 와이어 본딩 방법을 설명하기 위한 개략도이다.
본 발명은 USB(Universal Series Bus, 이하 USB라 한다) 메모리 패키지 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 고용량화에 적합하고 USB 규격과 일치하면서도 소형화, 경량화가 가능한 구조상에 오디오(Audio) 및 비디오(Video) 기능도 구현할 수 있는 USB 메모리 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 USB 메모리 패키지는 서브스트레이트 위에 플래시 메모리, 컨트롤러, 수동 소자 이를 보호하는 케이스와 USB 리셉터클에 연결되기 위한 USB 플러그로 이루어져 있다.
그런데 그 USB 플러그가 형성된 영역에는 플래시 메모리, 컨트롤러 또는 수동 소자 등이 실장될 수 없어서 크기 및 중량이 커지는 단점이 있다.
또한, 플래시 메모리나 컨트롤러 등의 부품이 TSOP(Thin small outline package,이하 TSOP라 한다), FBGA(Fine-fitch ball grid array,이하 FBGA라 한다) QFP(Quad flat package,이하 QFP라 한다)등의 형태로 미리 형성된 패키지를 서브스트레이트에 실장하고 있기 때문에 메모리 용량을 확장 시키는데 어려움이 있다.
또한, 기존 USB 메모리 패키지는 오디오(Audio) 및 비디오(Video)로 구성할 경우 무겁고 크기가 커지는 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 서브스트레이트의 일면에 USB 규격에 맞는 USB 랜드를 형성하고, 그 USB 랜드 위에 소자를 실장함으로써 제품의 소량화 및 경량화가 가능한 USB 메모리 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 서브스트레이트의 일면에 USB 규격에 맞는 USB 랜드를 대칭적으로 형성하여 놓음으로써, 어떠한 방향으로도 USB 메모리 패키지를 리셉터클에 결합할 수 있는 USB 메모리 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 또다른 목적은 다이 형태로 플래시 메모리를 서브스트레이트에 실장하는 동시에 스택 기술 및 와이어 본딩 기술을 적용하고, 또한 컨트롤러 등도 다이 형태로 실장하고 이들을 모두 봉지재로 밀봉함으로써 메모리 용량을 극대화하는 한편, 제조 방법이 간단한 USB 메모리 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 또다른 목적은 평판 표시 장치와 스피커가 USB 메모리 패키지에 부착되고 상기 평판 표시장치와 스피커가 신호 제어부에 전기적으로 연결되어 신호 제어부의 전기 신호를 받아 구동됨으로써 오디오(Audio) 및 비디오(Video) 재생 기능이 가능한 USB 메모리 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 또다른 목적은 USB 내부에 충전 전원 장치가 부착됨으로써, USB 메모리 패키지를 컴퓨터 등의 USB 리셉터클에 접속함이 없이도 상기 오디오(Audio) 및 비디오(Video) 재생 기능이 가능한 USB 메모리 패키지 및 그 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 USB 메모리 패키지는 상면에 다수의 배선 패턴이 형성된 서브스트레이트와, 상기 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 수동 소자와, 상기 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 컨트롤러와, 상기 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 플래시 메모리와 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어 연산 처리를 하는 신호 제어부와 상기 수동소자, 컨트롤러, 플래시 메모리 및 신호 제어부를 밀봉하는 봉지부와 상기 서브스트레이트의 일측 하면에 상기 배선 패턴과 도전성 비아로 연결되어 형성되는 USB 랜드와, 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어 영상을 표시 하는 평판 표시 장치(FPD)를 포함하는 것을 특징으로 한다.
여기서, 상기 평판 표시 장치는 액정 표시 장치(LCD) 및 유기 전계 발광 표시 장치(OLED) 중 선택된 어느 하나일 수 있다.
또한, 상기 평판 표시 장치는 상기 서브스트레이트의 하면 또는 상기 봉지부의 상면에 부착될 수 있다.
또한, 상기 평판 표시 장치는 연성 인쇄 회로(FPC) 및 이방성 도전 필름(ACF) 중 선택된 어느 하나를 이용하여 상기 서브스트레이트의 배선 패턴에 전기적으로 연결될 수 있다.
또한, 스피커가 상기 서브스트레이트의 배선 패턴에 전기적으로 더 연결될 수 있다.
또한, 충전 전원 장치가 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어, 상기 USB 메모리 패키지가 컴퓨터의 USB 리셉터클에 연결시 충전될 수 있다.
또한, 상기 충전 전원 장치는 상기 수동 소자 위에 부착되며, 와이어를 통해 상기 서브스트레이트의 배선 패턴에 전기적으로 연결될 수 있다.
또한, 상기 서브스트레이트 중 상기 USB 랜드와 대응하는 상면에는 상기 수동 소자, 컨트롤러 및 플래시 메모리 중 선택된 적어도 어느 하나가 상기 배선 패턴에 접속될 수 있다.
또한, 상기 서브스트레이트 중 일측 하면에 형성된 USB 랜드와 대응하는 타측 하면에는 또다른 적어도 하나의 USB 랜드가 형성될 수 있다.
또한, 상기 일측에 형성된 USB 랜드와 타측에 형성된 USB 랜드는 서로 반대 순서로 배열되어 있으며, 상기 양측의 USB 랜드는 배선 패턴 및 도전성 비아에 의해 상호 연결될 수 있다.
또한, 상기 USB 메모리 패키지는, 상기 봉지부의 일면에 부착되고 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어 있는 키패드를 더 포함할 수 있다.
또한, 상기 컨트롤러는 접착제에 의해 상기 서브스트레이트에 접착되고, 와이어에 의해 상기 서브스트레이트의 배선 패턴에 접속될 수 있다
또한, 상기 플래시 메모리는 접착제에 의해 상기 서브스트레이트에 접착되고, 와이어에 의해 서브스트레이트의 배선 패턴에 접속될 수 있다.
또한, 상기 플래시 메모리는 적어도 두 개가 접착제에 의해 스택될 수 있다.
또한, 상기 플래시 메모리와 배선 패턴을 접속하는 와이어는 일단이 1차로 플래시 메모리에 볼 본딩되고, 타단이 2차로 배선 패턴에 스티치 본딩되는 포워드 폴디드 루프 모드(Forward Folded Loop Mode) 방식으로 형성될 수 있다.
또한, 상기 플래시 메모리와 배선 패턴을 접속하는 와이어는 일단이 1차로 배선 패턴에 볼 본딩되고, 타단이 2차로 플래시 메모리에 미리 형성된 도전성 범프(stud bump)에 스티치 본딩되는 리버스 루프 모드(Reverse Loop Mode) 방식으로 형성될 수 있다.
또한, 상기 신호 제어부는 접착제에 의해 상기 서브스트레이트에 접착되고, 와이어에 의해 서브스트레이트의 배선 패턴에 접속될 수 있다.
또한, 상기 USB 메모리 패키지는 상기 봉지부를 둘러싸는 케이스를 더 포함할 수 있다.
또한, 상기 케이스는 투명한 재질로 형성될 수 있다.
또한, 상기 서브스트레이트에서 상기 케이스를 포함한 전체 두께는 1.5mm에서 2.56mm 사이의 값을 갖는 것을 특징으로 할 수 있다.
또한, 상기 USB 랜드의 폭은 8mm에서 12mm 사이의 값을 갖는 것을 특징으로 할 수 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명에 의한 USB 메모리 패키지의 제조 방법은 상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하는 제 1 단계와, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자를 접속하는 제 2 단계와, 상기 서브스트레이트에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 제 3 단계와, 상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 제 4 단계와, 상기 서브스트레이트 위의 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 봉지부로 봉지하는 제 5 단계와, 상기 서브스트레이트의 하면 또는 상기 봉지부의 상면에 평판 표시 장치를 접착제 및 접착 테이프 중 선택된 어느 하나로 부착하는 제 6 단계와, 상기 평판 표시 장치를 상기 신호 제어부에 전기적으로 연결하는 제 7 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기 4단계와 상기 5단계 사이에 충전 전원 장치를 상기 서브스트레이트에 접착하고, 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 단계를 더 포함할 수 있다.
또한, 상기 5단계 이후에는 키패드가 상기 서브스트레이트의 배면, 상기 봉지부의 상면 및 상기 봉지부의 일측면 중 선택된 어느 하나에 더 부착되고, 상기 서브스트레이트에 전기적으로 연결되는 단계가 더 포함될 수 있다.
또한, 상기 제 1단계의 서브스트레이트는 일측 하면에 상기 배선 패턴과 도전성 비아로 연결된 적어도 하나의 USB 랜드가 더 형성될 수 있다.
또한, 상기 1단계의 서브스트레이트 중에서 상기 USB 랜드와 대응하는 상면에는 상기 수동 소자, 컨트롤러, 신호 제어부 및 플래시 메모리 중 선택된 적어도 어느 하나가 상기 배선 패턴에 접속될 수 있다.
또한, 상기 제 4단계의 플래시 메모리와 배선 패턴을 접속하는 와이어는 일단이 1차로 플래시 메모리에 볼 본딩되고, 타단이 2차로 배선 패턴에 스티치 본딩되는 포워드 폴디드 루프 방식으로 형성될 수 있다.
또한, 상기 제 4단계의 플래시 메모리와 배선 패턴을 접속하는 와이어는 일단이 1차로 배선 패턴에 볼 본딩되고, 타단이 2차로 플래시 메모리에 스티치 본딩되는 리버스 루프 모드 방식으로 형성될 수 있다.
또한, 상기 제 3단계의 플래시 메모리는 적어도 두 개가 접착제에 의해 스택되는 방법으로 형성될 수 있다.
또한, 상기 7 단계 이후에 상기 봉지부를 포함하는 케이스를 형성하는 단계를 더 포함할 수 있다.
상기와 같이 하여 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 USB 서브스트레이트의 하면에 USB 규격에 맞는 새로운 USB 랜드를 형성함으로써, 그 USB 랜드와 대응되는 서브스트레이트 상면에 각종 소자(수동 소자, 컨트롤러 신호 제어부 및 플래시 메모리)를 실장할 수 있게 되고, 이에 따라 종래에 비해 훨씬 소형화, 경량화된 USB 메모리 패키지를 제공하게 된다.
또한, 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 서브스트레이트의 하면에 USB 규격에 맞는 USB 랜드를 대칭적으로 형성하여 놓음으로써, 어떠한 방향으로도 USB 메모리 패키지를 리셉터클에 결합하여도 정상적으로 사용할 수 있는 USB 메모리 패키지를 제공하게 된다.
또한, 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 다이 형태로 컨트롤러, 플래시 메모리 및 신호 제어부를 서브스트레이트에 전기 접속하고 스택 기술, 와이어 본딩 기술 및 봉지재를 이용한 밀봉 기술을 적용함으로써, 메모리 용량을 쉽게 확장시킴은 물론 제조 방법이 간단한 USB 메모리 패키지를 제공하게 된다.
또한, 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 평판 표시 장치와 스피커가 USB 메모리 패키지에 부착되고 상기 평판 표시장치와 스피커가 신호 제어부에 전기적으로 연결되어 신호 제어부의 전기 신호를 받아 구동됨으로써 ㅇ오디오(Audio) 및 비디오(Video) 재생기능이 가능한 USB 메모리 패키지를 제공하게 된다.
또한, 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 USB 내부에 충전 전원 장치가 부착됨으로써, USB 메모리 드라이버를 컴퓨터 등의 USB 리셉터클에 접속함이 없이도 상기 오디오(Audio) 및 비디오(Video) 재생기능이 가능한 USB 메모리 패키지를 제공하게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
이하에서는 본 발명의 일실시예에 따른 USB 메모리 패키지(100)를 설명한다.
도 1a 및 도2b는 본 발명의 일실시예에 따른 USB 메모리 패키지(100)를 도시한 단면도 및 저면도이다.
먼저 도 1a에 도시된 바와 같이 본 발명의 일실시예에 따른 USB 메모리 패키지(100)는 상면에 다수의 배선 패턴(112a)이 형성된 서브스트레이트(110)와, 상기 서브스트레이트(110)의 배선 패턴(112a)에 전기적으로 연결된 적어도 하나의 수동 소자(120)와, 상기 서브스트레이트(110)의 배선 패턴(112a)에 전기적으로 연결된 적어도 하나의 컨트롤러(130)와, 상기 서브스트레이트(110)의 배선 패턴(112a)에 전기적으로 연결된 적어도 하나의 플래시 메모리(140)와, 상기 서브스트레이트(110)의 배선 패턴(112a)에 전기적으로 연결되어 연산 처리를 하는 신호 제어부(150)와, 상기 수동소자(120), 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)를 밀봉하는 봉지부(160)와, 상기 서브스트레이트(110)의 배선 패턴(112a)에 전기적으로 연결되어 영상을 표시 하는 평판 표시 장치(170)를 포함한다.
상기 서브스트레이트(110)는 대략 판상의 절연층(111)을 중심으로, 그것의 상면 및 하면에 다수의 배선 패턴(112a, 112b)이 형성되어 있고, 하면의 일측에는 USB 리셉터클(도면에 표시되지 않음)에 전기적으로 접속 또는 분리되는 다수의 USB 랜드(113)가 형성되어 있다. 물론, 상기 상면의 배선 패턴(112a)과 하면의 USB 랜드(113)는 도전성비아(114)로 상호 전기적으로 접속되어 있다.
상기 절연층(111)은 통상의 에폭시 수지, 폴리 아미드 수지, BT(비스말레마이드 트리아진, 이하 BT라 한다) 수지, FR-4(강화 유리 섬유), FR5, 세라믹, 실리 콘, 글래스 또는 그 등가물 중 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 또한, 도면에서 상기 절연층(111)은 1층 구조로 도시되어 있으나, 이러한 1층 구조로 본 발명을 한정하는 것은 아니며 상기 절연층(111)은 층 사이에 배선 패턴이 형성된 다층 구조도 가능하다.
상기 배선 패턴(112a, 112b)은 통상의 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 금속 합금 또는 그 등가물 중 선택된 어느 하나가 가능하며 여기서 그 재질을 한정하는 것은 아니다.
상기 USB 랜드(113)는 상기 서브스트레이트(110)의 일측 하면에 상기 배선 패턴(112a)과 도전성 비아(114)로 연결되어 형성되고, 역시 구리, 금, 은, 니켈, 팔라듐, 금속 합금 또는 그 등가물 중 선택된 어느 하나가 가능하며, 여기서 그 재질을 한정하는 것은 아니다.
물론, 상기 USB 랜드(113)는 외부로 노출되어 있기 때문에 산화를 방지하고 접촉 저항을 최소화하기 위해 표면에 금(Au)이 도금됨이 바람직하다. 더불어, 상기 절연층(111)의 표면에는 소정 두께의 솔더 마스크(115a, 115b)(절연성 고분자 수지)가 코팅되어 상기 배선 패턴(112a, 112b)을 보호하고 있되, 이를 통해서 상기 USB 랜드(113)는 외부로 노출된다. 물론, 하기할 수동 소자(120), 컨트롤러(130) 또는 플래시 메모리(140)의 전기 접속을 위해 배선 패턴(112a) 중 일정 영역은 상기 솔더 마스크(115a)를 통해 외부로 노출되어 있다.
이러한 USB 랜드(113)와 대응되는 서브스트레이트(110)의 상면에는 상기 수동 소자(120), 컨트롤러(130), 플래시 메모리(140) 또는 신호 제어부(150)가 전기 접속될 수 있다.
본 발명은 USB 플러그를 채택하지 않고, 서브스트레이트(110)의 하면에 USB 랜드(113)을 형성하고, 그것과 대응되는 서브스트레이트(110)의 상면에 각종 소자( 수동소자(120), 컨트롤러(130), 플래시 메모리(140) 또는 신호 제어부(150))를 접속시킴으로써, 종래에 비해 상대적으로 USB 메모리 패키지(100)의 크기를 줄일 수 있게 된다.
상기 수동 소자(120)는 상기 서브스트레이트(110)의 상면에 형성된 배선 패턴(112a)에 전기 접속되어 있다. 상기 수동 소자(120)는 상기 배선 패턴(112a)에 솔더 또는 납땜(121)되어 있다. 상기 수동 소자(120)는 저항, 인덕터 또는 캐패시터일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다. 더욱이, 여기서 상기 수동 소자(120)는 상기 USB 랜드(113)와 대응되는 영역에 접속되어 있다. 즉, 상기 수동소자(120)는 상기 서브스트레이트(110)의 하면에 형성된 USB 랜드(113)와 대응되는 상면에 형성됨으로써, 종래에 비해 USB메모리 패키지(100)의 크기가 감소됨을 알 수 있다.
상기 컨트롤러(130)는 상기 서브스트레이트(110)의 상면에 접착제(132)로 접착된 동시에, 상기 서브스트레이트의 상면에 형성된 배선 패턴(112a)에 와이어(131)로 전기 접속되어 있다.
상기 컨트롤러(130)는 주지된 바와 같이 리셉터클을 갖는 컴퓨터와 ＵＳＢ 메모리 패키지(100) 사이의 통신을 제어하는 동시에, 상기 플래시 메모리(140)로부터 데이터를 읽거나, 지우거나 또는 쓰는 동작을 제어한다.
상기 컨트롤러(130)는 종래에 TSOP 또는 FBGA와 같은 패키지 형태였다. 그러나, 본 발명에서는 상기 컨트롤러(130)가 반도체 다이 형태를 한다. 즉, 상기 컨트롤러(130)는 다이 형태로 접착제(132)를 통하여 상기 서브스트레이트(110)의 상면에 접착되고, 또한 와이어(131)로 본딩된다.
상기 플래시 메모리(140) 역시 상기 서브스트레이트(110)의 상면에 접착제로 접착된 동시에, 상면에 형성된 배선 패턴(112a)에 와이어(141)로 전기 접속되어 있다. 이러한 플래시 메모리(140)는 주지된 바와 같이 소정 데이터를 저장할 수 있는 저장 장치이다. 또한, 상기 플래시 메모리(140)는 종래에는 QFP 또는 FBGA와 같은 패키지 형태였으나, 본 발명에서는 반도체 다이 형태를 한다. 즉, 상기 플래시 메모리(140)는 다이 형태로 접착제를 통하여 상기 서브스트레이트(110)의 상면에 접착되고, 또한 와이어(141)로 본딩된다.
상기 신호 제어부(150)는 역시 상기 서브스트레이트(110)의 상면에 접착제(152)로 접착되어 있고, 상면에 형성된 배선 패턴(112a)에 와이어(151)로 전기 접속 되어 있다. 상기 신호 제어부(150)는 하기할 키패드(185)를 통해 외부에서 신호를 인가받으면, 상기 신호에 맞춰서 신호를 처리하고, 플래시 메모리 내에 있는 데이터를 읽어서 평판 표시 장치와 스피커에 인가해 주는 역할을 한다. 이 때, 상기 신호 제어부(150)는 저장 되어 있는 데이터의 형태, 평판 표시 장치와 스피커에 요구되는 입력 신호 형태를 고려하여 디지털/아날로그 컨버팅을 해주는 역할을 수행하게 된다.
여기서, 상기 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)를 배선 패턴(112a)에 접속하는 와이어(131, 141, 151)는 통상의 골드 와이어, 구리 와이어, 알루미늄 와이어 또는 그 등가물중 선택된 어느 하나일 수 있으나 본 발명에서 이러한 와이어의 재질을 한정하는 것은 아니다. 물론, 이러한 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)는 와이어 외에도 솔더 범프 또는 골드 범프 등에 의해 플립 칩 형태로 상기 서브스트레이트(110)에 접속될 수도 있으며, 본 발명에서 상기 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)와 서브스트레이트(110) 사이의 전기 접속 형태를 한정하는 것은 아니다.
상기 봉지부(160)는 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 와이어(131, 141, 151)를 외부 환경으로부터 보호하기 위해 그것들을 완벽하게 밀봉한다. 여기서, 상기 봉지부(160)의 폭은 상기 서브스트레이트(110)의 폭과 거의 같게 형성된다. 상기 봉지부(160)는 통상의 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나일 수 있으나, 본 발명에서 그 봉지부(160)의 재질을 한정하는 것은 아니다. 어떠한 재질의 봉지부(160)를 이용하여 밀봉한다고 해도, 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 와이어(131, 141, 151)를 완벽하게 밀봉하기 때문에, 외부의 수분이나 이물질이 상기 구성 요소들에까지 침투하지 못한다. 더욱이, 상기 봉지부(160)는 소정 두께로 형성되고, 그 강성이 비교적 강하기 때문에, USB 메모리 패키지(100)의 강성도 종래에 비해 휠씬 향상된다.
상기 평판 표시 장치(170)는 평판 표시 장치 패널(171), 상기 패널을 전기적으로 서브스트레이트와 연결시켜 주기 위한 연성 인쇄 회로(FPC)(172), 상기 패널을 접착해 주기 위한 접착제(173)를 포함한다.
상기 평판 표시 장치 패널(171)은 상기 서브스트레이트의 하면에 접착제(173)로 접착되어 있으며, 연성 인쇄 회로(FPC)(172)를 통하여 도전성 비아(114)에 전기적으로 연결된다. 상기 평판 표시 장치 패널(171)은 상기 신호 제어부(150)의 전기적 신호를 상기 연성 인쇄 회로(172)를 통해 인가 받아서 영상으로 표시할 수 있는 장치이다.
또한, 상기 평판 표시 장치 패널(171)은 액정 표시 장치(LCD), 유기 전계 표시 장치(OLED) 및 그 등가물 중 선택된 어느 하나일 수 있으나, 본 발명에서 그 평판 표시 장치의 종류를 한정하는 것은 아니다.
상기 평판 표시 장치 패널(171)을 상기 도전성 비아(114)에 연결해 주는 연성 인쇄 회로(172)는 유연성이 있고 공간을 많이 차지하지 않는 특성이 있어서 본 발명의 평판 표시 장치의 전기적 연결에 이용되고 있다. 연성 인쇄 회로의 연결 방법으로는 솔더 조인트(Solder Joint) 또는 이방성 도전 필름(ACF)를 이용한 방법 등이 가능하다. 구조에 따라서는 다른 연결 장치와 방법들도 이용할 수 있으며, 본 발명에서 전기적 연결 장치의 종류와 연결 방법을 한정하는 것은 아니다.
한편, 도 1b에 도시된 바와 같이 USB 랜드(113)는 상기 서브스트레이트(110)의 하면 중 일측에 군집되어 형성될 수 있다. 실제로 이러한 USB 랜드(113)는 종래의 USB 플러그 내측에 형성된 디자인과 같아서 USB 규격을 만족한다. 예를 들면, 도면상 상부로부터 GND, D+, D-, Vbus 단자일 수 있다.
물론, 상술한 바와 같이 이러한 USB 랜드(113) 위의 서브스트레이트(110) 위에는 종래와 다르게 수동소자(120), 컨트롤러(130), 플래시 메모리(140) 또는 신호 제어부(150)가 형성될 수 있어서, USB 메모리 패키지(100)가 소형화, 경량화 될 수 있게 된다. 또한, 반도체 다이 형태로 상기 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)를 서브스트레이트(110)에 실장할 수 있게 되어 메모리 확장성이 뛰어나다.
이하에서는 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)에 대해서 설명한다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)를 도시한 단면도 및 저면도이다.
도 2a에 도시된 바와 같이 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 상기 서브스트레이트(110), 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150), 봉지부(160), 평판 표시 장치(170) 외에도 케이스(280)와 신호 제어부로부터 전기적 신호를 인가 받아 음성 신호를 재생하는 스피커(290)를 더 포함할 수 있다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 앞서 설명한 USB 메모리 패키지(100)와 거의 동일하다. 동일한 소자는 동일한 도면 부호로 표시하였으며, 이하에서는 그 차이점을 중심으로 설명하기로 한다.
상기 케이스(280)는 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 집적 회로 칩(150)을 봉지하고 있는 봉지부(160)를 감싸면서 형성된다. 상기 케이스(280)를 형성하는 방법으로는 외부 케이스의 상면과 하면을 접착제 또는 열, 압력 또는 초음파를 이용하여 부착하는 공정이 가능하나 여기서 본 발명의 케이스 부착 방법을 한정하는 것은 아니다.
상기 스피커(290)는 전기적 신호를 인가 받기 위해서 상기 신호 제어부(150)가 연결되어 있는 서브스트레이트의 하면 배선패턴(112b)에 부착될 수 있으며, 연결하는 방법으로는 솔더 조인트(Solder joint), 이방성 도전 필름(AFC)을 이용하는 방법 등이 가능하나 본 발명의 연결 방법을 한정하는 것은 아니다.
도 2b에 도시 된 것은 도 2a의 저면도이며, 평판 표시 장치(170)와 스피커(290)가 서브스트레이트의 하면 배선 패턴(112b)에 연결되어 있기 때문에 USB 랜드(113)와 평판 표시 장치 패널(171), 스피커(290)가 케이스(280)의 외부로 드러나게 된다.
이하에서는 본 발명의 다른 실시예에 따른 USB 메모리 패키지(300)를 설명한다.
도 3a, 도 3b, 도 3c 및 도 3d는 본 발명의 다른 실시예에 따른 USB 메모리 패키지(300)를 도시한 측면도, 가로 방향과 세로 방향에서의 단면도, 충전 전압 장치의 구성도이다.
본 발명의 다른 실시예에 따른 USB 메모리 패키지(300)는 상기 서브스트레이트(110), 수동소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150),봉지부(160), 평판 표시 장치(170)외에도 상기 서브스트레이트 위에 형성되는 충전 전원 장치(325), 상기 봉지부 표면에 형성되는 키패드(385), 이들을 둘러싸는 케이스(380)를 더 포함한다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 USB 메모리 패키지(300)는 앞서 설명한 USB 메모리 패키지(100)와 거의 동일하다. 동일한 소자는 동일한 도면 부호로 표시하였으며, 그 차이점을 중심으로 설명하기로 한다.
도 3a는 상기 키패드(385)가 더 포함된 USB 메모리 패키지(300)를 나타낸 것으로 외부에서 본 것을 도시한 것이다.
도 3b 및 도 3c를 참조하면 본 USB 메모리 패키지(300)는 서브스트레이트(110) 상면의 수동 소자(120) 위에 상기 충전 전원 장치(325)가 형성되어 있고, 키패드(385)가 상기 봉지부(160)의 측면에 부착되며, 상기 봉지부(160)와 키패드(385)를 상기 케이스(380)가 둘러싸고 있는 형태의 USB 메모리 패키지(300)이다.
상기 충전 전원 장치(325)는 도 3c를 참조하면 상기 수동 소자(120)위에 부착되어 있다. 상기 충전 전원 장치(325)는 상기 수동소자에 접착제 또는 접착 테이프로 부착되며, 솔더 또는 납땜으로 상기 서브스트레이트에 전기적으로 연결된다.
상기 충전 전원 장치(325)는 도 3d에 도시된 바와 같이 전지(325a)와, 충전 스위치(325b)와, 방전 스위치(325c)와, 제어부(325d)와, 전류 센서(325e)와, 메모리(325f)를 포함한다. 도면 중 미설명 부호 P+ 및 P-는 충전 전원 장치(325)의 전원 단자이다.
상기 전지(325a)는 통상의 충방전 가능한 전지로서, 이는 다수개가 직렬 또는/및 병렬로 연결될 수 있다. 도면에서는 3개의 전지가 직렬로 연결된 예가 도시되어 있으나, 이러한 연결 형태로 본 발명을 한정하는 것은 아니다. 또한, 상기 충방전 가능한 전지(325a)는 니켈-카드뮴 전지, 니켈-수소 전지, 리튬 이온 2차 전지, 리튬 폴리머 2차 전지 또는 그 등가물이 가능하나, 여기서 상기 전지의 종류를 한정하는 것은 아니다.
상기 충전 스위치(325b)는 상기 전지(325a)의 양극과 단자 P+ 사이의 충방전 경로에 연결되어 있다. 이러한 충전 스위치(325b)는 전지(325a)의 과충전시 제어부(325d)의 제어 신호에 의해 오프 됨으로써, 충방전 경로(구체적으로는 충전 경로)를 차단하는 역할을 한다. 상기 충전 스위치(325b)는 대전류가 흐르기 때문에 전력용 소자의 하나인 전계 효과 트랜지스터 또는 그 등가물이 이용될 수 있으나, 여기서 그 종류를 한정하는 것은 아니다.
상기 방전 스위치(325c)는 상기 충전 스위치(325b)와 단자 P+ 사이의 충방전 경로에 연결되어 있다. 이러한 방전 스위치(325c)는 상기 전지(325a)의 과방전 또는 쇼트시 상기 제어부(325d)의 제어 신호에 의해 오프 됨으로써, 충방전 경로(구체적으로는 방전 경로)를 차단하는 역할을 한다. 상기 방전 스위치(325c) 역시 대전류가 흐르기 때문에 전력용 소자의 하나인 전계 효과 트랜지스터 또는 그 등가물이 이용될 수 있으나, 여기서 그 종류를 한정하는 것은 아니다.
상기 제어부(325d)는 기본적으로 상기 전지(325a)의 전압을 감지하고, 상기 감지 결과에 따라 소정 제어 신호를 상기 충전 스위치(325b) 또는 방전 스위치(325c)에 출력하는 역할을 한다. 물론, 이러한 제어 신호의 출력에 의해, 상기 충전 스위치(325b) 또는 방전 스위치(325c)가 오프 됨으로써, 상기 전지(325a)의 과충전이나 과방전이 방지된다.
한편, 상기 제어부(325d)는 충방전 전류를 감지하기 위해 상기 전류 센서(325e)를 이용한다. 즉, 상기 제어부(325d)는 상기 전류 센서(325e)의 저항을 이미 알고 있는 상태이므로, 전류 센서(325e)에 인가되는 전압을 감지함으로써, 결국 충방전 전류를 정확히 확인할 수 있게 된다. 물론, 이를 위해 상기 제어부(325d)는 상기 전류 센서(325e)의 양단에 배선으로 결선되어 있다.
상기 전류 센서(325e)는 전지(325a)의 음극과 단자 P- 사이인 충방전 경로에 연결되어 있다. 이러한 전류 센서(325e)는 소정 저항값을 갖는다. 또한, 상기 전류 센서(325e)의 양단은 배선으로 제어부(325d)에 결선되어 있다. 따라서, 상기 전류 센서(325e)는 자신에게 인가되는 전압 정보를 상기 제어부(325d)에 제공함으로써, 상기 제어부(325d)가 옴의 법칙에 의해 충방전 경로에 흐르는 충방전 전류를 계산하도록 한다.
상기 메모리(325f)는 불휘발성 메모리이다. 예를 들면, EEPROM, 플래시 메모리 또는 그 등가물이 가능하지만, 여기서 그 종류를 한정하는 것은 아니다. 상기 메모리(325f)에는 점검 프로그램 및 각종 상수가 저장되어 있다. 물론, 상기 제어부의 소정 제어 동작중 각종 변수가 임시로 저장될 수도 있다.
본 실시예에서, 충전 전원 장치(325)는 USB 메모리 패키지(300)가 외부 컴퓨터 등의 USB 리셉터클에 연결되었을 때 충전을 하게 되며, 이를 전원으로 하여 USB 메모리 패키지(300)가 외부 컴퓨터 등에 연결되어 있지 않아도 영상 또는 음성을 표시할 수 있게 된다. 상기 도 3d의 구성은 상기 충전 전원 장치의 일반적인 구성을 나타낸 것으로 본 발명의 충전 전원 장치의 구성을 한정하는 것은 아니다.
상기 키패드(385)는 상기 USB 메모리 패키지(300)에 가해지는 외부의 신호를 인가받아서 상기 신호 제어부(150)에 전달하는 역할을 한다. 상부 전극(385a)이 하부 전극(385b)과 전기적으로 연결되면 와이어(385d)를 통해 서브스트레이트의 상면 배선 패턴(112a)에 신호가 인가되게 되어 결국 상기 신호 제어부에 신호를 인가하 게 된다. 도면에는 도시하지 않았지만, 상기 키패드의 수만큼 도선이 연결되어 있다.
또한, 상기 키패드(385)는 도면에는 상기 봉지부(160)의 측면에 부착되는 것으로 표시되어 있으나, 상기 봉지부(160)의 상면, 상기 서브스트레이트(110)의 하면에 부착될 수 있으며, 본 발명에서 상기 키패드(385)의 위치를 한정하는 것은 아니다.
상기 케이스(385)는 도 2a에 도시된 USB 메모리 패키지(200)와는 달리, 상기 봉지부(160) 표면에 형성되어 있는 상기 키패드(385)를 둘러싸는 형태로 이루어져 있고, 그 외에는 도 2의 케이스와 동일하므로 이하 설명은 생략한다.
이하에서는 본 발명의 또다른 실시예에 따른 USB 메모리 패키지(400)를 설명한다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지(400)를 도시한 단면도 및 저면도이다.
본 실시예에 따른 USB 메모리 패키지(400)는 상기 서브스트레이트(110), 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150), 봉지부(160)외에 상기 봉지부(160)의 상면에 부착된 평판 표시 장치(470)를 갖는다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 USB 메모리 패키지(400)는 앞서 설명한 USB 메모리 패키지(100)와 거의 동일하다. 동일한 소자에 대해서는 동일한 도면 부호를 사용하였고, 이하에서는 그 차이점을 중심으로 설명하기로 한다.
상기 평판 표시 장치(470)는 도 4a에 도시된 바와 같이 상기 서브스트레이트(110)의 하면 뿐만 아니라 상기 봉지부(160)에 형성될 수 있다. 상기 평판 표시 장치(470)는 접착제(473)를 통해 상기 봉지부(160)에 접착되는 평판 표시 장치 패널(471)과 상기 평판 표시 장치 패널(471)을 상기 서브스트레이트(110) 상의 도전성 비아(114)에 연결시키기 위한 연성 인쇄 회로(FPC, 472)을 포함한다.
상기 평판 표시 장치 패널(471)은 상기 USB 랜드(113)와 반대로 서브스트레이트 상면에 위치한 봉지부(160)에 접착되게 되므로, 도 1a의 USB 메모리 패키지(100)와는 달리 상기 평판 표시 장치 패널(471)의 크기가 더 커질 수 있다는 장점을 갖게 된다. 상기 평판 표시 장치 패널(471)의 종류와 작용은 상기한 실시예(100)에서와 같으므로 이하 설명은 생략한다.
상기 연성 인쇄 회로(472)는 상기 봉지부(160)를 따라 상기 평판 표시 장치 패널(471)과 상기 서브스트레이트(110)의 도전성 비아(114)를 연결하게 되며 연결 방식은 상기한 실시예(100)에서와 같으므로 이하 설명은 생략한다.
도 4b는 이 경우의 저면도를 나타낸 것으로 본 실시예에서 저면도의 설명은 상기 도 1a의 설명을 참조하면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가 진 자에게 있어서 용이하므로 설명은 생략한다.
이하에서는 본 발명의 또다른 실시예에 따른 USB 메모리 패키지(500)를 설명한다.
본 실시예에 따른 USB 메모리 패키지(500)는 상기 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150), 봉지부(160), 평판표시 장치(470) 외에 그 하면에 USB 랜드(513a,513b)와 도전성 비아(514)를 갖는 서브스트레이트(510)를 포함한다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지(500)를 도시한 단면도 및 저면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 USB 메모리 패키지(500)는 앞서 설명한 USB 메모리 패키지(400)와 거의 동일하다. 동일한 소자에 대해서는 동일한 도면 부호를 사용하였고, 이하 본 발명의 차이점을 중심으로 설명한다.
본 발명의 다른 실시예에 의한 USB 메모리 패키지(500)는 도 5a 및 도 5b에 도시된 바와 같이, 서브스트레이트(510) 중 일측 하면에 형성된 USB 랜드(513a)(도면중 좌측 영역)와 대응하는 타측 하면에는 또다른 적어도 하나의 USB랜드(513b)(도면중 우측 영역)가 더 형성되어 있다. 예를 들면, 도 5b에 도시된 바와 같이 도면상 좌측 영역의 상부로부터 GND, D+, D- 및 Vbus가 USB 랜드(513a)를 이룬다면, 도면상 우측 영역의 상부로부터 Vbus, D-, D+ 및 GND가 USB 랜드(513b)를 이룰 수 있다.
이와 같이 하여, 본 발명은 USB 메모리 패키지(500)를 어떠한 방향으로 USB 리셉터클에 결합한다고 해도 정상적으로 동작한다. 물론, 이를 위해 도 5b에서 보듯이 약간 복잡한 방식으로 상기 USB 랜드(513a)와 우측의 USB 랜드(513b)를 상호 교차 연결해야 한다.
즉, 서브스트레이트(510)의 일측 하면(좌측 영역)과 타측 하면(우측 영역)에 형성된 ＵＳＢ 랜드(513a,513b)는 배선 패턴(512b) 및 도전성 비아(514)에 의해 상호 전기적으로 접속된다. 예를 들면, 좌측의 ＵＳＢ 랜드(513a)중 GND는 배선 패턴(512b) 및 도전성 비아(514)를 통해 우측의 ＵＳＢ 랜드(513b)중 GND에 연결된다. 좌측의 나머지 D+, D- 및 Vbus도 배선 패턴(512b) 및 도전성 비아(514)를 통하여 우측의 D+, D- 및 Vbus에 위와 같은 연결 방식으로 교차 연결된다.
이하에서는 본 발명의 또다른 실시예에 따른 USB 메모리 패키지(600,700)를 설명한다.
도 6 및 도 7은 본 발명의 또다른 실시예에 따른 USB 메모리 패키지(600, 700)를 도시한 단면도이다.
본 발명에 따른 USB 메모리 패키지는 상기 서브스트레이트(110), 수동 소자(120), 컨트롤러(130), 봉지부(160), 평판 표시 장치(170)외에 스택된 구조를 갖는 플래시 메모리(640)와 신호 제어부(650)를 갖는다.
도시된 바와 같이 본 발명의 또다른 실시예에 따른 USB 메모리 패키지(600, 700)는 앞서 설명한 USB 메모리 패키지(100)와 거의 동일하다. 동일 소자에 대해서는 동일한 도면 부호를 사용하였고, 이하에서는 그 차이점을 중심으로 설명하기로 한다.
도 6 및 도 7에 도시된 바와 같이 플래시 메모리(640)는 적어도 두 개 이상이 접착제(643)로 스택된 동시에 서브스트레이트(110)에 모두 와이어(641, 741)를 통하여 전기 접속되어 있다. 비록 도면에서는 3개의 플래시 메모리(640)가 스택된 것으로 도시되어 있으나, 이것보다 많은 개수 또는 적은 개수로 스택될 수 있다. 이와 같이 하여 본 발명은 메모리 용량의 확장이 용이하다.
또한, 상기 스택된 플래시 메모리(640) 위에는 도시된 바와 같이 신호 제어부(650)가 접착제(653)를 이용하여 스택되어 있으며, 역시 와이어(651, 751)를 통해 서브스트레이트와 전기 접속 되어 있다. 도면에는 플래시 메모리(640)위에 신호 제어부(650)가 스택되는 것으로만 도시되어 있으나, 상기 신호 제어부(650)위에 플래시 메모리(640)가 스택될 수도 있으며, 본 발명에서 상기 플래시 메모리(640)와 신호 제어부(650)의 연결관계를 한정하는 것은 아니다.
한편, 도 6에 도시된 USB 메모리 패키지(600)와 도 7에 도시된 USB 메모리 패키지(700)의 구조는 와이어(641,651, 741,751)의 본딩 방식에서 약간 상이하다. 제조 비용 측면에서는 도 6에 도시된 USB 메모리 패키지(600)가 유리하나, 신뢰성이나 작업성에서는 도 7에 도시된 USB 메모리 패키지(700)가 유리하다. 상기 도 6 및 도 7에 도시된 USB 메모리 패키지(600, 700)의 차이점을 설명한다.
먼저 도 6에 도시된 ＵＳＢ 메모리 패키지(600)에서는, 다수의 플래시 메모리(640) 및 신호 제어부(650)와 서브스트레이트(110)의 배선 패턴(112a)을 연결하는 와이어(641, 651)가 포워드 폴디드 루프 모드(Forward Folded Loop Mode) 방식으로 형성되어 있다. 즉, 와이어(641, 651)의 일단이 1차로 플래시 메모리(640) 및 신호 제어부(650)에 볼 본딩되고, 이어서 바깥 방향으로 루프 하이트가 최소화되도록 폴디드(folded)된 후, 마지막으로 타단이 2차로 배선 패턴(112a)에 스티치 본딩된 것이다.
이와 같이 별도의 구조물이나 방법의 추가없이 와이어 본더의 캐필러리 궤적만 적절히 컨트롤함으로써, 플래시 메모리(640) 및 신호 제어부(650)를 서브스트레이트(110)에 전기 접속할 수 있기 때문에 제조 비용 측면에서 유리한 장점이 있다. 그러나, 실제로 와이어(641, 651)에 어느 정도의 강성이 존재하기 때문에, 와이어 본더의 캐필러리 궤적을 이와 같이 컨트롤하기는 까다롭다.
하여간 이와 같은 방법으로 첫번째 플래시 메모리(640)의 와이어(641)가 모두 서브스트레이트(110)에 본딩되면, 두번째 플래시 메모리(640)를 그 위에 접착 및 스택해 놓고 다시 와이어 본딩을 수행한다. 물론, 첫번째 플래시 메모리(640)와 두번째 플래시 메모리(640) 사이에는 절연성 접착제(643)(또는 접착 필름)가 개재됨은 당연하다.
상기 플래시 메모리(640)의 스택 이후에 상기 신호 제어부(650)도 같은 방법으로 상기 플래시 메모리(640) 위에 같은 방식으로 스택될 수 있다. 또한, 상기 신호 제어부(650)를 먼저 서브스트레이트(110)에 스택한 이후에 플래시 메모리(640) 를 스택하는 것도 가능하다.
여기서, 컨트롤러(130)도 서브스트레이트(110)에 와이어(131)로 접속되어 있는데, 이는 와이어(131)의 일단이 1차로 컨트롤러(130)에 볼 본딩되고, 이어서 타단이 2차로 배선 패턴(112a)에 스티치 본딩된 것이다. 이러한 볼 볼딩 형태를 통상 노말 와이어 본딩이라고도 한다.
이어서 도 7에 도시된 ＵＳＢ 메모리 패키지(700)에서는, 다수의 플래시 메모리(640) 및 신호 제어부(650)와 서브스트레이트(110)의 배선 패턴(112a)을 연결하는 와이어(741, 751)가 리버스 루프 모드(Reverse Loop Mode) 방식으로 형성되어 있다. 즉, 와이어(741, 751)의 일단이 1차로 서브스트레이트(110)의 배선 패턴(112a)에 볼 본딩되고, 이어서 타단이 2차로 플래시 메모리(640) 및 신호 제어부(650)에 미리 형성된 도전성 범프(742,752)에 스티치 본딩된 것이다.
상기 플래시 메모리(640) 및 신호 제어부(650)에는 상술한 바와 같이 도전성 범프(742, 752)가 미리 형성되어야 한다. 이러한 도전성 범프(742, 752)는 여러 가지 방법으로 형성될 수 있는데 예를 들면, 땜납 범프, Au 스터드 범프, Au 도금 범프 등일 수 있다. 상기 땜납 범프나 Au 도금 범프는 웨이퍼 상태에서도 형성할 수 있으며, 상기 스터드 범프는 와이어 본더의 캐필러리를 이용하여 와이어의 볼 본딩 공정중 형성할 수도 있다. 즉, 와이어의 볼 본딩후 바로 와이어를 끊음으로써, 상기 스터드 범프를 형성할 수 있다.
이와 같이 하여, 리버스 루프 모드 방식은 플래시 메모리(640) 및 신호 제어 부(650)에 미리 도전성 범프(742, 752)를 형성해야 함으로써, 제조 비용이 증가하는 면이 있으나 신뢰성이나 작업성 측면에서는 유리하다.
이와 같은 방법으로 첫번째 플래시 메모리(640)의 와이어 본딩이 완료되면, 두번째 플래시 메모리(640)를 그 위에 접착 및 스택해 놓고 다시 와이어 본딩을 수행한다. 물론, 첫번째 플래시 메모리(640)와 두번째 플래시 메모리(640) 사이에는 절연성 접착제(643)(또는 접착 필름)가 개재됨은 당연하다.
같은 방법으로 상기 플래시 메모리(640)의 스택 이후에 상기 신호 제어부(650)가 스택될 수 있다. 또한, 상술한 바와 같은 방법으로 상기 신호 제어부(650)이 서브스트레이트(110)에 먼저 스택된 이후에 다수의 플래시 메모리(640)가 스택되는 것도 가능하다.
이하에서는 본 발명의 실시예에 따른 상기 USB 메모리 패키지(200)가 USB 리셉터클에 결합되는 작용을 설명하도록 한다.
도 8a 및 도 8b는 본 발명에 따른 USB 메모리 패키지(200)가 리셉터클(800)에 결합되는 상태를 도시한 단면도이다.
결합을 나타내는 도면에서 본 발명의 실시예 중 상기 케이스(280)를 포함하는 형태의 실시예(200)를 이용한 이유는 상기 케이스(280)는 내부 소자의 보호와 디자인적 효과가 있어서 상기 실시예(200)가 실제 완제품에 가장 근접한 형태이기 때문이다.
도시된 바와 같이 컴퓨터 등에 장착된 리셉터클(800)은 상부 금속 케이스(801)와 하부 금속 케이스(803)사이에 일정 길이 돌출된 절연 돌기(805)가 형성되고, 그 절연 돌기(805)의 하면에 다수의 ＵＳＢ 컨택(806)이 형성되어 있다. 물론, 상기 상부 금속 케이스(801)와 하부 금속 케이스(803)에는 결합된 ＵＳＢ 메모리 패키지(200)가 외부로 쉽게 이탈되지 않도록 탄성 걸림턱(802,804)이 형성되어 있다. 또한, 상기 상부 금속 케이스(801)와 절연 돌기(805), 상기 하부 금속 케이스(803)와 절연 돌기(805) 사이에는 소정 공간(807,808)이 형성되어 있다. 통상적으로, 상기 하부 금속 케이스(803)와 절연 돌기(805) 사이에 형성된 공간(808)이 상기 상부 금속 케이스(801)와 절연 돌기(805) 사이에 형성된 공간(807)에 비해 더 크다.
본 발명에 의한 ＵＳＢ 메모리 패키지(200)는 종래와 다르게 절연 돌기(805)와 하부 금속 케이스(803) 사이의 공간(808)에 모두 결합된다. 물론, 이와 같이 결합된 상태에서, 상기 ＵＳＢ메모리 패키지(200)에 구비된 다수의 ＵＳＢ 랜드(113)는 상기 리셉터클(800)에 구비된 다수의 ＵＳＢ 컨택(806)에 접속된다.
더불어, 상술한 바와 같이 ＵＳＢ 랜드(113)와 대응하는 서브스트레이트(110)의 소정 영역에도 수동 소자(120), 컨트롤러(130) 또는 플래시 메모리(140)가 위치하기 때문에, 상기 ＵＳＢ 메모리 패키지(200)의 전체적인 폭은 종래에 비해 대단히 작고 또는 두께 역시 종래에 비해 훨씬 작다. 즉, 종래에는 ＵＳＢ 메모리 패키지(200)가 상기 하부 금속 케이스(803)와 절연 돌기(805) 사이의 공간(808)뿐만 아니라 상부 금속 케이스(801)와 절연 돌기(805) 사이의 공간(807)에도 끼워졌기 때문에 본 발명에 개시된 ＵＳＢ 메모리 패키지(200)에 비해 길이가 훨씬 길고 두께도 두꺼웠다.
더불어, 여기서 상기 리셉터클(800)에는 상기 ＵＳＢ 메모리 패키지(200)가 결합되는 상태만 도시되어 있지만, 실제로 상기 ＵＳＢ 메모리 패키지(100, 300, 400, 500, 600, 700)가 모두 결합 및 분리될 수 있다.
상기 USB 메모리 패키지(200)는 도 8a와 8b를 참조하면, 상기 서브스트레이트의 하면에서 상기 케이스의 상면까지의 전체에 해당하는 두께가 최소 1.5mm, 최대 2.56mm이어야 한다.
최소 두께를 1.5mm로 한정하는 이유는 USB 메모리 패키지(200)에는 수동 소자(120), 컨트롤러(130), 플래시 메모리(140) 등을 포함한 여러 소자가 요구되는데 소자 자체의 두께가 있기 때문에 1.5mm 미만의 두께의 USB 메모리 패키지는 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 구현하기 어렵기 때문이다. 또한, 본 발명에 의한 ＵＳＢ 메모리 패키지(200)는 종래와 다르게 절연 돌기(805)와 하부 금속 케이스(803) 사이의 공간(808)에 모두 결합되기 때문에 USB 메모리 패키지(200)의 리셉터클(800)에 결합시 고정되기 위해서는 최소한 USB 컨택(806)과 탄성 걸림턱(804)에 의한 상하 압력을 받을 수 있어야 하기 때문에 최소 두께인 1.5mm가 요구된다.
상기 USB 메모리 패키지(200)의 최대 두께를 2.56mm로 한정하는 이유는 역시 상기 리셉터클(800)에 결합시 리셉터클의 USB 컨택(806)과 탄성 걸림턱(804)이 만들 수 있는 최대 두께이기 때문이고, 2.56mm를 초과하는 경우에는 리셉터클에 결합 이 어렵고, 결합시에도 USB 메모리 패키지의 손상 우려가 있기 때문이다.
또한, 상기 USB 랜드(113)의 폭은 최소 8mm에서 최대 12mm 사이의 값을 가질 수 있다.
상기 USB 랜드(113)의 최소 폭을 제한하는 이유는 리셉터클(800)에 결합되는 부분인 USB 랜드(113)의 폭이 8mm 미만이라면 리셉터클(800)에 결합시 고정이 되지 않아, 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 구현하기 어렵기 때문이다.
상기 USB 랜드(113)의 최대폭을 제한하는 이유는 리셉터클(800)에 삽입되는 부분인 USB 랜드(113)의 폭이 12mm를 초과하면 기존의 상기 리셉터클(800)에 결합이 어렵고, 결합시에도 USB 메모리 패키지의 손상 우려가 있기 때문이다.
이하에서는 본 발명에 따른 USB 메모리 패키지의 동작 단계를 설명한다.
도 9는 본 발명에 따른 USB 메모리 패키지(300)의 동작을 나타내는 블록도이다.
먼저, 충전 전원 장치(1)에 충전하기 위하여 외부 컴퓨터나 노트북의 USB 리셉터클에 연결하면 내부 USB의 전원을 이용하여 충전을 하게 된다. 이렇게 충전된 전원은 컴퓨터나 노트북에 연결하지 않고도 음성 및 영상 신호를 재생할 수 있도록 휴대용 장치에 전원을 공급해 준다.
USB 플래시 메모리(2)에 저장된 음성, 영상 신호는 신호 제어부(3)에서 입력 된 신호에 따라 음성, 영상 신호를 출력하여, 음성 신호는 디지털 신호에서 아날로그 신호로 변환, 증폭하여 스피커를 통하여 음성을 들을 수 있고, 영상 신호는 디스플레이 장치인 LCD, OLED등의 평판 표시 장치 패널(4)을 통하여 영상 신호가 화면으로 재생되게 된다.
키패드(5)는 원하는 파일을 선택하여 재생할 수 있게 하며 일시 정지, 정지 버튼에 의하여 영상 및 음성 신호가 제어 된다.
이하에서는 본 발명에 따른 USB 메모리 패키지의 제조 방법에 대해서 설명을 하기로 한다.
도 10은 본 발명에 따른 USB 메모리 패키지(600, 700)의 제조 방법을 도시한 플로우 챠트이다. 본 발명의 실시예 중에서 상기 실시예(600, 700)의 USB 메모리 패키지(600, 700)을 이용하여 설명하는 것은, 플래시 메모리(640)와 신호 제어부(650)가 스택되는 과정을 함께 설명하기 위함이다. 이를 참조하여, 본 발명에 의한 주요 USB 메모리 패키지(600, 700)의 제조 방법을 순차적으로 설명한다. 물론, 본 발명의 다른 실시예에 따른 USB 메모리 패키지(100, 200, 300, 400, 500)의 제조 방법도 이와 유사하므로 이에 대한 제조 방법의 설명은 생략하기로 한다.
도 10에 도시된 바와 같이 본 발명에 의한 ＵＳＢ 메모리 패키지(600)의 제조 방법은 수동 소자 표면 실장 단계(S1)와, 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)와, 서브스트레이트 베이크/제1플라즈마 세척 단계(S3)와, 반도 체 다이 접착 단계(S4)와, 제2플라즈마 세척 단계(S5)와, 와이어 본딩 단계(S6)와, 제3플라즈마 세척 단계(S7)와, 몰딩 단계(S8)와, 마킹 단계(S9)와, 패키지 싱귤레이션 단계(S10), 디스플레이와 스피커의 결합단계(S11), 케이스의 부착단계(S12)를 포함한다.
여기서, 상기 서브스트레이트 베이크/제1플라즈마 세척 단계(S3), 제2플라즈마 세척 단계(S5), 제3플라즈마 세척 단계(S7)는 제품의 신뢰성과 접착력 향상을 위해 고온에서 건조시키거나 각종 유기물 등을 플라즈마 가스 등으로 제거하는 공정으로 경우에 따라 생략 또는 스킵(skip)할 수 있는 공정들이다. 따라서, 이러한 공정 들에 대해서는 그 설명을 생략하기로 한다.
도 11a 내지 도 11h는 본 발명에 따른 USB 메모리 패키지(600, 700)의 제조 방법을 도시한 순차 개략도이다.
먼저 도 11a에 도시된 바와 같이, 상기 수동 소자 표면 실장 단계(S1)는 상면 및 하면에 다수의 배선 패턴(112a,112b)이 형성되고, 하면의 일측 영역에 다수의 ＵＳＢ 랜드(113)가 형성된 서브스트레이트(110)를 구비한 후, 그것의 상면에 형성된 배선 패턴(112a)에 적어도 하나의 수동 소자(120)를 실장하는 단계이다.
예를 들면, 서브스트레이트(110)의 배선 패턴(112a)에 솔더 페이스트(121)(Sn/Pb 또는 Lead Free Solder)를 스크린 프린팅(Screen Printing)한 후, 그것에 수동 소자(120)를 마운트(mount)한다.
이어서, 상기 서브스트레이트(110)를 고온(150~250℃)의 퍼니스(Furnace)에 투입하여 리플로우(Reflow)시킨 후 냉각함으로써, 상기 수동 소자(120)가 서브스트레이트(110)에 단단하게 전기 접속되도록 한다. 물론, 이후에는 솔더 페이스트(121)의 잔류물 등을 지용성 또는 수용성에 따라 적절하게 분류하여 클리닝한다. 이러한 클리닝에 의해 이후 수행되는 와이어 본딩 작업시 와이어가 배선 패턴에 정확하게 본딩된다. 한편, 여기서 중요한 점은 서브스트레이트(110)에 구비된 ＵＳＢ 랜드(113)와 대응되는 상부 영역에 상술한 수동 소자(120), 하기할 컨트롤러(130) 또는 플래시 메모리(640)가 전기 접속된다는 점이다. 즉, 종래와 같이 ＵＳＢ 플러그로 인한 공간의 낭비없이 ＵＳＢ 랜드(113)와 대응되는 영역에도 소정 소자를 실장함으로써, 소형화, 경량화된 ＵＳＢ 메모리 패키지를 구현하게 된다.
이어서 도 11b에 도시된 바와 같이, 상기 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)가 수행된다.
상기 웨이퍼 백그라인딩은 웨이퍼(w)의 두께를 초박형으로 하기 위해 웨이퍼의 후면을 그라인딩 및 폴리싱(Grinding and Polishing)하는 공정이다. 또한, 상기 접착 필름(643) 부착은 2층 이상의 반도체 다이를 용이하게 스택하기 위해 접착제(접착 필름)(643)를 접착하는 공정이다.
상기 웨이퍼 소잉은 낱개의 반도체 다이(컨트롤러(130) 또는 플래시 메모리(640))를 다이아몬드 블레이드(wb) 등을 이용하여 낱개로 분리하는 공정이다. 이때 낱개의 반도체 다이 저면에는 접착제(643)가 부착된 상태가 된다. 이하의 설명에서 상기 반도체 다이는 컨트롤러(130), 플래시 메모리(640) 또는 신호 제어부(650)로 정의한다.
이어서 도 11c에 도시된 바와 같이, 반도체 다이 접착 단계(S4)가 수행된다. 즉, 서브스트레이트(110)의 상면에 컨트롤러(130) 및 플래시 메모리(640)가 접착제(132, 643)로 접착된다. 물론, 상기 플래시 메모리(640)보다 먼저 신호 제어부(650)가 서브스트레이트에 접착될 수 있으며, 상기 접착제(132, 643) 대신 통상의 접착 필름도 가능하다.
이어서 도 11d에 도시된 바와 같이, 와이어 본딩 단계(S6)가 수행된다. 즉, 컨트롤러(130)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(131)로 상호 접속하고, 플래시 메모리(640)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(641)로 상호 접속한다. 여기서, 상기 플래시 메모리(640)는 다수개가 스택된 형태일 수도 있으며, 이러한 플래시 메모리(640)의 스택을 위해 와이어 본딩 방식은 크게 포워드 폴디드 루프 모드 방식 또는 리버스 루프 모드 방식중 어느 하나로 수행될 수 있다.
상기 포워드 폴디드 루프 모드 방식은 와이어(641)의 일단을 1차로 플래시 메모리(640)에 볼 본딩하고, 이어서 바깥 방향으로 루프 하이트가 최소화되도록 폴딩한 후, 마지막으로 타단을 2차로 배선 패턴(112a)에 스티치 본딩한다. 이에 대해서는 아래에서 더욱 상세하게 설명한다.
또한, 상기 리버스 루프 모드 방식은 와이어(741)의 일단을 1차로 배선 패턴(112a)에 볼 본딩하고, 이어서 타단을 2차로 플래시 메모리(640)에 미리 형성된 도전성 범프(742)에 스티치 본딩한다. 이에 대해서도 아래에서 더욱 상세하게 설명한다.
한편, 도면에서는 상기 포워드 폴디드 루프 모드 방식으로 와이어(641)가 본딩된 상태가 도시되어 있다.
상기 플래시 메모리(640)의 스택이 이루어진 이후에 같은 방법으로 접착제(653)를 이용하여 집적회로 칩(650)이 스택될 수 있으며, 플래시 메모리(640)보다 신호 제어부(650)를 먼저 스택한 이후에 플래시 메모리(640)를 스택하는 것도 물론 가능하다.
이어서 도 11e에 도시된 바와 같이 몰딩 단계(S8)가 수행된다. 이러한 몰딩 단계(S8)에서는, 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 적어도 하나의 플래시 메모리(640), 신호 제어부(650) 및 와이어(131,641,651)가 에폭시 수지 또는 실리콘 수지와 같은 봉지재로 밀봉됨으로써, 소정 형태의 봉지부(160)가 형성된다. 물론, 이러한 봉지부(160)는 트랜스퍼 몰드를 이용한 몰딩 방법 또는 디스펜서를 이용한 인캡슐레이션 방법으로 형성될 수 있다.
이어서 도 11f에 도시된 바와 같이 마킹 단계(S9)가 수행된다. 이러한 마킹 단계(S9)에서는 잉크 또는 레이저와 같은 마킹 부재(m)를 이용하여 상기 봉지부(160)의 표면에 제품명 및 제조 회사와 같은 각종 정보를 마킹한다.
이어서 도 11g에 도시된 바와 같이 싱귤레이션 단계(S10)가 수행된다. 이러한 싱귤레이션 단계(S10)에서는 소잉 펀치 또는 소잉 블레이드(sb) 등을 이용하여 상기 봉지부(160) 및 서브스트레이트(110)를 함께 절단함으로써, 낱개의 ＵＳＢ 메모리 패키지를 얻게 된다.
다음으로 도 11h에 도시된 바와 같이 디스플레이와 스피커의 결합 단계(S11)가 수행된다. LCD, OLED등의 평판 표시 장치 패널(171)이 USB 메모리 드라이브의 상기 서브스트레이트(110)의 하면에 접착제(173) 또는 접착 테이프로 부착되고, 상기 평판 표시 장치 패널(171)은 연성 인쇄 회로(FPC)(172)를 이용하여 신호 제어부(650)와 연결되어 있는 도전성 비아(114)에 전기적으로 연결된다. 또한, 도면에는 도시되지 않았지만, 상기 평판 표시 장치 패널(171)을 상기 봉지부(160)의 상면에 부착하는 것도 가능하다.
상기 연성 인쇄 회로(FPC)를 이용하여 상기 평판 표시 장치 패널(171)을 전기적으로 연결하는 방법은 솔더 조인트(Solder joint), 이방성 도전 필름(ACF)를 이용한 방법 등이 가능하나 본 발명에서 연결 방법을 한정하는 것은 아니다.
상기의 단계로서 상기 실시예(600, 700)의 제조 방법은 설명이 가능하다.
이하에서는 그 이후의 부가적 단계를 설명한다. 스피커(290)는 상기 서브스트레이트(110)의 하면에 부착될 수 있다. 스피커(290)의 전기적 연결을 위해서 상기 서브스트레이트(110)의 하면부의 배선 패턴(112b)에 부착하는 것이 가능하고, 스피커(290)와 배선 패턴(112b)의 연결 방법으로 상기 언급한 솔더 조인트 방법 또는 이방성 도전 필름(ACF)를 이용한 방법이 가능하다. 다만, 본 발명에서 스피커의 위치나 전기적 연결 방법을 한정하는 것은 아니다.
도 11h에 도시된 것과 같이 마지막으로 케이스의 부착 단계가 수행된다. 상기 케이스의 부착은 외부 케이스의 상면과 하면을 접착제 또는 열, 압력, 초음파를 이용하여 부착하는 공정이 가능하다. 다만, 본 발명에서 상기 케이스의 부착하는 방법을 한정하는 것은 아니다.
도 11h의 USB 메모리 패키지는 별도의 실시예에서 설명하지는 않았으나, 상기 도 2a와 도 6을 참조하면 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 그 실시가 용이하므로 이하의 설명은 생략한다.
이하에서는 본 발명의 실시예(600,700)에 따른 상기 컨트롤러(130), 플래시 메모리(640), 신호 제어부(650)의 스택 방법에 대해서 설명한다.
도 12a 내지 도 12c는 본 발명에 따른 ＵＳＢ 메모리 패키지(600)의 제조 방법중 포워드 폴디드 루프 모드(Forward Folded Loop Mode)를 이용한 와이어 본딩 방법을 설명하기 위한 개략도이다.
먼저 도 12a에 도시된 바와 같이 서브스트레이트(110)의 상면에 컨트롤러(130) 및 플래시 메모리(640)를 접착한다.
이후, 도 12b에 도시된 바와 같이 컨트롤러(130)는 통상의 노말 와이어 본딩 방법을 이용하여 컨트롤러(130)와 서브스트레이트(110)를 와이어(631)로 전기 접속하고, 플래시 메모리(640)는 포워드 폴디드 루프 모드 방식을 이용하여 플래시 메모리(640)와 서브스트레이트(110)를 와이어(641)로 전기 접속한다. 즉, 와이어(631)의 일단을 컨트롤러(130)에 1차로 볼 본딩하고, 타단을 2차로 배선 패턴(112a)에 스티치 본딩하여 컨트롤러(130)와 서브스트레이트(110) 사이를 전기 접속한다.
이어서 와이어(641)의 일단을 1차로 플래시 메모리(640)에 볼 본딩하고, 이어서 바깥 방향으로 루프 하이트가 최소화되도록 폴딩(folding)하며, 마지막으로 타단을 2차로 배선 패턴(112a)에 스티치 본딩한다. 이와 같이 하여, 플래시 메모리(640)에 형성되는 와이어(641)의 루프 하이트가 최소화되도록 한다.
물론, 이러한 와이어 본딩 후에는 도 12c에 도시된 바와 같이 하면에 접착제(643)(또는 접착 필름)가 개재된 다른 플래시 메모리(640)를 스택하여 놓고, 상술한 바와 같이 포워드 폴디드 루프 모드 방식을 이용하여 와이어 본딩을 순차적으로 수행한다.
이와 같은 포워드 폴디드 루프 모드 방식에 의하면, 별도의 구조물이나 방법의 추가없이 와이어 본더의 캐필러리 궤적만 적절히 컨트롤함으로써, 와이어 본딩을 완료할 수 있다. 따라서, 다수의 플래시 메모리(640)를 스택하는데 있어 제조 비용이 저렴한 장점이 있다.
도 13a 내지 도 13d는 본 발명에 따른 ＵＳＢ 메모리 패키지(700)의 제조 방법중 리버스 루프 모드(Reverse Loop Mode)를 이용한 와이어 본딩 방법을 설명하기 위한 개략도이다.
먼저 도 13a에 도시된 바와 같이 서브스트레이트(110)의 상면에 컨트롤러(130) 및 플래시 메모리(640)를 접착한다.
이후, 도 13b에 도시된 바와 같이 컨트롤러(130)는 통상의 노말 와이어 본딩 방법을 이용하여 컨트롤러(130)와 서브스트레이트(110)를 와이어(131)로 전기 접속하고, 플래시 메모리(640)에는 리버스 루프 모드 방식을 위해 도전성 범프(742)를 미리 형성한다.
상기 도전성 범프(742)는 여러 가지 방법으로 형성할 수 있는데 예를 들면, 웨이퍼 상태에서 땜납 범프를 형성하거나 Au 도금 범프를 형성한다. 또는 와이어 본더 장비의 캐필러리를 이용하여 스터드 범프를 형성할 수도 있다. 도면에서는 상기 도전성 범프(742)로서 예를 들면 와이어 및 캐필러리를 이용한 스터드 범프가 도시되어 있다.
이어서 도 13c에 도시된 바와 같이 와이어의 일단을 1차로 서브스트레이트(110)의 배선 패턴(112a)에 볼 본딩하고, 이어서 타단을 2차로 플래시 메모리(640)에 미리 형성된 도전성 범프(742)에 스티치 본딩한다. 즉, 리버스 루프 모드 방식으로 와이어 본딩을 수행한다.
마찬가지로, 이러한 와이어 본딩 후에는 도 13d에 도시된 바와 같이 하면에 접착제(643)(또는 접착 필름)가 개재된 다른 플래시 메모리(640)를 스택하여 놓고, 상술한 바와 같이 리버스 루프 모드 방식을 이용하여 와이어 본딩을 순차적으로 수행한다.
이와 마찬가지로, 플래시 메모리(640)의 스택 이후에 상술한 리버스 루프 모드 방식을 이용하여 신호 제어부(650)를 스택하는 것도 가능하다. 또한, 신호 제어부(650)의 스택 이후에 플래시 메모리(640)를 스택하는 방법 역시 가능하며, 본 발명의 플래시 메모리(640)와 신호 제어부(650)의 연결 관계를 한정하는 것은 아니다.
이와 같은 리버스 루프 모드 방식에 의하면, 제조 비용이 증가하는 측면이 있기는 있으나 신뢰성이나 작업성 측면에서 유리하다.
상기와 같이 하여 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 USB 리셉터클에 결합되는 종래의 USB 플러그를 제거하는 대신 서브스트레이트의 일면에 USB 규격에 맞는 USB 랜드가 형성되고, 그 USB 랜드 위에 소자가 실장 됨으로써 기존의 USB 보다 두께가 얇아지게 되어 제품의 소량화 및 경량화가 가능한 USB 메모리 패키지 및 그 제조 방법을 제공하는 효과가 있다.
또한, 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 패키지 형태가 아닌 다이 형태로 플래시 메모리를 서브스트레이트에 실장하는 동시에 스택 기술 및 와이어 본딩 기술을 적용하고, 또한 컨트롤러와 신호 제어부 등도 다이 형태로 실장하고 이들을 모두 봉지재로 밀봉함으로써 메모리 용량을 극대화하는 한편, 제 조 방법이 간단한 USB 메모리 패키지 및 그 제조 방법을 제공하는 효과가 있다.
또한, 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 서브스트레이트의 일면에 USB 규격에 맞는 USB 랜드를 대칭적으로 형성하여 놓음으로써, 어떠한 방향으로도 USB 메모리 패키지를 리셉터클에 결합할 수 있는 USB 메모리 패키지 및 그 제조 방법을 제공하는 효과가 있다.
또한, 본 발명에 의한 USB 메모리 패키지 및 그 제조 방법은 평판 표시 장치와 스피커가 USB 메모리 패키지에 부착되고 상기 평판 표시장치와 스피커가 신호 제어부에 전기적으로 연결되어 신호 제어부의 전기 신호를 받아 구동되고, USB 내부에 충전 전원 장치가 부착됨으로써, USB 메모리 드라이버를 컴퓨터 등의 USB 리셉터클에 접속함이 없이도 Audio 및 Video 재생기능이 가능한 USB 메모리 패키지 및 그 제조 방법을 제공하는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 USB 메모리 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (30)

  1. 상면에 다수의 배선 패턴이 형성된 서브스트레이트;
    상기 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 수동 소자;
    상기 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 컨트롤러;
    상기 서브스트레이트의 배선 패턴에 전기적으로 연결된 적어도 하나의 플래시 메모리;
    상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어 연산 처리를 하는 신호 제어부;
    상기 수동소자, 컨트롤러, 플래시 메모리 및 신호 제어부를 밀봉하는 봉지부;
    상기 서브스트레이트의 일측 하면에 상기 배선 패턴과 도전성 비아로 연결되어 형성되는 USB 랜드; 및
    상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어 영상을 표시 하는 평판 표시 장치(FPD)를 포함하는 것을 특징으로 하는 USB 메모리 패키지.
  2. 청구항 1항에 있어서, 상기 평판 표시 장치는 액정 표시 장치(LCD) 및 유기 전계 발광 표시 장치(OLED) 중 선택된 어느 하나인 것을 특징으로 하는 USB 메모리 패키지.
  3. 청구항 1항에 있어서, 상기 평판 표시 장치는 상기 서브스트레이트의 하면 또는 상기 봉지부의 상면에 부착되는 것을 특징으로 하는 USB 메모리 패키지.
  4. 청구항 1항에 있어서, 상기 평판 표시 장치는 연성 인쇄 회로 및 이방성 도전 필름 중 선택된 어느 하나를 이용하여 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되는 것을 특징으로 하는 USB 메모리 패키지.
  5. 청구항 1항에 있어서, 스피커가 상기 서브스트레이트의 배선 패턴에 전기적으로 더 연결되어, 상기 신호 제어부로부터 전기적 신호를 인가 받는 것을 특징으로 하는 USB 메모리 패키지.
  6. 청구항 1항에 있어서, 충전 전원 장치가 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어, 상기 USB 메모리 패키지가 컴퓨터의 USB 리셉터클에 연결시 충전이 되는 것을 특징으로 하는 USB 메모리 패키지.
  7. 청구항 6항에 있어서, 상기 충전 전원 장치는 상기 수동 소자 위에 부착되며, 와이어를 통해 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되는 것을 특징으로 하는 USB 메모리 패키지.
  8. 청구항 1항에 있어서, 상기 서브스트레이트 중 상기 USB 랜드와 대응하는 상면에는 상기 수동 소자, 컨트롤러 및 플래시 메모리 중 선택된 적어도 어느 하나가 상기 배선 패턴에 접속된 것을 특징으로 하는 USB 메모리 패키지.
  9. 제 1항에 있어서, 상기 서브스트레이트 중 일측 하면에 형성된 상기 USB 랜드와 대응하는 타측 하면에는 또다른 적어도 하나의 USB 랜드가 더 형성된 것을 특징으로 하는 USB 메모리 패키지.
  10. 청구항 9항에 있어서, 상기 일측에 형성된 상기 USB 랜드와 타측에 형성된 상기 USB 랜드는 서로 반대 순서로 배열되어 있으며, 상기 양측의 USB 랜드는 상기 배선 패턴 및 도전성 비아에 의해 상호 연결된 것을 특징으로 하는 USB 메모리 패키지.
  11. 청구항 1항에 있어서, 상기 USB 메모리 패키지는
    상기 봉지부의 일면에 부착되고, 상기 서브스트레이트의 배선 패턴에 전기적으로 연결되어 있는 키패드를 더 포함하는 것을 특징으로 하는 USB 메모리 패키지.
  12. 청구항 1항에 있어서, 상기 컨트롤러는 접착제에 의해 상기 서브스트레이트에 접착되고, 와이어에 의해 상기 서브스트레이트의 배선 패턴에 접속된 것을 특징으로 하는 USB 메모리 패키지.
  13. 청구항 1항에 있어서, 상기 플래시 메모리는 접착제에 의해 상기 서브스트레이트에 접착되고, 와이어에 의해 상기 서브스트레이트의 배선 패턴에 접속된 것을 특징으로 하는 USB 메모리 패키지.
  14. 청구항 13항에 있어서, 상기 플래시 메모리는 적어도 두 개가 상기 접착제에 의해 스택된 것을 특징으로 하는 USB 메모리 패키지.
  15. 청구항 13항에 있어서, 상기 플래시 메모리와 상기 배선 패턴을 접속하는 상기 와이어는 일단이 1차로 상기 플래시 메모리에 볼 본딩되고, 타단이 2차로 상기 배선 패턴에 스티치 본딩되는 포워드 폴디드 루프 모드(Forward Folded Loop Mode) 방식으로 형성된 것을 특징으로 하는 USB 메모리 패키지.
  16. 제 13항에 있어서, 상기 플래시 메모리와 상기 배선 패턴을 접속하는 와이어는 일단이 1차로 상기 배선 패턴에 볼 본딩되고, 타단이 2차로 상기 플래시 메모리에 미리 형성된 도전성 범프(stud bump)에 스티치 본딩되는 리버스 루프 모드(Reverse Loop Mode) 방식으로 형성된 것을 특징으로 하는 USB 메모리 패키지.
  17. 청구항 1항에 있어서, 상기 신호 제어부는 접착제에 의해 상기 서브스트레이트에 접착되고, 와이어에 의해 서브스트레이트의 배선 패턴에 접속된 것을 특징으로 하는 USB 메모리 패키지.
  18. 청구항 1항 내지 청구항 17항 중 선택된 어느 하나에 있어서, 상기 USB 메모리 패키지는 상기 봉지부를 둘러싸는 케이스를 더 포함하는 것을 특징으로 하는 USB 메 모리 패키지.
  19. 청구항 18항에 있어서, 상기 케이스는 투명한 재질로 형성된 것을 특징으로 하는 USB 메모리 패키지.
  20. 청구항 18항에 있어서, 상기 서브스트레이트에서 상기 케이스를 포함한 전체 두께는 1.5mm에서 2.56mm 사이의 값을 갖는 것을 특징으로 하는 USB 메모리 패키지.
  21. 청구항 18항에 있어서, 상기 USB 랜드의 폭은 8mm에서 12mm 사이의 값을 갖는 것을 특징으로 하는 USB 메모리 패키지.
  22. 상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하는 서브스트레이트 구비 단계와,
    상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자를 접속하는 수동 소자 접속 단계와,
    상기 서브스트레이트에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계와,
    상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 접속 단계와,
    상기 서브스트레이트 위의 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 봉지부로 봉지하는 봉지 단계와,
    상기 서브스트레이트의 하면 또는 상기 봉지부의 상면에 평판 표시 장치를 접착제 및 접착 테이프 중 선택된 어느 하나로 부착하는 평판 표시 장치 부착 단계와,
    상기 평판 표시 장치를 상기 신호 제어부에 전기적으로 연결하는 평판 표시 장치 연결 단계를 포함하여 이루어진 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  23. 청구항 22항에 있어서, 상기 와이어 접속 단계와 상기 봉지 단계 사이에 충전 전원 장치를 상기 서브스트레이트에 접착하고, 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 단계를 더 포함하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  24. 청구항 22항에 있어서, 상기 봉지 단계 이후에는 키패드가 상기 서브스트레이트의 배면, 상기 봉지부의 상면 및 상기 봉지부의 일측면 중 선택된 어느 하나에 더 부착되고, 상기 서브스트레이트에 전기적으로 연결되는 단계가 더 포함되는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  25. 청구항 22항에 있어서, 상기 서브스트레이트 구비 단계의 상기 서브스트레이트는 일측 하면에 상기 배선 패턴과 도전성 비아로 연결된 적어도 하나의 USB 랜드가 더 형성된 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  26. 청구항 25항에 있어서, 상기 서브스트레이트 구비 단계의 상기 서브스트레이트 중에서 상기 USB 랜드와 대응하는 상면에는 상기 수동 소자, 컨트롤러, 신호 제어부 및 플래시 메모리 중 선택된 적어도 어느 하나가 상기 배선 패턴에 접속된 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  27. 청구항 22항에 있어서, 상기 와이어 접속 단계의 상기 플래시 메모리와 상기 배선 패턴을 접속하는 상기 와이어는 일단이 1차로 상기 플래시 메모리에 볼 본딩되고, 타단이 2차로 상기 배선 패턴에 스티치 본딩되는 포워드 폴디드 루프 방식으로 형성된 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  28. 청구항 22항에 있어서, 상기 와이어 접속 단계의 상기 플래시 메모리와 상기 배선 패턴을 접속하는 상기 와이어는 일단이 1차로 배선 패턴에 볼 본딩되고, 타단이 2차로 상기 플래시 메모리에 스티치 본딩되는 리버스 루프 모드 방식으로 형성된 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  29. 청구항 22항에 있어서, 상기 반도체 다이 접착 단계의 상기 플래시 메모리는 적어도 두 개가 상기 접착제에 의해 스택된 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  30. 청구항 22항 내지 청구항 29항 중 선택된 어느 하나에 있어서, 상기 평판 표시 장치 연결 단계 이후에 상기 봉지부를 포함하는 케이스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
KR1020070020866A 2007-03-02 2007-03-02 Ｕｓｂ 메모리 패키지 및 그 제조 방법 KR100851048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020866A KR100851048B1 (ko) 2007-03-02 2007-03-02 Ｕｓｂ 메모리 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020866A KR100851048B1 (ko) 2007-03-02 2007-03-02 Ｕｓｂ 메모리 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100851048B1 true KR100851048B1 (ko) 2008-08-12

Family

ID=39881389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020866A KR100851048B1 (ko) 2007-03-02 2007-03-02 Ｕｓｂ 메모리 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100851048B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004512B1 (ko) * 2008-12-15 2010-12-31 하나 마이크론(주) Ｕｓｂ 메모리 패키지
KR101024710B1 (ko) 2008-12-15 2011-03-24 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
KR101060730B1 (ko) * 2009-09-02 2011-08-30 에스티에스반도체통신 주식회사 적층형 ｕｓｂ 메모리 장치 및 그 제조 방법
KR101061359B1 (ko) * 2009-09-02 2011-09-01 에스티에스반도체통신 주식회사 적층형 ｕｓｂ 메모리 장치 및 그 제조 방법
JP2013512527A (ja) * 2009-12-01 2013-04-11 アップル インコーポレイテッド コンパクトメディアプレーヤ
KR101450064B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 광 신호 전달 및 무선 전원 구동 기능들을 가지는 ｕｓｂ 메모리 장치 및 이를 이용한 ｕｓｂ 시스템
KR101478721B1 (ko) 2013-03-26 2015-01-02 (주) 나온텍 솔리드 스테이트 드라이브
WO2017171971A1 (en) * 2016-03-31 2017-10-05 Intel IP Corporation Microelectronic package with illuminated backside exterior

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156333A1 (en) 2003-09-11 2005-07-21 Super Talent Electronics Inc. Narrow Universal-Serial-Bus (USB) Flash-Memory Card with Straight Sides using a Ball-Grid-Array (BGA) Chip
US20060270281A1 (en) 2005-05-27 2006-11-30 Inventec Multimedia & Telecom Corporation Thin USB electronic device
JP2007109198A (ja) 2005-09-16 2007-04-26 Toshiba Corp 半導体記憶装置とそれを用いたｕｓｂメモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156333A1 (en) 2003-09-11 2005-07-21 Super Talent Electronics Inc. Narrow Universal-Serial-Bus (USB) Flash-Memory Card with Straight Sides using a Ball-Grid-Array (BGA) Chip
US20060270281A1 (en) 2005-05-27 2006-11-30 Inventec Multimedia & Telecom Corporation Thin USB electronic device
JP2007109198A (ja) 2005-09-16 2007-04-26 Toshiba Corp 半導体記憶装置とそれを用いたｕｓｂメモリ装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004512B1 (ko) * 2008-12-15 2010-12-31 하나 마이크론(주) Ｕｓｂ 메모리 패키지
KR101024710B1 (ko) 2008-12-15 2011-03-24 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
KR101060730B1 (ko) * 2009-09-02 2011-08-30 에스티에스반도체통신 주식회사 적층형 ｕｓｂ 메모리 장치 및 그 제조 방법
KR101061359B1 (ko) * 2009-09-02 2011-09-01 에스티에스반도체통신 주식회사 적층형 ｕｓｂ 메모리 장치 및 그 제조 방법
JP2013512527A (ja) * 2009-12-01 2013-04-11 アップル インコーポレイテッド コンパクトメディアプレーヤ
US8724339B2 (en) 2009-12-01 2014-05-13 Apple Inc. Compact media player
US9961792B2 (en) 2009-12-01 2018-05-01 Apple Inc. Compact media player
US10292291B2 (en) 2009-12-01 2019-05-14 Apple Inc. Compact media player
KR101450064B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 광 신호 전달 및 무선 전원 구동 기능들을 가지는 ｕｓｂ 메모리 장치 및 이를 이용한 ｕｓｂ 시스템
KR101478721B1 (ko) 2013-03-26 2015-01-02 (주) 나온텍 솔리드 스테이트 드라이브
WO2017171971A1 (en) * 2016-03-31 2017-10-05 Intel IP Corporation Microelectronic package with illuminated backside exterior
US10411000B2 (en) 2016-03-31 2019-09-10 Intel IP Corporation Microelectronic package with illuminated backside exterior

Similar Documents

Publication Publication Date Title
KR100851048B1 (ko) Ｕｓｂ 메모리 패키지 및 그 제조 방법
KR100828956B1 (ko) Ｕｓｂ 메모리 패키지 및 그 제조 방법
US9040351B2 (en) Stack packages having fastening element and halogen-free inter-package connector
US7855441B2 (en) Semiconductor card package and method of forming the same
TWI528522B (zh) 具有中央接觸及改良式接地或功率分佈之增強型堆疊式微電子總成以及系統
US7511371B2 (en) Multiple die integrated circuit package
TWI518873B (zh) 包含交錯階梯形半導體晶粒堆疊之半導體裝置
US7772686B2 (en) Memory card fabricated using SiP/SMT hybrid technology
US7812422B2 (en) Film type package for fingerprint sensor
US20080050859A1 (en) Methods for a multiple die integrated circuit package
US8759959B2 (en) Stacked semiconductor packages
US8318535B2 (en) Method of fabricating a memory card using SiP/SMT hybrid technology
US20100044861A1 (en) Semiconductor die support in an offset die stack
KR102192195B1 (ko) 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
JP2003273317A (ja) 半導体装置及びその製造方法
US7679188B2 (en) Semiconductor device having a bump formed over an electrode pad
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
JP4775676B2 (ja) 電池保護装置
KR100715316B1 (ko) 유연성 회로 기판을 이용하는 반도체 칩 패키지 실장 구조
US6654218B1 (en) Protection circuit module for rechargeable battery and method of making the same
JP3993336B2 (ja) 充電電池の保護回路モジュール
KR101004512B1 (ko) Ｕｓｂ 메모리 패키지
JP2004200665A (ja) 半導体装置およびその製造方法
JP2004200665A6 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee