KR101024710B1 - Ｕｓｂ 메모리 패키지 및 그 제조 방법 - Google Patents

Ｕｓｂ 메모리 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101024710B1
KR101024710B1 KR1020080127527A KR20080127527A KR101024710B1 KR 101024710 B1 KR101024710 B1 KR 101024710B1 KR 1020080127527 A KR1020080127527 A KR 1020080127527A KR 20080127527 A KR20080127527 A KR 20080127527A KR 101024710 B1 KR101024710 B1 KR 101024710B1
Authority
KR
South Korea
Prior art keywords
substrate
led
wiring pattern
controller
encapsulation
Prior art date
Application number
KR1020080127527A
Other languages
English (en)
Other versions
KR20100068998A (ko
Inventor
고종민
이현우
이희봉
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020080127527A priority Critical patent/KR101024710B1/ko
Priority to BRPI0904661-5A priority patent/BRPI0904661A2/pt
Publication of KR20100068998A publication Critical patent/KR20100068998A/ko
Application granted granted Critical
Publication of KR101024710B1 publication Critical patent/KR101024710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 LED 소자의 발광 부분을 봉지부의 외부로 노출시켜 반도체 집적 회로 및 LED 소자를 밀봉하는 봉지부를 하나의 불투명한 수지로 형성함으로써, 제조 비용을 줄이고 제조 공정을 단순화할 수 있는 USB 메모리 패키지 및 그 제조 방법에 관한 것이다.
본 발명에 따른 USB 메모리 패키지는 상면에 다수의 배선 패턴이 형성된 서브스트레이트; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 수동 소자; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 컨트롤러; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 플래시 메모리; 상기 서브스트레이트의 배선 패턴에 접속되어 연산 처리를 하는 신호 제어부; 상기 서브스트레이트의 배선 패턴에 접속된 LED 소자; 상기 서브스트레이트 위의 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 LED 소자를 불투명한 수지로 밀봉하는 봉지부; 및 상기 서브스트레이트의 일측 하면에 상기 배선 패턴과 도전성 비아로 연결되게 형성된 적어도 하나의 USB 랜드를 포함하며, 상기 LED 소자가 상기 봉지부의 외부로 노출되는 것을 특징으로 한다.
USB 메모리 패키지, 수동 소자, 컨트롤러, 플래시 메모리, 봉지

Description

ＵＳＢ 메모리 패키지 및 그 제조 방법{USB MEMORY PACKAGE AND FABRICATING　METHOD THEREOF}
본 발명은 LED 소자의 발광 부분을 봉지부의 외부로 노출시켜 반도체 집적 회로 및 LED 소자를 밀봉하는 봉지부를 하나의 불투명한 수지로 형성함으로써, 제조 비용을 줄이고 제조 공정을 단순화할 수 있는 USB 메모리 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 USB(Univercal Serial Bus) 메모리 패키지는 서브스트레이트 위에 플래시 메모리, 컨트롤러, 수동 소자, 이들을 보호하는 케이스 및 USB 리셉터클에 연결되기 위한 USB 플러그를 구비하여 이루진다. 이러한 USB 메모리 패키지는 USB 메모리 패키의 동작 상태를 사용자에게 알려주기 위해 LED(Light Emitting Diode) 소자를 더 구비하여 이루어진다.
이러한 USB 메모리 패키지는, 빛에 반응하여 특성이 저하되는 플래시 메모리, 컨트롤러와 같은 반도체 집적 회로에 대해서는 불투명 수지로 밀봉하고, USB 메모리 패키지의 동작을 사용자가 관찰할 수 있게 하는 LED 소자에 대해서는 투명 수지로 밀봉하여 제조되고 있다.
그런데, LED 소자를 밀봉하는데 사용되는 투명 수지는 고가이므로, USB 메모리 패키지의 제조 비용이 증가되는 문제가 있다.
또한, 플래시 메모리, 컨트롤러와 같은 반도체 집적 회로를 밀봉하기 위한 불투명 수지 몰딩 공정 및 LED 소자를 밀봉하기 위한 투명 수지 몰딩 공정이 각각 실시되어야 하기 때문에, USB 메모리 패키지의 제조 공정이 복잡하게 되는 문제점이 있다.
본 발명의 LED 소자의 발광 부분을 봉지부의 외부로 노출시켜 반도체 집적 회로 및 LED 소자를 밀봉하는 봉지부를 하나의 불투명한 수지로 형성함으로써, 제조 비용을 줄이고 제조 공정을 단순화할 수 있는 USB 메모리 패키지 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 USB 메모리 패키지는 상면에 다수의 배선 패턴이 형성된 서브스트레이트; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 수동 소자; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 컨트롤러; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 플래시 메모리; 상기 서브스트레이트의 배선 패턴에 접속되어 연산 처리를 하는 신호 제어부; 상기 서브스트레이트의 배선 패턴에 접속된 LED 소자; 상기 서브스트레이트 위의 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 LED 소자를 불투명한 수지로 밀봉하는 봉지부; 및 상기 서브스트레이트의 일측 하면에 상기 배선 패턴과 도전성 비아로 연결되게 형성된 적어도 하나의 USB 랜드를 포함하며, 상기 LED 소자가 상기 봉지부의 외부로 노출되는 것을 특징으로 한다.
상기 LED 소자는 상기 서브스트레이트의 상부에 수직 방향으로 배치되고, 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되 는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있으며, 여기서 상기 LED 봉지재의 상면과 상기 봉지부의 상면이 동일 평면을 이룰 수 있다.
또한, 상기 LED 소자는 상기 서브스트레이트의 상부에 수평 방향으로 배치되고, 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있으며, 여기서 상기 LED 봉지재의 상면과 상기 봉지부의 측면이 동일 평면을 이룰 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 USB 메모리 패키지의 제조 방법은 상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하고, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자와 LED 소자를 접속하는 수동 소자 및 LED 소자 표면 실장 단계; 상기 서브스트레이트의 상면에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계; 상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 본딩 단계; 및 상기 서브스트레이트 위의 수동 소자, LED 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 불투명한 수지로 밀봉하여 봉지부를 형성하는 몰딩 단계를 포함하며, 상기 몰딩 단계는 상기 LED 소자를 상기 봉지부의 외부로 노출되게 상기 봉지부를 형성하는 것을 특징으로 한다.
상기 수동 소자 및 LED 소자 표면 실장 단계는 상기 LED 소자를 상기 서브스 트레이트의 상부에 수직 방향으로 배치시키며, 상기 LED 소자는 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있다. 이 경우, 상기 몰딩 단계는 상기 LED 봉지재의 상면과 상기 봉지부의 상면이 동일 평면을 이루도록 상기 봉지부를 형성할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 또다른 따른 USB 메모리 패키지상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하고, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자와 LED 소자를 접속하는 수동 소자 및 LED 소자 표면 실장 단계; 상기 서브스트레이트의 상면에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계; 상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 본딩 단계; 상기 서브스트레이트 위의 수동 소자, LED 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 불투명한 수지로 밀봉하여 봉지부를 형성하는 몰딩 단계; 및 소잉 공정을 이용하여 상기 봉지부 및 상기 서브스트레이트를 절단함으로써 상기 LED 소자를 상기 봉지부의 외부로 노출시키는 패키지 싱귤레이션 단계를 포함하는 것을 특징으로 한다.
상기 수동 소자 및 LED 소자 표면 실장 단계는 상기 LED 소자를 상기 서브스트레이트의 상부에 수평 방향으로 배치시키며, 상기 LED 소자는 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있다.
상기 패키지 싱귤레이션 단계는 상기 LED 봉지재의 상면과 상기 칩 사이를 지나가도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단할 수 있다.
또한, 상기 패키지 싱귤레이션 단계는 상기 LED 봉지재의 상면과 상기 봉지부의 측면이 동일평면을 이루도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단할 수 있다.
본 발명의 실시예에 따른 USB 메모리 패키지는 LED 소자의 발광 부분을 외부로 노출시키도록 봉지부를 형성함으로써, 불투명한 수지로 봉지부를 형성하는 경우에 있어서 사용자가 LED 소자의 동작을 관찰하게 할 수 있다.
이에 따라, 본 발명의 실시예에 따른 USB 메모리 패키지는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 밀봉하는 봉지부를 불투명한 수지로 형성하고, LED 소자를 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 줄일 수 있고 제조 공정을 단순화 할 수 있다.
또한, 본 발명의 실시예에 따른 USB 메모리 패키지는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부, 와이어 및 LED 소자를 모두 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 크게 줄일 수 있다.
이하에서 첨부된 도면과 실시예를 참조하여 본 발명에 따른 USB 메모리 패키지 및 그 제조 방법에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는 상면에 다수의 배선 패턴(112a)이 형성된 서브스트레이트(110), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 수동 소자(120), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 컨트롤러(130), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 플래시 메모리(140), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속되어 연산 처리를 하는 신호 제어부(150), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 LED 소자(160), 및 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 LED 소자(160)를 밀봉하는 봉지부(170)를 포함하고, 상기 서브스트레이트(110)의 일측 하면에 형성된 상기 배선 패턴(112a)과 도전성 비아(114)로 연결된 적어도 하나의 USB 랜드(113)를 포함한다.
상기 서브스트레이트(110)는 대략 판상의 절연층(111)을 중심으로, 그것의 상면 및 하면에 다수의 배선 패턴(112a,112b)이 형성되어 있고, 하면의 일측에는 USB 리셉터클(도면에 도시되지 않음)에 전기 접속 또는 분리되는 다수의 USB 랜드(113)가 형성되어 있다. 물론, 상기 상면의 배선 패턴(112a)과 하면의 USB 랜 드(113)는 도전성 비아(114)로 상호 전기적으로 접속되어 있다.
상기 절연층(111)은 통상의 에폭시 수지, 폴리이미드 수지, BT(비스말레마이드 트리아진)수지, FR-4(강화 유리 섬유), FR5, 세라믹, 실리콘, 글래스 또는 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 또한, 도면에서 상기 절연층(111)은 1층 구조로 도시되어 있으나, 이러한 1층 구조로 본 발명을 한정하는 것은 아니며 상기 절연층(111)은 층 사이에 배선 패턴이 형성된 다층 구조도 가능하다.
상기 배선 패턴(112a,112b)은 통상의 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 금속 합금 또는 그 등가물중 선택된 어느 하나가 가능하며 여기서 그 재질을 한정하는 것은 아니다.
상기 USB 랜드(113)는 상기 서브스트레이트(110)의 일측 하면에 상기 배선 패턴(112a)과 도전성 비아(114)로 연결되어 형성되고, 역시 구리, 금, 은, 니켈, 팔라듐, 금속 합금 또는 그 등가물중 선택된 어느 하나가 가능하며, 여기서 그 재질을 한정하는 것은 아니다.
물론, 상기 USB 랜드(113)는 외부로 노출되어 있기 때문에 산화를 방지하고 접촉 저항을 최소화하기 위해 표면에 금(Au)이 도금됨이 바람직하다. 더불어, 상기 절연층(111)의 표면에는 소정 두께의 솔더 마스크(115a,115b)(절연성 고분자 수지)가 코팅되어 상기 배선 패턴(112a,112b)을 보호하고 있되, 이를 통해서 상기 USB 랜드(113)는 외부로 노출된다. 물론, 후술할 수동 소자(120), 컨트롤러(130) 또는 플래시 메모리(140)의 전기 접속을 위해 배선 패턴(112a)중 일정 영역은 상기 솔더 마스크(115a)를 통해 외부로 노출되어 있다.
상기 수동 소자(120)는 상기 서브스트레이트(110)의 상면에 형성된 배선 패턴(112a)에 전기 접속되어 있다. 예를 들어, 상기 수동 소자(120)는 상기 배선 패턴(112a)에 솔더 또는 납땜(121)되어 있다. 이러한 수동 소자(120)는 저항, 인덕터 또는 캐패시터일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다. 더욱이, 여기서 상기 수동 소자(120)는 상기 USB 랜드(113)와 대응되는 영역에 접속되어 있다. 즉, 상기 수동 소자(120)는 상기 서브스트레이트(110)의 하면에 형성된 USB 랜드(113)와 대응되는 상면에 형성된다. 물론, 이러한 USB 랜드(113)와 대응되는 서브스트레이트(110)의 상면에는 후술할 컨트롤러(130) 또는 플래시 메모리(140)가 전기 접속될 수도 있다.
상기 컨트롤러(130)는 상기 서브스트레이트(110)의 상면에 접착제(132)로 접착된 동시에, 상기 서브스트레이트(110)의 상면에 형성된 배선 패턴(112a)에 와이어(131)로 전기 접속되어 있다.
상기 컨트롤러(130)는 주지된 바와 같이 리셉터클을 갖는 컴퓨터와 USB 메모리 패키지(100) 사이의 통신을 제어하는 동시에, 상기 플래시 메모리(140)로부터 데이터를 읽거나, 지우거나 또는 쓰는 동작을 제어한다.
상기 컨트롤러(130)는 종래에 TSOP 또는 FBGA와 같은 패키지 형태였다. 그러나, 본 발명에서는 상기 컨트롤러(130)가 반도체 다이 형태를 한다. 즉, 상기 컨트 롤러(130)는 다이 형태로 접착제(132)를 통하여 상기 서브스트레이트(110)의 상면에 접착되고, 또한 와이어(131)로 본딩된다.
상기 플래시 메모리(140) 역시 상기 서브스트레이트(110)의 상면에 접착제(142)로 접착된 동시에, 상면에 형성된 배선 패턴(112a)에 와이어(141)로 전기 접속되어 있다. 이러한 플래시 메모리(140)는 주지된 바와 같이 소정 데이터를 저장할 수 있는 저장 장치이다. 또한, 상기 플래시 메모리(140)는 종래에는 QFP 또는 FBGA와 같은 패키지 형태였으나, 본 발명에서는 반도체 다이 형태를 한다. 즉, 상기 플래시 메모리(140)는 다이 형태로 접착제(142)를 통하여 상기 서브스트레이트(110)의 상면에 접착되고, 또한 와이어(141)로 본딩된다.
상기 신호 제어부(150)는 역시 상기 플래시 메모리(140)의 상면에 접착제(152)로 접착되어 있고, 상기 서브스트레이트(110)의 상면에 형성된 배선 패턴(112a)에 와이어(151)로 전기 접속 되어 있다. 상기 신호 제어부(150)는 외부에서 신호를 인가받으면, 상기 신호에 맞춰서 신호를 처리하고, 플래시 메모리(140) 내에 있는 데이터를 읽어서 외부 장치(미도시)에 인가해 주는 역할을 한다. 이 때, 상기 신호 제어부(150)는 저장 되어 있는 데이터의 형태, 외부 장치에 요구되는 입력 신호 형태를 고려하여 디지털/아날로그 컨버팅을 해주는 역할을 수행하게 된다.
여기서, 상기 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)를 배선 패턴(112a)에 접속하는 와이어(131, 141, 151)는 통상의 골드 와이어, 구리 와 이어, 알루미늄 와이어 또는 그 등가물중 선택된 어느 하나일 수 있으나 본 발명에서 이러한 와이어의 재질을 한정하는 것은 아니다. 물론, 이러한 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)는 와이어 외에도 솔더 범프 또는 골드 범프 등에 의해 플립 칩 형태로 상기 서브스트레이트(110)에 접속될 수도 있으며, 본 발명에서 상기 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)와 서브스트레이트(110) 사이의 전기 접속 형태를 한정하는 것은 아니다.
상기 LED 소자(160)는 납땜 또는 솔더(164) 등에 의해 상기 서브스트레이트(110)의 배선 배턴(112a)에 접속될 수 있다. 이러한 LED 소자(160)는, 주지된 바와 같이, USB 메모리 패키지(100)의 동작 상태를 사용자에게 알려주는 역할을 한다.
상기 LED 소자(160)는 상기 서브스트레이트(110)의 상부에 수직 방향으로 배치될 수 있으며, 구체적으로 베이스(161), 칩(162) 및 LED 봉지재(163)를 포함할 수 있다.
상기 베이스(161)는 상기 솔더(164)를 통해 상기 배선 패턴(112a)에 전기적으로 연결되며, 상기 칩(162)은 리드(165)를 통해 상기 베이스(161)와 전기적으로 연결되며, 상기 LED 봉지재(163)는 상기 칩(162)을 밀봉하도록 상기 베이스(161)의 상부에 형성된다. 여기서, LED 봉지재(163)는 발광다이오드용 투명성 에폭시 수지 또는 그 등가물 중 선택되는 어느 하나를 이용하여 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 이러한 LED 봉지재(163)의 상면(베이스(161)와 접촉 하는 면의 반대 면)은 후술되는 봉지부(170)의 상면과 동일 평면을 이룬다. 이에 따라, 상기 LED 소자(160)의 발광 부분이 봉지부(170)의 외부로 노출될 수 있다. 따라서, 상기 봉지부(170)가 불투명한 수지로 형성되는 경우에 있어서, 사용자가 상기 LED 소자(160)의 동작 상태를 관찰할 수 있다.
상기 봉지부(170)는 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150), 와이어(131, 141, 151) 및 LED 소자(160)를 외부 환경으로부터 보호하기 위해 그것들을 밀봉한다. 여기서, 상기 봉지부(170)의 폭은 상기 서브스트레이트(110)의 폭과 거의 같게 형성된다. 또한, 상기 봉지부(170)는 상기 컨트롤러(130), 플래시 메모리(140)와 같은 반도체 집적 회로가 빛에 반응하여 특성이 저하되는 현상을 방지하도록 불투명한 수지로 형성된다. 다만, 상기 봉지부(170)는 사용자가 LED 소자(160)의 동작을 관찰할 수 있도록 LED 소자(160)가 봉지부(170)의 상면으로 노출되게 형성된다. 다시 말해서, 상기 봉지부(170)는 상면이 LED 봉지재(163)의 상면과 동일 평면이 되게 형성된다.
상기와 같이, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는 LED 소자(160)를 외부로 노출시키도록 봉지부(170)를 형성함으로써, 불투명한 수지로 봉지부(170)를 형성하는 경우에 있어서 사용자가 LED 소자(160)의 동작을 관찰하게 할 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 밀봉하는 봉지부를 불투명한 수지로 형성하고, LED 소자를 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 줄일 수 있고 제조 공정을 단순화 할 수 있다.
또한, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부, 와이어 및 LED 소자를 모두 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 크게 줄일 수 있다.
다음은 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)와 비교하여 LED 소자(260) 및 봉지부(270)의 구성만 다를 뿐, 동일한 구성 요소를 가지며 동일한 작용을 한다. 이에 따라, 동일한 구성에 대해 동일한 도면 부호를 붙이기로 하고 중복된 설명은 생략하기로 하며, LED 소자(260) 및 봉지부(270)에 대해서 중점적으로 설명하기로 한다.
도 2a는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도이고, 도 2b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 사시도이다.
도 2a를 참조하면, 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 상면에 다수의 배선 패턴(112a)이 형성된 서브스트레이트(110), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 수동 소자(120), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 컨트롤러(130), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 플래시 메모리(140), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속되어 연산 처리를 하는 신호 제어부(150), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 LED 소자(260), 및 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 LED 소자(260)를 밀봉하는 봉지부(270)를 포함하고, 상기 서브스트레이트(110)의 일측 하면에 형성된 상기 배선 패턴(112a)과 도전성 비아(114)로 연결된 적어도 하나의 ＵＳＢ 랜드(113)를 포함한다.
상기 LED 소자(260)는 납땜 또는 솔더(264) 등에 의해 상기 서브스트레이트(110)의 배선 배턴(112a)에 접속될 수 있다. 이러한 LED 소자(260)는 도 1에 도시된 LED 소자(160)와 동일한 역할을 한다. 다만, LED 소자(260)는 도 1에 도시된 LED 소자(160)와 달리 상기 서브스트레이트(110)의 상부에 수평 방향으로 배치되며, 구체적으로 베이스(161), 칩(162) 및 LED 봉지재(263)를 포함할 수 있다. 여기서, 솔더(264)는, LED 소자(260)를 서브스트레이트(110)의 상부에 수평 방향으로 배치시기기 위해서, 도 1의 솔더(164)의 배치 형태와 달라지게 된다.
상기 베이스(161)는 상기 솔더((164)를 통해 상기 배선 패턴(112a)에 전기적으로 연결되며, 상기 칩(162)은 리드(165)를 통해 상기 베이스(161)과 전기적으로 연결되며, 상기 LED 봉지재(263)는 상기 칩(162)을 밀봉하도록 상기 베이스(161)의 상부에 형성된다. 여기서, LED 봉지재(263)는 발광다이오드용 투명성 에폭시 수지 또는 그 등가물 중 선택되는 어느 하나를 이용하여 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 이러한 LED 봉지재(263)의 상면(베이스(161)와 접촉하는 면의 반대 면)은 후술되는 봉지부(270)의 측면과 동일 평면을 이룬다. 이에 따라, 상기 LED 소자(260)의 발광 부분이 봉지부(270)의 외부로 노출될 수 있다. 따라서, 상기 봉지부(270)가 불투명한 수지로 형성되는 경우에 있어서, 사용자가 상기 LED 소자(260)의 동작 상태를 관찰할 수 있다.
한편, 도 2a에 도시된 베이스(161)의 측면(솔더(264)와 접촉하는 면의 반대 면)과 봉지부(270)의 측면 사이의 LED 봉지재(263)의 높이가, 도 1에 도시된 베이스(161)의 상면과 봉지부(170)의 상면 사이의 LED 봉지재(163)의 높이보다 낮게 도시되어 있다. 이는 USB 메모리 패키지(200)의 제조 공정 중, 봉지부(270)로 밀봉된 LED 소자(260)를 상기 봉지부(270)의 측면으로 노출시키기 위해 실시되는 상기 봉지부(270)와 서브스트레이트(110)의 절단시, LED 봉지재(263)의 일부가 함께 절단되기 때문이다. 여기서, LED 봉지재(263)의 일부가 절단되어도, LED 소자(260)의 동작에는 아무런 문제가 없다.
상기 봉지부(270)는 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150), 와이어(131, 141, 151) 및 LED 소자(260)를 외부 환경으로부터 보호하기 위해 그것들을 밀봉한다. 여기서, 상기 봉지부(270)의 폭은 상기 서브스트레이트(110)의 폭과 거의 같게 형성된다. 또한, 상기 봉지부(260)는 상기 컨트롤러(130), 플래시 메모리(140)와 같은 반도체 집적 회로가 빛에 반응하여 특성이 저하되는 현상을 방지하도록 불투명한 수지 재질로 형성된다. 다만, 상기 봉지부(270)는 사용자가 LED 소자(260)의 동작을 관찰할 수 있도록 LED 소자(260)의 LED 봉지재(263)가, 도 2b에 도시된 바와 같이, 봉지부(270)의 측면으로 노출되게 형성된다. 다시 말해서, 상기 봉지부(270)는 측면이 LED 봉지재(263)의 상면과 동일 평면이 되게 형성된다. 한편, 도 2b에서 봉지부(270)의 측면으로 노출된 LED 봉지재(263)의 단면 형상이 사각형인데, LED 봉지재(263)의 형태에 따라 원형, 마름모, 육각형이 될 수 있으므로, 여기서 LED 봉지재(263)의 단면 형상을 한정하는 것은 아니다.
다음은, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)의 제조 방법에 대해 설명하기로한다.
도 3은 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이고, 도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)의 제조 방법은 수동 소자 및 LED 소자 표면 실장 단계(S1)와, 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)와, 서브스트레이트 베이크/제1플라즈마 세척 단계(S3)와, 반도체 다이 접착 단계(S4)와, 제2플라즈마 세척 단계(S5)와, 와이어 본딩 단계(S6)와, 제3플라즈마 세척 단계(S7)와, 몰딩 단계(S8)와, 마킹 단계(S9)와, 패키지 싱귤레이션 단계(S10)를 포함한다.
여기서, 상기 서브스트레이트 베이크/제1플라즈마 세척 단계(S3), 제2플라즈마 세척 단계(S5), 제3플라즈마 세척 단계(S7)는 제품의 신뢰성과 접착력 향상을 위해 고온에서 건조시키거나 각종 유기물 등을 플라즈마 가스 등으로 제거하는 공정으로 경우에 따라 생략 또는 스킵(skip)할 수 있는 공정들이다. 따라서, 이러한 공정 들에 대해서는 그 설명을 생략하기로 한다.
먼저 도 4a에 도시된 바와 같이, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 상면 및 하면에 다수의 배선 패턴(112a,112b)이 형성되고, 하면의 일측 영역에 다수의 USB 랜드(113)가 형성된 서브스트레이트(110)를 구비한 후, 그것의 상면에 형성된 배선 패턴(112a)에 적어도 하나의 수동 소자(120)와 LED 소자(160)를 실장하는 단계이다.
구체적으로, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 상기 서브스트레이트(110)의 배선 패턴(112a)에 솔더 페이스트(121)(Sn/Pb 또는 Lead Free Solder)를 스크린 프린팅(Screen Printing)한 후, 그것에 수동 소자(120)를 실장(mount)한다. 이어서, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 상기 서브스트레이트(110)를 고온(150~250℃)의 퍼니스(Furnace)에 투입하여 리플로우(Reflow)시킨 후 냉각함으로써, 상기 수동 소자(120)가 서브스트레이트(110)에 단단하게 전기 접속되도록 한다. 물론, 이후에는 솔더 페이스트(121)의 잔류물 등을 지용성 또는 수용성에 따라 적절하게 분류하여 클리닝한다.
이러한 클리닝에 의해 이후 수행되는 와이어 본딩 작업시 와이어가 배선 패턴에 정확하게 본딩된다. 한편, 서브스트레이트(110)에 구비된 USB 랜드(113)와 대응되는 상부 영역에 상술한 수동 소자(120), 후술할 컨트롤러(130) 또는 플래시 메모리(140)가 전기 접속된다는 점이다.
또한, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 납땜 또는 솔더(164)를 이용하여 LED 소자(160)를 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속시킨다. 이때, 상기 LED 소자(160)는 상기 서브스트레이트(110)의 상부에 수직 방향으로 배치된다.
이어서 도 4b에 도시된 바와 같이, 상기 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)가 수행된다.
상기 웨이퍼 백그라인딩은 웨이퍼(w)의 두께를 초박형으로 하기 위해 웨이퍼의 후면을 그라인딩 및 폴리싱(Grinding and Polishing)하는 공정이다. 또한, 상기 접착 필름(143)의 부착은 2층 이상의 반도체 다이를 용이하게 스택하기 위해 접착제(접착 필름)(143)를 접착하는 공정이다.
상기 웨이퍼 소잉은 낱개의 반도체 다이(컨트롤러(130) 또는 플래시 메모리(140))를 다이아몬드 블레이드(wb) 등을 이용하여 낱개로 분리하는 공정이다. 이때 낱개의 반도체 다이 저면에는 접착제(143)가 부착된 상태가 된다. 이하의 설명에서 상기 반도체 다이는 컨트롤러(130), 플래시 메모리(140) 또는 신호 제어부(150)로 정의한다.
이어서 도 4c에 도시된 바와 같이, 반도체 다이 접착 단계(S4)가 수행된다. 즉, 서브스트레이트(110)의 상면에 컨트롤러(130) 및 플래시 메모리(40)가 접착제(132, 142)로 접착된다. 그리고, 플래시 메모리(30)의 상면에 신호 제어부(150)가 접착제(152)로 접착될 수 있으며, 상기 접착제(132, 142, 152) 대신 통상의 접착 필름도 가능하다.
도 4d에 도시된 바와 같이, 와이어 본딩 단계(S6)가 수행된다. 즉, 컨트롤러(130)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(131)로 상호 접속하고, 플래시 메모리(140)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(141)로 상호 접속하고, 신호 제어부(150)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(151)로 상호 접속한다.
이어서 도 4e에 도시된 바와 같이 몰딩 단계(S8)가 수행된다. 이러한 몰딩 단계(S8)에서는, 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 와이어(131,141,151)가 불투명한 수지, 예를 들어 에폭시 수지 또는 실리콘 수지와 같은 봉지재로 밀봉됨으로써, 소정 형태의 봉지부(170)가 형성된다. 여기서, 상기 봉지부(170)는 상기 LED 소자(160)가 상기 봉지부(170)의 외부로 노출되게 형성된다. 즉, 상기 봉지부(170)는 상면이 상기 LED 봉지재(163)의 상면과 동일 평면을 이루도록 형성된다. 이러한 봉지부(170)는 트랜스퍼 몰드를 이용한 몰딩 방법 또는 디스펜서를 이용한 인캡슐레이션 방법으로 형성될 수 있다.
이어서 도 4f에 도시된 바와 같이 마킹 단계(S9)가 수행된다. 이러한 마킹 단계(S9)에서는 잉크 또는 레이저와 같은 마킹 부재(m)를 이용하여 상기 봉지부(170)의 표면에 제품명 및 제조 회사와 같은 각종 정보를 마킹한다.
이어서 도 4g에 도시된 바와 같이 싱귤레이션 단계(S10)가 수행된다. 이러한 싱귤레이션 단계(S10)에서는 소잉 펀치 또는 소잉 블레이드(sb) 등을 이용하여 상기 봉지부(170) 및 서브스트레이트(110)를 함께 절단함으로써, 낱개의 ＵＳＢ 메모리 패키지(100)를 얻게 된다.
다음은 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)의 제조 방법에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)와 비교하여 수동 소자 및 LED 소자 표면 실장 단계(S11), 몰딩 단계(S18) 및 패키지 싱귤레이션 단계(S20)만 다를 뿐, 동일한 단계를 가진다. 이에 따라, 동일한 단계에 대한 중복된 설명은 생략하기로 하며, 수동 소자 및 LED 소자 표면 실장 단계(S11)와, 몰딩 단계(S18)와, 패키지 싱귤레이션 단계(S20)에 대해서 중점적으로 설명하기로 한다.
도 5는 본 발명의 다른 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이고, 도 6은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 수동 소자 및 LED 소자 표면 실장 단계를 설명하기 위한 단면도이고, 도 7은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 몰딩 단계를 설명하기 위한 단면도이고, 도 8은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 패키지 싱귤레이션 단계를 설명하기 위한 단면도이고, 도 9a는 도 8의 패키지 싱귤레이션 단계를 설명하기 위한 평면도이고, 도 9b는 도 8의 패키지 싱귤레이션 단계의 또다른 방법을 설명하기 위한 평면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)의 제조 방법은 수동 소자 및 LED 소자 표면 실장 단계(S11)와, 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)와, 서브스트레이트 베이크/제1플라즈마 세척 단계(S3)와, 반도체 다이 접착 단계(S4)와, 제2플라즈마 세척 단계(S5)와, 와이어 본딩 단계(S6)와, 제3플라즈마 세척 단계(S7)와, 몰딩 단계(S18)와, 마킹 단계(S9)와, 패키지 싱귤레이션 단계(S20)를 포함한다.
도 6을 참조하면, 수동 소자 및 LED 소자 표면 실장 단계(S11)는 도 4a에 도시된 수동 소자 및 LED 소자 표면 실장 단계(S1)와 동일하다. 다만, 수동 소자 및 LED 소자 표면 실장 단계(S11)는 베이스(161), 칩(162) 및 LED 봉지재(263')를 갖는 LED 소자(260')를 납땜 또는 솔더(264)를 이용해 상기 서브스트레이트(110)의 상부에 수평 방향으로 배치시키는 것에서만 차이가 있다.
도 7을 참조하면, 상기 몰딩 단계(S18)는 도 4e에 도시된 몰딩 단계(S18)와 동일하다. 다만, 상기 몰딩 단계(S18)는 LED 소자(260')를 완전히 감싸도록 봉지부(270')를 형성하는 것에서만 차이가 있다.
도 8을 참조하면, 상기 패키지 싱귤레이션 단계(S20)는 소잉 공정을 이용하여 상기 봉지부(270') 및 상기 서브스트레이트(110)를 절단함으로써, LED 소자(260)를 봉지부(270)의 외부로 노출시키는 단계이다. 도 8에서는, 도 7에 도시된상기 봉지부(270')로부터 절단된 상태인 봉지부(270)를 표시하였으며, 또한 도 7에 도시된 LED 소자(260')로부터 LED 봉지재(263')의 일부가 절단된 상태인 LED 봉지재(263)를 갖는 LED 소자(260)를 표시하였다.
상기 패키지 싱귤레이션 단계(S20)는, 도 4g에 도시된 패키지 싱귤레이션 단계(S10)와 유사하다. 다만, 상기 패키지 싱귤레이션 단계(S20)는, 도 9a에 도시된 바와 같이, 스트립 상태의 서브스트레이트(110)에서 상기 LED 봉지재(263')의 상면과 상기 칩(162) 사이를 지나가도록 정의된 소잉라인(SL)을 따라 상기 봉지부(270') 및 서브스트레이트(110)를 절단한다. 이 때, 상기 LED 봉지재(263')의 일부가 함께 절단된다.
또한, 상기 패키지 싱귤레이션 단계(S20)는 또다른 방법으로, 도 9b에 도시된 바와 같이, 스트립 상태의 서브스트레이트(110)에서 상기 LED 봉지재(263'')의 상면과 봉지부(270'')의 측면이 동일평면을 이루도록 정의된 소잉라인(SL')을 따라 상기 봉지부(270'') 및 서브스트레이트(110)를 절단할 수 있다. 여기서, 봉지부(270'')는 측면이 상기 LED 봉지재(263'')의 상면이 동일 평면을 이룬 상태로 형성된 상태이다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명의 일 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.
도 2b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 사시도이다.
도 3은 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 5는 본 발명의 다른 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 6은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 수동 소자 및 LED 소자 표면 실장 단계를 설명하기 위한 단면도이다.
도 7은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 몰딩 단계를 설명하기 위한 단면도이다.
도 8은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 패키지 싱귤레이션 단계를 설명하기 위한 단면도이다.
도 9a는 도 8의 패키지 싱귤레이션 단계를 설명하기 위한 평면도이다.
도 9b는 도 8의 패키지 싱귤레이션 단계의 또다른 방법을 설명하기 위한 평면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100, 200: USB 메모리 패키지 110: 서브스트레이트
120: 수동 소자 130: 컨트롤러
140: 플래시 메모리 150: 신호 제어부
160, 260: LED 소자 170, 270: 봉지부

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하고, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자와 LED 소자를 접속하는 수동 소자 및 LED 소자 표면 실장 단계;
    상기 서브스트레이트의 상면에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계;
    상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 본딩 단계;
    상기 서브스트레이트 위의 수동 소자, LED 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 불투명한 수지로 밀봉하여 봉지부를 형성하는 몰딩 단계; 및
    소잉 공정을 이용하여 상기 봉지부 및 상기 서브스트레이트를 절단함으로써 상기 LED 소자를 상기 봉지부의 외부로 노출시키는 패키지 싱귤레이션 단계를 포함하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  8. 제 7 항에 있어서,
    상기 수동 소자 및 LED 소자 표면 실장 단계는 상기 LED 소자를 상기 서브스트레이트의 상부에 수평 방향으로 배치시키며,
    상기 LED 소자는 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  9. 제 8 항에 있어서,
    상기 패키지 싱귤레이션 단계는
    상기 LED 봉지재의 상면과 상기 칩 사이를 지나가도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
  10. 제 8 항에 있어서,
    상기 패키지 싱귤레이션 단계는
    상기 LED 봉지재의 상면과 상기 봉지부의 측면이 동일평면을 이루도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.
KR1020080127527A 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지 및 그 제조 방법 KR101024710B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080127527A KR101024710B1 (ko) 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지 및 그 제조 방법
BRPI0904661-5A BRPI0904661A2 (pt) 2008-12-15 2009-11-06 pacote de memória de barramento serial universal e método de fabricação de um pacote de memória de barramento serial universal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127527A KR101024710B1 (ko) 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100068998A KR20100068998A (ko) 2010-06-24
KR101024710B1 true KR101024710B1 (ko) 2011-03-24

Family

ID=42367165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127527A KR101024710B1 (ko) 2008-12-15 2008-12-15 Ｕｓｂ 메모리 패키지 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101024710B1 (ko)
BR (1) BRPI0904661A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411000B2 (en) 2016-03-31 2019-09-10 Intel IP Corporation Microelectronic package with illuminated backside exterior

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398696U (ko) * 1990-01-26 1991-10-14
KR100828956B1 (ko) * 2006-06-27 2008-05-13 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
KR100851048B1 (ko) 2007-03-02 2008-08-12 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398696U (ko) * 1990-01-26 1991-10-14
KR100828956B1 (ko) * 2006-06-27 2008-05-13 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
KR100851048B1 (ko) 2007-03-02 2008-08-12 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
BRPI0904661A2 (pt) 2011-03-15
KR20100068998A (ko) 2010-06-24

Similar Documents

Publication Publication Date Title
KR100828956B1 (ko) Ｕｓｂ 메모리 패키지 및 그 제조 방법
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
US6815257B2 (en) Chip scale package and method of fabricating the same
US7820480B2 (en) Lead frame routed chip pads for semiconductor packages
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20070158799A1 (en) Interconnected IC packages with vertical SMT pads
US8728864B2 (en) Method of fabricating a memory card using SIP/SMT hybrid technology
US7611925B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
TWI711138B (zh) 多晶片封裝系統及其形成方法
US7176058B2 (en) Chip scale package and method of fabricating the same
KR101024710B1 (ko) Ｕｓｂ 메모리 패키지 및 그 제조 방법
US20100327425A1 (en) Flat chip package and fabrication method thereof
KR100533761B1 (ko) 반도체패키지
US8531022B2 (en) Routable array metal integrated circuit package
KR101004512B1 (ko) Ｕｓｂ 메모리 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee