JP5678978B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5678978B2 JP5678978B2 JP2013048059A JP2013048059A JP5678978B2 JP 5678978 B2 JP5678978 B2 JP 5678978B2 JP 2013048059 A JP2013048059 A JP 2013048059A JP 2013048059 A JP2013048059 A JP 2013048059A JP 5678978 B2 JP5678978 B2 JP 5678978B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- support substrate
- external connection
- connection terminal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
Landscapes
- Wire Bonding (AREA)
Description
(第1の実施の形態)
本発明の第1の実施の形態に係る半導体装置100の構成を、図1に示す。
本発明の第2の実施の形態に係る半導体装置200を、図4に示す。図4に於いては、前記図1に於いて示した部位と対応する部位には同じ符号を付し、その説明を省略する。
本発明の第3の実施の形態に係る半導体装置300を、図7に示す。
本発明の第4の実施の形態に係る半導体装置400を、図8に示す。
(半導体装置100の製造方法)
前記本発明の第1の実施の形態に係る半導体装置100の製造方法について、図9乃至図14を参照して説明する。
尚、当該第1の半導体素子21の一方の主面(電子回路形成面)に於ける第1の外部接続用端子パッド22には、凸状の外部接続端子24が予め形成されている。当該外部接続端子24としては、ワイヤボンディング技術を用いた所謂ボールボンディング法又は電解めっき法により形成される金属バンプ、或いは電解めっき法、転写法、印刷法等により形成される金バンプを用いることができる。
これにより、第2の半導体素子31の、第1の半導体素子21へのフリップチップ実装がなされる。
尚、第1の半導体素子21の第1の外部接続用端子パッド22への外部接続端子24の配設工程は、上記第2の半導体素子31のフリップチップ実装工程がなされた後に実施することもできる。
本発明の実施の形態に於ける特徴的構成として、当該ボンディングステージ91の上面には、凹部93が選択的に配設されている。当該凹部93は、前記第2の半導体素子31が支持基板11の一部と共に受容されることが可能な平面形状、寸法、ならびに深さを有する。前記支持基板11の上面には、当該支持基板11に形成された導電層の一部が第1の電極端子12として、複数個配設されている。
当該接触が生じた時刻を時刻T0とする。この時、当該第2の半導体素子31の厚さと当該第2の半導体素子31の外部接続用端子パッド32に配設された外部接続端子33の高さとの合計値が、第1の半導体素子21の第1の外部接続用端子パッド22に形成された外部接続端子24の高さよりも大きく設定されていることから、当該第1の半導体素子21に於ける外部接続端子24は支持基板11上の電極端子12に接せず、またボンディングツール86の下端面(支持基板11への対向面)は、高さZ1の位置にある。
当該接触が生じた時刻を時刻T1とする。(図10(c)参照)
このとき、ボンディングツール86の下端面は、高さZ2の位置にある。
そして、当該荷重センサにより検出される荷重が、時刻T2に於いて設定値Fに到達するよう制御する。当該設定値Fは、第1の半導体素子21に形成された個々の外部接続端子24当たり、10gf乃至60gfに設定される。(図12(b)参照)
当該荷重の印可により、第1の半導体素子21に形成された外部接続端子24は、支持基板11の第1の電極端子12に接続される。この時、塑性変形を伴う(潰れる)ため、ボンディングツール86の下端面の位置は、高さZ2から僅かに降下して、高さZ3に位置する。(図11(d)参照)
時刻T2に於いて設定値に達した荷重は、所定の時刻T3まで維持される。
このとき、当該支持基板11と前記第2の半導体素子31の背面との間隔は拡大しており、第2の半導体素子31を介する支持基板11から第1の半導体素子21への反発力は生じない。前記荷重センサにより検出される荷重は設定値Fを維持している。
ボンディングツール86による加圧の開放、ならびに前記接着剤41の硬化収縮に伴い、ボンディングステージ91の凹部93に於いて、支持基板11は上方へ僅かに持ち上がり、当該支持基板11のボンディングステージ91からの取り出しが容易とされる。
また、かかる内側面の傾斜角を途中で変更し、少なくとも二つの傾斜角を有する内側面93ab−1,93ab−2とすることもできる。(図14(b)参照)
また、かかる内側面を、底部から所定の高さまで垂直面93ac−1とし、これに続く内側面を所定の傾斜角を有する傾斜面93ac−2とすることもできる。(図14(c)参照)
更に、かかる内側面を、底部から所定の高さまで垂直面93ad−1とし、これに続く内側面93ad−2を円弧状とすることもできる。(図14(d)参照)
何れの形態にあっても、凹部93は上方に開かれた内側面を有することから、支持基板11が伸長し撓む際、当該凹部93の内側面に接しても当該支持基板11の特定部位に応力が集中することを抑制・低減することができ、当該支持基板11に形成されている配線層に損傷を与えない。
また、前記凹部93は、前述の如く、第2の半導体素子31が、支持基板11の一部と共に受容されることが可能な平面形状、寸法ならびに深さを有する。当該支持基板11が載置・固定されたボンディングステージ91は、50℃乃至100℃に加熱される。また、かかる加熱と共に、当該ボンディングステージ91に於ける凹部93内を、吸引孔94を介して排気する。
ボンディングツール86を降下することにより、第1の半導体素子21にフリップチップ実装された第2の半導体素子31の背面(電子回路非形成面)は、先ず接着剤41を介して支持基板11に接触する。当該第2の半導体素子31の厚さは、第1の半導体素子21の第1の外部接続用端子パッド22に形成された外部接続端子24の高さよりも大きく設定されていることから、当該第1の半導体素子21に於ける外部接続端子24は支持基板11上の電極端子12に接触しない。そして、更にボンディングツール86を降下することにより、第1の半導体素子21の外部接続端子24を支持基板11上の電極端子12に接触せしめる。
当該外部接続端子24の電極端子12への接続がなされる迄は、ボンディングツール86に接続された荷重センサにより検出される荷重を維持する。(荷重制御による第2の押圧)
支持基板11に対し第1の半導体素子21の実装がなされると、当該支持基板11はボンディングステージ91の凹部93内に於いて撓んだ形状を保持し、また接着剤41は硬化する。当該接着剤41の接着力及び硬化収縮力により、外部接続端子24を介しての第1の半導体素子21と支持基板11との接続は維持される。
しかる後、当該支持基板11の他方の主面(裏面)に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子13を複数個配設し、前記図1に示す半導体装置100が形成される。この様に、本製造方法に於いては、ボンディングステージ91に配設された凹部93の内部を、吸引孔94を介して排気することにより減圧し、局所的な伸長・撓みが発生・進行する支持基板11を当該凹部93内に引張することにより、撓み変形を効率的に進行させることができる。また、かかる排気により、凹部93内に於ける空気が熱膨張して支持基板11の撓み変形を阻害することが防止される。よって、支持基板11に於いて撓み形状を確実に形成することができる。
前記本発明の第2の実施の形態に係る半導体装置200の製造方法について、図17乃至図19を参照して説明する。尚、図17乃至図19に於いては、前記図9乃至図11で示した部位に対応する部位には同じ符号を付して、その説明を省略する。
当該支持基板11の主面には、導電層の一部が第1の電極端子12として複数個表出され、当該第1の電極端子12により囲繞された領域には、支持基板11の導電層の一部として第2の電極端子14が複数個表出している。
これにより、第2の半導体素子31の、支持基板11上へのフリップチップ実装がなされる。
次いで、前記支持基板11に対し、前記第2の半導体素子31に重畳して、第1の半導体素子21をフリップチップ実装する。
かかる接着剤41の被覆は、前記ボンディングステージ91上に於いて、第2の半導体素子31の支持基板11上へのフリップチップ実装がなされ後に、これに連続して行われても良い。
これにより、第1の半導体素子21の外部接続端子24には、ボンディングツール75により所定の荷重が印加され、当該第1の半導体素子21の外部接続端子24は、支持基板11の電極端子12に接続される。この時、同時に、当該第1の半導体素子21は、その表面に配設された絶縁層25を介して第2の半導体素子31の裏面を押圧する。
前述の如く、第1の半導体素子21の電子回路形成面上に配設された絶縁層25は弾性を有する。従って、フリップチップ実装がなされる際、第1の半導体素子21の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層25は、第1の半導体素子21が、第2の半導体素子31に重畳して支持基板11上にフリップチップ実装される際、第2の半導体素子31の裏面などから第1の半導体素子21の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
しかる後、支持基板11の他方の主面(裏面)に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子13を複数個配設し、前記図4に示す半導体装置200が形成される。
前記本発明の第3の実施の形態に係る半導体装置300の製造方法について、図20乃至図22を参照して説明する。尚、図20乃至図22に於いては、前記図9乃至図11で示した部位に対応する部位には同じ符号を付して、その説明を省略する。
そして、当該第の電極端子15には、例えば銀(Ag)ペースト樹脂を、メタルマスクを用いた印刷法により被着することにより導電部材52を配設する。(図20(b)参照)
当該銀(Ag)ペースト樹脂の被着は、当該銀(Ag)ペースト樹脂をノズルから吐出させる方法を適用してもよい。尚、当該導電部材52としては、銀(Ag)ペースト樹脂の他、エポキシ系樹脂又はシリコン系樹脂等に、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、若しくはカーボンブラック等の導電性微粒子を含有させた導電性接着剤、又は錫(Sn)−銀(Ag)半田若しくは錫(Sn)−銀(Ag)−銅(Cu)半田等の半田を適用することもできる。
当該受動部品51は、板状又は柱状を呈する所謂チップ部品であり、バイパスコンデンサとして機能する容量素子、ノイズフィルタとして機能するインダクタ素子、或いは抵抗素子などであって、半導体素子21の回路構成、機能に対応して選択される。当該受動部品51は、絶縁性の素体部51a及び当該素体部51aの両端或いは一主面上に設けられた複数個の電極端子51bを具備する。
本製造方法にあっては、この様に受動部品51が実装された支持基板11上に、半導体素子21をフリップチップ実装する。
かかる第1の接着剤41の被覆は、前記ボンディングステージ91上に於いて、受動部品51の支持基板11上への実装がなされ後に、これに連続して行われても良い。
これにより、半導体素子21の外部接続端子24には、ボンディングツール86により所定の荷重が印加され、当該半導体素子21の外部接続端子24は支持基板11の電極端子12に接続される。この時、同時に、当該半導体素子21は、その表面に配設された絶縁層25を介して前記受動部品51を押圧する。
前述の如く、半導体素子21の電子回路形成面上に配設された絶縁層25は弾性を有する。従って、フリップチップ実装がなされる際、当該半導体素子21の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層25は、半導体素子21が、受動部品51に重畳して支持基板11上にフリップチップ実装される際、受動部品51などから半導体素子21の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
しかる後、支持基板11の他方の主面(裏面)に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子13を複数個配設し、前記図7に示す半導体装置300が形成される。
前記本発明の第4の実施の形態に係る半導体装置400の製造方法について、図23乃至図25を参照して説明する。尚、図23乃至図25に於いても、前記図9乃至図11で示した部位と対応する部位には同じ符号を付して、その説明を省略する。
次いで、当該支持基板11上の、前記第4の電極端子16により囲繞された領域に、ダイボンド材61を介して、第2の半導体素子31をその主面(電子回路形成面)を上にして実装・固着する。(図23(b)参照)
当該第2の半導体素子31の主面には、電子回路形成部を囲繞する如く、外部接続用端子パッド32が配設されている。この時、当該第2の半導体素子31の固着(ダイボンディング)には所謂ダイボンダが用いられ、またダイボンド材61としては、ポリイミド系樹脂又はエポキシ系樹脂等を主体とする材料が適用される。
尚、前記第2の半導体素子31の外部接続用端子パッド32の表面には、予め、例えば下層から順に、ニッケル(Ni)/金(Au)の2層めっき層を、無電解めっき法等により配設しておいてもよい。
封止用樹脂62としては、例えばエポキシ系樹脂を主体とする材料を適用することができる。
かかる第1の接着剤41の被覆は、前記ボンディングステージ91上に於いて、第2の半導体素子31を含む樹脂封止部の形成がなされ後に、これに連続して行われても良い。
これにより、第1の半導体素子21の外部接続端子24には、ボンディングツール86により所定の荷重が印加され、当該第1の半導体素子21の外部接続端子24は支持基板11の電極端子12に接続される。この時、同時に、当該第1の半導体素子21は、その表面に配設された絶縁層25を介して前記第2の半導体素子31を覆う封止樹脂62を押圧する。
前述の如く、第1の半導体素子21の電子回路形成面上に配設された絶縁層25は弾性を有する。従って、フリップチップ実装がなされる際、第1の半導体素子21の電子回路形成面に荷重が印可されても、当該電子回路形成面に損傷などが生ずることが防止される。即ち、当該絶縁層25は、第1の半導体素子21が、第2の半導体素子31を含む樹脂封止部に重畳して支持基板11上にフリップチップ実装される際、第2の半導体素子31を含む樹脂封止部などから第1の半導体素子21の電子回路形成面に作用する応力を緩和する応力緩和層として機能する。
しかる後、支持基板11の他方の主面(裏面)に選択的に設けられた導電層に、半田を主体とする球状電極端子等の外部接続端子13を複数個配設し、前記図8に示す半導体装置400が形成される。
(付記1)
支持基板と、
前記支持基板の一方の主面に搭載された第1の半導体素子と、
前記支持基板と前記第1の半導体素子との間に配置された電子部品と、
を具備し、
前記支持基板は、前記第1の半導体素子から離間する方向に変形して形成される凹部を有し、
前記電子部品は、その厚さの少なくとも一部が前記凹部に収容されて搭載されてなることを特徴とする半導体装置。
(付記2)
前記支持基板は、前記第1の半導体素子とは反対側に撓んでおり、
前記凹部は、前記支持基板に撓みにより形成されていることを特徴とする付記1記載の半導体装置。
(付記3)
前記支持基板の前記凹部が形成される部分は、前記支持基板の他の部分と同じ厚さを有することを特徴とする付記1又は2記載の半導体装置。
(付記4)
前記凹部は、前記第1の半導体素子の前記支持基板への対向面よりも小さいことを特徴とする付記1乃至3のいずれか記載の半導体装置。
(付記5)
前記電子部品は、前記第1の半導体素子とは別体の第2の半導体素子であることを特徴とする付記1乃至4のいずれか記載の半導体装置。
(付記6)
前記第1の半導体素子は、外部接続端子を介して前記支持基板にフリップチップ実装され、
前記電子部品の厚さは、前記外部接続端子の高さよりも大きいことを特徴とする付記1乃至5いずれか記載の半導体装置。
(付記7)
前記第1の半導体素子と前記電子部品との間隙に、弾性を有する絶縁層が設けられていることを特徴とする付記6記載の半導体装置。
(付記8)
前記電子部品は、前記支持基板上に実装され、前記支持基板にワイヤボンディング接続され、樹脂封止されていることを特徴とする付記1乃至7いずれか記載の半導体装置。
(付記9)
前記支持基板と前記第1の半導体素子との前記間隙に接着剤が設けられ、前記支持基板と前記第1の半導体素子とは固着されていることを特徴とする付記1乃至9いずれか記載の半導体装置。
(付記10)
前記支持基板は、加熱により膨張するとともに可撓性を有することを特徴とする付記1乃至10いずれか記載の半導体装置。
(付記11)
支持基板の一方の主面に対して、電子部品を、第1の半導体素子を介して押圧し、前記支持基板を前記第1の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備することを特徴とする半導体装置の製造方法。
(付記12)
前記電子部品を前記支持基板に押圧するときに、前記支持基板を加熱することを特徴とする付記11記載の半導体装置の製造方法。
(付記13)
前記支持基板の一方の主面に前記第1の半導体素子を搭載する工程を具備することを特徴とする付記11又は12記載の半導体装置の製造方法。
(付記14)
前記電子部品は、前記第1の半導体素子とは別体の第2の半導体素子であることを特徴とする付記11乃至13いずれか記載の半導体装置の製造方法。
(付記15)
前記支持基板は、上部に凹部が形成されたステージ上に搭載され、
前記支持基板は、局所的に加熱されると該凹部内に撓むことを特徴とする付記11記載の半導体装置の製造方法。
(付記16)
前記ステージに形成された前記凹部の外周部分を画定する端部の断面は、上拡がり状の形状を有することを特徴とする付記15記載の半導体装置の製造方法。
(付記17)
前記ステージに形成された前記凹部は、前記支持基板が撓んだときに、前記支持基板の当該撓んだ箇所の下面が当該凹部の底面に接触することができる深さを有することを特徴とする付記15又は16記載の半導体装置の製造方法。
(付記18)
前記第1の半導体素子は、前記第1の半導体素子を吸着保持する治具により加熱され、
前記第1の半導体素子の熱は、前記第1の半導体素子に設けられ前記支持基板と前記第1の半導体素子とを接続する外部接続端子と前記電子部品とを介して、前記支持基板に伝導されることを特徴とする付記11乃至17いずれか記載の半導体装置の製造方法。
(付記19)
前記支持基板は、前記支持基板のガラス転移温度以上の温度に局所的に加熱されることを特徴とする付記11乃至18いずれか記載の半導体装置の製造方法。
(付記20)
支持基板と第1の半導体素子との間に第2の半導体素子を配置する工程と、
前記支持基板を加熱した状態で、前記第2の半導体素子を、前記第1の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、
前記支持基板を撓ませた状態で、前記支持基板に前記第1の半導体素子を固着する工程と、
を備えたことを特徴とする半導体装置の製造方法。
11 支持基板
21,31 半導体素子
14、23 外部接続端子
24、25、33 接着剤
32 絶縁層
41 受動素子部品
51 ボンディングワイヤ
52 封止樹脂
60、65 ボンディングステージ
62、75 ボンディングツール
S 凹部
Claims (8)
- 支持基板の一方の主面に対して、電子部品を、第1の半導体素子を介して押圧し、前記支持基板を前記第1の半導体素子から離間する方向に変形させ、かかる変形により前記支持基板に形成された凹部に前記電子部品の少なくとも一部を収容せしめる工程を具備し、
前記第1の半導体素子は、前記第1の半導体素子を吸着保持する治具により加熱され、前記第1の半導体素子の熱は、前記第1の半導体素子に設けられ前記支持基板と前記第1の半導体素子とを接続する外部接続端子と前記電子部品とを介して、前記支持基板に伝導されることを特徴とする半導体装置の製造方法。 - 前記支持基板の前記一方の主面に前記第1の半導体素子を搭載する工程を具備することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記電子部品は、前記第1の半導体素子とは別体の第2の半導体素子であることを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記支持基板は、上部に凹部が形成されたステージ上に搭載され、
前記支持基板は、局所的に加熱されると該凹部内に撓むことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記ステージに形成された前記凹部の外周部分を画定する端部の断面は、上拡がり状の形状を有することを特徴とする請求項4記載の半導体装置の製造方法。
- 前記ステージに形成された前記凹部は、前記支持基板が撓んだときに、前記支持基板の当該撓んだ箇所の下面が当該凹部の底面に接触することができる深さを有することを特徴とする請求項4又は5記載の半導体装置の製造方法。
- 前記支持基板は、前記支持基板のガラス転移温度以上の温度に局所的に加熱されることを特徴とする請求項1乃至6のいずれか記載の半導体装置の製造方法。
- 支持基板と第1の半導体素子との間に第2の半導体素子を配置する工程と、
前記支持基板を加熱した状態で、前記第2の半導体素子を、前記第1の半導体素子を介して前記支持基板に押圧して、前記支持基板を局所的に撓ませる工程と、
前記支持基板を撓ませた状態で、前記支持基板に前記第1の半導体素子を固着する工程と、
を備え、
前記第1の半導体素子は、前記第1の半導体素子を吸着保持する治具により加熱され、前記第1の半導体素子の熱が、前記第1の半導体素子に設けられ前記支持基板と前記第1の半導体素子とを接続する外部接続端子と前記第2の半導体素子とを介して、前記支持基板に伝導されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013048059A JP5678978B2 (ja) | 2013-03-11 | 2013-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013048059A JP5678978B2 (ja) | 2013-03-11 | 2013-03-11 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008153519A Division JP2009302212A (ja) | 2008-06-11 | 2008-06-11 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013110442A JP2013110442A (ja) | 2013-06-06 |
JP5678978B2 true JP5678978B2 (ja) | 2015-03-04 |
Family
ID=48706846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013048059A Expired - Fee Related JP5678978B2 (ja) | 2013-03-11 | 2013-03-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5678978B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102181013B1 (ko) * | 2014-09-05 | 2020-11-19 | 삼성전자주식회사 | 반도체 패키지 |
WO2019171467A1 (ja) * | 2018-03-06 | 2019-09-12 | 日立化成株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719165Y2 (ja) * | 1988-12-19 | 1995-05-01 | 富士通株式会社 | マルチチップ構造 |
JP2001068620A (ja) * | 1999-08-31 | 2001-03-16 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2013
- 2013-03-11 JP JP2013048059A patent/JP5678978B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013110442A (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009302212A (ja) | 半導体装置及びその製造方法 | |
JP5559452B2 (ja) | 半導体装置及びその製造方法 | |
KR101051350B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3679786B2 (ja) | 半導体装置の製造方法 | |
JP5639368B2 (ja) | スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法 | |
JP4474431B2 (ja) | 半導体パッケージおよび該製造方法 | |
US7816794B2 (en) | Electronic device and method of fabricating the same | |
JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
KR100559652B1 (ko) | 반도체장치 및 그 제조방법 | |
TW200834853A (en) | Wiring board and semiconductor device | |
JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
TW201711144A (zh) | 具有可路由囊封的傳導基板的半導體封裝及方法 | |
US6548326B2 (en) | Semiconductor device and process of producing same | |
JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
WO2008029813A1 (fr) | Corps composite de plaque de connexion, dispositif semi-conducteur et procédé pour fabriquer le corps composite de plaque de connexion et le dispositif semi-conducteur | |
JP5678978B2 (ja) | 半導体装置の製造方法 | |
KR20170141067A (ko) | 플립 칩 | |
TWI565008B (zh) | 半導體元件封裝結構及其形成方法 | |
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4473668B2 (ja) | 半導体装置およびその製造方法 | |
JP2001077297A (ja) | 半導体装置とその製造方法 | |
US7759791B2 (en) | High density IC module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |