DE69831101T2 - Montagemethode für Halbleiterbauteile auf einer Leiterplatte - Google Patents

Montagemethode für Halbleiterbauteile auf einer Leiterplatte Download PDF

Info

Publication number
DE69831101T2
DE69831101T2 DE69831101T DE69831101T DE69831101T2 DE 69831101 T2 DE69831101 T2 DE 69831101T2 DE 69831101 T DE69831101 T DE 69831101T DE 69831101 T DE69831101 T DE 69831101T DE 69831101 T2 DE69831101 T2 DE 69831101T2
Authority
DE
Germany
Prior art keywords
semiconductor element
circuit board
insulating adhesive
electrode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69831101T
Other languages
English (en)
Other versions
DE69831101D1 (de
Inventor
Yoshihiko Ashiya-shi Yagi
Hiroyuki Ikoma-shi Otani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69831101D1 publication Critical patent/DE69831101D1/de
Publication of DE69831101T2 publication Critical patent/DE69831101T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0125—Shrinkable, e.g. heat-shrinkable polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

  • GEGENSTAND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zum Montieren bzw. Anbringen eines Halbleiterelements auf einer Schaltungsplatine, welches zum elektrischen Verbinden von hervorstehenden Elektroden, d.h. Löthöckern bzw. Bumps, an dem Halbleiterelement mit Elektroden auf der Schaltungsplatine verwendet wird, und betrifft weiterhin eine Halbleitereinrichtung, die ein Halbleiterelement besitzt, welches auf der Schaltungsplatine gemäß dem Verfahren montiert worden ist.
  • STAND DER TECHNIK
  • Das US-Patent 4,661,192 offenbart in der veröffentlichen Beschreibung ein Verfahren zum Bilden von Löthöckern an einem Halbleiterelement durch Nagelkopfbonding bzw. Nadelkopfkontaktierung sowie ein Verfahren zum Bonden bzw. Kontaktieren des Halbleiterelements. Diese bekannten Verfahren werden nachstehend erläutert.
  • Gemäß 25 wird von einer Entladeelektrode (Brenner) 17 aus eine Hochspannung von mehreren tausend Volt an das vordere Ende 16a eines Gold- bzw. Au-Drahtes 16, der sich vom vorderen Ende einer Kapillare 15 aus erstreckt, angelegt. Während ein Entladestrom zwischen dem Brenner 17 und dem vorderen Ende 16a des Drahtes fließt, wird der Draht 16 an seinem vorderen Ende 16a auf eine hohe Temperatur gebracht und dann geschmolzen, wodurch ein Goldkügelchen 18 entsteht, wie es in 26 gezeigt ist. Das Kügelchen 18 wird durch die Kapillare 15 auf einer Elektrode 3a eines Halbleiterelements 3 angebracht, wodurch der untere Teil 19 eines Löthöckers bzw. ein unterer Löthöckerabschnitt 19 gebildet wird, wie es in 27 dargestellt ist. Danach wird die Kapillare 15, wie in 28 dargestellt, nach oben gezogen und über dem unteren Löthöckerabschnitt 19 in einer Schleife so verfahren, dass der Draht 16 fest an dem unteren Löthöckerabschnitt 19 anhaftet. Anschließend wird der Draht durchtrennt. Auf diese Weise wird ein Löthöcker 20 gebildet.
  • Ein Halbleiterelement 3, welches die Löthöcker 20 aufweist, die in der vorstehend erläuterten Weise hergestellt worden sind, wird gegen eine Bühne 14 gepreßt, die eine flache bzw. ebene Fläche aufweist, wie es in 29 gezeigt ist. Hierdurch werden die vorderen Endabschnitte der Löthöcker 20 flachgedrückt. Anschließend wird, wie es in 30 wiedergegeben ist, das Halbleiterelement 3 mit den abgeflachten Löthöckern 20 in Kontakt mit einem leitfähigen Kleber 6 gebracht, der auf eine Bühne 5 aufgebracht worden ist, um den leitfähigen Kleber 6 auf die abgeflachten Löthöcker 20 zu übertragen. In 31 ist das Halbleiterelement 3, welches die Löthöcker 20 besitzt, auf die der leitfähige Kleber 6 übertragen worden ist, gegenüber Elektroden 2 auf einer Schaltungsplatine 1 ausgerichtet und fixiert, wodurch das Halbleiterelement elektrisch mit der Schaltungsplatine 1 verbunden ist.
  • Wie vorstehend erläutert worden ist, werden im Stand der Technik das Halbleiterelement 3 und die Schaltungsplatine 1 nur durch den leitfähigen Kleber 6, der auf die Löthöcker 20 des Halbleiterelements 3 übertragen worden ist, miteinander verbunden bzw. kontaktiert. Daher besitzt die Kontaktierung bzw. Verbindung zwischen dem Halbleiterelement 3 und der Schaltungsplatine 1 nur eine Bond- bzw. Kontaktfestigkeit im Bereich der vorderen Enden der Löthöcker 20 des Halbleiterelements 3, und der leitfähige Kleber 6 zeigt eine Festigkeit, die den geringen Wert von 1 bis 2,0 g an jedem kontaktierten bzw. verbundenen Abschnitt aufweist, da nur eine kleine Menge des leitfähigen Klebers 6 verwendet wird, um den spezifischen Volumenwiderstand bzw. den spezifischen Durchgangswiderstand zu verringern. Dadurch entstehen Unannehmlichkeiten der Art, dass die kontaktierten Teile bei einer Wellung der Schaltungsplatine 1 oder durch Beanspruchung während des Aushärtens des leitfähigen Klebers 6 Risse bekommen, dass der Verbindungswiderstandswert ansteigt und dass es zum Lösen der Kontaktierung an den kontaktierten Teilen kommt.
  • Ein Verfahren gemäß dem Oberbegriff von Anspruch 1 ist aus der US-A-5,210,938 bekannt.
  • OFFENBARUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht somit darin, ein Verfahren zum Anbringen eines Halbleiterelements auf einer Schaltungsplatine bereitzustellen, bei dem die Verbindungszuverlässigkeit und die Verbindungsfestigkeit der Kontaktierung zwischen dem Halbleiterelement und der Schaltungsplatine verbessert sind und bei dem der Verbindungswiderstandswert auf einem niedrigen Niveau stabilisiert ist, und weiterhin eine Halbleitereinrichtung bereitzustellen, die ein Halbleiterelement aufweist, welches auf einer Schaltungsplatine nach dem Verfahren angebracht worden ist.
  • Um die vorstehende Aufgabe zu lösen, wird gemäß einem ersten Aspekt der vorliegenden Erfindung ein Verfahren zum Anbringen eines Halbleiterelements auf einer Schaltungsplatine bereitgestellt, welches die folgenden Schritte enthält:
    Aufbringen eines isolierenden Klebers, der die Eigenschaft hat, dass er beim Abbinden schrumpft, mindestens auf einer der einander gegenüberliegenden Flächen der Schaltungsplatine und des Halbleiterelements;
    Ausrichten der Schaltungsplatine und des Halbleiterelements, so dass eine Elektrode auf der Schaltungsplatine mit einer vorspringenden Elektrode auf dem Halbleiterelement übereinstimmt;
    Verbinden der Gegenflächen der Schaltungsplatine und des Halbleiterelements durch den isolierenden Kleber; und
    Abbinden bzw. Härten des isolierenden Klebers, so dass die Elektrode auf der Schaltungsplatine und die vorspringende Elektrode auf dem Halbleiterelement durch das Schrumpfen des isolierenden Klebers elektrisch so miteinander verbunden werden, dass das Halbleiterelement und die Schaltungsplatine in einem verbundenen Zustand fixiert sind;
    wobei das Verfahren dadurch gekennzeichnet ist, dass es folgenden weiteren Schritt enthält:
    nach dem Fixieren der Schaltungsplatine und des Halbleiterelements Einspritzen eines Harzdichtungsmittels bzw. Abdichtharzes in die Lücke zwischen der Schaltungsplatine und dem Halbleiterelement vom seitlichen Ende aus und auf den benachbarten Teil des Halbleiterelements auf der Schaltungsplatine,
    wobei das Einspritzen des Harzdichtungsmittels in die Lücke zwischen der Schaltungsplatine und dem Halbleiterelement umfasst:
    Verbringen der Schaltungsplatine und des Halbleiterelements in einen druckreduzierten Zustand, in dem der Druck niedriger ist als der Atmosphärendruck, nach ihrem Fixieren;
    Aufbringen des Harzdichtungsmittels auf den gesamten Umfang des Halbleiterelements entlang des seitlichen Endes und auf den benachbarten Teil des Halbleiterelements im druckreduzierten Zustand, um die Lücke abzudichten, und
    erneutes Verbringen der Schaltungsplatine und des Halbleiterelements in den Atmosphärendruck, so dass das auf das seitliche Ende und auf den benachbarten Teil aufgebrachte Harzdichtungsmittel infolge eines Druckunterschieds in die Lücke eindringt.
  • Bei einer Halbleitereinrichtung gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Halbleiterelement nach obigem Bestückungsverfahren entsprechend dem ersten Aspekt auf eine Schaltungsplatine montiert worden.
  • Nach dem dem ersten Aspekt entsprechenden Verfahren zum Bestücken einer Schaltungsplatine mit einem Halbleiterelement und der dem zweiten Aspekt entsprechenden Halbleitereinrichtung werden Halbleiterelement und Schaltungsplatine mittels eines Isolierklebemittels miteinander verbunden und damit im Vergleich zum Stand der Technik starr miteinander verbunden, wobei die Verbindung nur über die vorspringende Elektrode des Halbleiterelements und die Elektrode auf der Schaltungsplatine erreicht wird. Daher ist der Verbindungswiderstandswert an der vorspringenden Elektrode des Halbleiterelements und der Elektrode der Schaltungsplatine verringert und weniger variabel, während die Verbindungsfestigkeit gleichzeitig hoch ist, so dass eine sehr zuverlässige Verbindung hergestellt wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die genannten und weitere Aspekte und Merkmale der vorliegenden Erfindung werden aus nachstehender Beschreibung anhand bevorzugter Ausführungsbeispiele und unter Bezugnahme auf die beigefügten Zeichnungen deutlich. Hierbei ist
  • 1 eine Schnittansicht, die den Aufbau einer Halbleitereinrichtung bei einem Ausführungsbeispiel der vorliegenden Erfindung wiedergibt;
  • 2 eine schematische Darstellung eines Schrittes eines Herstellungsprozesses für die in 1 gezeigte Halbleitereinrichtung, insbe sondere des Zustands, in dem ein leitfähiger Kleber auf die vorspringenden Elektroden eines Halbleiterelements aufgetragen wird;
  • 3 eine schematische Darstellung eines Schrittes des Herstellungsprozesses für die in 1 gezeigte Halbleitereinrichtung, insbesondere des Zustands, in dem ein isolierender Kleber auf eine Schaltungsplatine aufgetragen wird;
  • 4 eine Schnittansicht eines modifizierten Beispiels der in 1 gezeigten Halbleitereinrichtung;
  • 5 eine Schnittansicht eines weiteren modifizierten Beispiels der in 1 gezeigten Halbleitereinrichtung;
  • 6 eine Schnittansicht noch eines modifizierten Beispiels der in 1 gezeigten Halbleitereinrichtung;
  • 7 eine schematische Darstellung eines Zustandes, in dem ein Teil des Halbleiterelements der in 1 gezeigten Halbleitereinrichtung entfernt bzw. abgenommen ist;
  • 8 eine schematische Darstellung eines Schrittes des Herstellungsprozesses bei einem modifizierten Beispiel der in 1 gezeigten Halbleitereinrichtung;
  • 9 eine schematische Darstellung eines Schrittes des Herstellungsprozesses für das modifizierte Beispiel der in 1 gezeigten Halbleitereinrichtung, insbesondere eines auf die Darstellung von 8 folgenden Schritts;
  • 10 eine schematische Darstellung eines Schrittes des Herstellungsprozesses für das modifizierte Beispiel der in 1 gezeigten Halbleitereinrichtung, insbesondere eines auf die Darstellung von 9 folgenden Schrittes;
  • 11 eine schematische Darstellung eines Schrittes des Herstellungsprozesses für das modifizierte Beispiel der in 1 gezeigten Halbleitereinrichtung, insbesondere eines auf die Darstellung von 10 folgenden Schrittes;
  • 12 eine schematische Darstellung eines Schrittes des Herstellungsprozesses für das modifizierte Beispiel der in 1 gezeigten Halbleitereinrichtung, insbesondere eines auf die Darstellung von 11 folgenden Schrittes;
  • 13 eine Schnittansicht des modifizierten Beispiels der in 1 gezeigten Halbleitereinrichtung;
  • 14 eine schematische Darstellung des Zustandes, in dem ein Abdichtharz in die in 1 gezeigte Halbleitereinrichtung eingespritzt wird;
  • 15 eine schematische Darstellung, die den Aufbau einer Vorrichtung zum Einspritzen des Abdichtharzes in die in 1 gezeigte Halbleitereinrichtung wiedergibt;
  • 16 eine schematische Darstellung des Zustandes, in dem das Abdichtharz in die in 1 gezeigte Halbleitereinrichtung eingespritzt wird;
  • 17 eine Schnittansicht der in 1 gezeigten Halbleitereinrichtung mit eingespritztem Abdichtharz während der Beschichtung mit einem wärmeabstrahlenden Harz;
  • 18 eine Schnittansicht der in 1 gezeigten Halbleitereinrichtung in dem Zustand, in dem ein zweites Abdichtharz eingespritzt wird;
  • 19 eine Schnittansicht der in 1 gezeigten Halbleitereinrichtung in dem Zustand, in dem das zweite Abdichtharz eingespritzt wird;
  • 20 ein Flussdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens zum Bestücken einer Schaltungsplatine mit einem Halbleiterelement;
  • 21 eine Draufsicht auf eine Anordnung eines rechteckförmigen isolierenden Klebers, wenn das Abdichtharz in die in 1 gezeigte Halbleitereinrichtung in eine Richtung eingespritzt wird;
  • 22 eine Draufsicht auf eine Anordnung eines elliptischen isolierenden Klebers, wenn das Abdichtharz in die in 1 gezeigte Halbleitereinrichtung in eine Richtung eingespritzt wird;
  • 23 eine Schnittansicht der Halbleitereinrichtung des Ausführungsbeispiels mit einem anderen Aufbau ohne Verwendung eines leitfähigen Klebers;
  • 24 eine Schnittansicht der Halbleitereinrichtung des Ausführungsbeispiels mit noch einem anderen Aufbau, wobei ein sphärisches bzw. kugelförmiges Halbleiterelement verwendet wird;
  • 25 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen einer hervorstehenden Elektrode an einer Elektrode eines Halbleiterelements, wobei insbesondere das vordere Endteil einer Kapillare gezeigt ist;
  • 26 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere der Zustand wiedergegeben ist, in dem eine Kugel an dem vorderen Ende der Kapillare erzeugt wird;
  • 27 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere der Zustand wieder gegeben ist, in dem die Kugel der 26 auf die Elektrode an dem Halbleiterelement gepresst bzw. gedrückt wird;
  • 28 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere der Zustand wiedergegeben ist, in dem die hervorstehende Elektrode an der Elektrode des Halbleiterelements gebildet wird;
  • 29 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere der Zustand wiedergegeben ist, in dem die vorspringenden Elektroden auf eine einheitliche Höhe gebracht werden;
  • 30 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere der Zustand wiedergegeben ist, in dem ein leitfähiger Kleber auf die hervorstehenden Elektroden aufgetragen wird;
  • 31 eine schematische Darstellung einer bekannten Halbleitereinrichtung.
  • BESTE AUSFÜHRUNGSART DER ERFINDUNG
  • Ein Verfahren zum Montieren eines Halbleiterelements auf einer Schaltungsplatine (Bestückungsverfahren) gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sowie eine Halbleitereinrichtung, die ein Halbleiterelement aufweist, welches nach dem Verfahren auf einer Schaltungsplatine montiert worden ist, werden nachstehend unter Bezugnahme auf die Zeichnungen, in denen gleiche Bauteile jeweils mit dem gleichen Bezugszeichen bezeichnet sind, beschrieben.
  • 1 zeigt eine Halbleitereinrichtung 100, bei der ein Halbleiterelement 103 auf einer Schaltungsplatine 101 nach einem bevorzugten Ausführungsbeispiel des Bestückungsverfahrens montiert worden ist. Das Bestückungsverfahren zum Erzeugen der Halbleitereinrichtung 100 wird nachstehend erläutert.
  • Ähnlich wie bei dem bekannten Halbleiterelement, das unter Bezugnahme auf 25 bis 29 erläutert worden ist, ist eine hervorstehende Elektrode 104 als Bump oder Löthöcker an einer Elektrode 103a des Halbleiterelements 103 ausgebildet. Die hervorstehenden Elektroden 104 werden gegen eine ebene Fläche einer Bühne gedrückt bzw. gepresst, so dass die vorderen Endabschnitte der hervorstehenden Elektroden flachgedrückt werden und gleichzeitig, von einer Oberfläche des Halbleiterelements 103 aus betrachtet, auf eine einheitliche Höhe gebracht werden. Die hervorstehenden Elektroden 104 sind vorzugsweise durch Metallisieren oder herkömmliche Nagelkopfkontaktierung unter Verwendung eines Drahts aus Au, Ni, Al, Cu oder Lötmaterial hergestellt worden, wie es bereits beschrieben worden ist. Das Herstellungsverfahren ist nicht auf die vorstehenden Ausführungen beschränkt.
  • Wie in 2 und im Schritt 1 von 20 (in der Zeichnung mit „S" bezeichnet) angegeben, wird jeder vordere Endabschnitt der hervorstehenden Elektroden 104 des Halbleiterelements 103 in Kontakt mit einem leitfähigen Kleber 106 gebracht, der auf die ebene Fläche der Bühne aufgebracht worden ist, wodurch der leitfähige Kleber 106 auf die vorderen Endabschnitte übertragen wird. Der leitfähige Kleber 106 kann aus einem beliebigen Füllmaterial, das Leitfähigkeit besitzt, hergestellt sein, beispielsweise aus Silber, Gold oder dergleichen, ist aber nicht auf diese Materialien beschränkt.
  • Andererseits wird, wie in 3 und im Schritt 2 von 20 gezeigt, beim Herstellen der Halbleitereinrichtung 100 gemäß dem vorliegenden Ausführungsbeispiel ein in Wärme aushärtender isolierender Kleber 107 auf einer Gegenfläche 101a, die dem Halbleiterelement 103 gegenüberliegt, an einer Stelle aufgebracht, die keine Berührung mit Elektroden 102 hat, die mit den hervorstehenden Elektroden 104 zu verbinden sind. Im konkreten Fall kann der isolierende Kleber 107 beispielsweise ein Harz aus der Epoxidreihe, aus der Silikonreihe, aus der Polyimidreihe usw. sein, sofern er in Wärme schrumpft und aushärtet. Wie noch näher beschrieben wird, wird der isolierende Kleber 107 15 Minuten bis 2 Stunden lang, vorzugsweise eine Stunde lang, auf 60 bis 200°C und im Falle des Harzes aus der Epoxidreihe auf 120°C erwärmt, damit er zusammen mit dem leitfähigen Kleber 106 der hervorstehenden Elektroden 104 aushärtet und schrumpft. Weil der isolierende Kleber 107 auf der Schaltungsplatine 101 an der Gegenfläche 103b des Halbleiterelements 103 anhaften muss, um so die Gegenflächen 101a und 103b zu verbinden, wenn das Halbleiterelement 103 auf der Schaltungsplatine 101 angeordnet wird, sollte der isolierende Kleber 107 außerdem als Vorsprung auf der Schaltungsplatine 101 gebildet werden, wie in 3 gezeigt, wenn sich der isolierende Kleber 107 im flüssigen Zustand befindet. Aus diesem Grund besitzt der isolierende Kleber 107 eine Viskosität von 4 bis 300 Pas, vorzugsweise 30 Pas, wenn er flüssig ist.
  • Bei der Beschreibung des Ausführungsbeispiels ist als Beispiel für das Halbleiterelement 103, auf das der isolierende Kleber 107 aufgebracht wird oder an dem er anhaftet, ein Chip gewählt, jedoch ist es nicht darauf beschränkt und kann auch ein Wafer sein, bevor aus diesem ein Chip geschnitten worden ist.
  • Ein Beispiel für die physikalischen Eigenschaften des isolierenden Klebers 107, der aus einem Harz der Epoxidreihe gebildet ist, wird nachstehend erläutert. Der isolierende Kleber 107 härtet bei 30-minütigem Erwärmen auf 120°C aus. Der Wärmeausdehnungskoeffizient liegt bei 29 × 10–6/°C, der Elastizitätsmodul bei 10,5 GPa, der Glasübergangspunkt bei 113°C, die Kontaktierungsfestigkeit bei 88,26 N und die Abbindebeanspruchung bei 882,6 × 106 Pa.
  • Die Härte- bzw. Abbindebeanspruchung, die auf das Halbleiterelement 103 einwirkt, wenn der isolierende Kleber 107 abgebunden hat und geschrumpft ist, beinhaltet das Risiko der Beschädigung des Halbleiterelements 103. Auch wenn die Abbindebeanspruchung je nach Dicke und Größe des Halbleiterelements 103, Material und Breite des Drahtes sowie Dicke, Größe und Material der Schaltungsplatine 101 unterschiedlich ist, beschädigt eine Abbindebeanspruchung zwischen 392,3 × 106 und 1176,8 × 106 Pa niemals das Halbleiterelement, wenn das Halbleiterelement aus 0,4 mm dickem Silizium mit 10 mm im Quadrat und die Schaltungsplatine aus 0,8 mm dickem Glasepoxidharz hergestellt sind. Das heißt mit anderen Worten, wenn der verwendete isolierende Kleber 107 nach dem Abbinden und Schrumpfen mit der genannten Abbindebeanspruchung auf das Halbleiterelement 103 und die Schaltungsplatine 101 einwirkt, kann eine Beschädi gung des Halbleiterelements 103 und der Schaltungsplatine 101 vermieden werden.
  • Im Schritt 3 von 20 werden die hervorstehenden Elektroden 104 des Halbleiterelements 103 auf die Elektroden 102 der Schaltungsplatine 101 ausgerichtet und anschließend durch den leitfähigen Kleber 106 auf den Elektroden 102 auf der Schaltungsplatine 101 angebracht. Nach dem Ausrichten verbindet der dazwischenliegende isolierende Kleber 107 die Gegenfläche 101a der Schaltungsplatine 101 mit der Gegenfläche 103b des Halbleiterelements 103 zwischen Halbleiterelement 103 und Schaltungsplatine 101.
  • Anschließend werden im Schritt 4 von 20, der durch den parallelen Abbindevorgang verlangt wird, das Halbleiterelement 103 und die Schaltungsplatine 101, d.h. der leitfähige Kleber 106 und der isolierende Kleber 107, in dem gleichen Vorgang durch Erwärmen und Abbinden des isolierenden Klebers 107 und des leitfähigen Klebers 106 in einem Härteofen oder durch ein Wärmewerkzeug mit Heizeinrichtung, das zumindest das Halbleiterelement 103 oder die Schaltungsplatine 101 erhitzt, abgebunden bzw. gehärtet. Als Ergebnis davon wird die in 1 gezeigte Halbleitereinrichtung 100 erhalten. Dabei sind die Schaltungsplatine 101 und das Halbleiterelement 103 nicht nur vorübergehend, sondern durch das Abbinden des leitfähigen Klebers 106 und des isolierenden Klebers 107 dauerhaft miteinander verbunden.
  • Bei dem Ausführungsbeispiel beträgt die Erwärmungstemperatur im Härteofen im Falle eines Harzklebers aus der Epoxidreihe 120 ± 10°C. Der leitfähige Kleber 106 und der isolierende Kleber 107 werden unter den gleichen Bedingungen gehärtet bzw. abgebunden.
  • Im Schritt 4 wird es so eingerichtet, dass der isolierende Kleber 107 früher abbindet und schrumpft als der leitfähige Kleber 106. Der Grund für diese zeitliche Abstimmung liegt darin, dass bei einem früheren Abbinden des leitfähigen Klebers 106 in einem Zustand, in dem die hervorstehenden Elektroden 104 und die Elektroden 102 auf der Schaltungsplatine 101 nicht kontaktiert sind, ein fehlerhafter Kontaktierungszustand nach dem Abbinden und Schrumpfen des isolierenden Klebers 107 nicht mehr reparabel ist. Das Abbinden erfolgt beispielsweise mit der zeitlichen Abstimmung, dass der isolierende Kleber 107 innerhalb von 25 Minu ten und der leitfähige Kleber 106 innerhalb von 40 Minuten bei der Abbindetemperatur von 100°C abbinden und schrumpfen oder dass der isolierende Kleber 107 innerhalb von 20 Minuten und der leitfähige Kleber 106 innerhalb von 35 Minuten bei der Abbindetemperatur von 120°C abbinden und schrumpfen oder dass der isolierende Kleber 107 innerhalb von 10 Minuten und der leitfähige Kleber 106 innerhalb von 20 Minuten bei der Abbindetemperatur von 150°C abbinden und schrumpfen.
  • Damit der isolierende Kleber 107 in der vorstehend erläuterten zeitlichen Abfolge vor dem leitfähigen Kleber 106 abbindet und schrumpft und um auch die hervorstehenden Elektroden 104 mit den Elektroden 102 auf der Schaltungsplatine 101 durch den isolierenden Kleber 107, der früher abgebunden hat und geschrumpft ist, sicher zu kontaktieren, ohne dass es zu Beschädigungen wie Rissen oder dergleichen im Halbleiterelement 103 kommt, wird der isolierende Kleber 107 verwendet, der die oben angegebenen physikalischen Eigenschaften hat. Um den zeitlichen Versatz des Abbindens sicherzustellen, wird außerdem der isolierende Kleber 107 so eingestellt, dass er eine Gelierungszeit und eine Abbindezeit besitzt, die vor denen des leitfähigen Klebers 106 liegen. Weiterhin wird der isolierende Kleber 107 so eingestellt, dass er bei einer geringeren Temperatur abbindet, damit das Halbleiterelement 103 durch sein Abbinden und Schrumpfen nicht beschädigt wird. Die unterschiedliche Gelierungs- und Abbindezeit bei dem isolierenden Kleber 107 und dem leitfähigen Kleber 106 ist bedingt durch unterschiedliche Bestandteile. Das heißt, dass der isolierende Kleber 107 abbindet, wenn eine darin enthaltene Klebekomponente abbindet, während der leitfähige Kleber 106 trocknet und fest wird, wenn eine darin enthaltene Lösungsmittelkomponente wie BCA (Butylcarbitolacetat) verdunstet. Das Vorhandensein/Nichtvorhandensein der Lösungsmittelkomponente ist ein Grund für den Unterschied in der Gelierungszeit und der Abbindezeit.
  • Die Abbindebeanspruchung, die auf das Halbleiterelement 103 und die Schaltungsplatine 101 einwirkt, d.h. die innere Beanspruchung, ändert sich mit der Abbindetemperatur und liegt beispielsweise bei 490,3 × 106 Pa bei 100°C für 30 Minuten, 882,6 × 106 Pa bei 120°C für 30 Minuten und 1520,0 × 106 Pa bei 150°C für 15 Minuten. Daher ist nicht nur ein zeitlicher Versatz beim Abbinden erfor derlich, sondern die Abbindebeanspruchung sollte, wie bereits erwähnt, bei 392,3 × 106 bis 1176,8 × 106 Pa liegen.
  • Da das Halbleiterelement 103 und die Schaltungsplatine 101 durch den isolierenden Kleber 107 sowie den leitfähigen Kleber 106 miteinander verbunden sind, wird die Verbindungsfestigkeit zwischen der Schaltungsplatine 101 und dem Halbleiterelement 103 infolge des Abbindens und Schrumpfens des isolierenden Klebers 107 im Vergleich zum Stand der Technik trotz der Beanspruchung erhöht, die auf den verbundenen Abschnitt zwischen den hervorstehenden Elektroden 104 und den Elektroden 102 der Schaltungsplatine 101 infolge unterschiedlicher Wärmeausdehnungskoeffizienten der Schaltungsplatine 101 und des Halbleiterelements 103 sowie infolge einer Wellung der Schaltungsplatine 101 ausgeübt wird. Demzufolge ist der Verbindungswiderstand zwischen den hervorstehenden Elektroden 104 und den Elektroden 102 der Schaltungsplatine 101 verringert und weniger variabel, während das Halbleiterelement 103 und die Schaltungsplatine 101 gleichzeitig stabil und mit hoher Zuverlässigkeit bei großer Verbindungsfestigkeit kontaktiert sind.
  • Auch wenn nach der vorstehenden Beschreibung der isolierende Kleber 107 auf die Schaltungsplatine 101 aufgebracht wird, um den Herstellungsprozess zu vereinfachen, kann der isolierende Kleber 107 auch auf die Gegenfläche 103b des Halbleiterelements 103 oder auf beide Gegenflächen 101a und 103b von Schaltungsplatine 101 und Halbleiterelement 103 aufgebracht werden.
  • Obwohl der isolierende Kleber 107 an nur einem Punkt zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101 aufgebracht wird, wie in 1 dargestellt, ist die vorliegende Erfindung nicht hierauf beschränkt, und der isolierende Kleber 107 kann bei einer größeren Fläche des Halbleiterelements 103 auch an mehreren Punkten aufgebracht werden wie bei den Halbleitereinrichtungen 115, 116, die in 5 und 6 gezeigt sind. Wenn der isolierende Kleber 107 an zwei oder mehr Punkten aufgebracht wird, wird die Menge an isolierendem Kleber 107, die auf einmal aufgebracht wird, verringert, so dass Schwankungen in der Aufbringmenge reduziert werden, wodurch ermöglicht wird, eine konstante Menge des isolierenden Klebers 107 aufzubringen. Wenn das Halbleiterelement 103 auf der Schaltungsplatine 101 montiert wird, wird verhindert, dass der isolierende Kleber 107 auf die Elektroden 102 der Schaltungsplatine 101 gelangt.
  • Wenn das Halbleiterelement 103 und die Schaltungsplatine 101 miteinander verbunden werden wie in 1, 5 und 6 gezeigt, treten die folgenden Effekte auf, wenn der isolierende Kleber 107 so aufgebracht wird, dass er an keiner der Elektroden 103a des Halbleiterelements 103 und der Elektroden 102 der Schaltungsplatine 101 anhaftet. In dem Fall, dass das Halbleiterelement 103 als fehlerhaft erkannt wird, nachdem es auf die Schaltungsplatine montiert worden ist, kann der isolierende Kleber 107 aus einem Harz der Epoxidreihe, welcher nicht an mindestens einer der Elektroden 102 auf der Schaltungsplatine 101 haftet, durch Erwärmen des schadhaften Halbleiterelements auf ca. 200 bis 230°C, also eine Temperatur, die nicht niedriger ist als die Glasübergangstemperatur des isolierenden Klebers, erweicht werden, um die Kontaktierungsfestigkeit zu verringern. Der isolierende Kleber 107 kann dann von der Schaltungsplatine getrennt werden, und das Halbleiterelement 103 kann nach etwa 15 Sekunden von der Schaltungsplatine 101 abgenommen werden. Somit kann die Schaltungsplatine 101 weiter verwendet und ein intaktes Halbleiterelement 103 darauf montiert werden.
  • Obwohl der vorstehende Effekt verloren geht, kann der isolierende Kleber 107 auch so aufgebracht werden, dass er wie bei der Halbleitereinrichtung 110 von 4 an der Elektrode 102 der Schaltungsplatine 101 oder sowohl an der Elektrode 103a des Halbleiterelements 103 als auch an der Elektrode 102 der Schaltungsplatine 101 haftet.
  • Nach obiger Beschreibung befindet sich der isolierende Kleber 107 in flüssigem Zustand. Jedoch kann der isolierende Kleber auch zu einem Pellet oder einem Film gegossen werden, wodurch die Menge des isolierenden Klebers 107, die zugeführt wird, weniger unterschiedlich ist. Es kann eine gleichbleibende Menge isolierender Kleber 107 zugeführt werden.
  • Dabei ist der isolierende Kleber 107, der in die Form eines Pellets oder eines Films gebracht worden ist, vorzugsweise rechteckig oder elliptisch in einer Ebene, bei der das Verhältnis von Länge zu Breite nicht kleiner 1 ist. Wie noch näher erläutert wird, wird ein erstes Abdichtharz 161 in einen Spalt zwischen dem Halb leiterelement 103 und der Schaltungsplatine 101 eingespritzt, wie in 14 gezeigt, nachdem das Halbleiterelement 103 und die Schaltungsplatine 101 durch den isolierenden Kleber 107 aneinander befestigt worden sind. Wenn das erste Abdichtharz 161 in den Spalt von einer Seitenendfläche und einem an das Halbleiterelement 103 angrenzenden Abschnitt 206 aus in eine Richtung eingespritzt wird, wie durch die Pfeile 201 in 21 und 22 angezeigt, werden am hinteren Endabschnitt 202 des isolierenden Klebers 107 in Einspritzrichtung des Pfeils 201 Luftblasen erzeugt, was zur Bildung eines kleberfreien Teils führt. Um Luftblasen auszuschließen, wird der isolierende Kleber 107 deshalb stromlinienförmig zur Einspritzrichtung und außerdem in einer Ebene angeordnet, bei der das Verhältnis der Breitseite 204 in Einspritzrichtung des Pfeils 201 zur Längsseite 203 senkrecht zur Einspritzrichtung nicht kleiner als 1 ist.
  • Die vorstehende Bedingung eines Längen/Breiten-Verhältnisses von nicht kleiner 1 kann auch auf eine ebene Form des aufgebrachten isolierenden Klebers 107 angewendet werden, wenn der isolierende Kleber 107 in flüssiger Form vorliegt. Weil es erforderlich ist, dass der pellet- oder filmförmige isolierende Kleber 107 auf der Schaltungsplatine 101 die Gegenfläche 103b des Halbleiterelements 103 berührt, wenn das Halbleiterelement 103 auf der Schaltungsplatine 101 montiert wird, wird die Höhe des pellet- oder filmförmigen isolierenden Klebers 107 von der Gegenfläche 101a der Schaltungsplatine 101 aus so gewählt, dass eine Berührung möglich ist. Beispielsweise ist das Pellet oder der ebene Film kleiner als der Abstand zwischen den Elektroden 103a des Halbleiterelements 103, das in 1 gezeigt ist, und hat eine Höhe, die dem Abstand zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101 entspricht, d.h. eine Höhe von 20 bis 200 μm und geringfügig mehr.
  • Wenn ein pellet- oder filmförmiger isolierender Kleber 107 verwendet wird, werden die nachgenannten Effekte erzielt. Wie bereits erläutert worden ist, werden bei Verwendung von flüssigem isolierendem Kleber 107 der Aufbringvorgang für den isolierenden Kleber 107 und der Montagevorgang für das Halbleiterelement 103 auf der Schaltungsplatine 101 getrennt ausgeführt wie in Schritt 2 und 3 von 20. Bei Verwendung von pellet- oder filmförmigem isolierendem Kleber 107 dagegen kann dieser, weil er fest ist, zwischen der Schaltungsplatine 101 und dem Halbleiterelement 103 angeordnet werden, während der vorgenannte Montagevorgang ausgeführt wird.
  • Auch wenn nach obiger Beschreibung der isolierende Kleber 107 unmittelbar auf die Gegenfläche 103b des Halbleiterelements 103 aufgebracht wird, wie im folgenden noch dargestellt wird, kann auch ein isolierendes Harz 153, z.B. ein Harz aus der Epoxidreihe, vorab auf der Gegenfläche 103b des Halbleiterelements 103 ausgebildet werden, wodurch ein Halbleiterelement 150 gebildet wird, und anschließend das Halbleiterelement 150 mittels des isolierenden Klebers 107 mit der Schaltungsplatine 101 verbunden werden. Im einzelnen wird das Halbleiterelement 103 gemäß 8 auf einem Drehtisch 151 fixiert, nachdem die hervorstehenden Elektroden 103a des Halbleiterelements 103 gebildet worden sind. Das isolierende Harz 153 wird ungefähr mittig auf die Gegenfläche 103b des Halbleiterelements 103 aufgebracht, und der Drehtisch 151 wird in Pfeilrichtung gedreht. Dadurch wird das isolierende Harz 153 durch die Zentrifugalkraft verteilt, wie in 9 gezeigt, so dass die Gegenfläche 103b des Halbleiterelements 103 und die Elektroden 103a im Umkreis der hervorstehenden Elektroden 104 von dem isolierenden Harz 153 bedeckt werden. Jedoch bleibt das vordere Ende der hervorstehenden Elektroden 104 frei von dem isolierenden Harz 153. Das isolierende Harz 153 wird dann abgebunden. Nach dem Abbinden werden die vorderen Endabschnitte der hervorstehenden Elektroden 104 gegen ein Basismaterial 152, welches eine ebene Fläche aufweist, gepresst, wie in 10 und 11 gezeigt, wodurch sie flachgedrückt und als Kontaktierungsfläche freigelegt werden. Anschließend werden der leitfähige Kleber 106, wie bereits erwähnt und in 12 und 13 gezeigt, auf die vorderen Endabschnitte der hervorstehenden Elektroden 104 aufgebracht und der isolierende Kleber 107 zwischen dem Halbleiterelement 150 und der Schaltungsplatine 101 angeordnet, wodurch das Halbleiterelement 150 mit der Schaltungsplatine 101 verbunden wird. Die so hergestellte Halbleitereinrichtung wird die in 13 gezeigte Halbleitereinrichtung 155.
  • Wie vorstehend erläutert worden ist, schützt das isolierende Harz 153, wenn es auf der Gegenfläche 103b des Halbleiterelements 103 ausgebildet worden ist, das Halbleiterelement 103 und darüber hinaus die Elektroden 103a im Umkreis der hervorstehenden Elektroden 104, macht das Halbleiterelement gleichzeitig hervorragend feuchtigkeitsbeständig, nachdem es auf der Schaltungsplatine 101 montiert worden ist, und verhindert, dass die Elektroden 103a des Halbleiterelements 103 korrodieren. Bei der Halbleitereinrichtung 155 kann der Vorgang des Einspritzens und Abbindens des isolierenden Harzes in einen Spalt zwischen der Schaltungsplatine 101 und dem Halbleiterelement 103 wirksam unterbleiben.
  • Während das isolierende Harz 153 kein Material wie Siliciumoxid oder dergleichen enthalten muss, das die Wärmeausdehnung des isolierenden Harzes 153 steuert, wird es, wenn es ein solches Material enthält, hinsichtlich seiner Bestandteile annähernd gleich dem isolierenden Kleber 107, wodurch die Beanspruchung an der Verbindungsstelle zwischen dem isolierenden Harz 153 und dem isolierenden Kleber 107 reduziert wird.
  • Bei jeder der vorstehend beschriebenen Halbleitereinrichtungen 100, 110, 115, 116, 155 wird das erste abdichtende Harz 161 in den Spalt zwischen dem Halbleiterelement und der Schaltungsplatine eingespritzt, beispielsweise in der in 14 oder im Schritt 5 von 20 gezeigten Weise. Das Einspritzen des ersten Abdichtharzes 161 kann bei der Halbleitereinrichtung 155 unterbleiben, wie vorstehend erläutert. Der Vorgang der Einspritzung des ersten Abdichtharzes 161 wird nun anhand der Halbleitereinrichtung 100 als Beispiel erläutert.
  • Bei einem Einspritzverfahren wird das erste Abdichtharz 161 durch eine Harzeinspritzeinrichtung 171 von der Seitenendfläche der Halbleitereinrichtung 100 und einem der Abschnitte in der Nähe der Seitenendfläche aus eingespritzt, wie mit Bezugszeichen 206 in 14 angezeigt.
  • Vorzugsweise wird der Druck im Innenraum einer Arbeitskammer 173 durch eine Luftaustrag- bzw. Luftabsaugeinrichtung 172 auf einen Wert, der niedriger ist als der Atmosphärendruck, abgesenkt, nachdem die Halbleitereinrichtung 100 in die Kammer 173 eingebracht worden ist, deren Druck mit der Luftabsaugeinrichtung 172 auf einen Wert abgesenkt werden kann, der niedriger ist als der Atmosphärendruck. In dem druckreduzierten Zustand wird das erste Abdichtharz 161 von der Seitenendfläche und dem angrenzenden Abschnitt 206 der Halbleitereinrichtung 100 aus durch eine Harzzuführeinrichtung 174 auf die Schaltungsplatine 101 entlang der vier Seiten der Halbleitereinrichtung 100 aufgebracht, wie es durch die Pfeile angezeigt wird. Nachdem das Aufbringen beendet ist, wird der Innenraum der Kammer 173 wieder auf Atmosphärendruck gebracht. Dabei befindet sich der Lückenabschnitt zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101, der durch das erste Abdichtharz 161 abgedichtet worden ist, welches entlang der vier Seiten der Halbleitereinrichtung 100 aufgebracht worden ist, weiterhin in einem druckreduzierten Zustand. Infolge der Druckdifferenz dringt das erste Abdichtharz 161, welches entlang der vier Seiten aufgebracht worden ist, in den Spalt ein, wie es in 16 gezeigt ist, wodurch der Spalt gefüllt wird. Die Menge des ersten Abdichtharzes 161, das zu diesem Zeitpunkt aufgebracht wird, ist so gewählt, dass der Spalt zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101 abgedichtet wird, wodurch das Eindringen von Feuchtigkeit und Korrosion verhindert, die thermische Beanspruchung verringert und die Zuverlässigkeit der Verbindung sichergestellt werden.
  • Nach dem vorstehend beschriebenen Einspritzverfahren kann das Abdichtharz in kürzerer Zeit in den Spalt eingespritzt werden, als es nach dem Verfahren des Aufbringens des isolierenden Abdichtharzes von dem Seitenendteil des Halbleiterelements 103 und dem angrenzenden Abschnitt 206 aus bei Atmosphärendruck der Fall ist. Sogar wenn das Halbleiterelement 103 eine Größe von 15 × 15 mm oder mehr hat, kann das Abdichtharz in kurzer Zeit auf einfache Weise eingespritzt werden.
  • Die Halbleitereinrichtung, bei der die Lücke, wie beschrieben, mit dem ersten Abdichtharz 161 gefüllt worden ist, kann in der in 17 gezeigten Weise mit einem wärmeabstrahlenden Harz 163 versehen werden, um die gesamte Oberfläche der Halbleitereinrichtung abzudecken. In diesem Fall besitzt das wärmeabstrahlende Harz 163 eine Wärmeleitfähigkeit im Bereich von 0,2 bis 2 W/mk und vorzugsweise von 1 W/mk oder größer, um die durch die Halbleitereinrichtung erzeugte Wärme effektiv abzustrahlen. Wenn in dem ersten Abdichtharz 161 Aluminiumoxid oder ein ähnlicher metallischer Füller mit guter Wärmeleitfähigkeit enthalten ist, kann die Wärmeabstrahleffizienz des Halbleiterelements 103 auch ohne das wärmeabstrahlende Harz 163 verbessert werden. Wenn ein metallischer Füller verwendet wird, wird er mit einer Harzbeschichtung versehen, um seine Leitfähigkeit auszuschalten.
  • Anstelle des Verfahrens des Einspritzens des Abdichtharzes kann das Halbleiterelement 103 auch durch Abdecken der Halbleitereinrichtung 100 beispielsweise mit einem zweiten Abdichtharz 162 abgedichtet werden, wie in 18 und 19 gezeigt. Das zweite Abdichtharz 162 befindet sich vorzugsweise in Filmform oder in flüssigem Zustand. 18 zeigt das Harz in flüssigem Zustand, während 19 einen Harzfilm wiedergibt. Nachdem die Halbleitereinrichtung 100 in der Kammer 173 in druckreduziertem Zustand erwärmt worden ist, wird die gesamte Fläche des Halbleiterelements 103 mit dem zweiten Abdichtharz 162 bedeckt. Die Arbeitskammer 173 wird dann wieder auf Atmosphärendruck gebracht und das zweite Abdichtharz 162 abgebunden, wodurch die Halbleitereinrichtung 100 abgedichtet ist.
  • Im Vergleich zu dem Verfahren des Aufbringens und Einspritzens des isolierenden Abdichtharzes bei Atmosphärendruck von der Seitenendfläche und dem angrenzenden Abschnitt 206 des Halbleiterelements 103 aus kann das zweite Abdichtharz somit in kürzerer Zeit in Form eines Blattes oder eines Bogens aufgebracht werden, was auch für größere Halbleiterelemente 103 geeignet ist.
  • Ähnlich wie bei Verwendung des ersten Abdichtharzes 161 kann zusätzlich das wärmeabstrahlende Harz 163 vorgesehen werden, oder es kann ein Aluminiumoxidfüller oder dergleichen in das zweite Abdichtharz 162 gegeben werden.
  • Das erste Abdichtharz 161 und das zweite Abdichtharz 162 sind vorzugsweise aus der Epoxid- oder der Acrylreihe und vorzugsweise aus einem Material, das eine Epoxidkomponente enthält. Das erste Abdichtharz 161 und das zweite Abdichtharz 162 können ein thermoplastisches Harz sein und sind nicht auf ein in Wärme aushärtendes Harz beschränkt.
  • Bei den vorstehend beschriebenen Halbleitereinrichtungen 100, 110, 115, 116 und 155 sind die hervorstehenden Elektroden 104 über den leitfähigen Kleber 106 mit den Elektroden 102 auf der Schaltungsplatine 101 verbunden. Jedoch ist der leitfähige Kleber 106 nicht unbedingt erforderlich. 23 gibt eine Halbleitereinrichtung 211 wieder, bei der das Halbleiterelement 103 und die Schaltungsplatine 101 nur durch den isolierenden Kleber 107 miteinander verbunden sind, ohne dass der leitfähige Kleber 106 verwendet wird. Weil der isolierende Kleber 107 Schrumpfeigenschaften besitzt, werden das Halbleiterelement 103 und die Schaltungsplatine 101 zueinander gezogen, wenn sie über den isolierenden Kleber 107 verbunden werden, so dass die hervorstehenden Elektroden 104 an die Elektroden 102 der Schaltungsplatine 101 anstoßen und mit ihnen elektrisch verbunden werden.
  • Auch wenn das Halbleiterelement 103 und die Schaltungsplatine 101 im obigen Fall nur durch den isolierenden Kleber 107 aneinander befestigt sind, werden die hervorstehenden Elektroden 104 über den isolierenden Kleber 107 sicher mit den Elektroden 102 auf der Schaltungsplatine 101 verbunden. Es ist jedoch besser, den leitfähigen Kleber 106 mitzuverwenden, um die Verbindungszuverlässigkeit weiter zu erhöhen, wie es vorstehend erläutert worden ist.
  • Obwohl das Halbleiterelement 103 bei dem vorstehenden Beispiel flach ist, ist das Bestückungsverfahren nicht auf dieses Beispiel beschränkt, sondern auch auf ein sphärisches bzw. kugelförmiges Halbleiterelement 213 anwendbar, wie in 24 gezeigt. Eine Halbleitereinrichtung 215 wird mit dem kugelförmigen Halbleiterelement erhalten, das unter Einsatz des vorstehenden Ausführungsbeispiels des Bestückungsverfahrens auf der Schaltungsplatine montiert worden ist.
  • Obwohl die vorliegende Erfindung anhand des bevorzugten Ausführungsbeispiels und unter Bezugnahme auf die beigefügten Zeichnungen vollständig beschrieben worden ist, ist zu bemerken, dass verschiedene Abwandlungsmöglichkeiten für den Fachmann erkennbar sind. Derartige Abwandlungen sind als im durch die angefügten Ansprüche definierten Schutzumfang der vorliegenden Erfindung enthalten anzusehen, sofern sie nicht davon abweichen.

Claims (16)

  1. Verfahren zum Montieren eines Halbleiterelements (103) auf einer Schaltungsplatine (101), wobei das Verfahren die folgenden Schritte enthält: Aufbringen eines beim Aushärten schrumpfenden Isolierklebemittels (107) zumindest auf einer der einander gegenüberliegenden, entgegengerichteten Flächen (101a, 103b) der Schaltungsplatine (101) oder des Halbleiterelements (103); Ausrichten der Schaltungsplatine (101) und des Halbleiterelements (103) in der Weise, dass eine Elektrode (102) an der Schaltungsplatine zu einer hervorstehenden Elektrode (104) an dem Halbleiterelement (103) passt; Verbinden der entgegengerichteten Flächen (101a, 103b) der Schaltungsplatine und des Halbleiterelements (103) durch das Isolierklebemittel (107); und Aushärten des Isolierklebemittels (107) in der Weise, dass die Elektrode (102) an der Schaltungsplatine (101) und die hervorstehende Elektrode (104) an dem Halbleiterelement (103) durch das Schrumpfen des Isolierklebemittels (107) elektrisch miteinander verbunden werden, um das Halbleiterelement (103) und die Schaltungsplatine (101) in einem verbundenen Zustand zu fixieren; dadurch gekennzeichnet, dass das Verfahren weiterhin die folgenden Schritte enthält: nach dem Fixieren der Schaltungsplatine (101) und des Halbleiterelements (103) Einspritzen eines Abdichtharzmittels (161) in einen Zwischenraum zwischen der Schaltungsplatine (101) und dem Halbleiterelement (103) von einer Seitenendfläche aus und zu dem benachbarten Abschnitt (206) des Halbleiterelements (103) auf der Schaltungsplatine (101), wobei das Einspritzen des Abdichtharzmittels (161) in den Zwischenraum zwischen der Schaltungsplatine (101) und dem Halbleiterelement (103) die folgenden Schritte enthält: nach dem Fixieren der Schaltungsplatine (101) und des Halbleiterelements (103) Aussetzen der Schaltungsplatine (101) und des Halbleiterelements (103) einem druckreduzierten Zustand, dessen Druck geringer ist als der Atmosphärendruck; Aufbringen des Abdichtharzmittels (161) an dem gesamten Umfang des Halbleiterelements (103) entlang der Seitenendfläche und zu dem benachbarten Abschnitt (206) des Halbleiterelements (103) in dem druckreduzierten Zustand, um den Zwischenraum abzudichten; und Zurückführen der Schaltungsplatine (101) und des Halbleiterelements (103) in den Atmosphärendruck, so dass das Abdichtharzmittel (161), welches an der Seitenendfläche und zu dem benachbarten Abschnitt (206) aufgebracht ist, infolge der Druckdifferenz in den Zwischenraum eindringt.
  2. Verfahren nach Anspruch 1, bei dem das Isolierklebemittel (107) in einer Position aufgebracht wird, bei der es nicht in Berührung mit der Elektrode (102) auf der Schaltungsplatine (101) und der hervorstehenden Elektrode (104) auf dem Halbleiterelement (103) in dem verbundenen Zustand des Halbleiterelements (103) und der Schaltungsplatine (101) gelangt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Isolierklebemittel (107) in mehreren Punkten auf einer der entgegengerichteten Flächen (101a, 103b) aufgebracht wird, um die Aufbringmenge des Isolierklebemittels (107), welches einmal aufgebracht wird, zu verringern, so dass Veränderungen in der Aufbringmenge verringert werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Isolierklebemittel (107) mittels eines Aushärtofens ausgehärtet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, welches den folgenden Schritt enthält: vor dem Aufbringen des Isolierklebemittels (107) Aufbringen eines isolierenden Harzes (153) zum Schutz einer Elektrode (103a) an dem Halbleiter element (103) auf der entgegengerichteten Fläche (103b) des Halbleiterelements (103) mit Ausnahme des Teils der hervorstehenden Elektrode (104), der mit der Elektrode (102) an der Schaltungsplatine (101) verbunden ist, wobei das Isolierklebemittel (107), nachdem das isolierende Harz (153) aushärtet, an zumindest einer der entgegengerichteten Flächen (101a, 103b) aufgebracht wird.
  6. Verfahren nach Anspruch 5, bei dem das isolierende Harz (153) durch Auftröpfeln des isolierenden Harzes (153) auf einen annähernd mittigen Abschnitt der entgegengerichteten Fläche (103b) des Halbleiterelements (103), welches auf einem Drehtisch (151) angeordnet ist, und durch Drehen des Drehtisches (151) aufgebracht wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das Isolierklebemittel (107) pelletförmig oder filmförmig ist und bei dem das aufgebrachte Isolierklebemittel (107) rechteckförmig oder elliptisch in einer Ebene mit einem Größenverhältnis einer Längsrichtung, die senkrecht zu der Einspritzrichtung der einen Richtung des Abdichtharzmittels (161) verläuft, zu der Breitenrichtung parallel zu der Einspritzrichtung nicht kleiner als 1 ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, weiterhin den folgenden Schritt enthaltend: Überdecken des Halbleiterelements (103) mit einem wärmeabstrahlenden Harz (163) nach Einspritzen des Abdichtharzmittels (161).
  9. Verfahren nach einem der Ansprüche 1 bis 8, welches die folgenden Schritte enthält: Vorsehen eines leitfähigen Klebemittels (106) auf der hervorstehenden Elektrode (104) an dem Halbleiterelement (103) während des Aufbringens des Isolierklebemittels (107) auf zumindest einer der einander entgegengerichteten Flächen der Schaltungsplatine (101) oder des Halbleiterelements (103); und Aushärten des leitfähigen Klebemittels (106) parallel zu dem Aushärten des Isolierklebemittels (107) in einem parallelen Aushärtvorgang, so dass die Elektrode (102) an der Schaltungsplatine (101) weiter elektrisch mit der hervorstehenden Elektrode (104) an dem Halbleiterelement (103) verbunden ist.
  10. Verfahren nach Anspruch 9, bei dem während des parallelen Aushärtvorgangs des leitfähigen Klebemittels (106) und des Isolierklebemittels (107) das Isolierklebemittel (107) aushärtet und schrumpft, bevor das leitfähige Klebemittel (106) aushärtet, um die Elektrode (102) an der Schaltungsplatine (101) mit der hervorstehenden Elektrode (104) an dem Halbleiterelement (103) sicher zu verbinden.
  11. Verfahren nach einem der Ansprüche 1 bis 10, bei dem während des Aushärtens des Isolierklebemittels (107) eine Aushärtbelastung, welche auf das Halbleiterelement (103) und die Schaltungsplatine (101) durch das Aushärten und Schrumpfen des Isolierklebemittels (107) einwirkt, auf 392,3 × 106 bis 1176,8 × 106 Pa. eingestellt wird, um zu verhindern, dass das Halbleiterelement (103) und die Schaltungsplatine (101) durch das Aushärten und Schrumpfen des Isolierklebemittels (107) beschädigt werden.
  12. Verfahren nach einem der Ansprüche 1 bis 11, bei dem die hervorstehende Elektrode (104) aus Gold, Nickel, Aluminium, Kupfer oder einem Lötmittel gebildet ist.
  13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem das Isolierklebemittel (107) wärmeaushärtend ist.
  14. Verfahren nach einem der Ansprüche 1 bis 13, bei dem das Isolierklebemittel (107) ein Harz der Epoxyreihe, ein Harz der Silikonreihe oder ein Harz der Polyimidreihe ist.
  15. Verfahren nach einem der Ansprüche 9 bis 14, bei dem das leitfähige Klebemittel (106) ein leitfähiger Füller ist, welcher Silber oder Gold enthält.
  16. Halbleitereinrichtung mit einem Halbleiterelement (103), welches auf einer Schaltungsplatine (101) gemäß dem Montageverfahren nach einem der Ansprüche 1 bis 15 montiert ist.
DE69831101T 1997-10-02 1998-09-30 Montagemethode für Halbleiterbauteile auf einer Leiterplatte Expired - Fee Related DE69831101T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26966597 1997-10-02
JP26966597 1997-10-02

Publications (2)

Publication Number Publication Date
DE69831101D1 DE69831101D1 (de) 2005-09-08
DE69831101T2 true DE69831101T2 (de) 2006-06-08

Family

ID=17475515

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69831100T Expired - Fee Related DE69831100T2 (de) 1997-10-02 1998-09-30 Montagemethode für Halbleiterbauteile auf einer Leiterplatte
DE69831101T Expired - Fee Related DE69831101T2 (de) 1997-10-02 1998-09-30 Montagemethode für Halbleiterbauteile auf einer Leiterplatte
DE69809787T Expired - Lifetime DE69809787T2 (de) 1997-10-02 1998-09-30 Montagemethode für halbleiterbauteil auf einer leiterplatte

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69831100T Expired - Fee Related DE69831100T2 (de) 1997-10-02 1998-09-30 Montagemethode für Halbleiterbauteile auf einer Leiterplatte

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69809787T Expired - Lifetime DE69809787T2 (de) 1997-10-02 1998-09-30 Montagemethode für halbleiterbauteil auf einer leiterplatte

Country Status (7)

Country Link
US (1) US6651320B1 (de)
EP (3) EP1020104B1 (de)
KR (1) KR100395444B1 (de)
CN (1) CN1138460C (de)
DE (3) DE69831100T2 (de)
TW (1) TW398045B (de)
WO (1) WO1999018766A1 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT410882B (de) * 2000-08-17 2003-08-25 Datacon Semiconductor Equip Verfahren und einrichtung zum befestigen von elektronischen schaltungen
JP2002261262A (ja) * 2001-03-01 2002-09-13 Mitsubishi Heavy Ind Ltd イメージセンサ及びその製造方法
DE10110999A1 (de) * 2001-03-07 2002-10-02 Infineon Technologies Ag Anordnung mit elektronischem Bauteil und einer Leiterplatte
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
WO2004010499A1 (ja) * 2002-07-19 2004-01-29 Matsushita Electric Industrial Co., Ltd. モジュール部品
US20050121806A1 (en) * 2003-12-04 2005-06-09 White Electronic Designs Corporation Method for attaching circuit elements
US8114158B2 (en) 2004-08-03 2012-02-14 Kspine, Inc. Facet device and method
US7202571B2 (en) * 2004-08-16 2007-04-10 Delphi Technologies, Inc. Electronic module with form in-place pedestal
CN100441069C (zh) * 2005-01-21 2008-12-03 财团法人工业技术研究院 电子元件安装及安装方法
US20070235217A1 (en) * 2006-03-29 2007-10-11 Workman Derek B Devices with microjetted polymer standoffs
JP2008015403A (ja) * 2006-07-10 2008-01-24 Nec Lcd Technologies Ltd フレキシブル配線シートおよびそれを備えた平面表示装置およびその製造方法
JP5018117B2 (ja) 2007-02-15 2012-09-05 富士通セミコンダクター株式会社 電子部品の実装方法
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
US8828058B2 (en) 2008-11-11 2014-09-09 Kspine, Inc. Growth directed vertebral fixation system with distractible connector(s) and apical control
US8357183B2 (en) 2009-03-26 2013-01-22 Kspine, Inc. Semi-constrained anchoring system
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
US9168071B2 (en) 2009-09-15 2015-10-27 K2M, Inc. Growth modulation system
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
US9333009B2 (en) 2011-06-03 2016-05-10 K2M, Inc. Spinal correction system actuators
US9111159B2 (en) * 2011-09-09 2015-08-18 Metrologic Instruments, Inc. Imaging based barcode scanner engine with multiple elements supported on a common printed circuit board
US8920472B2 (en) 2011-11-16 2014-12-30 Kspine, Inc. Spinal correction and secondary stabilization
US9451987B2 (en) 2011-11-16 2016-09-27 K2M, Inc. System and method for spinal correction
US9468469B2 (en) 2011-11-16 2016-10-18 K2M, Inc. Transverse coupler adjuster spinal correction systems and methods
WO2014172632A2 (en) 2011-11-16 2014-10-23 Kspine, Inc. Spinal correction and secondary stabilization
US9468468B2 (en) 2011-11-16 2016-10-18 K2M, Inc. Transverse connector for spinal stabilization system
CN103025145B (zh) * 2012-12-04 2016-09-07 施耐德万高（天津）电气设备有限公司 一种导体组装固定装置
US9468471B2 (en) 2013-09-17 2016-10-18 K2M, Inc. Transverse coupler adjuster spinal correction systems and methods
DE102014211545A1 (de) * 2014-06-17 2015-12-17 Continental Automotive Gmbh Verfahren zur Montage eines ungehäusten Halbleiterchips auf einem Substrat
JP2016162908A (ja) * 2015-03-03 2016-09-05 アズビル株式会社 回路基板の接続構造
JP2016178196A (ja) * 2015-03-19 2016-10-06 株式会社東芝 半導体装置及びその製造方法
JP6753725B2 (ja) * 2016-08-08 2020-09-09 株式会社フジクラ 実装体
CN108617084A (zh) * 2018-06-19 2018-10-02 信利光电股份有限公司 一种抗电磁干扰软性电路板和制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4774634A (en) 1986-01-21 1988-09-27 Key Tronic Corporation Printed circuit board assembly
DE4121449A1 (de) 1991-06-28 1993-01-07 Siemens Ag Hoergeraet, insbesondere am kopf tragbares mini-hoergeraet, und verfahren zur herstellung
US5162613A (en) 1991-07-01 1992-11-10 At&T Bell Laboratories Integrated circuit interconnection technique
JP3225062B2 (ja) * 1991-08-05 2001-11-05 ローム株式会社 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JPH06103707B2 (ja) * 1991-12-26 1994-12-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップの交換方法
EP0603928A1 (de) * 1992-12-21 1994-06-29 Delco Electronics Corporation Hybridschaltung
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5820716A (en) 1993-11-05 1998-10-13 Micron Technology, Inc. Method for surface mounting electrical components to a substrate
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JP3243956B2 (ja) * 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
JP3012809B2 (ja) * 1995-07-14 2000-02-28 松下電器産業株式会社 半導体装置の電極構造体の形成方法
JP3070473B2 (ja) * 1996-02-28 2000-07-31 日本電気株式会社 半導体装置の実装方法及び構造
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US5773083A (en) * 1996-08-02 1998-06-30 Motorola, Inc. Method for coating a substrate with a coating solution
US6100112A (en) 1998-05-28 2000-08-08 The Furukawa Electric Co., Ltd. Method of manufacturing a tape carrier with bump

Also Published As

Publication number Publication date
TW398045B (en) 2000-07-11
WO1999018766A1 (en) 1999-04-15
EP1020104A1 (de) 2000-07-19
CN1271509A (zh) 2000-10-25
DE69831100D1 (de) 2005-09-08
KR100395444B1 (ko) 2003-08-21
EP1175138A3 (de) 2002-03-13
US6651320B1 (en) 2003-11-25
EP1194030B1 (de) 2005-08-03
EP1020104B1 (de) 2002-11-27
EP1175138B1 (de) 2005-08-03
DE69831100T2 (de) 2006-06-08
EP1175138A2 (de) 2002-01-23
DE69809787T2 (de) 2003-09-18
DE69809787D1 (de) 2003-01-09
KR20010024320A (ko) 2001-03-26
CN1138460C (zh) 2004-02-11
DE69831101D1 (de) 2005-09-08
EP1194030A1 (de) 2002-04-03

Similar Documents

Publication Publication Date Title
DE69831101T2 (de) Montagemethode für Halbleiterbauteile auf einer Leiterplatte
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE19736962B4 (de) Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
DE69824522T2 (de) Leitende Paste mit hoher Wärmeleitfähigkeit und diese enthaltende elektronische Teile
WO2001075969A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
DE19644297A1 (de) Halbleiterbauelement
DE102005034485A1 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE60026028T2 (de) Eine integrierte schaltungspackung mit einer lüftungsöffnung
EP3583621A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE102006033702B3 (de) Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
DE60009464T2 (de) Leitfähige harzzusammensetzung; elektronisches modul das diese verwendet und verfahren zur herstellung dieses moduls
EP3233345B1 (de) Verfahren zur voidreduktion in lötstellen
DE10196082B4 (de) FLIP-CHIP-Montageverfahren
WO2006013145A1 (de) Leiterplatte mit smd-bauteilen und mindestens einem bedrahteten bauteil sowie ein verfahren zum bestücken, befestigen und elektrischen kontaktieren der bauteile
DE102004005685A1 (de) Verfahren zum Herstellen einer elektronischen Komponente
EP0923791A1 (de) Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat
DE10151657C1 (de) Verfahren zur Montage eines Chips auf einem Substrat
DE4327560A1 (de) Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
EP2609795B1 (de) Verfahren zur bestückung einer leiterplatte mit mehreren bauteilen und elektrische schaltung mit einer leiterplatte und darauf montierten mehreren bauteilen
DE60006360T2 (de) Epoxidharzzusammensetzung
DE4310930A1 (de) Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
DE19915745A1 (de) Montagestruktur von elektronischen Teilen und Montageverfahren von elektronischen Teilen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8339 Ceased/non-payment of the annual fee