DE69818185T2 - Halbleiterverpackung und deren Herstellungsmethode - Google Patents

Halbleiterverpackung und deren Herstellungsmethode Download PDF

Info

Publication number
DE69818185T2
DE69818185T2 DE69818185T DE69818185T DE69818185T2 DE 69818185 T2 DE69818185 T2 DE 69818185T2 DE 69818185 T DE69818185 T DE 69818185T DE 69818185 T DE69818185 T DE 69818185T DE 69818185 T2 DE69818185 T2 DE 69818185T2
Authority
DE
Germany
Prior art keywords
thermally conductive
conductive film
semiconductor package
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69818185T
Other languages
English (en)
Other versions
DE69818185D1 (de
Inventor
Koichi Hirakata-shi Hirano
Seiichi Hirakata-shi Nakatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69818185D1 publication Critical patent/DE69818185D1/de
Publication of DE69818185T2 publication Critical patent/DE69818185T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleitergehäusen, die für verschiedene Arten elektrischer und elektronischer Bauelemente verwendet werden und insbesondere die Herstellung von Halbleitergehäusen, die die gleiche Größe wie ein Halbleiterchip haben und die Wärme hervorragend ableiten.
  • In den vergangenen Jahren sind Halbleiterchips immer dichter integriert worden, und die Funktionen von Halbleiterchips haben sich immer weiter fortentwickelt. Infolgedessen haben die Größe von Halbleiterchips und die Anzahl der Elektroden auf dem Halbleiterchip bemerkenswert zugenommen. Ein Halbleitergehäuse muß jedoch andererseits miniaturisiert werden, um der Nachfrage nach hocheffizienten und miniaturisierten elektronischen Bauelementen nachzukommen. Unter diesen Umständen hat sich das Halbleitergehäuse vom Typ eines quadratischen Flachgehäuses QFP (Quad Flat Package), das ein Halbleitergehäuse mit Zuführungen ist, die um den Umfangsteil des Gehäuses herum angeordnet sind, zum Typ des Ball Grid Array (BGA) verschoben, das ein Halbleitergehäuse mit Elektroden ist, die auf einer Bodenfläche in einem Flächenarray angeordnet sind, und dem Typ Chip Scale Package (CSP) verschoben, das ein Halbleitergehäuse ist, das weiter miniaturisiert ist.
  • 10 ist eine Querschnittsansicht, die die Konfiguration des Halbleitergehäuses vom Typ CSP zeigt. Wie in 10 gezeigt, werden auf auf einem Halbleiterchip 101 ausgebildeten Elektroden Bondhügel 102 ausgebildet, wobei der Halbleiterchip 101 mit der aktiven Seite nach unten über ein leitendes Harz 103 mit auf einem Verdrahtungssubstrat 105 ausgebildeten Elektroden 104 verbunden ist. Weiterhin ist der Raum zwischen dem Halbleiterchip 101 und dem Verdrahtungssubstrat 105 mit einem abdichtenden Harz 107 gefüllt, um die Luftdichtheit sicherzustellen. In 10 bezeichnet die Zahl 106 eine externe Zuführungselektrode.
  • Wenn das Halbleitergehäuse vom Typ CSP verwendet wird, kann durch Miniaturisieren des Gehäuses ein Bereich der Leiterplatte effizient verwendet werden. Dadurch kann sich das Gehäuse für rauscharme Hochgeschwindigkeitsschaltungen eignen.
  • Das obenerwähnte herkömmliche Halbleitergehäuse vom Typ CSP weist jedoch die folgenden Probleme auf. Das heißt, wenn die Zuverlässigkeit wie etwa ein Wärmeschock ausgewertet wird, dann ist ein abdichtender Teil zwischen einem Halbleiterchip und einem Verdrahtungssubstrat rißanfällig, da sich der Wärmeausdehnungskoeffizient des Halbleiterchips und der des Verdrahtungssubstrats unterscheiden, wodurch sich die Luftdichtheit verschlechtern könnte. Durch das Durchführen eines Prozesses für abdichtendes Harz und Beschichtung können weiterhin die Kosten und die Anzahl der Schritte der Herstellung möglicherweise ansteigen. Außerdem ist die Wärmeleitfähigkeit zwischen dem Halbleiterchip und dem Verdrahtungssubstrat sehr schlecht, und es ist sehr schwierig, die in dem Halbleiterchip erzeugte Wärme freizusetzen.
  • Aus EP-A-O 446 666 A2 ist ein Verfahren zur Herstellung eines Halbleitergehäuses bekannt, das ein die mechanische Basis darstellendes organisches Substrat umfaßt. Ein Halbleiterchip ist mit dem Substrat über mit Kontaktstellen verbundenen Löthügeln verbunden. Der Halbleiterchip ist an seiner Umfangsfläche und in der Lücke zwischen dem Halbleiterchip und dem Substrat durch eine Vergußmasse verkapselt, die aus einer wärmeleitenden Mischung besteht. Die Vergußmasse wird aufgetragen, nachdem der Halbleiterchip und das Substrat durch die Löthügel verbunden worden sind.
  • US-A-5,622,590 betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, das ein Substrat und einen Halbleiterchip, die durch Bondhügelelektroden an dem Halbleiterchip, Elektroden an dem Substrat und leitenden Klebstoff dazwischen verbunden sind, umfaßt. Nachdem der Halbleiterchip und das Substrat über die Bondhügelelektroden, die Elektroden auf dem Substrat und den leitenden Klebstoff verbunden worden sind, wird die restliche Lücke mit warmhärtendem Harz gefüllt. Bevor der Halbleiterchip und das Substrat verbunden werden, muß die Bondhügelelektrode eingeebnet werden, um eine gleichförmige Höhe und eine flache obere Oberfläche zu erhalten, wonach der leitende Klebstoff über ein Übertragungsverfahren an die Bondhügelelektroden geliefert wird.
  • Die vorliegende Erfindung strebt an, die oben erwähnten Probleme zu lösen und ein Verfahren zur Herstellung eines Halbleitergehäuses, das nicht durch Harz abgedichtet werden muß, hinsichtlich der Zuverlässigkeit, Luftdichtheit und Wärmeleitfähigkeit ausgezeichnet ist und bei geringen Kosten leicht hergestellt werden kann, bereitzustellen.
  • Zur Lösung der oben erwähnten Aufgabe umfaßt das Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung die folgenden Schritte:
    • – Bereitstellen eines Halbleiterchips mit einer ersten Hauptfläche, auf der Elektroden ausgebildet werden, einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche und einer Umfangskantenfläche, die sich von der ersten Hauptfläche zu der zweiten Hauptfläche erstreckt,
    • – Bereitstellen eines wärmeleitenden Films, der 70–95 Gewichtsteile anorganischen Füllstoffs und 5–30 Gewichtsteile warmhärtenden Harzes enthält, wobei der wärmeleitende Film eine erste Fläche aufweist und sich in einem ungehärteten Zustand befindet und flexibel ist;
    • – Positionieren des Halbleiterchips mit seiner Hauptfläche auf der ersten Fläche des wärmeleitenden Films;
    • – Warmpressen des positionierten Halbleiterchips in den wärmeleitenden Film, um den wärmeleitenden Film an die erste Hauptfläche und die Umfangskantenfläche zu bonden und das warmhärtende Harz auszuhärten; und
    • – elektrisches Verbinden der Elektroden mit externen Zuführungselektroden.
  • Gemäß dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung kann ein wärmeleitendes Halbleitergehäuse mit einem darin montierten Halbleiterchip leicht realisiert werden, weil der wärmeleitende Film im ungehärteten Zustand flexibel ist, weshalb er bei geringer Temperatur und geringem Druck in eine gewünschte Form gebracht werden kann, und weil eine in dem wärmeleitenden Film enthaltene warmhärtende Harzzusammensetzung bei Erwärmung mit Druck gehärtet werden kann, weshalb aus dem wärmeleitenden Film ein starres Substrat ausgebildet werden kann.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung liegt die Temperatur bei einem Prozeß zum Warmpressen bevorzugt im Bereich 170–260°C, weil, wenn die Temperatur zu niedrig liegt, eine warmhärtende Harzzusammensetzung nicht ausreichend gehärtet wird; und wenn die Temperatur zu hoch liegt, die warmhärtende Harzzusammensetzung mit der Zersetzung beginnt.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung liegt der Druck bei einem Prozeß zum Warmpressen bevorzugt im Bereich 1–20 MPa, weil, wenn der Druck zu niedrig ist, ein wärmeleitender Film nur schwierig an eine Elektrodenfläche eines Halbleiterchips, wo Elektroden ausgebildet sind, und an Kantenflächen des Halbleiterchips, die der Elektrodenfläche benachbart sind, zu bonden ist, und ein Halbleiterchip für Beschädigungen anfällig ist, wenn der Druck zu hoch ist.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß vor dem Positionierungsschritt ein Schritt des Ausbildens von Durchgangslöchern in dem wärmeleitenden Film gegenüber den auf dem Halbleiterchip ausgebildeten Elektroden aufgenommen wird. Gemäß diesem bevorzugten Beispiel wird es bei Ausbildung eines Bondhügels auf einer in einem Halbleiterchip ausgebildeten Elektrode leichter, eine Position des Halbleiterchips auf die des wärmeleitenden Films abzustimmen. Weiterhin wird in diesem Fall bevorzugt, daß die Durchgangslöcher durch Laserbearbeitung, Bohren oder Stanzen ausgebildet werden. Weiterhin wird in diesem Fall bevorzugt, daß nach der Ausbildung der Durchgangslöcher ein Schritt des Füllens einer warmhärtenden Harzzusammensetzung in die Durchgangslöcher aufgenommen wird. In diesem Fall wird es bevorzugt, daß bei einem Prozeß zum Füllen einer leitenden Harzzusammensetzung in die Durchgangslöcher die leitende Harzzusammensetzung nur in einen Teil des Durchgangsloch auf der Seite der externen Zuführungselektroden gefüllt wird. Gemäß diesem bevorzugten Beispiel kann beim Integrieren eines Halbleiterchips mit einem wärmeleitenden Film ein Kurzschluß und eine Trennung, die durch Herausfließen überschüssiger leitender Harzzusammensetzung verursacht werden, verhindert werden. Da auf einer Seite des Durchgangslochs eine Öffnung vorliegt, wird es beim Legen eines Halbleiterchips mit einem auf einer Elektrode ausgebildeten Bondhügel auf einen wärmeleitenden Film leichter, eine Position des Halbleiterchips auf die des wärmeleitenden Films abzustimmen, obwohl eine leitende Harzzusammensetzung vorliegt. In diesem Fall wird bevorzugt, daß eine warmhärtende Harzzusammensetzung mindestens eine Art von Metallpulver ausgewählt aus einer Gruppe bestehend aus Gold, Silber, Kupfer, Palladium und Nickel, ein warmhärtendes Harz und ein Härtemittel enthält.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß, nachdem mehrere Halbleiterchips mit ihrer Hauptfläche auf dem wärmeleitenden Film positioniert und die mehreren Halbleiterchips und ihre jeweiligen externen Zuführungselektroden einstückig ausgebildet sind, die an den wärmeleitenden Film und die jeweiligen externen Zuführungselektroden gebondeten mehreren Halbleiterchips in einzelne Halbleitergehäuse unterteilt werden. Gemäß diesem bevorzugten Beispiel können mit einer Operation viele Halbleitergehäuse erhalten werden.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß vor dem Positionierungsschritt Bondhügel an den auf einem Halbleiterchip ausgebildeten Elektroden ausgebildet werden. Weiterhin wird in diesem Fall bevorzugt, daß die Bondhügel zur Verbindung mit einer externen Zuführungselektrode bei dem Warmpreßschritt in einen wärmeleitenden Film eindringen.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß ein Metallfilm auf einer der ersten Fläche gegenüberliegenden Fläche des wärmeleitenden Films positioniert wird, wobei der Metallfilm zur Ausbildung der externen Zuführungselektroden in einer gewünschten Form strukturiert wird.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß eine Elektrodenstruktur, die in einer gewünschten Form strukturiert ist, zur Ausbildung der externen Zuführungselektroden auf eine zweite Fläche des wärmeleitenden Films gegenüber der ersten Fläche übertragen wird, auf die ein Halbleiterchip gelegt ist.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß ein Verdrahtungssubstrat mit einer in einer gewünschten Elektrodenform strukturierten Flächenverdrahtung zur Ausbildung der externen Zuführungselektroden an die zweite Fläche des wärmeleitenden Films gegenüber der ersten Fläche gebondet wird.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß der anorganische Füllstoff mindestens einen ausgewählt aus einer Gruppe bestehend aus Al2O3, Mg0, BN und AlN enthält.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß der anorganische Füllstoff einen Teilchendurchmesser im Bereich von 0,1–100 μm aufweist.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß die warmhärtende Harzzusammensetzung mindestens eine Art von Harz als Hauptkomponente ausgewählt aus einer Gruppe bestehend aus Epoxidharz, Phenolharz und Cyanatharz enthält.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß die warmhärtende Harzzusammensetzungen bromiertes polyfunktionelles Epoxidharz als Hauptkomponente und weiterhin Novolakharz aus Bisphenol A als Härtmittel und Imidazol als Härtförderer enthält.
  • Bei dem Verfahren zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung wird bevorzugt, daß der wärmeleitende Film mindestens eine Art ausgewählt aus einer Gruppe bestehend aus einem Haftvermittler, einem Dispersionsmittel, einem Farbmittel und einem Entformungsmittel enthält.
  • 1 ist eine Querschnittsansicht, die die Konfiguration eines Halbleitergehäuses zeigt, wie es durch das Verfahren gemäß der vorliegenden Erfindung erhalten wird.
  • 2 ist eine Querschnittsansicht, die einen wärmeleitenden Film als Basiskomponente eines Halbleitergehäuses zeigt, wie es durch das Verfahren gemäß der vorliegenden Erfindung erhalten wird.
  • 3(a)–(e) sind Querschnittsansichten, die einen Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen.
  • 4(a)– (d) sind Querschnittsansichten, die einen weiteren Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen.
  • 5(a) –(c) sind Querschnittsansichten, die einen Prozeß zur Ausbildung einer externen Zuführungselektrode durch Ätzen zeigen.
  • 6(a) –(c) sind Querschnittsansichten, die einen Prozeß zur Ausbildung einer externen Zuführungselektrode durch Umschreibung zeigen.
  • 7(a)–(d) sind Querschnittsansichten, die einen weiteren Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen.
  • 8(a)–(d) sind Querschnittsansichten, die einen weiteren Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen.
  • 9(a)–(d) sind Querschnittsansichten, die einen weiteren Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen.
  • 10 ist eine Querschnittsansicht, die die Konfiguration eines herkömmlichen Halbleitergehäuses zeigt.
  • Bei der vorliegenden Erfindung ist eine Hauptkomponente die Verwendung eines wärmeleitenden Films, der aus 5–30 Gewichtsteilen einer warmhärtenden Harzzusammensetzung, in die 70–95 Gewichtsteile anorganischer Füllstoff hoher Dichte gefüllt sind, der etwa den gleichen Wärmeausdehnungskoeffizienten in der Ebene wie ein Halbleiterchip und in einem ungehärteten Zustand eine große Wärmeleitfähigkeit und Flexibilität aufweist, besteht. Der wärmeleitende Film kann bei niedriger Temperatur und geringem Druck in eine gewünschte Form gebracht werden, da der wärmeleitende Film im ungehärteten Zustand flexibel ist. Weiterhin ist ein aus dem wärmeleitenden Film hergestelltes Substrat starr, da die in dem wärmeleitenden Film enthaltene warmhärtende Harzzusammensetzung durch Komprimierung unter gleichzeitiger Erwärmung gehärtet wird. Dementsprechend kann unter Verwendung des wärmeleitenden Films ein wärmeleitendes Halbleitergehäuse mit einem darin montierten Halbleiterchip leicht realisiert werden.
  • Folgendes ist eine erste Ausführungsform der vorliegenden Erfindung. Das heißt, Durchgangslöcher werden in dem wärmeleitenden Film gegenüber an einem Halbleiterchip ausgebildeten Elektroden ausgebildet, eine leitende Harzzusammensetzung wird in die Durchgangslöcher gefüllt, der Halbleiterchip wird mit seiner Hauptfläche auf einer ersten Fläche des wärmeleitenden Films positioniert, so daß Positionen von in dem wärmeleitenden Film ausgebildeten Durchgangslöchern denen der an dem Halbleiterchip ausgebildeten Elektroden entsprechen, und der positionierte Halbleiterchip wird in den wärmeleitenden Film warmgepreßt. Dadurch wird der wärmeleitende Film gehärtet und mit dem Halbleiterchip integriert, und der Halbleiterchip wird mit externen Zuführungselektroden integriert. Gemäß der ersten Ausführungsform der vorliegenden Erfindung kann ein Halbleiterchip direkt auf einem Substrat montiert werden und ein Wärme ausgezeichnet ableitendes Halbleitergehäuse kann realisiert werden.
  • Folgendes ist eine zweite Ausführungsform der vorliegenden Erfindung. Das heißt, ein Halbleiterchip mit Bondhügeln wird mit seiner Hauptfläche auf einer ersten Fläche des wärmeleitenden Films positioniert und in den wärmeleitenden Film warmgepreßt. Dadurch wird der wärmeleitende Film gehärtet und mit dem Halbleiterchip integriert, und die Bondhügel dringen in den wärmeleitenden Film ein und werden mit externen Zuführungselektroden integriert.
  • Folgendes ist eine dritte Ausführungsform der vorliegenden Erfindung. Das heißt, Durchgangslöcher werden in dem wärmeleitenden Film ausgebildet, ein Halbleiterchip mit Bondhügeln wird mit seiner Hauptfläche auf der ersten Fläche des wärmeleitenden Films positioniert, um Positionen der in dem wärmeleitenden Film ausgebildeten Durchgangslöcher auf die der an dem Halbleiterchip ausgebildeten Bondhügel abzustimmen, und der positionierte Halbleiterchip wird in den wärmeleitenden Film warmgepreßt. Dadurch wird der wärmeleitende Film gehärtet und mit dem Halbleiterchip integriert, und die Bondhügel dringen in die in dem wärmeleitenden Film ausgebildeten Durchgangslöcher ein und werden mit externen Zuführungselektroden integriert.
  • Folgendes ist eine vierte Ausführungsform der vorliegenden Erfindung. Das heißt, ein Halbleiterchip wird mit seiner Hauptfläche auf der ersten Fläche des wärmeleitenden Films positioniert und in den wärmeleitenden Film warmgepreßt. Dadurch wird der wärmeleitende Film gehärtet und mit einem Halbleiterchip integriert. Ein Verdrahtungssubstrat mit an einer zuvor ausgebildeten äußersten Schicht ausgebildeten Elektroden wird zur Ausbildung externer Zuführungselektroden mit dem wärmeleitenden Film integriert. Bei der vierten Ausführungsform kann der wärmeleitende Film mit einem Halbleiterchip integriert werden, indem ein in dem oben erwähnten ersten, zweiten und dritten Ausführungsbeispiel erläutertes Verfahren verwendet wird.
  • Es werden unten weitere, Ausführungsformen der vorliegenden Erfindung betreffende Einzelheiten erläutert.
  • 1 ist eine Querschnittsansicht, die die Konfiguration eines Halbleitergehäuses zeigt, wie es durch ein Verfahren gemäß der vorliegenden Erfindung erhalten wird. Wie in 1 gezeigt, wird ein wärmeleitender Film 11, der mindestens anorganischen Füllstoff und eine warmhärtende Harzzusammensetzung enthält, an eine erste Hauptfläche 110 und eine Umfangskantenfläche 112 eines Halbleiterchips 12 mit einer ersten Hauptfläche 110, auf der die Elektroden ausgebildet sind, und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche 111 und einer Umfangskantenfläche 112, die sich von der ersten Hauptfläche zu der zweiten Fläche erstreckt, gebondet. Der wärmeleitende Film 11 wird mit dem Halbleiterchip 12 integriert. Bondhügel 14 sind auf den auf dem Halbleiterchip 12 ausgebildeten Elektroden ausgebildet, und die Bondhügel 14 sind über eine leitende Harzzusammensetzung 13 mit externen Zuführungselektroden 15 verbunden.
  • 2 ist eine Querschnittsansicht, die einen wärmeleitenden Film 11 als Basiskomponente eines Halbleitergehäuses zeigt, das von dem Verfahren gemäß der vorliegenden Erfindung verwendet werden soll. Wie in 2 gezeigt, wird ein wärmeleitender Film 11 auf einem Entformungsfilm 22 ausgebildet. In diesem Fall wird zunächst eine Mischungsaufschlämmung hergestellt, die mindestens anorganischen Füllstoff, eine warmhärtende Harzzusammensetzung, ein Lösungsmittel mit einem Siedepunkt von mindestens 150°C und ein Lösungsmittel mit einem Siedepunkt von höchstens 100°C enthält, und auf dem Entformungsfilm 22 wird ein Film aus der Mischungsaufschlämmung ausgebildet. Es besteht keine Einschränkung auf dieses Verfahren zur Ausbildung eines Films, und andere Verfahren, wie etwa ein Schabermesserverfahren, ein Beschichterverfahren und ein Extrusionsformverfahren können verwendet werden. Als nächstes wird nur das Lösungsmittel mit einem Siedepunkt von höchstens 100°C, das in der auf dem Entformungsfilm 22 ausgebildeten Mischungsaufschlämmung enthalten ist, verdampft.
  • Dementsprechend wird der wärmeleitende Film 11, der sich in einem ungehärteten Zustand befindet und flexibel ist, erhalten. Als Hauptkomponente der warmhärtenden Harzzusammensetzung kann ein Epoxidharz, ein Phenolharz oder ein Cyanatharz verwendet werden. Es wird besonders bevorzugt, bromiertes Epoxidharz zu verwenden, da das bromierte Epoxidharz Flammenbeständigkeit aufweist. Novolakharz aus Bisphenol A kann als Härtmittel in der warmhärtenden Harzzusammensetzung verwendet werden. Als Härtförderer kann Imidazol verwendet werden.
  • Der wärmeleitende Film umfaßt 70–95 Gewichtsteile, bevorzugt 85–95 Gewichtsteile, anorganischen Füllstoffs und 5–30 Gewichtsteile warmhärtenden Harzes. Wenn ein Füllverhältnis des anorganischen Füllstoffs unter 70 Gewichtsteilen liegen würde, sinkt die Wärmeleitfähigkeit, und wenn ein Füllverhältnis des anorganischen Füllstoffs über 95 Gewichtsteilen liegen würde, sinkt die Menge der warmhärtenden Harzzusammensetzung, die den wärmeleitenden Film flexibel macht, und folglich verschlechtert sich die Formbarkeit des wärmeleitenden Films. Das Füllverhältnis des anorganischen Füllstoffs wird in der Zusammensetzung berechnet, die kein Lösungsmittel mit einem Siedepunkt von höchstens 100°C enthält. Als anorganischer Füllstoff können Al2O3, MgO, BN und AlN verwendet werden, da sie eine große Wärmeleitfähigkeit aufweisen und bevorzugt verwendet werden können. Es wird bevorzugt, daß der anorganische Füllstoff einen Teilchendurchmesser zwischen 0,1 und 100 μm aufweist. Wenn der Teilchendurchmesser des anorganischen Füllstoffs zu klein oder zu groß ist, sinkt das Füllverhältnis des anorganischen Füllstoffs, die Wärmeleitfähigkeit des wärmeleitenden Films verschlechtert sich, die Differenz zwischen dem Wärmeausdehnungskoeffizienten des wärmeleitenden Films und dem des Halbleiterchips nimmt zu, weshalb sich der wärmeleitende Film nicht länger für ein Halbleitergehäuse eignet. Als Lösungsmittel mit einem Siedepunkt von mindestens 150°C können Ethylcarbitol, Butylcarbitol und Butylcarbitolacetat verwendet werden. Als Lösungsmittel mit einem Siedepunkt von höchsten s 100°C können Methylethylketon, Isopropanol oder Toluol verwendet werden. Der in einem wärmeleitenden Film enthaltenen Zusammensetzung können gegebenenfalls ein Haftvermittler, ein Dispersionsmittel, ein Farbmittel und ein Entformungsmittel zugesetzt werden.
  • Weiterhin sind in der obenerwähnten Mischungsaufschlämmung ein Lösungsmittel mit einem Siedepunkt von mindestens 150°C und ein Lösungsmittel mit einem Siedepunkt von höchstens 100°C enthalten, doch sind die Lösungsmittel möglicherweise nicht immer enthalten, wenn der wärmeleitende Film flexibel ist, wenn sich die warmhärtende Harzzusammensetzung in einem ungehärteten Zustand befindet. In eine wärmeleitende Mischung, die ein wärmeleitender Film nach der Härtung ist, kann anorganischer Füllstoff mit hoher Dichte gefüllt werden. Wenn die wärmeleitende Mischung verwendet wird, kann ein Halbleitergehäuse realisiert werden, das fast den gleichen Wärmeausdehnungskoeffizienten wie der Halbleiterchip aufweist und das Wärme ausgezeichnet ableitet.
  • Als nächstes wird ein Verfahren zur Herstellung eines Halbleitergehäuses mit der obenerwähnten Konfiguration erläutert.
  • Die 3(a)–(e) sind Querschnittsansichten, die einen Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen. Zunächst wird, wie in 3(a) gezeigt, wie oben erwähnt (unter Bezugnahme auf 2 und deren Erläuterung) auf einem Entformungsfilm 32 ein wärmeleitender Film 11 ausgebildet. Als nächstes werden, wie in 3(b) gezeigt, in dem Entformungsfilm 32 und dem wärmeleitenden Film 11 Durchgangslöcher 33 ausgebildet. Die Durchgangslöcher 33 können durch Laserbearbeitung mit einem Kohlendioxidlaser oder Excimerlaser, durch Bohren oder durch Stanzen ausgebildet werden. Insbesondere wird die Laserbearbeitung bevorzugt, da sie ohne weiteres und mit hoher Genauigkeit durchgeführt werden kann. Wie in 3(c) gezeigt, wird als nächstes in die Durchgangslöcher 33 eine leitende Harzzusammensetzung 13 gefüllt. Als die leitende Harzzusammensetzung 13 kann eine leitende Paste verwendet werden, die eine Mischung ist, die Metallpulver, warmhärtendes Harz und ein Härtmittel für Harz enthält. Als Metallpulver können Gold, Silber, Kupfer, Palladium oder Nickel verwendet werden, da sie hinsichtlich ihres elektrischen Widerstandswerts und ihrer Zuverlässigkeit bevorzugt sind. Als das warmhärtende Harz kann Epoxidharz verwendet werden, und als Härtmittel für das Harz kann Imidazol verwendet werden. Wie in 3(d) gezeigt, wird als nächstes, nachdem der Entformungsfilm 32 von dem wärmeleitenden Film 11 abgezogen worden ist, der Halbleiterchip 12 auf dem wärmeleitenden Film 11 positioniert, so daß Positionen der in dem wärmeleitenden Film 11 ausgebildeten Durchgangslöcher 33 denen von an dem Halbleiterchip 12 ausgebildeten Elektroden entsprechen. Wie in 3(e) gezeigt, wird als nächstes der Halbleiterchip 12 in den wärmeleitenden Film 11 warmgepreßt, und der wärmeleitende Film 11 wird gehärtet und mit dem Halbleiterchip 12 integriert. Ein Prozeß zum Warmpressen wird unter Verwendung eines Werkzeugs. durchgeführt, und die in dem wärmeleitenden Film 11 enthaltene warmhärtende Harzzusammensetzung wird einmal weich und härtet dann. Folglich wird eine wärmeleitende Mischung, die der wärmeleitende Film 11 nach der Härtung ist, an die erste Hauptfläche 110 gebondet, d. h. die Elektrodenfläche des Halbleiterchips 12, wo Elektroden ausgebildet sind, und an die Umfangskantenflächen 112 des Halbleiterchips, die der Elektrodenfläche benachbart sind. Dadurch wird die Kriechentfernung von außerhalb zu auf dem Halbleiterchip 12 ausgebildeten Elektroden 12 groß, und der Einfluß der Feuchtigkeitsadsorption usw. nimmt ab.
  • Schließlich werden externe Zuführungselektroden 15, die mit der warmhärtenden Harzzusammensetzung 13 verbunden werden, auf einer Seite des wärmeleitenden Films 11 ausgebildet, die einer Seite des Halbleiterchips 12 gegenüberliegt. Als Verfahren zum Ausbilden der externen Zuführungselektrode 15 können ein Siebdruckverfahren, eine Umschreibung oder Ätzen verwendet werden. Insbesondere werden das Ätzen und die Umschreibung bevorzugt, da die externe Zuführungselektrode 15 mit dem wärmeleitenden Film 11 integriert ist. Gemäß den obenerwähnten Vorgehensweisen wird ein Halbleitergehäuse erhalten.
  • Die 4(a)–(d) sind Querschnittsansichten, die einen weiteren Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen. 4(a) zeigt einen wärmeleitenden Film 11, in dem durch die gleiche Vorgehensweise wie denen von 3(a) und (b) Durchgangslöcher 33 ausgebildet sind. In 4(a) bezeichnet die Zahl 32 einen Entformungsfilm.
  • Wie in 4(b) gezeigt, wird eine leitende Harzzusammensetzung 13 in die Durchgangslöcher 33 gefüllt. In diesem Fall wird nur der einer Öffnung 45 des Durchgangslochs 33 zugewandte Teil mit der leitenden Harzzusammensetzung 13 gefüllt, und der einer Öffnung 46 des Durchgangslochs 33 zugewandte Teil wird nicht mit der leitenden Harzzusammensetzung 13 gefüllt.
  • Wie in 4(c) gezeigt, wird als nächstes der Halbleiterchip 12 so auf dem wärmeleitenden Film 11 positioniert, daß eine Oberfläche des wärmeleitenden Films 11 mit einer Öffnung 46, bei der die leitende Harzzusammensetzung 13 nicht in das Durchgangsloch 33 gefüllt ist, einer Fläche von auf dem Halbleiterchip 12 ausgebildeten Elektroden zugewandt ist, und so, daß die Positionen der Durchgangslöcher 33 denen der auf dem Halbleiterchip 12 ausgebildeten Elektroden entsprechen.
  • Wie in 4(d) gezeigt, wird als nächstes der Halbleiterchip 12 in den wärmeleitenden Film 11 warmgepreßt, und der wärmeleitende Film 11 wird gehärtet und mit dem Halbleiterchip 12 integriert. Ein Prozeß zum Warmpressen wird unter Verwendung eines Werkzeugs durchgeführt, und die in dem wärmeleitenden Film 11 enthaltene warmhärtende Harzzusammensetzung wird einmal weich und härtet dann. Folglich wird eine wärmeleitende Mischung, die der wärmeleitende Film 41 nach der Härtung ist, an die erste Hauptfläche 110 gebondet, d. h. die Elektrodenfläche des Halbleiterchips 12, wo Elektroden ausgebildet sind, und an die Umfangskantenflächen 112 des Halbleiterchips, die der Elektrodenfläche benachbart sind.
  • Schließlich werden externe Zuführungselektroden 15, die mit der leitenden Harzzusammensetzung 13 verbunden werden, auf einem Seite des wärmeleitenden Films 11 ausgebildet, die einer Seite des Halbleiterchips 12 gegenüberliegt. Gemäß den obenerwähnten Vorgehensweisen wird ein Halbleitergehäuse erhalten. In diesem Fall existiert auf einer Seite des wärmeleitenden Films 11, die dem Halbleiterchip 12 zugewandt ist, die leitende Harzzusammensetzung 13 nicht. Selbst wenn der wärmeleitende Film 11 beim Einbetten des Halbleiterchips 12 fließt, fließt deshalb die leitende Harzzusammensetzung 13 nicht, die elektrisch mit dem Halbleiterchip 12 verbunden ist. Dadurch können Kurzschlüsse vermieden werden. Wenn Bondhügel auf auf dem Halbleiterchip 12 ausgebildeten Elektroden ausgebildet werden, wird es des weiteren leichter, eine Position des wärmeleitenden Films 11 auf die des Halbleiterchips 12 abzustimmen, indem Positionen der Bondhügel und jene der Durchgangslöcher 33 abgestimmt werden.
  • Als nächstes wird ein Verfahren zum Ausbilden einer externen Zuführungselektrode erläutert. Die 5(a)–(c) sind Querschnittsansichten, die einen Prozeß zum Ausbilden einer externen Zuführungselektrode durch Ätzen zeigen. Wie in 5(a) gezeigt, werden zuerst in einem wärmeleitenden Film 11 Durchgangslöcher ausgebildet, und in die Durchgangslöcher wird eine leitende Harzzusammensetzung 13 gefüllt. Ein Halbleiterchip 12 wird über eine obere Fläche gelegt, und ein Metallfilm 53 wird auf eine untere Fläche des wärmeleitenden Films 11 gelegt. Als Metallfilm 53 kann ein Kupferfilm verwendet werden. Wie in 5(b) gezeigt, werden als nächstes der wärmeleitende Film 11, der Halbleiterchip 12 und der Metallfilm 53 unter Erwärmung komprimiert, und der wärmeleitende Film 11 wird gehärtet und mit dem Halbleiterchip 12 und dem Metallfilm 53 integriert. Ein Prozeß zum Warmpressen wird unter Verwendung eines Werkzeugs durchgeführt, und die in dem wärmeleitenden Film 51 enthaltene warmhärtende Harzzusammensetzung wird einmal weich und härtet dann. Folglich wird eine wärmeleitende Mischung, die der wärmeleitende Film 11 nach der Härtung ist, an die erste Hauptfläche 110 gebondet, d. h. die Elektrodenfläche des Halbleiterchips 12, wo Elektroden ausgebildet sind, und an die Umfangskantenflächen 112 des Halbleiterchips, die der Elektrodenfläche benachbart sind, und der Metallfilm 53 wird an eine Fläche des wärmeleitenden Films 11 gebondet, die einer Seite des Halbleiterchips 12 gegenüberliegt. Wie in 5(c) gezeigt, wird als nächstes der Metallfilm 53 zur Ausbildung externer Zuführungselektroden 15 durch Ätzen strukturiert. Gemäß den obenerwähnten Vorgehensweisen werden die externen Zuführungselektroden 15 einstückig mit dem wärmeleitenden Film 11 ausgebildet. Das Ätzen wird allgemein als Naßätzen durchgeführt, bei dem Eisen(III)-Chlorid als die Ätzlösung verwendet wird. Die externen Zuführungselektroden können gegebenenfalls vernickelt oder vergoldet werden. Eine externe Zuführungselektrode kann aber auch aus einer Lötkugel ausgebildet werden.
  • Die 6(a)–(c) sind Querschnittsansichten, die einen Prozeß zum Ausbilden einer externen Zuführungselektrode durch Umschreiben zeigen. Wie in 6(a) gezeigt, wird zuerst auf einem Basisfilm 62 ein Metallfilm 53 ausgebildet und strukturiert, um eine Elektrodenstruktur von externen Zuführungselektroden 15 zu bilden. Als Metallfilm kann ein Kupferfilm verwendet werden. Wie in 6(b) gezeigt, wird als nächstes ein Halbleiterchip 12 auf einer Fläche eines wärmeleitenden Films 11 mit Durchgangslöchern positioniert, in die leitende Harzzusammensetzung 13 gefüllt wird, und die in 6(a) gezeigte Elektrodenstruktur wird auf eine andere Fläche des wärmeleitenden Films 11 gelegt. Wie in 6(c) gezeigt, werden als nächstes der Halbleiterchip 12 und die Elektrodenstruktur in den wärmeleitenden Film 11 warmgepreßt, und der wärmeleitende Film 11 wird gehärtet und mit dem Halbleiterchip 12 und der Struktur der externen Zuführungselektroden 15 integriert. Ein Prozeß zum Warmpressen wird unter Verwendung eines Werkzeugs durchgeführt, und die in dem wärmeleitenden Film 11 enthaltene. warmhärtende Harzzusammensetzung wird einmal weich und härtet dann. Folglich wird eine wärmeleitende Mischung, die der wärmeleitende Film 11 nach der Härtung ist, an die erste Hauptfläche 110 gebondet, d. h. die Elektrodenfläche des Halbleiterchips 12, wo Elektroden ausgebildet sind, und an die Umfangskantenflächen 112 des Halbleiterchips, die der Elektrodenfläche benachbart sind, und die Elektrodenstruktur wird an eine Fläche des wärmeleitenden Films 11 gebondet, die einer Seite des Halbleiterchips 12 gegenüberliegt. Schließlich wird der Basisfilm 62 von den externen Zuführungselektroden 15 abgezogen. Gemäß den obenerwähnten Vorgehensweisen wird die Elektrodenstruktur einstückig mit dem wärmeleitenden Film 11 als externe Zuführungselektroden 15 ausgebildet.
  • Die 7(a)–(d) sind Querschnittsansichten, die einen weiteren Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen. Wie in 7(a) gezeigt, wird zuerst wie oben erwähnt (unter Bezugnahme auf 2 und deren Erläuterung) auf einem Entformungsfilm 22 ein wärmeleitender Film 11 ausgebildet. Wie in 7(b) gezeigt, wird als nächstes ein Halbleiterchip 12 mit auf Elektroden ausgebildeten Bondhügeln 14 hergestellt. Gold oder Aluminium kann an eine Elektrode gemäß dem offenbarten Verfahren gebondet und als ein Bondhügel verwendet werden. Weiterhin kann als Bondhügel eine auf einer Elektrode ausgebildete Lotkugel verwendet werden. Wie in 7(c) gezeigt, wird als nächstes der Entformungsfilm 22 von dem wärmeleitenden Film 11 abgezogen, und der Halbleiterchip 12 mit auf Elektroden ausgebildeten Bondhügeln 14 wird mit der aktiven Seite nach unten auf dem wärmeleitenden Film 11 positioniert. Wie in 7(d) gezeigt, wird als nächstes der Halbleiterchip 73 in den wärmeleitenden Film 11 warmgepreßt, und der wärmeleitende Film 11 wird gehärtet und mit dem Halbleiterchip 12 integriert. Ein Prozeß zum Warmpressen wird unter Verwendung eines Werkzeugs durchgeführt, und die in dem wärmeleitenden Film 11 enthaltene warmhärtende Harzzusammensetzung wird einmal weich und härtet dann. Folglich wird eine wärmeleitende Mischung, die der wärmeleitende Film 11 nach der. Härtung ist, an die erste Hauptfläche 110 gebondet, d. h. die Elektrodenfläche des Halbleiterchips 12, wo Elektroden ausgebildet sind, und an die Umfangskantenflächen 112 des Halbleiterchips, die der Elektrodenfläche benachbart sind. In diesem Fall dringen die auf dem Halbleiterchip 12 ausgebildeten Bondhügel 14 in den wärmeleitenden Film 11 ein und liegen zur Rückseite des wärmeleitenden Films 11 frei (d. h. der wärmeleitenden Mischung).
  • Schließlich werden auf der Rückseite des wärmeleitenden Films 11 externe Zuführungselektroden 15 ausgebildet, die mit dem auf dem Halbleiterchip 12 ausgebildeten Bondhügel 14 verbunden sind. Gemäß den obenerwähnten Vorgehensweisen erhält man ein Halbleitergehäuse. Weiterhin gleicht ein Verfahren zum Ausbilden der externen Zuführungselektrode 15 dem obenerwähnten. Gemäß diesem Verfahren zum Ausbilden eines Halbleitergehäuses kann ein Prozeß zum Ausbilden von Durchgangslöchern und der zum Füllen einer leitenden Harzzusammensetzung in die Durchgangslöcher entfallen, wodurch die Produktivität verbessert wird. Weiterhin ist die externe Zuführungselektrode 15 in diesem Fall direkt mit dem Halbleiterchip 12 verbunden, das heißt ohne eine leitende Harzzusammensetzung, und der elektrische Widerstand zwischen der externen Zuführungselektrode 15 und dem Halbleiterchip 12 nimmt ab.
  • Die 8(a)–(d) sind Querschnittsansichten, die einen weiteren Prozeß zum Herstellen eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen. Wie in 8(a) gezeigt, wird zuerst wie oben erwähnt (unter Bezugnahme auf 2 und deren Erläuterung) auf einem Entformungsfilm 22 ein wärmeleitender Film 11 ausgebildet, und in dem Entformungsfilm 22 und dem wärmeleitenden Film 11 werden Durchgangslöcher 33 ausgebildet. Wie in 8(b) gezeigt, wird als nächstes ein Halbleiterchip 12 mit auf Elektroden ausgebildeten Bondhügeln 14 hergestellt. Wie in 8(c) gezeigt, wird als nächstes der Entformungsfilm 22 von dem wärmeleitenden Film 11 abgezogen, und der Halbleiterchip 12 wird so auf dem wärmeleitenden Film 11 positioniert, daß Positionen der in dem wärmeleitenden Film 11 ausgebildeten Durchgangslöcher denen der auf dem Halbleiterchip 12 ausgebildeten Bondhügel 14 entsprechen. Wie in 8(d) gezeigt, wird als nächstes der Halbleiterchip 12 in den wärmeleitenden Film 11 warmgepreßt, und der wärmeleitende Film 11 wird gehärtet und mit dem Halbleiterchip 12 integriert. Ein Prozeß zum Warmpressen wird unter Verwendung eines Werkzeugs durchgeführt, und die in dem wärmeleitenden Film 11 enthaltene warmhärtende Harzzusammensetzung wird einmal weich und härtet dann. Folglich wird eine wärmeleitende Mischung, die der wärmeleitende Film 11 nach der Härtung ist, an die erste Hauptfläche 110 gebondet, d. h. die Elektrodenfläche des Halbleiterchips 12, wo Elektroden ausgebildet sind, und an die Umfangskantenflächen 112 des Halbleiterchips, die der Elektrodenfläche benachbart sind. In diesem Fall dringen die auf dem Halbleiterchip 12 ausgebildeten Bondhügel 14 in die Durchgangslöcher 33 ein und liegen zur Rückseite des wärmeleitenden Films 11 frei (das heißt der wärmeleitenden Mischung). Schließlich werden auf der Rückseite des wärmeleitenden Films 11 externe Zuführungselektroden 15 ausgebildet, die mit den auf dem Halbleiterchip 12 ausgebildeten Bondhügeln 14 verbunden sind. Gemäß den obenerwähnten Vorgehensweisen wird ein Halbleitergehäuse erhalten. Gemäß dem obenerwähnten Verfahren zur Herstellung eines Halbleitergehäuses kann ein Schritt des Füllens einer leitenden Harzzusammensetzung in die Durchgangslöcher 33 entfallen, wodurch die Produktivität verbessert wird. Es wird weiterhin leichter, eine Position des wärmeleitenden Films 11 auf die des Halbleiterchips 12 abzustimmen, da die Durchgangslöcher 33 in dem wärmeleitenden Film 11 und die Bondhügel 14 auf dem Halbleiterchip 12 ausgebildet sind. Weiterhin können ein wärmeleitender Film 11 und ein Halbleiterchip 12 positioniert und aufgelegt werden, nachdem eine leitende Harzzusammensetzung in die Durchgangslöcher 33 gefüllt ist, und einstückig ausgebildet werden.
  • Die 9(a)–(d) sind Querschnittsansichten, die einen anderen Prozeß zur Herstellung eines Halbleitergehäuses gemäß der vorliegenden Erfindung zeigen. Wie in 9(a) gezeigt, werden zuerst Durchgangslöcher 33 in einem wärmeleitenden Film 11 ausgebildet, in die durch die gleiche Vorgehensweise wie die der 3(a), (b) und (c) eine leitende Harzzusammensetzung 13 gefüllt wird. Wie in 9(b) gezeigt, wird weiterhin ein Verdrahtungssubstrat 96 hergestellt, auf dem die Struktur externer Zuführungselektroden 15 an der äußersten Schicht ausgebildet wird. In 9(a) bezeichnet die Zahl 22 einen Entformungsfilm. Ein Glas-Epoxid-Substrat, ein Keramiksubstrat wie etwa Aluminiumoxid und AlN und ein bei niedriger Temperatur sinterndes Glas-Keramik-Substrat können als das Verdrahtungssubstrat 96 verwendet werden. Insbesondere wird ein Substrat mit einer wärmeleitenden Mischung als Hauptkomponente bevorzugt, da der Wärmeausdehnungskoeffizient des Substrats fast gleich dem einer wärmeleitenden Mischung wird, die der wärmeleitende Film 91 nach der Härtung ist, wodurch die Zuverlässigkeit zunimmt. Weiterhin wird die Bondeigenschaft verbessert, da das Material des Substrats und der wärmeleitenden Mischung das gleiche ist. Wie in 9(c) gezeigt, wird als nächstes der Halbleiterchip 12 so auf dem wärmeleitenden Film 11 positioniert, daß Positionen der in dem wärmeleitenden Film 11 ausgebildeten Durchgangslöcher 33 auf die von auf dem Halbleiterchip 12 ausgebildeten Elektroden abgestimmt werden. Der wärmeleitende Film 11 und das Verdrahtungssubstrat 96 werden aufeinandergelegt, so daß Positionen der in dem wärmeleitenden Film 11 ausgebildeten Durchgangslöcher 33 auf die der auf dem Verdrahtungssubstrat 96 ausgebildeten Struktur von externen Zuführungselektroden 15 abgestimmt sind. Wie in 9(d) gezeigt, werden als nächstes der Halbleiterchip 12 und das Verdrahtungssubstrat 96 in den wärmeleitenden Film 11 warmgepreßt, und der wärmeleitende Film 11 wird gehärtet und mit dem Halbleiterchip 12 und dem Verdrahtungssubstrat 96 integriert. Ein Prozeß zum Warmpressen wird unter Verwendung eines Werkzeugs durchgeführt, und die in dem wärmeleitenden Film 11 enthaltene warmhärtende Harzzusammensetzung wird einmal weich und härtet dann. Folglich wird eine wärmeleitende Mischung, die der wärmeleitende Film 11 nach der Härtung ist, an die erste Hauptfläche 110 gebondet, d. h. die Elektrodenfläche des Halbleiterchips 12, wo Elektroden ausgebildet sind, und an die Umfangskantenflächen 112 des Halbleiterchips, die der Elektrodenfläche benachbart sind und das Verdrahtungssubstrat 96 wird an die Rückseite des wärmeleitenden Films 11 gebondet. In diesem Fall sind die auf dem Halbleiterchip 12 ausgebildeten Elektroden und die auf dem Verdrahtungssubstrat 96 ausgebildeten externen Zuführungselektroden 15 über die leitende Harzzusammensetzung 13 elektrisch verbunden. Gemäß den obenerwähnten Vorgehensweisen wird ein Halbleitergehäuse erhalten.
  • Wenn ein Halbleitergehäuse gemäß dem obenerwähnten Verfahren hergestellt wird, kann der Abstand zwischen externen Elektroden 99 des Verdrahtungssubstrats 96, die am Verdrahtungssubstrat 96 angeordnet sind und mit der Außenseite verbunden sind, gegenüber dem Abstand zwischen auf einem Halbleiterchip 12 ausgebildeten Elektroden durch Verwendung eines Verdrahtungssubstrats 96 vergrößert werden, weshalb die Montage eines Halbleitergehäuses an einer Leiterplatte erleichtert wird. Außerdem wird es möglich, Elektroden unter Verwendung eines Verdrahtungssubstrats 96 zu versetzen, weshalb der Entwurf einer Leiterplatte erleichtert wird, auf. der ein Halbleitergehäuse montiert ist, und der Umfang möglicher Anwendungen kann erweitert werden.
  • In diesem Fall kann ein Halbleiterchip 12 elektrisch mit externen Elektroden 99 des Verdrahtungssubstrats 96 verbunden werden, indem ein in 3 erläutertes Verfahren verwendet wird, doch ist ein Verfahren zum Verbinden des Halbleiterchips 12 mit einer auf dem Verdrahtungssubstrat 96 ausgebildeten Struktur aus externen Zuführungselektroden 15 nicht darauf beschränkt. So kann der gleiche Effekt beispielsweise durch das in den 4, 7 und 8 erläuterte Verfahren erhalten werden.
  • In dem obenerwähnten Verfahren zur Herstellung. eines Halbleitergehäuses wurde ein Beispiel erläutert, bei dem ein Halbleitergehäuse unter Verwendung eines Halbleiterchips hergestellt wird, doch kann ein Halbleitergehäuse durch das folgende Verfahren hergestellt werden. Das heißt, zunächst werden mehrere Halbleiterchips hergestellt und ein wärmeleitender Film wird verarbeitet, wie für die mehreren Halbleiterchips erforderlich, und dann werden die mehreren Halbleiterchips auf den wärmeleitenden Film gelegt. Als nächstes werden der wärmeleitende Film und die mehreren Halbleiterchips bei gleichzeitiger Erwärmung komprimiert. Folglich wird der wärmeleitende Film gehärtet und mit den mehreren Halbleiterchips integriert. Als nächstes werden externe Zuführungselektroden ausgebildet. Schließlich werden die mehreren Halbleitergehäuse, die integriert sind, in einzelne Halbleitergehäuse unterteilt. Gemäß dem obenerwähnten Verfahren können durch eine Operation viele Halbleitergehäuse erhalten werden.
  • Bei dem obenerwähnten Verfahren zur Herstellung eines Halbleitergehäuses wird bevorzugt, daß die Temperatur in einem Prozeß zum Warmpressen im Bereich zwischen 170 und 260°C liegt. Wenn die Temperatur zu niedrig ist, wird eine warmhärtende Harzzusammensetzung nicht ausreichend gehärtet, und wenn die Temperatur zu hoch liegt, beginnt eine warmhärtende Harzzusammensetzung mit der Zersetzung. Weiterhin wird bevorzugt, daß der Druck in einem Prozeß zum Warmpressen im Bereich zwischen 1–20 MPa liegt.
  • [Beispiele]
  • Die Einzelheiten der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die folgenden, nicht einschränkenden Beispiele konkret erläutert.
  • (ein erstes Beispiel)
  • Bei der Ausbildung eines wärmeleitenden Films als Hauptkomponente der vorliegenden Erfindung wurden ein anorganischer Füllstoff, eine warmhärtende Harzzusammensetzung und ein Lösungsmittel gemischt, und den Mischvorgang erleichternde Aluminiumoxidkugeln wurden zu der Mischung hinzugegeben, um gleichmäßig verteilt zu werden, damit man eine Aufschlämmung erhält. Die Zusammensetzung des in diesem Beispiel ausgebildeten wärmeleitenden Films ist in der folgenden Tabelle 1 unter dem Test Nr. 1d gezeigt. Es sei angemerkt, daß die Zusammensetzung des Tests Nr. 1a nicht in den Schutzbereich der Erfindung fällt.
  • [Tabelle 1]
    Figure 00260001
  • In diesem Beispiel wurde Al-33 (Warenzeichen) (und mit einer mittleren Teilchengröße von 12 μm, hergestellt von SUMITOMO KAGAKU Co., Ltd) als Al2O3, NVR-1010 (Warenzeichen) (hergestellt von JAPAN REC CO., Ltd. und mit einem Härtmittel) als Epoxidharz und Butylcarbitolacetat (hergestellt von KANTO KAGAKU Co. Ltd. mit einem Siedepunkt von 240°C) als Lösungsmittel mit einem Siedepunkt von mindestens 150°C verwendet.
  • Zunächst wurde die in der Tabelle 1 gezeigte Zusammensetzung gewogen, das Lösungsmittel Methylethylketon (MEK mit einem Siedepunkt von 79,6°C, hergestellt von KANTO KAGAKU Co. Ltd) wurde zugesetzt, so daß die Viskosität der Aufschlämmung 20 Pa·s wurde, die Aluminiumoxidkugeln wurden hinzugefügt und dann wurde die Mischung in einen Topf gegeben und 48 Stunden lang durch Drehen mit 500 Umdrehungen pro Minute gemischt. In diesem Fall wurde mit MEK die Viskosität gesteuert, und es ist ein wichtiges Element beim Zusetzen von anorganischem Füllstoff mit hoher Dichte. Das MEK verdampft jedoch in dem folgenden Trocknungsschritt und bleibt nicht in der Harzzusammensetzung. Es wurde deshalb in die in der Tabelle 1 gezeigte Zusammensetzung nicht aufgenommen.
  • Als nächstes wurde ein Polyethylenterephthalatfilm (PET-Film) mit einer Dicke von 75 μm als ein Entformungsfilm hergestellt, die Aufschlämmung wurde durch ein Schabermesserverfahren mit einem Messerabstand (der Abstand zwischen einem Messer und einem Entformungsfilm) von 1,4 mm auf dem Entformungsfilm ausgebildet. Als nächstes wurde die Aufschlämmung zur Verdampfung des in der Aufschlämmung enthaltenen MEK-Lösungsmittels eine Stunde lang bei 100°C stehengelassen. Dadurch erhielt man einen flexiblen wärmeleitenden Film (mit einer Dicke von etwa 750 μm).
  • Der wärmeleitende Film mit dem Entformungsfilm (anorganischer Füllstoff: 90 Gewichtsteile), der durch den obenerwähnten Prozeß erhalten wurde, wurde mit 1d numeriert und in eine vorbestimmte Größe geschnitten. In dem wärmeleitenden Film wurden Durchgangslöcher mit einem Durchmesser von 150 μm mit einem Abstand von 250 μm ausgebildet, entsprechend Positionen von auf einem Halbleiterchip ausgebildeten Elektroden. Der Prozeß zur Ausbildung von Durchgangslöchern in dem wärmeleitenden Film wurde mit einem Kohlendioxidlaser und von einer Seite des Entformungsfilms aus durchgeführt.
  • Durch ein Siebdruckverfahren wurde in die Durchgangslöcher eine Paste (eine leitende Harzzusammensetzung) gefüllt, die folgendes enthielt: kugelförmiges Kupferpulver: 85 Gewichtsteile, Epoxidharz aus Bisphenol A (EPICOAT 828 (Warenzeichen), hergestellt von YUKA SHELL EPOXY Co. Ltd.): 3 Gewichtsteile als Harzzusammensetzung, Epoxidharz auf Glycidylesterbasis (YD-171 (Warenzeichen), hergestellt von TOTO KASEI Co. Ltd.): 9 Gewichtsteile und Amin-Addukt-Härtungsharz (MY-24 (Warenzeichen), hergestellt von AJINOMOTO Co. Ltd.): 3 Gewichtsteile als Härtmittel, aus denen unter Verwendung von drei Walzen eine Mischung hergestellt wurde.
  • Als nächstes wurde der PET-Film von dem wärmeleitenden Film mit Durchgangslöchern, in die die Paste gefüllt war, abgezogen. Ein quadratischer Halbleiterchip (10 mm × 10 mm) wurde auf eine Seite des wärmeleitenden Films gelegt, so daß Positionen von auf dem Halbleiterchip ausgebildeten Elektroden denen der in dem wärmeleitenden Film ausgebildeten Durchgangslöcher entsprachen. Ein Kupferfilm mit einer Dicke von 35 μm, dessen eine Seite aufgerauht war, wurde aufgelegt, wobei die andere Seite des wärmeleitenden Films der aufgerauhten Seite des Kupferfilms zugewandt war.
  • Als nächstes wurden der erhaltene wärmeleitende Film, der Halbleiterchip und der Kupferfilm in ein Werkzeug gelegt, so daß sie eine gleichförmige Dicke aufwiesen, und wurden unter Verwendung einer thermischen Presse bei 175°C und bei 3 MPa eine Stunde lang warmgepreßt. Dadurch wurde der wärmeleitende Film gehärtet und mit dem Halbleiterchip und dem Kupferfilm integriert.
  • In diesem Fall wird die in dem wärmeleitenden Film enthaltene warmhärtende Harzzusammensetzung einmal weich und härtet dann. Eine wärmeleitende Mischung, die der wärmeleitende Film nach Härtung ist, wurde folglich an die erste Hauptfläche gebondet, d. h. die Elektrodenfläche des Halbleiterchips, wo Elektroden ausgebildet sind, und an Umfangskantenflächen des Halbleiterchips, die der Elektrodenfläche benachbart sind, und die wärmeleitende Mischung (der wärmeleitende Film) wird fest mit dem Halbleiterchip integriert. Weiterhin wurde die wärmeleitende Mischung, die der wärmeleitende Film nach Härtung ist, fest an die aufgerauhte Fläche des Kupferfilms gebondet. Weiterhin wurde das in der leitenden Harzzusammensetzung (Paste) enthaltene Epoxidharz gehärtet, und der Kupferfilm wurde mechanisch und elektrisch mit dem Halbleiter verbunden.
  • Schließlich wurde der Kupferfilm zur Ausbildung externer Zuführungselektroden durch Ätzen strukturiert. Gemäß den obenerwähnten Prozessen wurde ein in 1 gezeigtes Halbleitergehäuse erhalten.
  • Zur Auswertung der Zuverlässigkeit des erhaltenen Halbleitergehäuses wurde zwanzigmal zehn Sekunden lang ein Aufschmelztest bei einer Temperatur von bis zu 260°C durchgeführt. In diesem Fall wurde an der Grenzfläche zwischen dem Halbleiterchip und dem Halbleitergehäuse keine besondere Abnormität beobachtet, und es wurde bestätigt, daß der Halbleiterchip und das Halbleitergehäuse fest bonden. Weiterhin wurde bei Messung der Änderung des elektrischen Widerstandswerts des Halbleitergehäuses einschließlich eines Teils, der den Halbleiterchip und die externen Zuführungselektroden verbindet, beobachtet, daß der anfängliche Verbindungswiderstand vor dem Aufschmelztest 35 mΩ/Durchgangsloch betrug. Der Verbindungswiderstand nach dem Aufschmelztest betrug jedoch 40 mΩ/Durchgangsloch, was bedeutet, daß sich der Verbindungswiderstand nur sehr geringfügig änderte.
  • Als Vergleichsbeispiel wurde ein Halbleitergehäuse hergestellt, das ein Glas-Epoxid-Substrat enthielt, auf dem ein Halbleiterchip über einen Löthügel und Dichtharz montiert war. Bei diesem Halbleitergehäuse unterschied sich der Wärmeausdehnungskoeffizient des Halbleiterchips von dem des Substrats, und der Widerstandswert des den Halbleiterchip mit dem Substrat verbindenden Teils nahm zu. Infolgedessen kam es zu einer Trennung, nachdem der Aufschmelztest zehnmal durchgeführt worden war. Im Gegensatz war bei dem Halbleitergehäuse in diesem Beispiel der Wärmeausdehnungskoeffizient in der in der Ebene verlaufenden Richtung der wärmeleitenden Mischung als Substrat fast der gleiche wie der des Halbleiterchips, und die durch den Aufschmelztest hervorgerufene Änderung des Widerstandswerts war sehr gering.
  • Weiterhin wurde keine Änderung des Aussehens des Halbleitergehäuses beobachtet, wenn zur kontinuierlichen Erzeugung von 1 W Wärme ein bestimmter Strom durch den Halbleiterchip geleitet wurde, und der elektrische Widerstandswert des Halbleitergehäuses einschließlich eines den Halbleiterchip mit den externen Zuführungselektroden verbindenden Teils änderte sich nur sehr geringfügig.
  • Zur Auswertung der grundlegenden Eigenschaft der wärmeleitenden Mischung wurde als nächstes der wärmeleitende Film mit der Zusammensetzung wie in Tabelle 1 gezeigt von dem Entformungsfilm abgezogen und wieder zwischen die wärmebeständigen Entformungsfilme (Polyphenylensulfid: PPS, eine Dicke von 75 μm) geschichtet und bei 200°C und 5 MPa gehärtet. Danach wurden die PPS-Entformungsfilme von dem wärmeleitenden Film abgezogen und auf eine bestimmte Größe verarbeitet, und Eigenschaften wie etwa die Wärmeleitfähigkeit, der Wärmeausdehnungskoeffizient und die Stehspannung wurden gemessen. Die Ergebnisse sind in Tabelle 2 aufgeführt.
  • [Tabelle 2]
    Figure 00310001
  • Bei dieser Auswertung wurde die Wärmeleitfähigkeit gemessen, indem eine Fläche einer Probe, die zu einem Quadrat 10 mm × 10 mm geschnitten war, mit einem thermischen Heizgerät kontaktiert und der Temperaturanstieg auf der anderen Seite der Probe gemessen wurde. Weiterhin wurde die Stehspannung in Tabelle 2 erhalten, indem die Wechselstrom-Stehspannung der wärmeleitenden Mischung in der Richtung der Dicke in die Wechselstrom-Stehspannung pro Dickeneinheit umgewandelt wurde. Die Stehspannung wird durch die Klebrigkeit zwischen der warmhärtenden Harzzusammensetzung und dem in einer wärmeleitenden Mischung enthaltenen anorganischen Füllstoff beeinflußt. Das heißt, wenn die Benetzungseigenschaft zwischen anorganischem Füllstoff und einer warmhärtenden Harzzusammensetzung schlecht ist, wird ein winziger Spalt erzeugt, wodurch die Stärke der wärmeleitenden Mischung und die Stehspannung abnehmen. Die Stehspannung von Harz selbst beträgt allgemein etwa 15 kV/mm, und wenn eine wärmeleitende Mischung eine Stehspannung von 10 kV/mm oder darüber aufweist, wird davon ausgegangen, daß eine warmhärtende Harzzusammensetzung und der in der wärmeleitenden Mischung enthaltene anorganische Füllstoff bevorzugt bonden.
  • Gemäß den in Tabelle 2 gezeigten Ergebnissen hat sich herausgestellt, daß die wärmeleitende Mischung, die mit dem gemäß dem obenerwähnten Verfahren erhaltenen wärmeleitenden Film hergestellt wurde, eine Wärmeleitfähigkeit aufweist, die über dem Zwanzigfachen der eines herkömmlichen Glas-Epoxid-Substrats liegt. Weiterhin weist eine mehr als 90 Gewichtsteile Al2O3 enthaltende wärmeleitende Mischung fast den gleichen Wärmeausdehnungskoeffizienten wie Silizium auf. Gemäß dem oben Gesagten eignet sich die wärmeleitende Mischung, die unter Verwendung des gemäß dem obenerwähnten Verfahren erhaltenen wärmeleitenden Films hergestellt wurde, für ein Gehäuse, auf dem ein Halbleiterchip direkt montiert wird.
  • (Ein zweites Beispiel)
  • Es wird ein weiteres Beispiel für ein Halbleitergehäuse erläutert, bei dem ein Halbleiterchip integriert wird, indem der wärmeleitende Film verwendet wird, der gemäß dem gleichen Verfahren wie dem des ersten Beispiels und ohne daß eine leitende Harzzusammensetzung verwendet wurde, hergestellt wurde. Im folgenden wird die Zusammensetzung des in dem vorliegenden Beispiel verwendeten wärmeleitenden Films gezeigt.
    • (1) Anorganischer Füllstoff: Al2O3 („AS-40" (Warenzeichen), hergestellt von SHOWA DENKO Co. Ltd., mit Kugelform und einem mittleren Teilchendurchmesser von 12 μm), 90 Gewichtsteile
    • (2) Warmhärtendes Harz: Cyanatesterharz („AroCyM30" (Warenzeichen), hergestellt von ASAHI CIBA Co. Ltd.), 9 Gewichtsteile
    • (3) Lösungsmittel: Butylcarbitol (hergestellt von KANTO KAGAKU Co. Ltd. mit einem Siedepunkt von 228°C), 0,5 Gewichtsteile
    • (4) Weitere Additive: Ruß (hergestellt von TOYO CARBON Co. Ltd.), 0,3 Gewichtsteile, Dispersionsmittel („PRYSURF A208F" (Warenzeichen), hergestellt von DAIICHI KOGYO SEIYAKU Co. Ltd.), 0,2 Gewichtsteile.
  • Zunächst wurden mit einem Drahtbondverfahren Au-Bondhügel auf auf einem quadratischen Halbleiterchip (10 mm × 10 mm) ausgebildeten Elektroden ausgebildet. Als nächstes wurde der Halbleiterchip auf einen 550 μm dicken wärmeleitenden Film gelegt, der unter Verwendung der obenerwähnten Zusammensetzung hergestellt wurde. Dann wurde auf einem PPS-Entformungsfilm durch Ätzen eine externe Elektrodenstruktur hergestellt, die aus einem Kupferfilm mit einer Dicke von 35 μm und einer aufgerauhten Seite bestand. Dann wurde die externe Elektrodenstruktur auf die andere Seite des wärmeleitenden Films gelegt, so daß eine Position der externen Elektrodenstruktur einer Position der auf dem Halbleiterchip ausgebildeten Elektrode entsprach. Als nächstes wurden der erhaltene wärmeleitende Film, der Halbleiterchip und die externe Elektrodenstruktur in ein Werkzeug gelegt, so daß sie eine gleichförmige Dicke aufwiesen, und wurden unter Verwendung einer thermischen Presse eine Stunde lang bei 180°C und 5 MPa bei Erwärmung gepreßt. Dadurch wurde der wärmeleitende Film gehärtet und mit dem Halbleiterchip und der externen Elektrodenstruktur (den externen Zuführungselektroden) integriert. Schließlich wurde der Entformungsfilm von der externen Elektrodenstruktur abgezogen, und man erhielt ein Halbleitergehäuse als Endprodukt.
  • Die Leitfähigkeit des Halbleiterchips und der externen Zuführungselektroden wurde bestätigt, und es wurde festgestellt, daß fast alle Elektroden die Leitfähigkeit aufweisen und daß der Halbleiterchip und die externen Zuführungselektroden bevorzugt verbunden waren.
  • Zur Auswertung der Zuverlässigkeit des erhaltenen Halbleitergehäuses wurde zwanzigmal zehn Sekunden lang ein Aufschmelztest bei einer Temperatur von bis zu 260°C durchgeführt. In diesem Fall wurde an der Grenzfläche zwischen dem Halbleiterchip und dem Halbleitergehäuse keine besondere Abnormität beobachtet, und es wurde bestätigt, daß der Halbleiterchip und das Halbleitergehäuse fest bonden. Weiterhin wurde auch bestätigt, daß sich die elektrische Verbindung nicht änderte und es zu keiner Trennung zwischen dem Halbleiterchip und den externen Zuführungselektroden kam.
  • (Ein drittes Beispiel)
  • Es wird ein weiteres Beispiel für die Herstellung eines Halbleitergehäuses erläutert, bei dem ein Halbleiterchip durch Verwendung des wärmeleitenden Films gemäß dem gleichen Verfahren wie dem des ersten Beispiels integriert wird. Im folgenden wird die Zusammensetzung des in diesem Beispiel verwendeten wärmeleitenden Films gezeigt.
    • (1) Anorganischer Füllstoff: Al2O3 („AM-28" (Warenzeichen), hergestellt von SUMITOMO KAGAGU Co., Ltd., mit Kugelform und einem mittleren Teilchendurchmesser von 12 μm), 87 Gewichtsteile
    • (2) Warmhärtendes Harz: Phenolharz („FENOLIGHT, VH-41-50" (Warenzeichen), hergestellt von DAINIPPON INK AND CHEMICALS Co., Ltd), 11 Gewichtsteile
    • (3) Lösungsmittel: Ethylcarbitol (hergestellt von KANTO KAGAKU Co., Ltd., mit einem Siedepunkt von 202°C), 1,5 Gewichtsteile
    • (4) Weitere Additive: Ruß (hergestellt von TOYO CARBON Co. Ltd.), 0,3 Gewichtsteile, Haftvermittler („PLAIN ACT KR-55" (Warenzeichen), hergestellt von AJINOMOTO Co. Ltd), 0,2 Gewichtsteile.
  • Zunächst wurde ein wärmeleitender Film, der unter Verwendung der obenerwähnten Zusammensetzung (mit einer Dicke von 600 μm) hergestellt wurde, in eine vorbestimmte Größe geschnitten, und in dem wärmeleitenden Film wurden auf die gleiche Weise wie bei dem in dem ersten Beispiel verwendeten Verfahren Durchgangslöcher ausgebildet. Als nächstes wurde auf einem Halbleiterchip auf die gleiche Weise wie bei dem im zweiten Beispiel verwendeten Verfahren ein Bondhügel ausgebildet. Dann wurde der Halbleiterchip mit dem Bondhügel auf den wärmeleitenden Film gelegt, so daß die Positionen des auf dem Halbleiterchip ausgebildeten Bondhügels denen der in dem wärmeleitenden Film ausgebildeten Durchgangslöcher entsprachen. Ein bei niedriger Temperatur sinterndes Glas-Aluminiumoxid-Substrat (mit vier Verdrahtungsschichten und einer Dicke von 0,4 mm) mit Elektroden, die gegenüber den Durchgangslöchern ausgebildet waren, wurde auf die andere Seite des wärmeleitenden Films gelegt, damit die Positionen der auf dem Substrat ausgebildeten Elektroden denen der in dem wärmeleitenden Film ausgebildeten Durchgangslöcher entsprachen. Als nächstes wurden der erhaltene wärmeleitende Film, der Halbleiterchip und das Glas-Aluminiumoxid-Substrat in ein Werkzeug gelegt, so daß sie eine gleichförmige. Dicke aufwiesen, und wurden unter Verwendung einer thermischen Presse eine Stunde lang bei 180°C und 5 MPa unter Erwärmung gepreßt. Dadurch wurde der wärmeleitende Film gehärtet und mit dem Halbleiterchip und dem bei niedriger Temperatur sinternden Glas-Aluminiumoxid-Substrat integriert. Gemäß den obenerwähnten Prozessen wurde ein Halbleitergehäuse erhalten.
  • Die Leitfähigkeit des Halbleiterchips und der externen Zuführungselektroden wurde bestätigt, und es wurde bestätigt, daß fast alle Elektroden die Leitfähigkeit aufweisen und daß der Halbleiterchip und die externen Zuführungselektroden bevorzugt verbunden waren.
  • Zur Auswertung der Zuverlässigkeit des erhaltenen Halbleitergehäuses wurde zwanzigmal zehn Sekunden lang ein Aufschmelztest bei einer Temperatur von bis zu 260°C durchgeführt. In diesem Fall wurde an der Grenzfläche zwischen dem Halbleiterchip und der wärmeleitenden Mischung keine besondere Abnormität beobachtet, und es wurde bestätigt, daß der Halbleiterchip und die wärmeleitende Mischung fest bonden. Weiterhin wurde auch bestätigt, daß sich die elektrische Verbindung nicht änderte und es zu keiner Trennung zwischen dem Halbleiterchip und den externen Zuführungselektroden kam.
  • (Ein viertes Beispiel)
  • Es wird ein weiteres Beispiel für die Herstellung eines Halbleitergehäuses erläutert, bei dem ein Halbleiterchip durch Verwendung des wärmeleitenden Films gemäß dem gleichen Verfahren wie dem des ersten Beispiels integriert wird. Im folgenden wird die Zusammensetzung des in diesem Beispiel verwendeten wärmeleitenden Films gezeigt.
    • (1) Anorganischer Füllstoff: Al2O3 („AS-40" (Warenzeichen), hergestellt von SHOWA DENKO Co. Ltd., mit Kugelform und einem mittleren Teilchendurchmesser von 12 μm), 89 Gewichtsteile
    • (2) Warmhärtendes Harz: bromiertes Epoxidharz („EF-134" (Warenzeichen), hergestellt von JAPAN REC Co. Ltd.), 10 Gewichtsteile
    • (3) Weitere Additive: Ruß (hergestellt von TOYO CARBON Co. Ltd.), 0,4 Gewichtsteile, Haftvermittler („PLAIN ACT KR-46B" (Warenzeichen), hergestellt von AJINOMOTO Co. Ltd), 0,6 Gewichtsteile.
  • Zunächst wurde ein wärmeleitender Film, der unter Verwendung der obenerwähnten Zusammensetzung (mit einer Dicke von 700 μm) hergestellt worden war, auf einem PET-Film ausgebildet und in eine vorbestimmte Größe geschnitten. Als nächstes wurden in dem wärmeleitenden Film auf die gleiche Weise wie bei dem im ersten Beispiel verwendeten Verfahren Durchgangslöcher ausgebildet, wobei auf neun Halbleiterchips, die in einem Gitter angeordnet sind, entsprechende Elektroden ausgebildet waren. Dann wurden die Durchgangslöcher auf die gleiche Weise wie bei dem im ersten Beispiel verwendeten Verfahren mit der gleichen leitenden Harzzusammensetzung (Paste) gefüllt. Als nächstes wurde der PET-Film von dem wärmeleitenden Film mit Durchgangslöchern, die mit der Paste gefüllt waren, abgezogen. Dann wurden die neun quadratischen Halbleiterchips (10 mm × 10 mm) in einem Gitter auf den wärmeleitenden Film gelegt. Ein Kupferfilm mit einer Dicke von 35 μm und einer aufgerauhten Seite wurde auf die andere Seite des wärmeleitenden Films gelegt, die der aufgerauhten Seite des Kupferfilms zugewandt ist. Als nächstes wurden der erhaltene wärmeleitende Film, der Halbleiterchip und der Kupferfilm in ein Werkzeug gelegt, so daß sie eine gleichförmige Dicke aufwiesen, und wurden eine Stunde lang bei 175°C und 3 MPa unter Erwärmung unter Verwendung einer thermischen Presse gepreßt. Im Ergebnis war der wärmeleitende Film gehärtet und mit dem Halbleiterchip und dem Kupferfilm integriert. Dann wurde zur Ausbildung externer Zuführungselektroden der Kupferfilm durch Ätzen strukturiert. Schließlich wurden mehrere integrierte Halbleitergehäuse mit einem Diamantdrehmesser in einzelne Halbleitergehäuse geschnitten.
  • Zwischen diesen Halbleitergehäusen und dem im ersten Beispiel hergestellten Halbleitergehäuse wurde beim Aussehen kein Unterschied beobachtet. Zur Auswertung der Zuverlässigkeit wurde zwanzigmal zehn Sekunden lang bei einer Temperatur von bis zu 260°C ein Aufschmelztest durchgeführt. In diesem Fall wurde beim Aussehen des Halbleitergehäuses keine besondere Abnormität beobachtet, und es wurde bestätigt, daß der Unterschied beim elektrischen Widerstandswert vor und nach dem Aufschmelztest sehr geringfügig war.
  • Beim ersten und vierten Beispiel wurde Kupferpulver als in der leitenden Harzzusammensetzung enthaltener leitender Füllstoff verwendet, doch ist er nicht darauf beschränkt. Es können andere Metallpulver wie etwa Gold, Silber, Palladium oder Nickel verwendet werden. Insbesondere bei Verwendung von Silber oder Nickel kann die elektrische Leitfähigkeit eines leitenden Teils auf einem hohen Niveauaufrechterhalten werden.

Claims (19)

  1. Verfahren zur Herstellung eines Halbleitergehäuses mit den folgenden Schritten: – Bereitstellen eines Halbleiterchips (12) mit einer ersten Hauptfläche (110), auf der Elektroden ausgebildet werden, einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (111) und einer Umfangskantenfläche (112), die sich von der ersten Hauptfläche zu der zweiten Hauptfläche erstreckt, – Bereitstellen eines wärmeleitenden Films (11), der 70–95 Gewichtsteile anorganischen Füllstoffs und 5–30 Gewichtsteile warmhärtenden Harzes enthält, wobei der wärmeleitende Film (11) eine erste Fläche aufweist und sich in einem ungehärteten Zustand befindet und flexibel ist; – Positionieren des Halbleiterchips (12) mit seiner Hauptfläche auf der ersten Fläche des wärmeleitenden Films; – Warmpressen des positionierten Halbleiterchips (12) in den wärmeleitenden Film (11), um den wärmeleitenden Film (11) an die erste Hauptfläche (110) und die Umfangskantenfläche (112) zu bonden und das warmhärtende Harz auszuhärten; und – elektrisches Verbinden der Elektroden mit externen Zuführungselektroden (15).
  2. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei die Temperatur bei dem Warmpreßschritt im Bereich 170–260°C liegt.
  3. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei der Druck bei dem Warmpreßschritt im Bereich 1–20 MPa liegt.
  4. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei der Schritt des elektrischen Verbindens realisiert wird, indem in dem wärmeleitenden Film (11) vor dem Positionierungsschritt gegenüber den Elektroden Durchgangslöcher (33) ausgebildet werden.
  5. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 4, wobei die Durchgangslöcher (33) durch Laserbearbeitung, Bohren oder Stanzen ausgebildet werden.
  6. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 4, weiterhin mit einem Schritt des Füllens der Durchgangslöcher (33) mit einer elektrisch leitenden Harzzusammensetzung (13).
  7. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 6, wobei nur ein Teil der Durchgangslöcher (33) auf der Seite der externen Zuführungselektroden mit der elektrisch leitenden Harzzusammensetzung (13) gefüllt wird.
  8. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 6, wobei die leitende Harzzusammensetzung (13) mindestens ein warmhärtendes Harz, ein Härtmittel und mindestens eine Art von Metallpulver ausgewählt aus einer Gruppe bestehend aus Gold, Silber, Kupfer, Palladium und Nickel enthält.
  9. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei mehrere Halbleiterchips (12) mit ihren ersten Hauptflächen auf dem wärmeleitenden Film (11) positioniert und die mehreren Halbleiterchips (12) und ihre jeweiligen externen Zuführungselektroden (15) einstückig ausgebildet und die an den wärmeleitenden Film (11) und die jeweiligen externen Zuführungselektroden (15) gebondeten mehreren Halbleiterchips (12) in einzelne Halbleitergehäuse unterteilt werden.
  10. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei vor dem Positionierungsschritt Bondhügel (14) an den Elektroden des Halbleiterchips (12) ausgebildet werden.
  11. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 10, wobei die Bondhügel (14) zur Verbindung mit den externen Zuführungselektroden (15) bei dem Warmpreßschritt in den wärmeleitenden Film (11) eindringen.
  12. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei ein Metallfilm (53) auf einer der ersten Fläche gegenüberliegenden zweiten Fläche des wärmeleitenden Films (11) positioniert und der Metallfilm (53) zur Ausbildung der externen Zuführungselektroden (15) in einer gewünschten Form strukturiert wird.
  13. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei eine Elektrodenstruktur, die in einer gewünschten Form strukturiert ist, zur Ausbildung der externen Zuführungselektroden auf eine zweite Fläche des wärmeleitenden Films (11) gegenüber der ersten Fläche übertragen wird.
  14. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei ein Verdrahtungssubstrat (96) mit einer in einer gewünschten Elektrodenform strukturierten Flächenverdrahtung (95) zur Ausbildung der externen Zuführungselektroden an die zweite Fläche des wärmeleitenden Films (11) gegenüber der ersten Fläche gebondet wird.
  15. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei der anorganische Füllstoff mindestens einen ausgewählt aus einer Gruppe bestehend aus Al2O3, MgO, BN und AIN enthält.
  16. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei der anorganische Füllstoff einen Teilchendurchmesser im Bereich von 0,1-100 μm aufweist.
  17. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei das warmhärtende Harz als Hauptkomponente mindestens ein Harz ausgewählt aus einer Gruppe bestehend aus Epoxidharz, Phenolharz und Cyanatharz enthält.
  18. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei das warmhärtende Harz bromiertes polyfunktionelles Epoxidharz. als Hauptkomponente und weiterhin Novolakharz aus Bisphenol A als Härtmittel und Imidazol als Härtförderer enthält.
  19. Verfahren zur Herstellung eines Halbleitergehäuses nach Anspruch 1, wobei der wärmeleitende Film (11) mindestens ein Mittel ausgewählt aus einer Gruppe bestehend aus einem Haftvermittler, einem Dispersionsmittel, einem Farbmittel und einem Entformungsmittel enthält.
DE69818185T 1997-10-02 1998-10-02 Halbleiterverpackung und deren Herstellungsmethode Expired - Lifetime DE69818185T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27000697 1997-10-02
JP27000697 1997-10-02

Publications (2)

Publication Number Publication Date
DE69818185D1 DE69818185D1 (de) 2003-10-23
DE69818185T2 true DE69818185T2 (de) 2004-04-08

Family

ID=17480248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69818185T Expired - Lifetime DE69818185T2 (de) 1997-10-02 1998-10-02 Halbleiterverpackung und deren Herstellungsmethode

Country Status (6)

Country Link
US (2) US6300686B1 (de)
EP (2) EP1174920A3 (de)
KR (1) KR100297915B1 (de)
CN (1) CN1150614C (de)
DE (1) DE69818185T2 (de)
TW (1) TW407353B (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP2000239542A (ja) * 1999-02-18 2000-09-05 Matsushita Electric Ind Co Ltd 粉体組成物及びその製造方法、並びに、熱伝導基板及びその製造方法
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
EP1100295B1 (de) * 1999-11-12 2012-03-28 Panasonic Corporation Kondensatormontierte Metallfolie und Verfahren zu deren Herstellung, und Leiterplatte und Verfahren zu deren Herstellung
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
US6570245B1 (en) 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
TW525633U (en) * 2001-03-29 2003-03-21 Au Optronics Corp Locator for a material sheet
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
DE10124770C1 (de) 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
KR100401975B1 (ko) * 2001-12-27 2003-10-17 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US6989229B2 (en) * 2003-03-27 2006-01-24 Freescale Semiconductor, Inc. Non-resolving mask tiling method for flare reduction
US6927097B2 (en) * 2003-03-27 2005-08-09 Intel Corporation Package with pre-applied underfill and associated methods
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
KR100601506B1 (ko) * 2004-08-24 2006-07-19 삼성전기주식회사 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
US7098070B2 (en) 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
JP4890804B2 (ja) * 2005-07-19 2012-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
CN100409419C (zh) * 2006-09-01 2008-08-06 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
CN101477979B (zh) * 2008-01-03 2013-03-20 三星电子株式会社 多芯片封装体
US20090208722A1 (en) * 2008-02-18 2009-08-20 John Francis Timmerman Oriented Members for Thermally Conductive Interface Structures
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
TWI456715B (zh) 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR101078746B1 (ko) 2011-01-04 2011-11-02 주식회사 하이닉스반도체 반도체 패키지
JP2015141985A (ja) * 2014-01-28 2015-08-03 株式会社東芝 検査装置、及び検査方法
TWI566330B (zh) * 2015-01-06 2017-01-11 矽品精密工業股份有限公司 電子封裝結構之製法
JP6497998B2 (ja) * 2015-03-19 2019-04-10 日東電工株式会社 封止用シートおよびパッケージの製造方法
US10418302B2 (en) * 2015-11-30 2019-09-17 Nsk Ltd. Control unit and electric power steering device
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770677B2 (ja) * 1987-06-17 1995-07-31 株式会社日立製作所 モジュ−ル実装構造
KR0158868B1 (ko) 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5121190A (en) 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
JPH0547958A (ja) 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP3393967B2 (ja) 1996-03-15 2003-04-07 株式会社東芝 プラスチック廃棄物の処理方法および処理装置
US6172275B1 (en) 1991-12-20 2001-01-09 Kabushiki Kaisha Toshiba Method and apparatus for pyrolytically decomposing waste plastic
EP0569799B1 (de) * 1992-05-14 2000-09-06 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
US5436503A (en) 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3258764B2 (ja) 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
WO1995002313A1 (en) * 1993-07-06 1995-01-19 Kabushiki Kaisha Toshiba Heat dissipating sheet
DE69417684T2 (de) * 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
JP3454888B2 (ja) 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
US5543585A (en) 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
JPH0870081A (ja) 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
JPH0873621A (ja) * 1994-09-07 1996-03-19 Toshiba Corp 樹脂シート
JP3521009B2 (ja) 1994-09-09 2004-04-19 ダイセル化学工業株式会社 粘接着剤用ブロック共重合体
JPH08316361A (ja) 1995-05-24 1996-11-29 Nec Kyushu Ltd 半導体装置
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JPH09246318A (ja) 1996-03-13 1997-09-19 Pfu Ltd 半導体装置およびその製造方法
US6043333A (en) * 1996-08-23 2000-03-28 Nippon Kayaku Kabushiki Kaisha Modified epoxy resin, epoxy resin composition and cured product thereof
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
US5882459A (en) * 1996-11-08 1999-03-16 W. L. Gore & Associates, Inc. Method for aligning and laminating substrates to stiffeners in electrical circuits
TW495535B (en) * 1997-01-28 2002-07-21 Hitachi Chemical Co Ltd Epoxy resin composition for semiconductor sealing
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill

Also Published As

Publication number Publication date
US6486006B2 (en) 2002-11-26
EP1174920A3 (de) 2002-06-05
EP0907205A2 (de) 1999-04-07
US6300686B1 (en) 2001-10-09
EP0907205B1 (de) 2003-09-17
TW407353B (en) 2000-10-01
CN1214545A (zh) 1999-04-21
KR19990036866A (ko) 1999-05-25
US20020028536A1 (en) 2002-03-07
EP1174920A2 (de) 2002-01-23
DE69818185D1 (de) 2003-10-23
EP0907205A3 (de) 1999-08-18
CN1150614C (zh) 2004-05-19
KR100297915B1 (ko) 2001-08-07

Similar Documents

Publication Publication Date Title
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE10163799B4 (de) Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE2840514C2 (de)
DE69831100T2 (de) Montagemethode für Halbleiterbauteile auf einer Leiterplatte
DE3888895T2 (de) Verfahren zum elektrischen Verbinden von integrierten Schaltungschips, eine Harzzusammensetzung für Podeste, und gemäss diesem Verfahren hergestellte Flüssigkristallanzeigevorrichtung.
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102011006341A1 (de) Verfahren zur Fertigung eines Verdrahtungssubsrats mit eingebetteten Halbleiterchip
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE10037183A1 (de) Verfahren zum Verbinden von Leiterplatten und Verbindungsaufbau
DE69824522T2 (de) Leitende Paste mit hoher Wärmeleitfähigkeit und diese enthaltende elektronische Teile
DE10003671A1 (de) Halbleiter-Bauelement
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE10240415B4 (de) Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: STIPPL PATENTANWAELTE, 90482 NUERNBERG

8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP