CN1214545A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN1214545A
CN1214545A CN98124628A CN98124628A CN1214545A CN 1214545 A CN1214545 A CN 1214545A CN 98124628 A CN98124628 A CN 98124628A CN 98124628 A CN98124628 A CN 98124628A CN 1214545 A CN1214545 A CN 1214545A
Authority
CN
China
Prior art keywords
heat conduction
semiconductor chip
semiconductor packages
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98124628A
Other languages
English (en)
Other versions
CN1150614C (zh
Inventor
平野浩一
中谷诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1214545A publication Critical patent/CN1214545A/zh
Application granted granted Critical
Publication of CN1150614C publication Critical patent/CN1150614C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

一种半导体封装,至少包括70～95%重量的无机填料和5～30%重量的热固化性树脂组合物,并且在未固化状态下制成有挠性的导热片状物31。在导热片状物31中形成通孔33,在该通孔33中填充导电性树脂组合物34。把导热片状物31和半导体芯片35重合在导热片状物31的通孔33和半导体芯片35的电极平面方向的位置。通过将其加热加压,使导热片状物31固化,与半导体芯片35一体化。在导热混合物37的半导体芯片35的背面,在与导电性树脂组合物34连接的状态下形成外部取出电极36。

Description

半导体封装及其制造方法
本发明涉及在各种电气和电子设备中使用的半导体封装及其制造方法，特别涉及与半导体芯片有大致相同的尺寸，散热性良好的半导体封装及其制造方法。
近年来，随着半导体芯片的高密度化、高功能化，半导体芯片的大型化和多电极化变得显著，另一方面，伴随电子设备的高性能化、小型化的要求，要求半导体封装的小型化。为此，半导体封装从把引线配置在封装周边的QFP(方形扁平封装)型，不断向在下面把电极配置成区域阵列状的BGA(球形格状阵列)型和进一步推进小型化的CSP(芯片比例封装)型转变。作为CSP型的半导体封装，例如，有如图10所示结构的封装。也就是说，如图10所示，在半导体芯片101的电极上预先形成凸缘102，用倒装方式在布线基片105的电极104上通过导电性树脂103连接半导体芯片101。此外，为了确保气密性，在半导体芯片101和布线基片105之间填充密封树脂107。再有，图10中，106为外部取出电极。
如果采用此CSP型的半导体封装，通过使封装小型化，能够提高基片效率，使高速、低噪声的安装成为可能。
但是，在上述结构的以往CSP型的半导体封装中，却存在以下的问题。也就是说，在进行热冲击等的可靠性评价的情况下，由于半导体芯片和基片的热膨胀系数不同，所以在密封部分发生裂缝，可能会损害气密性。此外，由于实施树脂密封或涂层，所以会使制造成本和间歇增加。还有，半导体芯片与基片之间的导热性低，使在半导体芯片上产生的热难于散出。
为了解决以往技术中的上述课题，本发明的目的在于提供不必利用树脂进行密封，而且可靠性和气密性良好，用低成本能够容易地制造，并且导热性良好的半导体封装及其制造方法。
为了实现上述目的，本发明的半导体封装的第一结构配有：半导体芯片；至少包括70～95％重量的无机填料和5～30％重量的热固化性树脂组合物，与所述半导体芯片的电极面和所述电极面邻接的端面连接的一体化的导热混合物；和按与所述半导体芯片电连接状态形成在所述导热混合物中的外部取出电极。按照该半导体封装的第一结构，不必需要利用树脂进行密封，而且能够实现导热性良好的半导体封装。此外，由于在作为基片的导热混合物的平面方向上的热膨胀系数与半导体芯片的热膨胀系数接近，所以即使在进行回流试验后，在半导体芯片和封装的界面上未发现异常，包括此时的半导体芯片和外部取出电极的连接部分的电阻值变化也非常小。因此，能够实现可靠性良好的半导体封装。
此外，在上述本发明的半导体封装的第一结构中，在导热性混合物上形成与半导体芯片电极对应的通孔最好。此外，在通孔中填充导电性树脂组合物，使外部取出电极通过所述导电性树脂组合物与半导体芯片电连接最好。这种情况下，导电性树脂组合物至少还包括从金、银、铜、钯和镍构成的组中选择的至少一种金属粉，热固化性树脂和固化剂最好。
此外，在上述本发明的半导体封装的第一结构中，在半导体芯片的电极上形成凸缘最好。按照该优选例，能够提高半导体芯片与外部取出电极的电连接的可靠性。此外，在这种情况下，使凸缘贯通导热混合物与外部取出电极一体化最好。
此外，在上述本发明的半导体封装的第一结构中，无机填料是包括从Al2O3、MgO、BN和Al构成的组中至少选择一种填料最好。这是因为这些填料有高导热率的缘故。
此外，在上述本发明的半导体封装的第一结构中，无机填料的粒径在0.1～100μm的范围内最好。
此外，在上述本发明的半导体封装的第一结构中，作为热固化性树脂组合物的主要成分，包含从环氧树脂、酚树脂和氰酸盐树脂构成的组中至少选择的一种树脂最好。这是因为这些树脂的电特性、机械特性良好的缘故。
此外，在上述本发明的半导体封装的第一结构中，热固化性树脂组合物以包含溴化的多官能环氧树脂为主要成分，并包括作为固化剂的双酚A型酚醛树脂，和作为固化催化剂的咪唑最好。
此外，在上述本发明的半导体封装的第一结构中，从耦联剂、分散剂和脱模剂构成的组中至少选择一种添加在导热混合物中最好。
此外，本发明的半导体封装的第二结构配有：半导体芯片；至少包括70～95％重量的无机填料和5～30％重量的热固化性树脂组合物，与所述半导体芯片的电极面和所述电极面邻接的端面连接的一体化的导热混合物；和布线基片，在其一面形成的电极按电连接所述半导体芯片的状态与所述导热混合物一体地粘结，在另一面形成外部取出电极。按照本半导体封装的第二结构，外部取出电极利用布线基片变更其间隔和排列，使仪器的安装变得容易。
此外，在上述本发明的半导体封装的第二结构中，布线基片的主要成分与导热混合物相同最好。按照本优选例，半导体周边部分与外部取出电极的热膨胀系数基本相同，使可靠性提高。
此外，本发明的半导体封装的制造方法，包括用至少包含70～95％重量的无机填料和5～30％重量的热固化性树脂组合物，并且在未固化状态下有挠性的导热片状物，按倒装方式重合半导体芯片的工序；利用加热加压，在所述半导体芯片的电极面与所述电极面邻接的端面上粘结所述导热片状物，固化所述热固化性树脂组合物，同时使所述半导体芯片与外部取出电极电连接的工序。按照本半导体封装的制造方法，在内部使半导体芯片能够容易地实现安装导热性半导体封装。这是由于所述导热片状物在未固化状态下有挠性，所以能够在低温低压状态下以期望的形状成形该导热片状物的缘故，此外，也是由于所述导热片状物中的热固化性树脂组合物通过加热加压固化，所以能够把该导热片状物作为刚性基片的缘故。
此外，在上述本发明的半导体封装的制造方法中，加热加压时的温度在170～260℃的范围内最好。这是因为如果温度过低，热固化性树脂组合物的固化就变得不充分，而如果温度过高，热固化性树脂组合物就开始分解的缘故。
此外，在上述本发明的半导体封装的制造方法中，加热加压时的压力在1～20MPa的范围内最好。这是因为在低压的情况下，在与半导体芯片的电极面邻接的端面上充分粘结导热片状物变得困难，在高压的情况下，容易引起半导体芯片的破损的缘故。
此外，在上述本发明的半导体封装的制造方法中，在导热片状物上按倒装方式重合半导体芯片前，还配有在所述导热片状物上形成与半导体芯片的电极对应的通孔的工序最好。按照本优选例，在半导体芯片的电极上形成凸缘的情况下，使半导体芯片与导热片状物的平面方向的位置重合变得容易。此外，在此情况下，利用激光加工、钻孔加工或冲压加工完成通孔的形成最好。此外，在此情况下，在形成通孔后，还配有在所述通孔中填充导电性树脂组合物的工序最好。在此情况下，在通孔中填充导电性树脂组合物的工序中，仅在面对所述通孔侧一方的开口部分的一部分填充所述导电性树脂组合物，在面对所述通孔的另一开口部分的部分上不填充所述导电性树脂组合物最好。按照本优选例，当半导体芯片与导热片状物一体化时，多余的导电性树脂组合物流出，能够防止造成短路和断线。此外，由于通孔侧的开口部分打开，所以在重合电极上形成凸缘的半导体芯片时，尽管存在导电性树脂组合物，但半导体芯片与导热片状物的平面方向的位置重合变得容易。这种情况下，导电性树脂组合物至少还包括从金、银、铜、钯和镍构成的组中选择至少一种金属粉，热固化性树脂和固化剂最好。
此外，在上述本发明的半导体封装的制造方法中，在导热片状物上按倒装方式重合多个半导体芯片，使所述多个半导体芯片与外部取出电极一体化后，分割各个半导体封装最好。按照本优选例，能够一次获得多个半导体封装。
此外，在上述本发明的半导体封装的制造方法中，在半导体芯片的电极上形成凸缘后，在导热片状物上按倒装方式重合所述半导体芯片最好。此外，在此情况下，在导热片状物中贯通凸缘与外部取出电极连接最好。
此外，在上述本发明的半导体封装的制造方法中，在导热片状物的半导体芯片的接合面与背面上的金属箔重合一体化后，构图期望的电极形状，形成外部取出电极最好。
此外，在上述本发明的半导体封装的制造方法中，复制导热片状物的半导体芯片的接合面和在背面构图期望的电极形状的电极图形，形成外部取出电极最好。
此外，在上述本发明的半导体封装的制造方法中，在复制导热片状物的半导体芯片的接合面和背面上，通过一体地粘结表面构图期望的电极形状的布线基片，形成外部取出电极最好。
此外，在上述本发明的半导体封装的制造方法中，无机填料是包括从Al2O3、MgO、BN和Al构成的组中至少选择的一种填料最好。
此外，在上述本发明的半导体封装的制造方法中，无机填料的粒径在0.1～100μm的范围内最好。
此外，在上述本发明的半导体封装的制造方法中，作为热固化性树脂组合物的主要成分，包含从环氧树脂、酚树脂和氰酸盐树脂构成的组中至少选择的一种树脂最好。
此外，在上述本发明的半导体封装的制造方法中，热固化性树脂组合物以包含溴化的多官能环氧树脂为主要成分，并包括作为固化剂的双酚A型酚醛树脂，和作为固化催化剂的咪唑最好。
此外，在上述本发明的半导体封装的制造方法中，还从耦联剂、分散剂和脱模剂构成的组中至少选择一种添加在导热混合物中最好。
图1是表示本发明一实施例中的半导体封装结构的剖面图。
图2是表示本发明一实施例中导热片状物结构的剖面图。
图3是表示本发明一实施例中半导体封装的制造方法的工序图。
图4是表示本发明一实施例中半导体封装的其它制造方法的各工序的剖面图。
图5是表示本发明一实施例中半导体封装的外部取出电极的形成方法的各工序的剖面图。
图6是表示本发明一实施例中半导体封装的外部取出电极的其它形成方法的各工序的剖面图。
图7是表示本发明一实施例中半导体封装的其它制造方法的各工序的剖面图。
图8是表示本发明一实施例中半导体封装的其它制造方法的各工序的剖面图。
图9是表示本发明一实施例中半导体封装的其它制造方法的各工序的剖面图。
图10是表示以往技术中半导体封装的剖面图。
作为本发明的基础，在热固化性树脂组合物上添加高浓度的无机填料，使平面方向的热膨胀系数与半导体芯片大致相同，而且导热性高，并且在未固化状态下形成有挠性的导热片状物。由于该导热片状物在未固化状态下有挠性，所以能够在低温低压状态下按期望的形状成形该导热片状物。此外，由于所述导热片状物中的热固化性树脂组合物通过加热加压固化，所以能够把该导热片状物作为刚性基片。因此，如果使用所述导热片状物，在内部的半导体芯片能够容易地实现安装导热性半导体封装。
本发明的第一方案是在上述导热片状物上形成与半导体芯片的电极对应的通孔，在所述通孔中填充导电性树脂组合物，在重合所述导热片状物的所述通孔与所述半导体芯片的电极的平面方向位置后，通过加热加压，固化所述导热片状物，使所述导热片状物和半导体芯片与半导体芯片一体化，同时使所述半导体芯片与外部取出电极一体化。按照本发明的第一方案，能够把半导体芯片直接安装在基片上，并且能够实现散热性良好的半导体封装。
本发明的第二方案是在上述导热片状物上按倒装方式重合附加凸缘的半导体芯片后，通过加热加压，固化所述导热片状物，与所述半导体芯片一体化，同时在所述导热片状物中贯通所述凸缘，与外部取出电极一体化。
本发明的第三方案是在上述导热片状物上形成通孔，在重合所述导热片状物的所述通孔与所述半导体芯片的电极的平面方向位置后，通过加热加压，固化所述导热片状物，使所述导热片状物和附加凸缘的半导体芯片与所述半导体芯片一体化，同时在所述导热片状物的所述通孔中贯通所述凸缘，与外部取出电极一体化。
本发明的第四方案是重合上述导热片状物和半导体芯片，通过加热加压，固化所述导热片状物，与半导体芯片一体化，同时在预制的最外层把形成电极的布线衬底与所述导热片状物一体化，制成外部取出电极。作为上述导热片状物和半导体芯片的一体化方案，可采用上述第一～第三方案。
下面，利用实施例，更具体地说明本发明。
图1是表示本发明的半导体封装结构的剖面图。如图1所示，在半导体芯片12上，在其电极面(下面)和与之邻接的端面上，一体地粘结至少包含无机填料和热固化性树脂组合物的导热混合物11。此外，在半导体芯片12上，在其电极上预先形成凸缘14，凸缘14通过导电性树脂组合物13与外部取出电极15连接。
图2是表示作为本发明的半导体封装基础的导热片状物的剖面图。如图2所示，导热片状物31成膜在脱模性膜22上。这种情况下，首先准备至少包括无机填料，热固化性树脂组合物，有150℃以上沸点的溶剂，和有100℃以下沸点的溶剂的混合物粘合液，使该混合物粘合液在脱模性膜22上成膜。成膜的方法并未特别限定，可以采用公知的刮浆法、涂料法、按压成形法等。接着，仅干燥在脱模性膜22上成膜的所述混合物粘合液中有所述100℃以下沸点的溶剂。由此，可获得在未固化状态下有挠性的导热片状物21。
作为热固化性树脂组合物的主要成分，例如能够采用环氧树脂、酚树脂或氰酸盐树脂，特别是采用溴化的环氧树脂最好。这是因为溴化的环氧树脂具有难燃性的缘故。作为热固化性树脂组合物中的固化剂，例如能够采用双酚A型酚醛树脂，作为固化催化剂，例如能够采用咪唑。
导热片状物和热固化后的导热混合物中的无机填料的填充率为70～95％重量最好，而且85～95％重量也可以。在无机填料的填充率比70％重量低的情况下，导热性降低，而在无机填料的填充率比95％重量高的情况下，提供挠性的热固化性树脂组合物的量降低，成形性变差。再有，该无机填料的填充率按未包含有100℃以下沸点的溶剂的混合组成来计算。作为无机填料，例如可采用Al2O3、MgO、BN、AlN，这些填料导热率高最好。此外，无机填料的粒径为0.1～100μm最好。无论粒径过小或过大，都使无机填料的填充率下降，不仅使导热性恶化，而且使与半导体芯片的热膨胀系数的差变大，不适合作为半导体封装的材料。
作为有150℃以上沸点的溶剂，例如可采用乙基二甘醇-乙醚、丁基二甘醇-乙醚、丁基二甘醇-乙醚醋酸盐。此外，作为有100℃以下沸点的溶剂，可采用丁酮、异丙醇、甲苯。此外，按照需要，在导热片状物的组合物中，添加耦联剂、分散剂、着色剂、脱模剂也可以。
再有，在上述混合物粘合液中，包含有150℃以上沸点的溶剂和100℃以下沸点的溶剂，但如果热固化性树脂组合物在未固化的状态下在导热片状物中有挠性，那么不包含上述溶剂也可以。
由于使上述导热片状物固化的导热混合物是能够以高浓度填充无机填料，所以如果采用该导热混合物，那么热膨张系数与半导体芯片大致相同，能够实现散热性良好的半导体封装。
下面，说明具有上述结构的半导体封装的制造方法。
图3是表示本发明的半导体封装制造方法的各工序的剖面图。首先，如图3(a)所示，在脱模性膜32上，按上述那样成膜导热片状物31(参照图2和其说明)。接着，如图3(b)所示，在脱模性膜32和导热片状物31上形成通孔33。例如，通过使用二氧化碳激光器和受激准分子激光器等的激光加工、钻孔加工或冲压加工完成通孔的形成。特别是激光加工简便精度也高。接着，如图3(c)所示，在通孔33中填充导电性树脂组合物34。作为导电性树脂组合物，能够使用混合金属粉和热固化性树脂及树脂的固化剂的导电性浆料。作为金属粉，利用能够采用金、银、铜、钯或镍，这些金属粉具有电阻和可靠性好的优点。作为热固化性树脂，例如可使用环氧树脂，作为树脂的固化剂，例如可使用咪唑。接着，如图3(d)所示，在从导热片状物31上剥离脱模性膜32后，把导热片状物31和半导体芯片35重合在导热片状物31的通孔33和半导体芯片35的电极的平面方向的位置。接着，如图3(e)所示，通过将其加热加压，使导热片状物31固化，与半导体芯片35一体化。加热加压使用金属模具进行，在导热片状物31中的热固化性树脂组合物一旦软化后，通过固化，在半导体芯片35的电极面和与其邻接的端面上，使导热片状物31固化后的导热混合物37变为粘结状态。由此，从外部至半导体芯片35电极的沿表面距离变长，使吸湿等的影响变小。最后，在导热混合物37的半导体芯片35的背面上，在与导电性树脂组合物34连接的状态下形成外部取出电极36。作为外部取出电极36的形成方法，例如可采用丝网印刷法、复制法、腐蚀法，但在能够一体成型这点上，使用腐蚀法和复制法最好。利用以上工序，可获得半导体封装。
图4是表示本发明的半导体封装的其它制造方法的各工序剖面图。
图4(a)表示通过与图3(a)、(b)相同的工序，在导热片状物41上设置通孔43的状态。再有，图4(a)中，42是脱模性膜。
如图4(b)所示，在通孔43中填充导电性树脂组合物44。这种情况下，仅在面对通孔43侧的开口部分45的部分中填充导电性树脂组合物44，而在面对反向侧的开口部分46的部分中不填充导电性树脂组合物44。接着，如图4(c)所示，把导热片状物41和半导体芯片47重合在通孔43和半导体芯片47的电极的平面方向的位置，以便带有未填充导热片状物41的通孔43的导电性树脂组合物44的面一致朝向半导体芯片47的电极面。接着，如图4(d)所示，通过将其加热加压，使导热片状物41固化，与半导体芯片47一体化。加热加压使用金属模具进行，在导热片状物41中的热固化性树脂组合物一旦软化后，通过固化，在半导体芯片47的电极面和与其邻接的端面上，使导热片状物41固化后的导热混合物48变为粘结状态。最后，在导热混合物48的半导体芯片47的背面上，在与导电性树脂组合物44连接的状态下形成与上述相同的外部取出电极49。利用以上工序，可获得半导体封装。此时，在面对导热片状物41的半导体芯片47侧，由于不存在导电性树脂组合物44，利用半导体芯片47的埋入，即使导热片状物41流动，与半导体芯片47电连接的导电性树脂组合物44也不流动，不容易发生短路等。而且，在半导体芯片47的电极上形成凸缘的情况下，利用通孔43和凸缘的凹凸，使导热片状物41与半导体芯片47的平面方向的位置一致变得容易。
下面，说明外部取出电极的形成方法。
图5是表示按照腐蚀法的外部取出电极形成方法的各工序剖面图。首先，如图5(a)所示，在通孔中填充导电性树脂组合物54的导热片状物51的上下面上，分别重叠半导体芯片52和金属箔53。作为金属箔53，例如能够使用铜箔。接着，如图5(b)所示，通过将其加热加压，使导热片状物51固化，与半导体芯片52和金属箔53一体化。加热加压使用金属模具进行，在导热片状物51中的热固化性树脂组合物一旦软化后，通过固化，在半导体芯片52的电极面和与其邻接的端面上，使导热片状物51固化后的导热混合物55变为粘结状态，同时在导热混合物55的半导体芯片52的背面使金属箔53变为粘结状态。接着，如图5(d)所示，采用腐蚀法构图金属箔53，形成外部取出电极56。利用以上工序，外部取出电极56被一体成形在导热混合物55上。作为腐蚀法，一般来说，例如以氯化铁为蚀刻液，使用湿式腐蚀。而且，按照需要，实施镀镍和镀金。此外，也可以形成钎焊球。
图6是表示按照复制法的外部取出电极形成方法的各工序剖面图。首先，如图6(a)所示，在基膜62上形成金属箔61，进行构图。作为金属箔61，例如能够使用铜箔。接着，如图6(b)所示，在通孔中填充导电性树脂组合物66的导热片状物63上重叠半导体芯片65，在其背面层积图6(a)的电极图形64。接着，如图6(c)所示，通过将其加压加热，使导热片状物63固化，与半导体芯片65和电极图形64一体化。加热加压使用金属模具进行，在导热片状物63中的热固化性树脂组合物一旦软化后，通过固化，在半导体芯片65的电极面和与其邻接的端面上，使导热片状物63固化后的导热混合物67变为粘结状态，同时在导热混合物67的半导体芯片65的背面使电极图形64变为粘结状态。最后，剥离基膜62。利用以上工序，把电极图形64作为外部取出电极一体成形在导热混合物中。
图7是表示本发明的半导体封装的其它制造方法的各工序剖面图。首先，如图7(a)所示，在脱模性膜72上，如上述那样成膜导热片状物71(参照图2及其说明)。接着，如图7(b)所示，在电极上制备附加凸缘74的半导体芯片73。作为凸缘，例如按公知的方法焊接金和铝的凸缘，和使用形成钎焊球的凸缘。接着，如图7(c)所示，在从导热片状物71中剥离脱模性膜72后，在导热片状物71上，在电极上按倒装方式重叠附加凸缘74的半导体芯片73。接着，如图7(d)所示，通过将其加热加压，使导热片状物71固化，与半导体芯片73一体化。加热加压使用金属模具进行，在导热片状物71中的热固化性树脂组合物一旦软化后，通过固化，在半导体芯片73的电极面和与其邻接的端面上，使导热片状物71固化后的导热混合物76变为粘结状态。此外，此时，半导体芯片73的凸缘74贯通导热片状物71，在导热片状物71(即导热混合物76)的里侧变为露出状态。最后，在导热混合物76的里面，在与半导体芯片73的凸缘74连接的状态下形成外部取出电极75。利用以上工序，可获得半导体封装。再有，外部取出电极75的形成方法与上述相同。如果利用以上方法制作半导体封装，那么由于能够省略加工通孔的工序和填充导电性树脂组合物的工序，所以使生产率提高。此外，由于不经过导电性树脂组合物，所以使外部取出电极75与半导体芯片73之间的电阻变小。
图8是表示本发明的半导体封装的其它制造方法的各工序剖面图。首先，如图8(a)所示，在脱模性膜83上，如上述那样成膜导热片状物81(参照图2及其说明)，在脱模性膜83和导热片状物81上形成通孔82。接着，如图8(b)所示，在电极上制备附加凸缘85的半导体芯片84。接着，如图8(c)所示，在从导热片状物81中剥离脱模性膜83后，重合导热片状物81的通孔82与半导体芯片84的凸缘85的平面方向的位置。接着，如图8(d)所示，通过将其加热加压，使导热片状物81固化，与半导体芯片84一体化。加热加压使用金属模具进行，在导热片状物81的热固化性树脂组合物一旦软化后，通过固化，在半导体芯片84的电极面和与其邻接的端面上，使导热片状物81固化后的导热混合物87变为粘结状态。此外，此时，半导体芯片84的凸缘85贯通导热片状物81的通孔82，导热片状物81(即导热混合物87)的里侧变为露出状态。最后，在导热混合物87的里面，在与半导体芯片84的凸缘85连接的状态下形成外部取出电极86。利用以上工序，可获得半导体封装。如果利用以上方法制作半导体封装，那么由于能够省略填充导电性树脂组合物的工序，所以使生产率提高。此外，由于在导热片状物81中形成通孔82，在半导体芯片84中形成凸缘85，所以使导热片状物81与半导体芯片84的平面方向的位置一致变得容易。再有，在通孔82中填充导电性树脂组合物后，使导热片状物81和半导体芯片84位置一致重叠，一体成形也可以。
图9是表示本发明的半导体封装的其它制造方法的各工序剖面图。
首先，如图9(a)所示，利用与图3(a)～(c)相同的工序进行制作，制备在通孔93中填充导电性树脂组合物94的导热片状物91，而且，如图9(b)所示，在最外层制备形成电极图形95的布线衬底96。再有，图9(a)中，92是脱模性膜。作为布线衬底96，例如可使用玻璃环氧基片、铝和AlN等的陶瓷基片、玻璃陶瓷低温烧制基片等，特别是主要成分为导热混合物的基片最好。这是因为导热片状物91与固化后的导热混合物的热膨胀系数变得大致相同，使可靠性提高的缘故。此外，由于是相同的材料，所以使粘结力变高。接着，如图9(c)所示，把导热片状物91和半导体芯片97重合在导热片状物91的通孔93和半导体芯片97的电极的平面方向的位置，同时把导热片状物91和布线衬底96重合在导热片状物91的通孔93和布线衬底96上的电极图形95的平面方向的位置。接着，如图9(d)所示，通过将其加热加压，使导热片状物91固化，与半导体芯片97和布线衬底96一体化。加热加压使用金属模具进行，在导热片状物91的热固化性树脂组合物一旦软化后，通过固化，在半导体芯片97的电极面和与其邻接的端面上，粘结导热片状物91固化后的导热混合物98，同时使布线衬底96变为粘结状态。此外，此时，半导体芯片97的电极与布线衬底96上的电极图形95通过导电性树脂组合物94电连接。利用以上工序，可获得半导体封装。如果利用以上方法制作半导体封装，那么由于使用布线衬底96，使与外部连接的电极间隔比半导体芯片97的电极间隔扩宽变为可能，所以使半导体封装的安装变得容易。此外，由于利用布线衬底96使电极的再排列成为可能，所以使连接半导体封装的基片的布线设计变得容易，增加了通用性。
再有，在本例中，采用图3说明的方法，把半导体芯片97与电极图形95电连接，但把半导体芯片97与布线衬底96上的电极图形连接的方法并不限于此，例如，在采用图4、图7、图8说明的方法的情况下也能够获得同样的效果。
此外，在上述各个制造方法中，以使用一个半导体芯片制作半导体封装的情况为例进行了说明，但按以下那样制作半导体封装也可以。也就是说，首先，制备多个半导体芯片，在导热片状物上按照需要实施多个部分的加工后，把所属多个半导体芯片重合在所属导热片状物上。接着，通过将其加热加压，使所属导热片状物固化，与所述多个半导体芯片一体化。随后，形成外部取出电极。最后，一个一个地分割一体化的多个半导体封装。如果按照以上方法制作半导体封装，那么能够一次获得多个半导体封装。
此外，在上述各个制造方法中，加热加压时的温度在170～260℃的范围内最好。这是因为如果温度过低，那么热固化性树脂组合物的固化就变得不充分，而如果温度过高，热固化性树脂组合物就开始分解的缘故。此外，加热加压时压力在1～20Mpa的范围内最好。
【实施例】
下面，列举具体的实施例进一步详细说明本发明。
(实施例1)
在进行作为本发明基础的导热片状物的制作时，把无机填料和热固化性树脂组合物及溶剂进行混合，为了获得充分的分散状态，混合促进混合作用的铝球，制作粘合液。实施的导热片状物的组成如下所示(表1)。
【表1】
实验     无机填料      热固化性树脂    有150℃沸点的溶
                       (包括固化剂)     以上剂
序号   品名 量(wt％)  品名  量(wt％)   品名  量(wt％)
1a            60              36                  4
1b            70              28      丁基二甘    2
                                      醇-
1c    Al2O3 80   环氧树脂   18      乙醚醋酸    2
                                      盐
1d            90             9.5      (BCA)       0.5
1e            95             4.9                  0.1
其中，Al2O3使用住友化学(株)制AL-33(平均粒径12μm)，环氧树脂使用日本レツク(株)制NVR-1010(包含固化剂)，有150℃以上沸点的溶剂使用丁基二甘醇-乙醚醋酸盐(关东化学(株)制、沸点240℃)。
首先，秤量上述(表1)的组成，添加丁酮(MEK、沸点79.6℃、关东化学(株)制)溶剂直至粘合液粘度达到20Pa·s，并且加入上述铝球，在罐中以500rpm的速度旋转混合48小时。此时的MEK用于粘度调整，在添加高浓度的无机填料上作为重要的构成要素，但由于在以后的干燥工序中会挥发，不在树脂组合物中残留，所以在上述(表1)说明中为记载。接着，制备作为脱模性膜的厚度75μm的聚对苯二甲酸乙二酯(PET)膜，在其上采用刮浆法以板间隙(板与脱模性膜的间隙)约1.4mm成膜上述粘合液。接着，在100℃温度下放置1小时干燥所述粘合液中的MEK溶剂。由此，得到有挠性的导热片状物(厚度约750μm)。
把上述那样制作的实验序号1d的带有脱模性膜的导热片状物(无机填料：90％重量)按预定大小切割，从所述脱模性膜面，使用二氧化碳激光器在与半导体芯片的电极相同的250μm节距的等间隔位置上形成直径150μm的通孔。
在该通孔中，按丝网印刷法填充作为导电性树脂组合物的球状铜粉末：85％重量，作为树脂组份的双酚A型环氧树脂(ェピコ-ト828、油化シエルェポキシ制)：3％重量、甘油酯系环氧树脂(YD-171、东都化成制)：9％重量，作为固化剂的胺加合物(MY-24、味の素(株)制)：将3％重量用三个滚筒搅拌的浆料。接着，从通孔中填充浆料的导热片状物上剥离PET膜后，在导热片状物的一侧表面，一边重合其电极和通孔的位置一边重叠10mm四方形的半导体芯片，在其背面，将厚度35μm的粗糙单面铜箔的粗糙面朝向导热片状物粘结。接着，为了达到一定厚度将其装入金属模具，使用热压，在压力温度175℃、压力3MPa下通过1小时加热加压，使导热片状物固化，与半导体芯片和铜箔一体化。这种情况下，在导热片状物中的热固化性树脂组合物一旦软化后，由于固化，所以在半导体芯片的电极面和与其邻接的端面上，导热片状物固化后的导热混合物变为粘结状态，使导热混合物(导热片状物)与半导体芯片牢固地一体化。此外，在铜箔的粗糙面，导热片状物固化后的导热混合物也变为牢固地粘结状态。此外，导电性树脂组合物(浆料)中的环氧树脂也固化，进行半导体芯片与铜箔的机械连接和电连接。最后，使用腐蚀技术构图铜箔，形成外部取出电极。利用以上工序，可获得图1所示的半导体封装。
作为可靠性评价，在最高温度260℃下进行20次回流试验。此时，在半导体芯片与封装的界面上未发现特别的异常，确认得到了牢固的粘结。此外，在测定包括此时的半导体芯片与外部取出电极的连接部分的电阻值的变化时，相对于回流试验前的初期连接电阻为35mΩ/比尔，回流试验后的连接电阻变为40mΩ/比尔，其变化量非常小。
作为比较例，在以往的玻璃环氧基板上，通过钎焊凸缘和密封树脂，制作安装半导体芯片的半导体封装。在该半导体封装中，由于半导体芯片与基片的热膨胀系数不同，所以在半导体芯片与基片的接合部分电阻值增大，在10次回流试验中断线。与此相反，在本实施例的半导体封装中，由于作为基片的导热混合物的平面方向的热膨胀系数与半导体芯片接近，所以由回流试验造成的电阻值的变化很微小。
此外，在半导体芯片上流过一定电流，造成连续的1W发热的情况下，在半导体封装的外观上未发现变化，包括半导体芯片和外部取出电极连接部分的电阻值的变化也非常小。
下面，为了评价导热混合物的基本特性，从脱模性膜中剥离按上述(表1)说明组成制成的导热片状物，用再次耐热性脱模性膜(聚苯硫醚：PPS、厚度75μm)夹住，在温度200℃、压力5MPa下固化。随后，剥离PPS脱模性膜，按预定尺寸加工，测定导热性、热膨胀系数、绝缘耐压。其结果如下(表2)所示。
【表2】
实验序号 导热性(W/m·K) 热膨胀系数(ppm/℃) 绝缘耐压(kV/mm)
    1a     1.1     28     15
    1b     1.2     24     14
    1c     1.9     18     15
    1d     3.5     10     12
    1e     4.1     8     9
其中，通过用热丝接触加热按10mm四方形切断的试料的表面，测定背面的温度上升求出导热性。此外，上述(表2)的绝缘耐压是把导热混合物的厚度方向的AC耐压换算为每单位厚度的AC耐压。绝缘耐压受导热混合物中的热固化性树脂组合物和无机填料的粘结性的影响。也就是说，如果无机填料与热固化性树脂组合物的浸润性差，那么在其之间产生微小间隙，其结果，会导致导热混合物的强度和绝缘耐压的下降。一般来说，仅有树脂的绝缘耐压可达到15kV/mm，如果在10kV/mm以上，可判断获得了良好的粘结。
根据上述(表2)的结果，与以往的玻璃环氧基板相比，从按上述方法制作的导热片状物中获得的导热混合物有约20倍以上的导热性。此外，添加90％重量以上的Al2O3获得的导热混合物的热膨胀系数与硅很接近。由以上可知，从按上述方法制作的导热片状物中获得的导热混合物，适合直接安装半导体芯片的封装。
(实施例2)
本实施例表示采用与上述实施例1相同的方法制作的导热片状物，在不使用导电性树脂组合物情况下与半导体芯片一体化的半导体封装的其它实施例。下面，表示在本实施例中使用的导热片状物的组成：
(1)无机填料：Al2O3(昭和电工(株)制‘AS-40’(商品名)、球状、平均粒径12μm)90％重量，
(2)热固化性树脂：氰化酯树脂(旭チバ(株)制‘AroCyM30’(商品名))9％重量，
(3)溶剂：丁基二甘醇-乙醚(关东化学(株)制、沸点228℃)0.5％重量，
(4)其它添加物：碳黑(东洋カ-ボン(株)制)0.3％重量，分散剂(第一工业制药(株)制‘プライサ-フA-208F’(商品名))0.2％重量。
首先，在10mm四方形的大小的半导体芯片的电极上，采用公知的引线接合法形成Au凸缘。接着，把该半导体芯片重合在按上述组成制作的导热片状物(厚度550μm)上，在其背面，在脱模性PPS膜上把按腐蚀法制作的厚度35μm的单面粗糙铜箔构成的外部电极图形与半导体芯片的电吸位置重合一致。随后，为了达到一定厚度将其装入金属模具，使用热压，在压力温度180℃、压力5MPa下通过1小时加热加压，使导热片状物固化，与半导体芯片和外部电极图形(外部取出电极)一体化。最后，剥离脱模性膜，完成半导体封装。
在确认半导体芯片与外部取出电极的导电性时，在大致整个电极上有导电性，能够确认半导体芯片与外部取出电极的连接良好。
此外，作为可靠性的评价，在最高温度260℃下进行20次10秒的回流试验。此时，在半导体芯片与半导体封装的界面上未发现特别的异常，可确认获得了牢固的粘结。此外，电连接也没有变化，可确认未发生半导体芯片与外部取出电极之间的断线。
(实施例3)
本实施例表示采用与上述实施例1相同的方法制作的导热片状物，与半导体芯片一体化的半导体封装的其它实施例。下面，表示在本实施例中使用的导热片状物的组成：
(1)无机填料：Al2O3(住友化学(株)制‘AM-28’(商品名)、球状、平均粒径12μm)87％重量，
(2)热固化性树脂：酚树脂(大日本インキ制‘フ エノライト、VH4150’(商品名))11％重量，
(3)溶剂：丁基二甘醇-乙醚(关东化学(株)制、沸点202℃)1.5％重量，
(4)其它添加物：碳黑(东洋カ-ボン(株)制)0.3％重量，耦联剂(味の素(株)制‘プレンアクト KR-55’(商品名))0.2％重量。
首先，按预定大小切割用上述组成制作的导热片状物(厚度600μm)，按与上述实施例1相同的方法形成通孔。接着，在该导热片状物上，按与上述实施例2相同的方法一边使凸缘和通孔的位置一致，一边重叠形成凸缘的半导体芯片，在其背面，一边使位置一致，一边重叠带有与通孔对应的电极的玻璃-铝低温烧制基片(布线层=4层，厚度0.4mm)。随后，为了达到一定厚度将其装入金属模具，使用热压，在压力温度180℃、压力5MPa下通过1小时加热加压，使导热片状物固化，与半导体芯片和玻璃-铝低温烧制基片一体化。利用以上工序，制作半导体封装。
在确认半导体芯片与外部取出电极的导电性时，在大致整个电极上有导电性，能够确认半导体芯片与外部取出电极的连接良好。
此外，作为可靠性的评价，在最高温度260℃下进行20次10秒的回流试验。此时，在半导体芯片与半导体封装的界面及布线衬底和导热混合物的界面上未发现特别的异常，可确认获得了牢固的粘结。此外，电连接也没有变化，可确认未发生半导体芯片与外部取出电极之间的断线。
(实施例4)
本实施例表示采用与上述实施例1相同的方法制作的导热片状物，与半导体芯片一体化的半导体封装的其它实施例。下面，表示在本实施例中使用的导热片状物的组成：
(1)无机填料：Al2O3(昭和电工(株)制‘AS-40’(商品名)、球状、平均粒径12μm)89％重量，
(2)热固化性树脂：酚树脂(大日本インキ制‘フエノラィト、VH4150’(商品名))11％重量，
(3)其它添加物：碳黑(东洋カ-ボン(株)制)0.4％重量，耦联剂(味の素(株)制‘プレンアクトKR-46B’(商品名))0.6％重量。
首先，按预定大小切割在PET膜上用上述组成制作的导热片状物(厚度700μm)，用与上述实施例1相同的方法在平面方向上以格栅状形成与纵3个×横3个部分的半导体芯片电极对应的通孔，在所述通孔中按相同的方法填充与实施例1相同的导电性树脂组合物(浆料)。接着，在通孔中从填充浆料的导热片状物中剥离PET膜后，一边使其电极和通孔的位置一致，一边在纵横格栅状地各重叠三个10mm四方形的半导体芯片，在其背面，把粗糙的厚度35μm的单面铜箔的粗糙面朝向导热片状物侧粘结。接着，为了达到一定厚度将其装入金属模具，使用热压，在压力温度175℃、压力3MPa下通过1小时加热加压，使导热片状物固化，与半导体芯片和铜箔一体化。随后，所以腐蚀技术构图铜箔，形成外部取出电极。最后，用金刚石旋转刀具把一体化的多个半导体封装分割成单个。
这些半导体封装在外观上与按上述实施例1制作的封装相同，在最高温度260℃下进行20次10秒的回流试验评价可靠性时，在外观上未发现异常。此外，这时的逆流前后的电阻值的变化非常小。
再有，在上述实施例1和实施例4中，作为导电性树脂组合物的导电填料，使用铜粉末，但导电填料并不限于铜粉末，还可以使用金、银、钯、镍等其它金属粉。特别是在使用银和镍的情况下，能够维持高的导电部分的导电性。
如以上说明，按照本发明，在未固化状态下使用有挠性的导热片状物，能够获得使半导体芯片和基片及外部取出电极一体化的半导体封装。使该导热片状物固化的导热混合物，由于可以按高浓度填充无机填料，由此导热性良好，所以如果把该导热混合物用于半导体封装，那么半导体芯片的散热性提高。此外，使该导热片状物固化的导热混合物，由于热膨胀系数与半导体芯片接近，所以作为半导体封装可靠性良好。
而且，由于该导热片状物有挠性，所以能够使半导体芯片容易一体化。因此，能够获得不需要密封树脂，并且气密性和导热性良好的半导体封装。此外，如果使用该导热片状物，由于通过金属箔的粘结和图形复制，能够在成型固化的同时使外部取出电极一体化，所以使外部取出电极的形成变得容易。再有，由于能够利用在最外层形成的电极的布线衬底作为外部取出电极，所以能够获得安装性良好的半导体封装。
还有，按照本发明，能够获得可靠性高阻抗变化少的良好电连接的半导体封装。

Claims (32)

1．一种半导体封装，配有：半导体芯片；至少包括70～95％重量的无机填料和5～30％重量的热固化性树脂组合物，且与所述半导体芯片的电极面和所述电极面邻接的端面连接的一体化的导热混合物；和按与所述半导体芯片电连接的状态形成在所述导热混合物中的外部取出电极。
2．如权利要求1所述的半导体封装，其特征在于，在导热混合物中形成与半导体芯片电极对应的通孔。
3．如权利要求1所述的半导体封装，其特征在于，在通孔中填充导电性树脂组合物，外部取出电极通过所述导电性树脂组合物与半导体芯片电连接。
4．如权利要求3所述的半导体封装，其特征在于，导电性树脂组合物至少还包括从金、银、铜、钯和镍构成的组中选择的至少一种金属粉，热固化性树脂和固化剂。
5．如权利要求1所述的半导体封装，其特征在于，在半导体芯片电极上形成凸缘。
6．如权利要求5所述的半导体封装，其特征在于，凸缘贯通导热混合物与外部取出电极一体化。
7．如权利要求1所述的半导体封装，其特征在于，无机填料是包括从Al2O3、MgO、BN和Al构成的组中至少选择的一种填料。
8．如权利要求1所述的半导体封装，其特征在于，无机填料的粒径在0.1～100μm的范围内。
9．如权利要求1所述的半导体封装，其特征在于，作为热固化性树脂组合物的主要成分，包含从环氧树脂、酚醛树脂和氰酸盐树脂构成的组中至少选择的一种树脂。
10．如权利要求1所述的半导体封装，其特征在于，热固化性树脂组合物以包含溴化的多官能环氧树脂为主要成分，并包括作为固化剂的双酚A型酚醛树脂，和作为固化催化剂的咪唑。
11．如权利要求1所述的半导体封装，其特征在于，还从耦联剂、分散剂和脱模剂构成的组中至少选择一种添加在导热混合物中。
12．一种半导体封装，配有：半导体芯片；至少包括70～95％重量的无机填料和5～30％重量的热固化性树脂组合物，且与所述半导体芯片的电极面和所述电极面邻接的端面连接的一体化的导热混合物；和布线基片，在其一面形成的电极按电连接所述半导体芯片的状态与所述导热混合物一体地粘结，在另一面形成外部取出电极。
13．如权利要求12所述的半导体封装，其特征在于，布线基片的主要成分与导热混合物相同。
14．一种半导体封装的制造方法，包括用至少包含70～95％重量的无机填料和5～30％重量的热固化性树脂组合物，并且在未固化状态下有挠性的导热片状物，按倒装方式重合半导体芯片的工序，通过加热加压，在所述半导体芯片的电极面与所述电极面邻接的端面上粘结所述导热片状物，固化所述热固化性树脂组合物，同时使所述半导体芯片与外部取出电极电连接的工序。
15．如权利要求14所述的半导体封装的制造方法，其特征在于，加热加压时的温度在170～260℃的范围内。
16．如权利要求14所述的半导体封装的制造方法，其特征在于，加热加压时的压力在1～20MPa的范围内。
17．如权利要求14所述的半导体封装的制造方法，其特征在于，在导热片状物上按倒装方式重合半导体芯片前，还配有在所述导热片状物上形成与半导体芯片的电极对应的通孔的工序。
18．如权利要求17所述的半导体封装的制造方法，其特征在于，利用激光加工、钻孔加工或冲压加工完成通孔的形成。
19．如权利要求17所述的半导体封装的制造方法，其特征在于，在形成通孔后，还配有在所述通孔中填充导电性树脂组合物的工序。
20．如权利要求19所述的半导体封装的制造方法，其特征在于，在通孔中填充导电性树脂组合物的工序中，仅在面对所述通孔侧一方的开口部分的一部分填充所述导电性树脂组合物，在面对所述通孔的另一开口部分的部分上不填充所述导电性树脂组合物。
21．如权利要求19所述的半导体封装的制造方法，其特征在于，导电性树脂组合物至少还包括从金、银、铜、钯和镍构成的组中选择的至少一种金属粉，热固化性树脂和固化剂。
22．如权利要求14所述的半导体封装的制造方法，其特征在于，在导热片状物上按倒装方式重合多个半导体芯片，使所述多个半导体芯片与外部取出电极一体化后，分割各个半导体封装。
23．如权利要求14所述的半导体封装的制造方法，其特征在于，在半导体芯片的电极上形成凸缘后，在导热片状物上按倒装方式重合所述半导体芯片。
24．如权利要求23所述的半导体封装的制造方法，其特征在于，在导热片状物中贯通凸缘与外部取出电极连接。
25．如权利要求14所述的半导体封装的制造方法，其特征在于，在导热片状物与半导体芯片的接合面与背面上的金属箔重合一体化后，构图所期望的电极形状，形成外部取出电极。
26．如权利要求14所述的半导体封装的制造方法，其特征在于，复制导热片状物的半导体芯片的接合面和在背面构图期望的电极形状的电极图形，形成外部取出电极。
27．如权利要求14所述的半导体封装的制造方法，其特征在于，在导热片状物与半导体芯片的接合面和其背面上，通过一体地粘结表面构图成期望的电极形状的布线基片，形成外部取出电极。
28．如权利要求14所述的半导体封装的制造方法，其特征在于，无机填料是包括从Al2O3、MgO、BN和Al构成的组中至少选择的一种填料。
29．如权利要求14所述的半导体封装的制造方法，其特征在于，无机填料的粒径在0.1～100μm的范围内。
30．如权利要求14所述的半导体封装的制造方法，其特征在于，作为热固化性树脂组合物的主要成分，包含从环氧树脂、酚树脂和氰酸盐树脂构成的组中至少选择的一种树脂。
31．如权利要求14所述的半导体封装的制造方法，其特征在于，热固化性树脂组合物以包含溴化的多官能环氧树脂为主要成分，并包括作为固化剂的双酚A型酚醛树脂，和作为固化催化剂的咪唑。
32．如权利要求14所述的半导体封装的制造方法，其特征在于，还从耦联剂、分散剂和脱模剂构成的组中至少选择一种添加在导热混合物中。
CNB981246281A 1997-10-02 1998-09-30 半导体封装及其制造方法 Expired - Fee Related CN1150614C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP270006/1997 1997-10-02
JP27000697 1997-10-02
JP270006/97 1997-10-02

Publications (2)

Publication Number Publication Date
CN1214545A true CN1214545A (zh) 1999-04-21
CN1150614C CN1150614C (zh) 2004-05-19

Family

ID=17480248

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981246281A Expired - Fee Related CN1150614C (zh) 1997-10-02 1998-09-30 半导体封装及其制造方法

Country Status (6)

Country Link
US (2) US6300686B1 (zh)
EP (2) EP0907205B1 (zh)
KR (1) KR100297915B1 (zh)
CN (1) CN1150614C (zh)
DE (1) DE69818185T2 (zh)
TW (1) TW407353B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307701C (zh) * 2001-12-14 2007-03-28 国家淀粉及化学投资控股公司 可b阶段双重固化的晶片级底层填料
CN1327515C (zh) * 2003-08-29 2007-07-18 松下电器产业株式会社 电路基板及其制造方法
CN100377333C (zh) * 2001-10-17 2008-03-26 许密特有限公司 带有一个或更多通孔的半导体结构
CN100424845C (zh) * 2005-07-19 2008-10-08 富士通株式会社 半导体器件及其制造方法
US7489025B2 (en) 2004-11-16 2009-02-10 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with optical through via connections
CN101432876B (zh) * 2006-04-27 2011-08-17 住友电木株式会社 半导体器件和制造半导体器件的方法
CN102201349A (zh) * 2010-03-25 2011-09-28 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN105985600A (zh) * 2015-03-19 2016-10-05 日东电工株式会社 密封用片及封装体的制造方法
CN108293293A (zh) * 2015-11-30 2018-07-17 日本精工株式会社 散热基板及电动助力转向装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP2000239542A (ja) * 1999-02-18 2000-09-05 Matsushita Electric Ind Co Ltd 粉体組成物及びその製造方法、並びに、熱伝導基板及びその製造方法
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6525921B1 (en) * 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
TW525633U (en) * 2001-03-29 2003-03-21 Au Optronics Corp Locator for a material sheet
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
DE10124770C1 (de) * 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
KR100401975B1 (ko) * 2001-12-27 2003-10-17 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US6927097B2 (en) * 2003-03-27 2005-08-09 Intel Corporation Package with pre-applied underfill and associated methods
US6989229B2 (en) * 2003-03-27 2006-01-24 Freescale Semiconductor, Inc. Non-resolving mask tiling method for flare reduction
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
KR100601506B1 (ko) * 2004-08-24 2006-07-19 삼성전기주식회사 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
CN100409419C (zh) * 2006-09-01 2008-08-06 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
CN101477979B (zh) * 2008-01-03 2013-03-20 三星电子株式会社 多芯片封装体
US20090208722A1 (en) * 2008-02-18 2009-08-20 John Francis Timmerman Oriented Members for Thermally Conductive Interface Structures
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
TWI456715B (zh) 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR101078746B1 (ko) 2011-01-04 2011-11-02 주식회사 하이닉스반도체 반도체 패키지
JP2015141985A (ja) * 2014-01-28 2015-08-03 株式会社東芝 検査装置、及び検査方法
TWI566330B (zh) * 2015-01-06 2017-01-11 矽品精密工業股份有限公司 電子封裝結構之製法
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770677B2 (ja) * 1987-06-17 1995-07-31 株式会社日立製作所 モジュ−ル実装構造
US5068712A (en) 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US5121190A (en) 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
JPH0547958A (ja) 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP3393967B2 (ja) 1996-03-15 2003-04-07 株式会社東芝 プラスチック廃棄物の処理方法および処理装置
US6172275B1 (en) 1991-12-20 2001-01-09 Kabushiki Kaisha Toshiba Method and apparatus for pyrolytically decomposing waste plastic
EP0569799B1 (en) * 1992-05-14 2000-09-06 Matsushita Electric Industrial Co., Ltd. Method for making via conductors in multilayer ceramic substrates
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3258764B2 (ja) 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
EP0661916B1 (en) * 1993-07-06 2000-05-17 Kabushiki Kaisha Toshiba Thermal conductivity sheet
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
JP3454888B2 (ja) 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
US5543585A (en) 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
JPH0870081A (ja) 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
JPH0873621A (ja) * 1994-09-07 1996-03-19 Toshiba Corp 樹脂シート
JP3521009B2 (ja) 1994-09-09 2004-04-19 ダイセル化学工業株式会社 粘接着剤用ブロック共重合体
JPH08316361A (ja) 1995-05-24 1996-11-29 Nec Kyushu Ltd 半導体装置
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JPH09246318A (ja) 1996-03-13 1997-09-19 Pfu Ltd 半導体装置およびその製造方法
US6043333A (en) * 1996-08-23 2000-03-28 Nippon Kayaku Kabushiki Kaisha Modified epoxy resin, epoxy resin composition and cured product thereof
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
US5882459A (en) * 1996-11-08 1999-03-16 W. L. Gore & Associates, Inc. Method for aligning and laminating substrates to stiffeners in electrical circuits
TW495535B (en) * 1997-01-28 2002-07-21 Hitachi Chemical Co Ltd Epoxy resin composition for semiconductor sealing
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377333C (zh) * 2001-10-17 2008-03-26 许密特有限公司 带有一个或更多通孔的半导体结构
CN1307701C (zh) * 2001-12-14 2007-03-28 国家淀粉及化学投资控股公司 可b阶段双重固化的晶片级底层填料
CN1327515C (zh) * 2003-08-29 2007-07-18 松下电器产业株式会社 电路基板及其制造方法
US7736949B2 (en) 2004-11-16 2010-06-15 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with optical through via connections
US7489025B2 (en) 2004-11-16 2009-02-10 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with optical through via connections
CN100424845C (zh) * 2005-07-19 2008-10-08 富士通株式会社 半导体器件及其制造方法
US7683412B2 (en) 2005-07-19 2010-03-23 Fujitsu Microelectronics Limited Semiconductor device having a ferroelectric capacitator
US7915054B2 (en) 2005-07-19 2011-03-29 Fujitsu Semiconductor Limited Semiconductor device having a ferroelectric capacitor
CN101432876B (zh) * 2006-04-27 2011-08-17 住友电木株式会社 半导体器件和制造半导体器件的方法
CN102201349A (zh) * 2010-03-25 2011-09-28 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN102201349B (zh) * 2010-03-25 2014-03-26 松下电器产业株式会社 电路元器件内置模块及电路元器件内置模块的制造方法
CN105985600A (zh) * 2015-03-19 2016-10-05 日东电工株式会社 密封用片及封装体的制造方法
CN108293293A (zh) * 2015-11-30 2018-07-17 日本精工株式会社 散热基板及电动助力转向装置
CN108293293B (zh) * 2015-11-30 2020-07-14 日本精工株式会社 控制单元及电动助力转向装置

Also Published As

Publication number Publication date
DE69818185D1 (de) 2003-10-23
KR100297915B1 (ko) 2001-08-07
TW407353B (en) 2000-10-01
DE69818185T2 (de) 2004-04-08
US20020028536A1 (en) 2002-03-07
EP0907205A3 (en) 1999-08-18
EP0907205B1 (en) 2003-09-17
EP0907205A2 (en) 1999-04-07
EP1174920A3 (en) 2002-06-05
KR19990036866A (ko) 1999-05-25
CN1150614C (zh) 2004-05-19
US6300686B1 (en) 2001-10-09
EP1174920A2 (en) 2002-01-23
US6486006B2 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
CN1150614C (zh) 半导体封装及其制造方法
CN1293790C (zh) 元件内置模块及其制造方法
CN1148795C (zh) 半导体器件的制造方法
CN1160779C (zh) 半导体元件安装板及其制造方法、半导体器件及其制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1132509C (zh) 传热基板用片状物和它的制造方法及使用它的传热基板和制造方法
CN1187806C (zh) 电路装置的制造方法
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1674277A (zh) 电路装置
CN1263356C (zh) 电路基片的制造方法及电路基片和其电力转换模块
CN1190999C (zh) 电子元件设备及其制造方法
CN1244258C (zh) 电路装置及其制造方法
CN1551343A (zh) 电子元件封装结构及其制造方法
CN1802883A (zh) 组件装置及其制造方法
CN1390088A (zh) 电力组件及其制造方法
CN1753177A (zh) 功率半导体模块及其制造方法
CN1819189A (zh) 电路装置及其制造方法
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1366446A (zh) 零件内藏模块及其制造方法
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1943029A (zh) 半导体器件及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1535101A (zh) 转移板和使用它的布线板及其制造方法
CN1497717A (zh) 电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee