KR19990036866A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR19990036866A
KR19990036866A KR1019980041676A KR19980041676A KR19990036866A KR 19990036866 A KR19990036866 A KR 19990036866A KR 1019980041676 A KR1019980041676 A KR 1019980041676A KR 19980041676 A KR19980041676 A KR 19980041676A KR 19990036866 A KR19990036866 A KR 19990036866A
Authority
KR
South Korea
Prior art keywords
semiconductor package
semiconductor chip
thermally conductive
conductive sheet
resin composition
Prior art date
Application number
KR1019980041676A
Other languages
English (en)
Other versions
KR100297915B1 (ko
Inventor
고이치 히라노
세이이치 나카타니
Original Assignee
모리시타 요이찌
마츠시타 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마츠시타 덴키 산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR19990036866A publication Critical patent/KR19990036866A/ko
Application granted granted Critical
Publication of KR100297915B1 publication Critical patent/KR100297915B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 수지로 봉하여 막을 필요가 없어서 신뢰성이나 기밀성이 뛰어나고, 또 열전도성이 양호한 반도체 패키지 및 그 제조방법에 관한 것으로, 무기질 필라 70∼90중량부와 열경화성 수지조성물을 최소한 5∼30중량부 함유하고, 또 미경화상태에서 가요성을 가진 열전도 시트 형상물(31)를 제조한다. 열전도 시트 형상물(31)에 관통구멍(33)을 형성하고, 이 관통구멍(33)에 도전성 수지조성물(34)을 충전한다. 열전도 시트 형상물(31)과 반도체 칩(35)을 열전도 시트 형상물(31)의 관통구멍(33)과 반도체 칩(35) 전극의 평면방향 위치를 맞춰서 중첩한다. 이것을 가열가압함에 따라, 열전도 시트 형상물(31)을 경화시켜서 반도체 칩(35)과 일체화시킨다. 열전도 혼합물(37)의 반도체 칩(35)과 반대쪽 면에 도전성 수지조성물(34)과 접속된 상태에서 외부취출전극(36)을 형성한다.

Description

반도체 패키지 및 그 제조방법
본 발명은 각종 전기·전자기기에 사용되는 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 반도체 칩과 거의 같은 사이즈를 가지며, 방열성이 뛰어난 반도체 패키지 및 그 제조방법에 관한 것이다.
최근 반도체 칩의 고밀도화, 고기능화가 진행되고, 반도체 칩의 대형화나 다전극화가 현저하게 나타나고 있으나, 한편으로는 한편 전자기기의 고성능화, 소형화의 요구에 따라 반도체 패키지의 소형화가 요구되고 있다. 이 때문에 반도체 패키지는 리드를 패키지 주변에 배치한 QFP(Quad Flat Package)형으로부터 하부면에 전극을 에어리어 어레이형상으로 배치한 BGA(Ball Grid Array)형이나, 소형화를 좀더 진행시킨 CSP(Chip Scale Package)형으로 이행하고 있다. CSP형의 반도체 패키지로는, 예를들면 도 10에 도시한 바와 같은 구성이 있다. 즉, 도 10에 도시한 바와 같이, 반도체 칩(101)의 전극에는 범프(102)가 형성되어 있으며, 반도체 칩(101)은 페이스 다운으로 배선기판(105)의 전극(104)에 도전성수지(103)를 통해 접속되어 있다. 또한, 기밀성을 확보하기 위해 반도체 칩(101)과 배선기판(105) 사이에는 봉지수지(107)가 충전되어 있다. 또, 도 10중 106은 외부취출전극이다.
이 CSP형의 반도체 패키지를 사용하면 패키지를 소형화함으로써 기판효율을 향상시킬 수 있으며, 고속, 낮은 노이즈의 실장이 가능해진다.
그러나, 상기와 같이 구성된 종래의 CSP형 반도체 패키지에는 이하와 같은 문제점이 있다. 즉, 열충격 등의 신뢰성 평가를 했을 경우, 반도체 칩과 기판의 열팽창 계수의 차이에 따라 봉지부분에 균열이 생겨서 기밀성이 손상될 우려가 있다. 또, 수지봉지 혹은 코팅을 가함으로써 제조 비용이나 택트가 증가한다. 또한, 반도체 칩과 기판 사이의 열전도성이 낮아서 반도체 칩에 발생하는 열을 방출하기가 곤란하다.
본 발명은 종래 기술에 있어서의 상기 과제를 해결하기 위해 이루어진 것으로, 수지에 의해 봉지할 필요가 없으며, 신뢰성이나 기밀성이 뛰어나고, 낮은 비용으로 쉽게 제조할 수 있으며, 또 열전도성이 양호한 반도체 패키지 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 일실시형태에 있어서 반도체 패키지의 구성을 도시한 단면도,
도 2는 본 발명의 일실시형태에 있어서 열전도 시트 형상물의 구성을 도시한 단면도,
도 3은 본 발명의 일실시형태에 있어서 반도체 패키지의 제조방법을 도시한 공정도,
도 4는 본 발명의 일실시형태에 있어서 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도,
도 5는 본 발명의 일실시형태에 있어서 반도체 패키지의 외부취출전극의 형성방법을 도시한 공정별 단면도,
도 6은 본 발명의 일실시형태에 있어서 반도체 패키지의 외부취출전극의 또다른 형성방법을 도시한 공정별 단면도,
도 7은 본 발명의 일실시형태에 있어서 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도,
도 8은 본 발명의 일실시형태에 있어서 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도,
도 9는 본 발명의 일실시형태에 있어서 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도,
도 10은 종래기술에 있어서의 반도체 패키지를 도시한 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
12, 35, 47, 52, 65, 73, 84, 97:반도체 칩
14, 74, 85:범프
13, 34, 66, 94:도전성 수지조성물
15, 36, 49, 56, 75, 86:외부취출전극
21, 31, 41, 51, 63, 71, 81:열전도 시트 형상물
22, 32, 42, 72:이형성 필름
33, 43, 82, 93:관통구멍
48, 55, 67, 87:열전도 혼합물
53, 61:금속박 62:베이스 필름
64, 95:전극패턴 96:배선기판
상기 목적을 달성하기 위해 본 발명에 관한 반도체 패키지의 제1구성은, 반도체 칩과, 무기질 필라 70∼95중량부와 열경화성 수지조성물을 최소한 5∼30중량부 함유하고, 상기 반도체 칩의 전극면과 상기 전극면에 인접한 단면에 접착시켜서 일체화된 열전도 혼합물과, 상기 반도체 칩과 전기적으로 접속된 상태에서 상기 열전도 혼합물에 형성된 외부취출전극을 구비한 것을 특징으로 한다. 이 반도체 패키지의 제1구성에 의하면, 수지에 의해 봉지할 필요가 없으며, 거기다 열전도성이 양호한 반도체 패키지를 실현할 수 있다. 또, 기판으로서의 열전도 혼합물의 평면방향에 있어서 열팽창 계수가 반도체 칩의 그것에 가깝기 때문에, 리플로 시험을 한 후에도 반도체 칩과 패키지의 경계면에 특별히 이상은 보이지 않으며, 이 때의 반도체 칩과 외부취출전극과의 접속부를 포함한 전기저항치의 변화도 매우 작다. 따라서, 신뢰성이 뛰어난 반도체 패키지를 실현할 수 있다.
또, 상기 본 발명에 따른 반도체 패키지의 제1구성에 있어서는, 열전도 혼합물에 반도체 칩의 전극과 대응시켜서 관통구멍이 형성되어 있는 것이 바람직하다. 또, 이 경우에는 관통구멍에 도전성 수지조성물이 충전되고, 외부취출전극이 상기 도전성 수지조성물을 통해 반도체 칩과 전기적으로 접속되어 있는 것이 바람직하다. 이 경우에는 추가로 도전성 수지조성물이 금, 은, 동, 팔라듐 및 니켈로 이루어진 그룹중에서 선택된 것중 최소한 1종류의 금속분말과, 열경화성 수지와, 경화제를 최소한 함유하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제1구성에 있어서는, 반도체 칩의 전극에 범프가 형성되어 있는 것이 바람직하다. 이 바람직한 예에 의하면, 반도체 칩과 외부취출전극의 전기적 접속의 신뢰성을 향상시킬 수 있다. 또, 이 경우에는 범프가 열전도 혼합물을 관통하여 외부취출전극과 일체화되어 있는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제1구성에 있어서는, 무기질 필라가 Al2O3, MgO, BN 및 AlN으로 이루어진 그룹중에서 선택된 것중 최소한 1종류를 함유하는 필라인 것이 바람직하다. 이들은 열전도율이 높기 때문에다.
또, 상기 본 발명에 따른 반도체 패키지의 제1구성에 있어서는, 무기질 필라의 입자직경이 0.1∼100㎛의 범위에 있는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제1구성에 있어서는, 열경화성 수지조성물이 그 주성분으로서, 에폭시수지, 페놀수지 및 시아네이트수지로 이루어진 그룹중에서 선택된 것중 최소한 1종류의 수지를 함유하는 것이 바람직하다. 이들은 전기적 특성, 기계적 특성이 뛰어나기 때문이다.
또, 상기 본 발명에 따른 반도체 패키지의 제1구성에 있어서는, 열경화성 수지조성물이 브롬화된 다관능 에폭시수지를 주성분으로 함유하고, 또 경화제로서의 비스페놀A형 노볼락수지와, 경화촉진제로서의 이미다졸을 함유하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제1구성에 있어서는, 열전도 혼합물에 추가로 커플링제, 분산제, 착색제 및 이형제로 이루어진 그룹중에서 선택된 것중 최소한 1종류가 첨가되어 있는 것이 바람직하다.
또, 본 발명에 관한 반도체 패키지의 제2구성은 반도체 칩과, 무기질 필라 70∼95중량부와 열경화성 수지조성물을 최소한 5∼30중량부 함유하고, 상기 반도체 칩의 전극면과 상기 전극면에 인접한 단면에 접착시켜 일체화된 열전도 혼합물과, 한쪽 면에 형성된 전극이 상기 반도체 칩과 전기적으로 접속된 상태에서 상기 열전도 혼합물과 접착시켜 일체화되고, 다른쪽 면에는 외부취출전극이 형성된 배선기판을 구비한 것을 특징으로 한다. 이 반도체 패키지의 제2구성에 의하면, 외부취출전극은 배선기판에 의해 그 간격이나 배열이 변경되어 기기에의 실장이 쉬워진다.
또, 상기 본 발명에 따른 반도체 패키지의 제2구성에 있어서는, 배선기판의 주성분이 열전도 혼합물과 같은 것이 바람직하다. 이 바람직한 예에 의하면, 반도체 주변부분과 외부취출전극부분의 열팽창 계수가 거의 같아져서 신뢰성이 향상된다.
또, 본 발명에 관한 반도체 패키지의 제조방법은, 무기질 필라 70∼95중량부와 열경화성 수지조성물을 최소한 5∼30중량부 함유하고, 또 미경화상태에서 가요성을 가진 열전도 시트 형상물을 제조하는 공정과, 상기 열전도 시트 형상물에 반도체 칩을 페이스 다운으로 중첩하는 공정과, 가열가압함으로써 상기 반도체 칩의 전극면과 상기 전극면과 인접한 단면에 상기 열전도 시트 형상을 접착시켜서 상기 열경화성 수지조성물을 경화시킴과 동시에, 상기 반도체 칩의 전극과 외부취출전극을 전기적으로 접속시키는 공정을 구비한 것을 특징으로 한다. 이 반도체 패키지의 제조방법에 의하면, 내부에 반도체 칩이 실장된 열전도성 반도체 패키지를 쉽게 실현할 수 있다. 상기 열전도 시트 형상물은 미경화상태에서 가요성을 가지기 때문에 이 열전도 시트 형상물을 저온저압상태에서 원하는 형태로 성형할 수 있으며, 또 상기 열전도 시트 형상물중의 열경화성 수지조성물은 가열가압함으로써 경화되기 때문에, 이 열전도 시트 형상물을 리지트한 기판으로 할 수 있기 때문이다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는 가열가압시의 온도가 170∼260℃의 범위에 있는 것이 바람직하다. 온도가 너무 낮으면 열경화성 수지조성물의 경화가 불충분해지고, 온도가 너무 높으면 열경화성 수지조성물이 분해되기 시작하기 때문이다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 가열가압시의 압력이 1∼20MPa의 범위에 있는 것이 바람직하다. 저압인 경우에는 반도체 칩의 전극면에 인접한 단면에 열전도 시트 형상물을 충분히 접착시키는 것이 곤란해지고, 고압인 경우에는 반도체 칩의 파손이 일어나기 쉬워지기 때문이다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열전도 시트 형상물에 반도체 칩을 페이스 다운으로 중첩하기 전에, 상기 열전도 시트 형상물에 반도체 칩의 전극과 대응하는 관통구멍을 형성하는 공정이 추가로 구비되어 있는 것이 바람직하다. 이 바람직한에 예에 의하면, 반도체 칩의 전극에 범프를 형성한 경우에 반도체 칩과 열전도 시트 형상물의 평면방향 위치조정이 쉬워진다. 또, 이 경우에는 관통구멍의 형성이 레이저가공, 드릴가공 또는 펀칭가공에 의해 행해지는 것이 바람직하다. 또, 이 경우에는 관통구멍을 형성한 후에 상기 관통구멍에 도전성 수지조성물을 충전하는 공정이 추가로 구비되어 있는 것이 바람직하다. 이 경우에는 추가로 관통구멍에 도전성 수지조성물을 충전하는 공정에 있어서, 상기 관통구멍의 한쪽 개구부에 면한 일부분에만 상기 도전성 수지조성물을 충전하고, 상기 관통구멍의 다른쪽 개구부에 면한 부분에는 상기 도전성 수지조성물을 충전하지 않는 것이 바람직하다. 이 바람직한 예에 의하면, 반도체 칩이 열전도 시트 형상물과 일체화될 때, 여분이 되는 도전성 수지조성물이 흘러나와서 쇼트나 단선이 생기는 것을 방지할 수 있다. 또, 관통구멍의 한쪽 개구부가 개방되기 때문에, 전극에 범프를 형성한 반도체 칩을 중첩할 때 도전성 수지조성물이 존재함에도 불구하고, 반도체 칩과 열전도 시트 형상물의 평면방향 위치조정이 쉬워진다. 이 경우에는 추가로 도전성 수지조성물이 금, 은, 동, 팔라듐 및 니켈로 이루어진 그룹중에서 선택되는 것중 최소한 1종류의 금속분말과, 열경화수지와, 경화제를 최소한 함유하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열전도 시트 형상물에 다수개의 반도체 칩을 페이스 다운으로 중첩하고, 상기 다수개의 반도체 칩과 외부취출전극을 일체화한 후, 개별 반도체 패키지로 분할하는 것이 바람직하다. 이 바람직한 예에 의하면 한번에 다수의 반도체 패키지를 얻을 수 있다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 반도체 칩의 전극에 범프를 형성한 후, 열전도 시트 형상물에 상기 반도체 칩을 페이스 다운으로 중첩하는 것이 바람직하다. 또, 이 경우에는 범프를 열전도 시트 형상물에 관통시켜서 외부취출전극에 접속시키는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열전도 시트 형상물의 반도체 칩과의 접합면과 반대쪽 면에 금속박을 포개어서 일체화한 후, 원하는 전극형상으로 패터닝하여 외부취출전극을 형성하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열전도 시트 형상물의 반도체 칩과의 접합면과 반대쪽 면에 원하는 전극형상으로 패터닝된 전극패턴을 전사하여 외부취출전극을 형성하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열전도 시트 형상물의 반도체 칩과의 접합면과 반대쪽 면에 표면이 원하는 전극형상으로 패터닝된 배선기판을 접착시켜서 일체화함으로써, 외부취출전극을 형성하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 무기질 필라가 Al2O3, MgO, BN 및 AlN으로 이루어진 그룹중에서 선택된 것중 최소한 1종류를 함유한 필라인 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 무기질 필라의 입자직경이 0.1∼100㎛의 범위에 있는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열경화성 수지조성물이 그 주성분으로서 에폭시수지, 페놀수지 및 시아네이트수지로 이루어진 그룹중에서 선택된 것중 최소한 1종류의 수지를 함유하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열경화성 수지조성물이 브롬화된 다관능 에폭시수지를 주성분으로 함유하고, 또 경화제로서의 비스페놀A형 노볼락수지와, 경화촉진제로서의 이미다졸을 함유하는 것이 바람직하다.
또, 상기 본 발명에 따른 반도체 패키지의 제조방법에 있어서는, 열전도 시트 형상물에 추가로 커플링제, 분산제, 착색제 및 이형제로 이루어진 그룹중에서 선택된 것중 최소한 1종류가 첨가되어 있는 것이 바람직하다.
본 발명은 열경화성 수지조성물에 고농도로 무기질 필라가 첨가되고, 평면방향의 열팽창 계수가 반도체 칩과 거의 동일하고, 또 열전도성이 높으며, 또 미경화상태에서 가요성을 가진 열전도 시트 형상물을 기체(基體)로 한다. 이 열전도 시트 형상물은 미경화상태에서 가요성을 가지기 때문에 이 열전도 시트 형상물을 저온저압상태에서 원하는 형태로 성형할 수 있다. 또, 상기 열전도 시트 형상물중 열경화성 수지조성물은 가열가압함으로써 경화되기 때문에, 이 열전도 시트 형상물을 리지트한 기판으로 할 수 있다. 따라서, 상기 열전도 시트 형상물을 사용하면, 내부에 반도체 칩이 실장된 열전도성 반도체 패키지를 쉽게 실현할 수 있다.
본 발명의 제1양태는, 상기 열전도 시트 형상물에 반도체 칩의 전극과 대응하는 관통구멍을 형성하고, 상기 관통구멍에 도전성 수지조성물을 충전하고, 상기 열전도 시트 형상물과 반도체 칩을 상기 열전도 시트 형상물의 상기 관통구멍과 상기 반도체 칩 전극의 평면방향 위치를 맞춰서 포갠 후, 가열가압함으로써 상기 열전도 시트 형상물을 경화시키고 반도체 칩과 일체화함과 동시에, 상기 반도체 칩과 외부취출전극을 일체화한 것이다. 본 발명의 제1양태에 의하면, 반도체 칩을 기판에 직접 실장할 수 있으며, 거기다 방열성이 뛰어난 반도체 패키지를 실현할 수 있다,
본 발명의 제2양태는, 상기 열전도 시트 형상물에 범프가 부착된 반도체 칩을 페이스 다운으로 포갠 후, 가열가압함으로써 상기 열전도 시트 형상물을 경화시켜서 상기 반도체 칩과 일체화함과 동시에, 상기 펌프를 상기 열전도 시트 형상물에 관통시켜서 외부취출전극과 일체화한 것이다.
본 발명의 제3양태는, 상기 열전도 시트 형상물에 관통구멍을 형성하고, 상기 열전도 시트 형상물과 범프가 부착된 반도체 칩을 상기 열전도 시트 형상물의 상기 관통구멍과 상기 반도체 칩의 상기 범프와의 평면방향 위치를 맞춰서 포갠 후, 가열가압함으로써, 상기 열전도 시트 형상물을 경화시켜서 상기 반도체 칩과 일체화함과 동시에, 상기 범프를 상기 열전도 시트 형상물의 상기 관통구멍에 관통시켜서 외부취출전극과 일체화한 것이다.
본 발명의 제4양태는 상기 열전도 시트 형상물과 반도체 칩을 중첩하고, 가열가압함으로써, 상기 열전도 시트 형상물을 경화시켜서 반도체 칩과 일체화함과 동시에, 미리 제조해 둔 최외층에 전극을 형성한 배선기판을 상기 열전도 시트 형상물과 일체화시켜서 외부취출전극으로 한 것이다. 상기 열전도 시트 형상물과 반도체 칩의 일체화 양태로는 상기 제1∼제3양태를 이용할 수 있다.
이하, 실시형태를 이용해서 본 발명을 좀더 구체적으로 설명한다.
도 1은 본 발명에 관한 반도체 패키지의 구성을 도시한 단면도이다. 도 1에 도시한 바와 같이, 반도체 칩(12)에는 그 전극면(하부면)과 그것에 인접한 단면에 무기질 필라와 열경화성 수지조성물을 최소한 함유하는 열전도 혼합물(11)이 접착되어 일체화되고 있다. 또, 반도체 칩(12)에는 그 전극에 범프(14)가 형성되어 있으며, 범프(14)는 도전성 수지조성물(13)을 통해 외부취출전극(15)과 접속되어 있다.
도 2는 본 발명에 관한 반도체 패키지의 기체가 되는 열전도 시트 형상물을 도시한 단면도이다. 도 2에 도시한 바와 같이, 열전도 시트 형상물(12)은 이형성 필름(22)상에 막으로 형성되어 있다. 이 경우, 먼저 무기질 필라와, 열경화성 수지조성물과, 150℃ 이상의 비점을 가진 용제와, 100℃ 이하의 비점을 가진 용제를 최소한 함유하는 혼합물 슬러리를 준비하고, 이 혼합물 슬러리를 이형성 필름(22)상에 막으로 형성한다. 막으로 형성하는 방법은 특별히 한정되는 것은 아니며, 공지된 닥터 브레이드법, 코팅법, 압출성형법 등을 이용할 수 있다. 계속해서, 이형성 필름(22)상에 막으로 형성된 상기 혼합물 슬러리중 상기 100℃ 이하의 비점을 가진 용제만을 건조시킨다. 이에 따라 미경화상태에서 가요성을 가진 열전도 시트 형상물(21)을 얻을 수 있다.
열경화성 수지조성물의 주성분으로는, 예를들면 에폭시수지, 페놀수지 또는 시아네이트수지를 이용할 수 있으며, 특히 브롬화된 에폭시수지를 이용하는 것이 바람직하다. 브롬화된 에폭시수지는 난연성을 가지기 때문이다. 열경화성 수지조성물중 경화제로는, 예를들면 비스페놀A형 노볼락수지를 이용할 수 있으며, 경화촉진제로는 예를들면 이미다졸을 이용할 수 있다.
열전도 시트 형상물 및 열경화후의 열전도 혼합물중 무기질 필라의 충전율은 70∼95중량부가 바람직하며, 또 85∼95중량부가 바람직하다. 무기질 필라의 충전율이 70중량부보다 낮은 경우에는 열전도성이 저하되고, 무기질 필라의 충전율이 95중량부보다 높은 경우에는 가요성을 부여하는 열경화성 수지조성물의 양이 저하되어 성형성이 나빠진다. 또, 이 무기질 필라의 충전율은 100℃ 이하의 비점을 가진용제를 함유하지 않은 배합조성으로 계산된다. 무기질 필라로는, 예를들면 Al2O3, MgO, BN, AlN을 이용할 수 있으며, 이것들은 열전도율이 높다는 점에서 바람직하다. 또, 무기질 필라의 입자직경은 0.1∼100㎛인 것이 바람직하다. 입자직경이 너무 작거나 너무 커도 무기질 필라의 충전율은 저하되고, 열전도성이 악화될 뿐만 아니라 열팽창 계수도 반도체 칩과의 차이가 커져서 반도체 패키지의 재료로서 부적합하게 된다.
150℃ 이상의 비점을 가진 용제로는, 예를들면 에틸카르비톨, 부틸카르비톨, 부틸카르비톨아세테이트를 이용할 수 있다. 또, 100℃ 이하의 비점을 가진 용제로는, 예를들면 메틸에틸케톤, 이소프로판올, 톨루엔을 이용할 수 있다. 또, 필요에 따라 열전도 시트 형상물의 조성물에 추가로 커플링제, 분산제, 착색제, 이형제를 첨가해도 된다.
또, 상기 혼합물 슬러리중에는 150℃ 이상의 비점을 가진 용제나 100℃ 이하의 비점을 가진 용제가 함유되어 있으나, 열경화성 수지조성물이 미경화 상태에서 열전도 시트 형상물에 가요성이 있으면 상기의 용제는 함유되지 않아도 된다.
상기 열전도 시트 형상물을 경화시킨 열전도 혼합물은 무기질 필라를 고농도로 충전할 수 있으므로, 이 열전도 혼합물을 이용하면 열팽창 계수가 반도체 칩과 거의 동일하여, 방열성이 뛰어난 반도체 패키지를 실현할 수 있다.
다음에 상기와 같은 구성을 가진 반도체 패키지의 제조방법에 대해 설명한다.
도 3은 본 발명에 관한 반도체 패키지의 제조방법을 도시한 공정별 단면도이다. 먼저, 도 3(a)에 도시한 바와 같이, 이형성 필름(32)상에 상기와 같이 열전도 시트 형상물(31)을 막으로 형성한다(도 2 및 그 설명을 참조). 계속해서, 도 3(b)에 도시한 바와 같이, 이형성 필름(32) 및 열전도 시트 형상물(31)에 관통구멍(33)을 형성한다. 관통구멍(33)의 형성은, 예를들면 탄산가스 레이저나 엑시머 레이저 등을 이용한 레이저가공, 드릴가공, 펀칭가공 등에 의해 행해진다. 특히 레이저 가공법은 간편하고 정밀도가 높기 때문에 바람직하다. 계속해서, 도 3(c)에 도시한 바와 같이, 관통구멍(33)에 도전성 수지조성물(34)을 충전한다. 도전성 수지조성물(34)로는 금속분말과 열경화성 수지와 수지의 경화제를 혼합하여 이루어진 도전성 페이스트를 이용할 수 있다. 금속분말로는, 예를들면 금, 은, 동, 팔라듐 또는 니켈을 이용할 수 있으며, 이것들은 전기저항치나 신뢰성이라는 점에서 바람직하다. 열경화성 수지로는, 예를들면 에폭시수지를 이용할 수 있으며, 수지의 경화제로는, 예를들면 이미다졸을 이용할 수 있다. 계속해서, 도 3(d)에 나타낸 바와 같이, 열전도 시트 형상물(31)로부터 이형성 필름(32)을 떼어낸 후, 열전도 시트 형상물(31)과 반도체 칩(35)을 열전도 시트 형상물(31)의 관통구멍(33)과 반도체 칩(35) 전극의 평면방향 위치를 맞춰서 포갠다. 계속해서, 도 3(e)에 도시한 바와 같이, 이것을 가열가압함으로써, 열전도 시트 형상물(31)을 경화시켜서 반도체 칩(35)과 일체화한다. 가열가압은 금형을 이용해서 행해지며, 열전도 시트 형상물(31)중의 열경화성 수지조성물이 일단 연화된 후, 경화함으로써, 반도체 칩(35)의 전극면과 그것에 인접한 단면에 열전도 시트 형상물(31)이 경화된 후의 열전도 혼합물(37)이 접착된 상태가 된다. 이 때문에, 외부로부터 반도체 칩(35) 전극까지의 연면 거리가 길어져서 흡습 등의 영향이 작아진다. 마지막으로 열전도 혼합물(37)의 반도체 칩(35)과 반대쪽 면에 도전성 수지조성물(34)과 접속된 상태에서 외부취출전극을 형성한다. 외부취출전극(36)의 형성방법으로는, 예를들면 스크린 인쇄법, 전사법, 에칭법을 이용할 수 있으나, 일체로 성형할 수 있다는 점에서 에칭법이나 전사법을 이용하는 것이 바람직하다. 이상의 공정에 의해 반도체 패키지를 얻을 수 있다.
도 4는 본 발명에 관한 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도이다.
도 4(a)는 도 3(a), 도 3(b)와 같은 공정에 의해 열전도 시트 형상물(41)에 관통구멍(43)을 형성한 상태를 도시하고 있다. 또, 도 4(a)중 42는 이형성 필름이다.
도 4(b)에 도시한 바와 같이, 관통구멍(43)에 도전성 수지조성물(44)을 충전한다. 이 경우, 관통구멍(43)의 한쪽 개구부(45)에 면한 부분에만 도전성 수지조성물(44)을 충전하고, 반대쪽 개구부(46)에 면한 부분에는 도전성 수지조성물(44)을 충전하지 않는다. 계속해서, 도 4(c)에 도시한 바와 같이, 열전도 시트 형상물(41)과 반도체 칩(47)을 열전도 시트 형상물(41) 관통구멍(43)의 도전성 수지조성물(44)이 충전되어 있지 않은 개구부(46)를 가진 면이 반도체 칩(47)의 전극면과 서로 마주보게 하고, 관통구멍(43)과 반도체 칩(47) 전극의 평면방향 위치를 맞춰서 중첩한다. 계속해서, 도 4(d)에 도시한 바와 같이, 이것을 가열가압함으로써 열전도 시트 형상물(41)을 경화시켜서 반도체 칩(47)과 일체화한다. 가열가압은 금형을 이용해서 행해지며, 열전도 시트 형상물(41)중 열경화성 수지조성물이 일단 연화된 후 경화함으로써, 반도체 칩(47)의 전극면과 그것에 인접한 단면에 열전도 시트 형상물(41)이 경화된 후의 열전도 혼합물(48)이 접착된 상태가 된다. 마지막으로, 열전도 혼합물(48)의 반도체 칩(47)과 반대쪽 면에 도전성 수지조성물(44)과 접속된 상태에서 상기와 같이 외부취출전극(49)을 형성한다. 이상의 공정에 의해 반도체 패키지를 얻을 수 있다. 이 때 열전도 시트 형상물(41)의 반도체 칩(47)에 면한 쪽에는 도전성 수지조성물(44)이 존재하지 않기 때문에, 반도체 칩(47)의 매설에 의해 열전도 시트 형상물(41)이 유동하더라 반도체 칩(47)과 전기적으로 접속되는 도전성 수지조성물(44)은 유동하지 않아서 쇼트 등이 발생하기 어려워진다. 또, 반도체 칩(47)의 전극에 범프를 형성한 경우, 관통구멍(43)과 범프의 요철에 의해 열전도 시트 형상물(41)과 반도체 칩(47)의 평면방향 위치조정이 쉬워진다. 다음에 외부취출전극의 형성방법에 대해 설명한다.
도 5는 에칭법에 의한 외부취출전극의 형성방법을 도시한 공정별 단면도이다. 먼저 도 5(a)에 도시한 바와 같이, 관통구멍에 도전성 수지조성물(54)을 충전한 열전도 시트 형상물(51)의 상하면에 반도체 칩(52)과 금속박(53)을 각각 중첩한다. 금속박(53)으로는 예를들면 동박을 이용할 수 있다. 계속해서, 도 5(b)에 도시한 바와 같이, 이것을 가열가압함으로써, 열전도 시트 형상물(51)을 경화시켜서 반도체 칩(52) 및 금속박(53)과 일체화한다. 가열가압은 금형을 이용하여 행해지고, 열전도 시트 형상물(51)중 열경화성 수지조성물이 일단 연화된 후 경화함으로써, 반도체 칩(52)의 전극면과 그것에 인접한 단면에 열전도 시트 형상물(51)이 경화된 후의 열전도 혼합물(55)이 접착된 상태가 됨과 동시에, 열전도 혼합물(55)의 반도체 칩(52)과 반대쪽 면에 금속박(53)이 접착된 상태가 된다. 계속해서, 도 5(c)에 도시한 바와 같이, 에칭법을 이용해서 금속박(53)을 패터닝하고, 외부취출전극(56)을 형성한다. 이상의 공정에 의해 외부취출전극(56)이 열전도 혼합물(55)에 일체로 성형된다. 에칭법으로는, 일반적으로 예를들면 염화제2철을 에칭액으로 이용한 웨트 에칭이 이용된다. 또, 필요에 따라 니켈도금이나 금도금이 가해진다. 또, 땜납볼을 형성하는 것도 가능하다.
도 6은 전사법에 의한 외부취출전극의 형성방법을 도시한 공정별 단면도이다. 먼저, 도 6(a)에 도시한 바와 같이, 베이스 필름(62)상에 금속박(61)을 형성하고, 패터닝을 한다. 금속박(61)으로는, 예를들면 동박을 이용할 수 있다. 계속해서, 도 6(b)에 도시한 바와 같이, 관통구멍에 도전성 수지조성물(66)이 충전된 열전도 시트 형상물(63)상에 반도체 칩(65)을 중첩하고, 그것과 반대쪽 면에 도 6(a)의 전극패턴(64)을 적층한다. 계속해서, 도 6(c)에 도시한 바와 같이, 이것을 가압가열함으로써, 열전도 시트 형상물(63)을 경화시켜서 반도체 칩(65) 및 전극패턴(64)과 일체화한다. 가열가압은 금형을 이용하여 행해지고, 열전도 시트 형상물(63)중 열경화성 수지조성물이 일단 연화된 후 경화함으로써, 반도체 칩(65)의 전극면과 그것에 인접한 단면에 열전도 시트 형상물(63)이 경화된 후의 열전도 혼합물(67)이 접착된 상태가 됨과 동시에, 열전도 혼합물(67)의 반도체 칩(65)과 반대쪽 면에 전극패턴(64)이 접착된 상태가 된다. 마지막으로, 베이스 필름(62)을 제거한다. 이상의 공정에 의해 전극패턴(64)이 외부취출전극으로서 열전도 혼합물(67)에 일체로 성형된다.
도 7은 본 발명에 관한 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도이다. 먼저, 도 7(a)에 도시한 바와 같이, 이형성 필름(72)상에 상기와 같이 열전도 시트 형상물(71)을 막으로 형성한다(도 2 및 그 설명을 참조). 계속해서, 도 7(b)에 도시한 바와 같이, 전극에 범프(74)가 부착된 반도체 칩(73)을 준비한다. 범프로는, 예를들면, 금이나 알루미늄을 공지된 방법으로 본딩한 것이나, 땜납 볼을 형성한 것을 이용할 수 있다. 계속해서, 도 7(c)에 도시한 바와 같이, 열전도 시트 형상물(71)로부터 이형성 필름(72)을 제거한 후, 열전도 시트 형상물(71)상에, 전극에 범프(74)가 부착된 반도체 칩(73)을 페이스 다운으로 중첩한다. 계속해서, 도 7(d)에 도시한 바와 같이, 이것을 가열가압함으로써, 열전도 시트 형상물(71)을 경화시켜서 반도체 칩(73)과 일체화한다. 가열가압은 금형을 이용해서 행해지고, 열전도 시트 형상물(71)중 열경화성 수지조성물이 일단 연화된 후 경화함으로써, 반도체 칩(73)의 전극면과 그것에 인접한 단면에 열전도 시트 형상물(71)이 경화된 후의 열전도 혼합물(76)이 접착된 상태가 된다. 또, 이 때 반도체 칩(73)의 범프(74)는 열전도 시트 형상물(71)을 관통하고, 열전도 시트 형상물(71)(즉, 열전도 혼합물(76)의 뒤쪽에 노출된 상태가 된다. 마지막으로 열전도 혼합물(76) 이면에 반도체 칩(73)의 범프(74)와 접속된 상태에서 외부취출전극(75)을 형성한다. 이상의 공정에 의해 반도체 패키지를 얻을 수 있다. 또한, 외부취출전극(75)의 형성방법은 상기와 같다. 이상의 방법으로 반도체 패키지를 제조하면, 관통구멍을 가공하는 공정이나 도전성 수지조성물을 충전하는 공정을 생략할 수 있으므로, 생산성이 향상된다. 또, 도전성 수지조성물을 통하지 않기 때문에, 외부취출전극(75)과 반도체 칩(73) 사이의 전기 저항이 작아진다.
도 8은 본 발명에 관한 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도이다. 먼저, 도 8(a)에 도시한 바와 같이, 이형성 필름(83)상에 상기와 같이 열전도 시트 형상물(81)을 막으로 형성하고(도 2 및 그 설명을 참조), 이형성 필름(83) 및 열전도 시트 형상물((81)에 관통구멍(82)을 형성한다. 계속해서, 도 8(b)에 도시한 바와 같이, 전극에 범프(85)가 부착된 반도체 칩(84)을 준비한다. 계속해서, 도 8(c)에 도시한 바와 같이, 열전도 시트 형상물(81)로부터 이형성 필름(83)을 제거한 후, 열전도 시트 형상물(81)의 관통구멍(82)과 반도체 칩(84) 범프(85)의 평면방향 위치를 맞춰서 중첩한다. 계속해서, 도 8(d)에 도시한 바와 같이, 이것을 가열가압함으로써 열전도 시트 형상물(81)을 경화시켜서 반도체 칩(84)과 일체화한다. 가열가압은 금형을 이용해서 행해지며, 열전도 시트 형상물(81)의 열경화성 수지조성물이 일단 연화된 후 경화됨으로써, 반도체 칩(84)의 전극면과 그것에 인접한 단면에, 열전도 시트 형상물(81)이 경화된 후의 열전도 혼합물(87)이 접착된 상태가 된다. 또, 이 때 반도체 칩(84)의 범프(85)는 열전도 시트 형상물(81)의 관통구멍(82)을 관통하며, 열전도 시트 형상물(81)(즉, 열전도 혼합물(87) 뒤쪽으로 노출된 상태가 된다. 마지막으로 열전도 혼합물(87)의 이면에 반도체 칩(84)의 범프(85)와 접속된 상태에서 외부취출전극(86)을 형성한다. 이상의 공정에 의해 반도체 패키지를 얻을 수 있다. 이상의 방법으로 반도체 패키지를 제조하면, 도전성 수지조성물을 충전하는 공정을 생략할 수 있으므로, 생산성이 향상된다. 또, 열전도 시트 형상물(81)에는 관통구멍(82)이 형성되고, 반도체 칩(84)에는 범프(85)가 형성되어 있기 때문에, 열전도 시트 형상물(81)과 반도체 칩(84)의 평면방향 위치조정이 쉬워진다. 또, 관통구멍(82)에 도전성 수지조성물을 충전한 후, 열전도 시트 형상물(81)과 반도체 칩(84)을 위치조정하여 중첩하고, 일체로 성행해도 된다.
도 9는 본 발명에 관한 반도체 패키지의 또다른 제조방법을 도시한 공정별 단면도이다.
먼저, 도 9(a)에 도시한 바와 같이, 도 3(a)∼도 3(c)와 같은 공정에 의해 제조된, 관통구멍(93)에 도전성 수지조성물(94)이 충전된 열전도 시트 형상물(91)을 준비하고, 도 9(b)에 도시한 바와 같이, 최외층에 전극패턴(95)이 형성된 배선기판(96)을 준비한다. 또한, 도 9(a)중 92는 이형성 필름이다. 배선기판(96)으로는, 예를들면 유리에폭시기판, 알루미나나 AlN 등의 세라믹기판, 유리세라믹 저온소성기판 등을 사용할 수 있으나, 주성분이 열전도 혼합물인 기판이 특히 바람직하다. 열전도 시트 형상물(91)이 경화된 후의 열전도 혼합물과의열팽창 계수가 거의 같아져서 신뢰성이 높아지기 때문이다. 또, 같은 재료끼리이기 때문에 접착력이 높아지기 때문이다. 계속해서, 도 9(c)에 도시한 바와 같이, 열전도 시트 형상물(91)과 반도체 칩(97)을 열전도 시트 형상물(91)의 관통구멍(93)과 반도체 칩(97) 전극의 평면방향 위치를 맞춰서 중첩함과 동시에, 열전도 시트 형상물(91)과 배선기판(96)을 열전도 시트 형상물(91)의 관통구멍(93)과 배선기판(96)상의 전극패턴(95) 평면방향 위치를 맞춰서 중첩한다. 계속해서, 도 9(d)에 도시한 바와 같이, 이것을 가열가압함으로써, 열전도 시트 형상물(91)을 경화시켜서 반도체 칩(97) 및 배선기판(96)과 일체화한다. 가열가압은 금형을 이용해서 행해지며, 열전도 시트 형상물(91)의 열경화성 수지조성물이 일단 연화된 후 경화함으로써, 반도체 칩(97)의 전극면과 그것에 인접한 단면에 열전도 시트 형상물(91)이 경화된 후의 열전도 혼합물(98)이 접착됨과 동시에, 배선기판(96)이 접착된 상태가 된다. 또, 이 때 반도체 칩(97)의 전극과 배선기판(96)상의 전극패턴(95)이 도전성 수지조성물(94)을 통해 전기적으로 접속된다. 이상의 공정에 의해 반도체 패키지를 얻을 수 있다. 이상의 방법으로 반도체 패키지를 제조하면, 배선기판(96)을 이용해서 외부와 접속하는 전극의 간격을 반도체 칩(97)의 전극 간격보다 넓히는 것이 가능해지기 때문에, 반도체 패키지의 실장이 쉬워진다. 또, 배선기판(96)에 의한 전극의 재배열이 가능해지기 때문에, 반도체 패키지를 접속하는 기판의 배선 설계가 쉬워져서 범용성이 증가한다.
또, 이 예에서는 도 3에서 설명한 방법을 이용해서 반도체 칩(97)과 전극패턴(95)을 전기적으로 접속시키고 있으나, 반도체 칩(97)과 배선기판((96)상의 전극패턴을 접속시키는 방법은 이것에 한정되는 것은 아니며, 예를들면 도 4, 도 7, 도 8에서 설명한 방법을 이용한 경우에도 같은 효과를 얻을 수 있다.
또, 상기의 각 제조방법에 있어서는, 1개의 반도체 칩을 이용해서 반도체 패키지를 제조하는 경우를 예로 들어 설명했으나, 이하와 같이 반도체 패키지를 제조해도 된다. 즉, 먼저 다수개의 반도체 칩을 준비하고, 열전도 시트 형상물에 필요에 따라 다수개분의 가공을 가한 후, 상기 다수개의 반도체 칩을 상기 열전도 시트 형상물에 중첩한다. 계속해서, 이것을 가열가압함으로써, 상기 열전도 시트 형상물을 경화시켜서 상기 다수개의 반도체 칩과 일체화한다. 계속해서, 외부취출전극을 형성한다. 마지막으로 일체화된 다수개의 반도체 패키지를 각각 분할한다. 이상의 방법에 의해 반도체 패키지를 제조하면 한번에 다수의 반도체 패키지를 얻을 수 있다.
또, 상기의 각 제조방법에 있어서, 가열가압시의 온도는 170∼260℃의 범위에 있는 것이 바람직하다. 온도가 너무 낮으면 열경화성 수지조성물의 경화가 불충분해지고, 온도가 너무 높으면 열경화성 수지조성물이 분해되기 시작하기 때문이다. 또, 가열가압시의 압력은 1∼20MPa의 범위에 있는 것이 바람직하다.
이하에 구체적 실시예를 들어 본 발명을 좀더 상세히 설명한다.
(실시예1)
본 발명의 기체가 되는 열전도 시트 형상물의 제조시 무기질 필라와 열경화성 수지조성물과 용제를 혼합하고, 충분한 분산상태를 얻을 수 있도록 혼합작용을 촉진시키는 알루미나 볼을 혼합하여 슬러리를 제조했다. 실시한 열전도 시트 형상물의 조성을 하기 (표 1)에 나타냈다.
실험번호 무기질 필라 열경화성수지(경화제를 함유함) 150℃ 이상의 비점을 가진 용제
품명 양(wt%) 품명 양(wt%) 품명 양(wt%)
1a Al2O3 60 에폭시수지 36 부틸카르비톨아세테이트(BCA) 4
1b 70 28 2
1c 80 18 2
1d 90 9.5 0.5
1e 95 4.9 0.1
여기서 Al2O3로는 스미토모가가쿠(주)제품 AL-33(평균입자직경 12㎛)을 사용하고, 에폭시수지로는 니폰레크(주)제품 NVR-1010(경화제를 함유함)을 이용하고, 150℃ 이상의 비점을 가진 용제로는 부틸카르비톨아세테이트(간토가가쿠(주)제품, 비점 240℃)를 사용했다.
먼저, 상기 (표 1)의 조성을 칭량하고, 메틸에틸케톤(MEK, 비점 79.6℃, 간토가가쿠(주)제품) 용제를 슬러리 점도가 약 20Pa·s가 될 때까지 가하고, 또 상기의 알루미나 볼을 가하고, 고온중에서 48시간, 500rpm의 속도로 회전혼합시켰다. 이 때의 MEK는 점도조정용이며, 고농도의 무기질 필라를 첨가하는데 중요한 구성요소가 되지만, 나중의 건조공정에서 휘발되어 버려서 수지조성물중에는 남지 않으므로, 상기 (표 1)에는 기재되어 있지 않다. 계속해서, 이형성 필름으로서 두께 75㎛의 폴리에틸렌테레프탈레이트(PET) 필름을 준비하고, 그 위에 상기 슬러리를 닥터 브레이드법을 이용해서 브레이드 갭(브레이드와 이형성필름의 간격) 약 1.4mm로 조막했다. 계속해서, 상기 슬러리중 MEK용제를 100℃의 온도에서 1시간 방치하고 건조시켰다. 이에 따라 가요성을 지닌 열전도 시트 형상물(두께 약 750㎛)을 얻을 수 있다.
상기와 같이 제조된 실험번호 1d의 이형성 필름이 부착된 열전도 시트 형상물(무기질 필라:90중량％)를 소정의 크기로 커트하고, 상기 이형성 필름면에서 탄산가스 레이저를 이용해서 반도체 칩의 전극과 같은 250㎛ 피치의 등간격 위치에 직경 150㎛의 관통구멍을 형성했다.
이 관통구멍에 도전성 수지조성물로서 구형상의 동분말:85중량부와, 수지조성으로서의 비스페놀A형 에폭시수지(에피코팅 828, 유화셸에폭시제품):3중량부, 글루시딜에스테르계 에폭시수지(YD-171, 도토가세이제품):9중량부와, 경화제로서의 아민어댁트 경화제(MY-24, 아지노모토(주)제품):3중량부를 3개 롤에 의해 혼련한 페이스트를 스크린 인쇄법에 의해 충전했다. 계속해서, 관통구멍에 페이스트가 충전된 열전도 시트 형상물로부터 PET필름을 제거한 후, 열전도 시트 형상물의 한쪽 면에 10mm 각의 반도체 칩을 그 전극과 관통구멍의 위치를 맞추면서 중첩하고, 그 반대쪽 면에 두께 35㎛의 다른 면을 거칠게 한 동박을 거친 면을 열전도 시트 형상물을 향해 붙였다. 계속해서, 이것을 일정한 두께가 되도록 금형에 넣고, 열프레스를 이용해서 프레스온도 175℃, 압력 3MPa에서 1시간 가열가압함으로써, 열전도 시트 형상물을 경화시켜서 반도체 칩 및 동박과 일체화했다. 이 경우, 열전도 시트 형상물중 열경화성 수지조성물이 일단 연화된 후 경화하므로, 반도체 칩의 전극면과 그것에 인접한 단면에 열전도 시트 형상물이 경화된 후의 열전도 혼합물이 접착된 상태가 되어, 열전도 혼합물(열전도 시트 형상물)과 반도체 칩이 강고하게 일체화된다. 또, 동박의 거친 면에도 열전도 시트 형상물이 경화된 후의 열전도 혼합물이 강고하게 접착된 상태가 된다. 또, 도전성 수지조성물(페이스트)중의 에폭시수지도 경화되어 반도체 칩과 동박의 기계적, 전기적 접속이 행해진다. 마지막으로 에칭기술을 이용해서 동박을 패터닝하여, 외부취출전극을 형성했다. 이상의 공정에 의해 도 1에 도시한 반도체 패키지를 얻을 수 있다.
신뢰성의 평가로서 최고온도가 260℃에서 10초의 리플로 시험을 20회 하였다. 이 때 반도체 칩과 패키지의 경계면에 특별히 이상은 보이지 않아서 강고한 접착을 얻을 수 있음이 확인되었다. 또, 이 때의 반도체 칩과 외부취출전극의 접속부를 포함한 전기저항치의 변화를 측정했던 바, 리플로 시험전의 초기 접속저항이 35mΩ/비아인데 반해, 리플로 시험후의 접속저항은 40mΩ/비아가 되며, 그 변화량은 매우 작았다.
비교예로서 종래의 유리에폭시기판상에 땜납범프와 범프와 봉지수지를 통해 반도체 칩을 실장한 반도체 패키지를 제조했다. 이 반도체 패키지에 있어서는 반도체 칩과 기판의 열팽창 계수가 다르기 때문에, 반도체 칩과 기판의 접합부에서 저항치가 증대하여, 10회의 리플로 시험으로 단선되었다. 이에 대해 본 실시예의 반도체 패키지에서는 기판으로서의 열전도 혼합물의 평면방향의 열팽창 계수가 반도체 칩에 가깝기 때문에, 리플로 시험에 의한 저항치의 변화는 얼마 안되었다.
또, 반도체 칩에 일정전류를 흐르게 하고 연속적으로 1W의 발열을 일으킨 경우에도 반도체 패키지의 외관에 변화는 보이지 않으며, 반도체 칩과 외부취출전극의 접속부를 포함한 전기저항치의 변화도 매우 작았다.
다음에, 열전도 혼합물의 기체 특성을 평가하기 위해, 상기 (표 1)에 나타낸 조성으로 제조한 열전도 시트 형상물을 사형성 필름으로부터 박리하고, 다시 한번 내열성 이형성필름(폴리페닐렌설파이드:PPS, 두께 75㎛)을 사이에 두고, 온도 200℃, 압력 5MPa에서 경화시켰다. 그 후 PPS이형성필름을 박리하고, 소정의 치수로 가공하여 열전도성, 열팽창 계수, 절연내압을 측정했다. 그 결과를 하기 (표 2)에 나타냈다.
실험번호 열전도성(W/m·K) 열팽창계수(ppm/℃) 절연내압(kV/mm)
1a 1.1 28 15
1b 1.2 24 14
1c 1.9 18 15
1d 3.5 10 12
1e 4.1 8 9
여기서 열전도성은 10mm각으로 절단한 샘플의 표면을 가열히터에 접촉시켜서 가열하고, 반대쪽 면의 온도상승을 측정함으로써 구했다. 또, 상기 (표 2)의 절연내압은 열전도 혼합물 두께방향의 AC내압을 단위두께당 AC내압으로 환산한 것이다. 절연내압은 열전도 혼합물중 열경화성 수지조성물과 무기질 필라의 접착성에 의해 영향을 받는다. 즉, 무기질 필라와 열경화성 수지조성물의 누설성이 나쁘면 그 사이에 미크로한 가격이 발생하고, 그 결과 열전도 혼합물의 강도나 절연내압의 저하를 초래한다. 일반적으로 수지만의 절연내압은 15kV/mm 정도로 되어 있으며, 10kV/mm 이상이면 양호한 접착을 얻을 수 있다고 판단된다.
상기 (표 2)의 결과를 보았을 때, 상기와 같은 방법으로 제조된 열전도 시트 형상물로부터 얻어진 열전도 혼합물은 종래의 유리에폭시기판에 비해 약 20배 이상의 열저도성을 갖는다. 또, Al2O3를 90중량부 이상 첨가하여 얻어진 열전도 혼합물의 열팽창 계수는 실리콘의 그것에 가까운 것이었다. 이상의 점에서 상기와 같은 방법으로 제조된 열전도 시트 형상물로부터 얻어지는 열전도 혼합물은 반도체 칩을 직접 실장하는 패키지에 적합하다는 것을 알 수 있다.
(실시예2)
상기 실시예1과 같은 방법으로 제조된 열전도 시트 형상물을 사용하고, 도전성 수지조성물을 사용하지 않고 반도체 칩과 일체화된 반도체 패키지의 또다른 실시예를 나타냈다. 이하에 본 실시예에서 사용한 열전도 시트 형상물의 조성을 도시했다.
(1)무기질 필라Al2O3(쇼와덴코(주)제품 「AS-40」(상품명), 구형상, 평균입자직경 12㎛) 90중량부
(2)열경화성 수지:시아네이트에스테르수지(아사히치바(주)제품 「AroCyM30」 (상품명)) 9중량부
(3)용제:부틸카르비톨(간토가가쿠(주)제품, 비점 228℃) 0.5중량부
(4)그밖의 첨가물:카본블랙(도요카본(주)제품) 0.3중량부, 분산제(다이이치고교세이야쿠(주)제품 「플라이서프 A208F」(상품명)) 0.2중량부
먼저, 10mm각 크기의 반도체 칩의 전극상에 공지된 와이어본딩법을 이용해서 Au범프를 형성했다. 계속해서, 이 반도체 칩을 상기의 조성으로 제조된 열전도 시트 형상물(두께 550㎛)상에 중첩하고, 그 반대쪽 면에는 이형성 PPS필름상에 에칭법에 의해 제조된 두께 35㎛의 한쪽 면이 거칠어진 동박으로 이루어진 외부전극패턴을 반도체 칩의 전극과 위치조정하여 중첩했다. 계속해서, 이것을 일정한 두께가 되도록 금형에 넣고, 열프레스를 이용해서 프레스온도 180℃, 압력 5MPa에서 1시간 가열가압함으로써, 열전도 시트 형상물을 경화시켜서 반도체 칩 및 외부전극패턴(외부취출전극)으로 일체화했다. 마지막으로 이형성 필름을 제거하고, 반도체 패키지를 완성시켰다.
번도체 칩과 외부취출전극의 도전성을 확인했던 바, 거의 모든 전극에 도전성이 있으며, 반도체 칩과 외부취출전극의 접속은 양호하다는 것이 확인되었다.
또, 신뢰성의 평가로서 최고온도가 260℃에서 10초의 리플로 시험을 20회 하였다. 이때 반도체 칩과 반도체 패키지의 경계면에 특별히 이상은 보이지 않아서 강고한 접착을 얻을 수 있다는 것이 확인되었다. 또, 전기적 접속에도 변화는 없고, 반도체 칩과 외부취출전극 사이의 단선은 발생하지 않는다는 것이 확인되었다.
(실시예3)
상기 실시예1과 같은 방법으로 제조된 열전도 시트 형상물을 사용하고, 반도체 칩과 일체화된 반도체 패키지의 또다른 실시예를 나타냈다. 이하에 본 실시예에서 사용한 열전도 시트 형상물의 조성을 나타냈다.
(1)무기질 필라Al2O3(스미토모가가쿠(주)제품 「AM-28」 (상품명), 구형상, 평균입자직경 12㎛) 87중량부
(2)열경화성 수지:페놀수지(다이니폰잉크가가쿠고교제품 「페놀라이트, VH4150」(상품명)) 11중량부
(3)용제:에틸카르비톨(간토가가쿠(주)제품, 비점 202℃) 1.5중량부
(4)그밖의 첨가물:카본블랙(도요카본(주)제품) 0.3중량부, 커플링제(아지노모토(주)제품「플랜액트 KR-55」(상품명) 0.2중량부
먼저, 상기의 조성으로 제조된 열전도 시트 형상물(두께 600㎛)을 소정의 크기로 커트하고, 상기 실시예1과 같은 방법으로 관통구멍을 형성했다. 계속해서, 이 열전도 시트 형상물상에 상기 실시예2와 같은 방법으로 펌프가 형성된 반도체 칩을 펌프와 관통구멍의 위치를 맞추면서 중첩하고, 그 반대쪽 면에는 관통구멍에 대응하는 전극을 가진 유리알루미나 저온소성기판(배선층=4층, 두께 0.4mm)을 위치를 맞추면서 중첩했다. 계속해서, 이것을 일정한 두께가 되도록 금형에 넣고, 열프레스를 이용해서 프레스온도 180℃, 압력 5MPa에서 1시간 가열가압함으로써, 열전도 시트 형상물을 경화시켜서 반도체 칩 및 유리 알루미나 저온소성기판과 일체화했다. 이상의 공정에 의해 반도체 패키지를 제조했다.
반도체와 외부취출전극의 도전성을 확인했던 바, 거의모든 전극에 도전성이 있고, 반도체 칩과 외부취출전극의 접속은 양호하다는 것이 확인되었다.
또, 신뢰성의 평가로서 최고온도가 260℃에서 10초의 리플로 시험을 20회 하였다. 이 때 반도체 칩과 열전도 혼합물의 경계면 및 배선기판과 열전도 혼합물의 경계면에 특별히 이상은 보이지 않아서 강고한 접착을 얻을 수 있다는 것이 확인되었다. 또한, 전기적 접속에도 변화는 없으며, 반도체 칩과 외부취출전극 사이의 단선은 발생하지 않는 것이 확인되었다.
(실시예4)
상기 실시예1와 같은 방법으로 제조된 열전도 시트 형상물을 사용하고, 반도체 칩과 일체화된 반도체 패키지의 또다른 실시예를 나타냈다. 이하에 본 실시예에서 사용한 열전도 시트 형상물의 조성을 나타냈다.
(1)무기질 필라:Al2O3(쇼와덴코(주)제품 「AS-40」 (상품명), 구형상, 평균입자직경 12㎛) 89중량부
(2)열경화성 수지:브롬화된 에폭시수지(니폰레크(주)제품 「EF-134」 10중량부
(3)그밖의 첨가물:카본블랙(도요카본(주)제품) 0.4중량부, 커플링제(아지노모토(주)제품「플랜액트 KR-46B」(상품명)) 0.6중량부
먼저, PET필름상에 상기의 조성으로 제조된 열전도 시트 형상물(두께 700㎛)을 소정의 크기로 커트하고, 상기 실시예1과 같은 방법으로 평면방향에 그릿형상으로 세로 3개 × 가로 3개분의 반도체 칩 전극에 대응하는 관통구멍을 형성하고, 상기 관통구멍에 상기 실시예1과 동일한 도전성 수지조성물(페이스트)을 동일한 방법으로 충전했다. 계속해서, 관통구멍에 페이스트가 충전된 열전도 시트 형상물로부터 PET필름을 제거한 후, 10mm각의 반도체 칩을 그 전극과 관통구멍의 위치를 맞추면서 가로세로에 그릿형상으로 3개씩 중첩하고, 그 반대쪽 면에는 두께 35㎛의 한쪽 면을 거칠게 한 동박을 거친 면을 열전도 시트 형상물을 향해 붙였다. 계속해서, 일정한 두께가 되도록 금형에 넣고, 열프레스를 이용해서 프레스온도 175℃, 압력 3MPa에서 1시간 가열가압함으로써, 열전도 시트 형상물을 경화시켜서 반도체 칩 및 동박과 일체화했다. 계속해서, 에칭기술을 이용해서 동박을 패터닝하고, 외부취출전극을 형성했다. 마지막으로 일체화된 다수개의 반도체 패키지를 다이몬드 로터리 커터로 각각 분할했다.
이러한 반도체 패키지는 외관상 상기 실시예1에서 제조한 패키지와 변함은 없으며, 최고온도가 260℃에서 10초의 리플로 시험을 20회 행하여 신뢰성을 평가했던 바, 외관에 이상은 보이지 않았다. 또, 이 때의 리플로 전후에서의 전기저항치의 변화는 매우 작았다.
또, 상기 실시예1 및 실시예4에 있어서는, 도전성 수지조성물의 도전필라로서 동 분말을 사용했으나, 도전필라는 반드시 동분말에 한정되는 것은 아니며, 금, 은 팔라듐, 니켈 등 다른 금속분말을 사용할 수도 있다. 특히 은이나 니켈을 사용하는 경우에는 도전부의 전기전도성을 높게 유지할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 미경화상태에서 가요성을 가진 열전도 시트 형상물을 사용해서 반도체 칩과 기판과 외부취출전극을 일체화한 반도체 패키지를 얻을 수 있다. 이 열전도 시트 형상물을 경화시킨 열전도 혼합물은 무기질 필라를 고농도로 충전하는 것이 가능하고, 그 때문에 열전도성이 뛰어나므로, 이 열전도 혼합물을 반도체 패키지로서 사용하면, 반도체 칩의 방열성이 향상된다. 또, 이 열전도 시트 형상물을 경화시킨 열전도 혼합물은 열팽창 계수가 반도체 칩에 가깝기 때문에, 반도체 패키지로서의 신뢰성이 뛰어나다.
또, 이 열전도 시트 형상물은 가요성을 가지므로, 반도체 칩을 쉽게 일체화시킬 수 있다. 이 때문에, 봉지수지가 불필요해져서 기밀성이나 열전도성이 뛰어난 반도체 패키지를 얻을 수 있다. 또, 이 열전도 시트 형상물을 사용하면, 금속박의 접착이나 패턴전사법에 의해 성형 경화와 동시에 외부취출전극을 일체화할 수 있으므로, 외부취출전극의 형성이 쉬워진다. 또, 전극을 최외층에 형성한 배선기판을 외부취출전극으로 이용할 수 있으므로, 실장성이 뛰어난 반도체 패키지를 얻을 수 있다.
또, 본 발명에 의하면, 신뢰성이 높고 저항변화가 작아서 양호한 전기적 접속이 가능한 반도체 패키지를 얻을 수 있다.

Claims (32)

  1. 반도체 칩과, 무기질 필라 70∼90중량부와 열경화성 수지조성물을 최소한 5∼30중량부 함유하고, 상기 반도체 칩의 전극면과 상기 전극면에 인접한 단면에 접착시켜 일체화된 열전도 혼합물과, 상기 반도체 칩과 전기적으로 접속된 상태에서 상기 열전도 혼합물에 형성된 외부취출전극을 구비한 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 열전도 혼합물에 반도체 칩의 전극과 대응시켜서 관통구멍이 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 관통구멍에 도전성 수지조성물이 충전되고, 외부취출전극이 상기 도전성 수지조성물을 통해 반도체 칩과 전기적으로 접속된 것을 특징으로 하는 반도체 패키지.
  4. 제3항에 있어서, 상기 도전성 수지조성물이 금, 은, 동, 팔라듐 및 니켈로 이루어진 그룹중에서 선택된 것중 최소한 1종류의 금속분말과, 열경화성 수지와, 경화제를 최소한 함유한 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 반도체 칩의 전극에 범프가 형성된 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 범프가 열전도 혼합물을 관통하여 외부취출전극과 일체화되어 있는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서, 상기 무기질 필라가 Al2O3, MgO, BN 및 AlN으로 이루어진 그룹중에서 선택된 것중 최소한 1종류를 함유하는 필라인 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서, 상기 무기질 필라의 입자직경이 0.1∼100㎛의 범위에 있는 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서, 상기 열경화성 수지조성물이 그 주성분으로서 에폭시수지, 페놀수지 및 시아네이트수지로 이루어진 그룹중에서 선택된 것중 최소한 1종류의 수지를 함유하는 것을 특징으로 하는 반도체 패키지.
  10. 제1항에 있어서, 상기 열경화성 수지조성물이 브롬화된 다관능 에폭시수지를 주성분으로 함유하고, 또 경화제로서의 비스페놀A형 노볼락수지와, 경화촉진제로서의 이미다졸을 함유한 것을 특징으로 하는 반도체 패키지.
  11. 제1항에 있어서, 상기 열전도 혼합물에 추가로 커플링제, 분산제, 착색제 및 이형제로 이루어진 그룹중에서 선택된 것중 최소한 1종류가 첨가된 것을 특징으로 하는 반도체 패키지.
  12. 반도체 칩과, 무기질 필라 70∼95중량부와 열경화성 수지조성물을 최소한 5∼30중량부 함유하고, 상기 반도체 칩의 전극면과 상기 전극면에 인접한 단면에 접착시켜 일체화된 열전도 혼합물과, 한쪽 면에 형성된 전극이 상기 반도체 칩과 전기적으로 접속된 상태에서 상기 열전도 혼합물과 접착시켜 일체화되고, 다른쪽 면에는 외부취출전극이 형성된 배선기판을 구비한 것을 특징으로 하는 반도체 패키지.
  13. 제12항에 있어서, 배선기판의 주성분이 열전도 혼합물과 같은 것을 특징으로 하는 반도체 패키지.
  14. 무기질 필라 70∼95중량부와 열경화성 수지조성물을 최소한 5∼30중량부 함유하고, 또 미경화상태에서 가요성을 가진 열전도 시트 형상물에 반도체 칩을 페이스 다운으로 중첩하는 공정과, 가열가압함으로써 상기 반도체 칩의 전극면과 상기 전극면에 인접한 단면에 상기 열전도 시트 형상물을 접착시키고, 상기 열경화성 수지조성물을 경화시킴과 동시에, 상기 반도체 칩의 전극과 외부취출전극을 전기적으로 접속시키는 공정을 구비한 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 제14항에 있어서, 상기 가열가압시의 온도가 170∼260℃의 범위에 있는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제14항에 있어서, 상기 가열가압시의 압력이 1∼20MPa의 범위에 있는 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 제14항에 있어서, 상기 열전도 시트 형상물에 반도체 칩을 페이스 다운으로 중첩하기 전에 상기 열전도 시트 형상물에 반도체 칩의 전극과 대응하는 관통구멍을 형성하는 공정이 추가로 구비된 것을 특징으로 하는 반도체 패키지의 제조방법.
  18. 제17항에 있어서, 상기 관통구멍의 형성이 레이저가공, 드릴가공 또는 펀칭가공에 의해 행해지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  19. 제17항에 있어서, 상기 관통구멍을 형성한 후, 상기 관통구멍에 도전성 수지조성물을 충전하는 공정이 추가로 구비된 것을 특징으로 하는 반도체 패키지의 제조방법.
  20. 제19항에 있어서, 상기 관통구멍에 도전성 수지조성물을 충전하는 공정에 있어서, 상기 관통구멍의 한쪽 개구부에 면한 일부분에만 상기 도전성 수지조성물을 충전하고, 상기 관통구멍의 다른쪽 개구부에 면한 부분에는 상기 도전성 수지조성물을 충전하지 않는 것을 특징으로 하는 반도체 패키지의 제조방법.
  21. 제19항에 있어서, 상기 도전성 수지조성물이 금, 은, 동, 팔라듐 및 니켈로 이루어진 그룹중에서 선택된 것중 최소한 1종류의 금속분말과, 열경화수지와, 경화제를 함유한 것을 특징으로 하는 반도체 패키지의 제조방법.
  22. 제14항에 있어서, 상기 열전도 시트 형상물에 다수개의 반도체 칩을 페이스 다운으로 중첩하고, 상기 다수개의 반도체 칩과 외부취출전극을 일체화한 후에 각각의 반도체 패키지로 분할하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  23. 제14항에 있어서, 상기 반도체 칩의 전극에 범프를 형성한 후에 열전도 시트 형상물에 상기 반도체 칩을 페이스 다운으로 중첩하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  24. 제23항에 있어서, 상기 범프를 열전도 시트 형상물에 관통시켜서 외부취출전극에 접속시키는 것을 특징으로 하는 반도체 패키지의 제조방법.
  25. 제14항에 있어서, 상기 열전도 시트 형상물의 반도체 칩과의 접합면과 반대쪽 면에 금속박을 포개어서 일체화한 후, 원하는 전극형상으로 패터닝하여 외부취출전극을 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  26. 제14항에 있어서, 상기 열전도 시트 형상물의 반도체 칩과의 접합면과 반대쪽 면에 원하는 전극형상으로 패터닝된 전극패턴을 전사하여 외부취출전극을 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  27. 제14항에 있어서, 상기 열전도 시트 형상물의 반도체 칩과의 접합면과 반대쪽 면에 표면이 원하는 전극형상으로 패터닝된 배선기판을 접착시켜서 일체화함으로써 외부취출전극을 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  28. 제14항에 있어서, 상기 무기질 필라가 Al2O3, MgO, BN 및 AlN으로 이루어진 그룹중에서 선택된 것중 최소한 1종류를 함유하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  29. 제14항에 있어서, 상기 무기질 필라의 입자직경이 0.1∼100㎛의 범위에 있는 것을 특징으로 하는 반도체 패키지의 제조방법.
  30. 제14항에 있어서, 상기 열경화성 수지조성물이 그 주성분으로서 에폭시수지, 페놀수지 및 시아네이트수지로 이루어진 그룹중에서 선택된 것중 최소한 1종류의 수지를 함유하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  31. 제14항에 있어서, 상기 열경화성 수지조성물이 브롬화된 다관능 에폭시수지를 주성분으로 함유하고, 또 경화제로서의 비스페놀A형 노볼락수지와, 경화촉진제로서의 이미다졸을 함유하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  32. 제14항에 있어서, 상기 열전도 혼합물에 추가로 커플링제, 분산제, 착색제 및 이형제로 이루어진 그룹중에서 선택된 것중 최소한 1종류가 첨가된 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1019980041676A 1997-10-02 1998-10-02 반도체패키지및그제조방법 KR100297915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-270006 1997-10-02
JP27000697 1997-10-02

Publications (2)

Publication Number Publication Date
KR19990036866A true KR19990036866A (ko) 1999-05-25
KR100297915B1 KR100297915B1 (ko) 2001-08-07

Family

ID=17480248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980041676A KR100297915B1 (ko) 1997-10-02 1998-10-02 반도체패키지및그제조방법

Country Status (6)

Country Link
US (2) US6300686B1 (ko)
EP (2) EP1174920A3 (ko)
KR (1) KR100297915B1 (ko)
CN (1) CN1150614C (ko)
DE (1) DE69818185T2 (ko)
TW (1) TW407353B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401975B1 (ko) * 2001-12-27 2003-10-17 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
KR101046265B1 (ko) * 2003-01-23 2011-07-05 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조의 제조 방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP2000239542A (ja) * 1999-02-18 2000-09-05 Matsushita Electric Ind Co Ltd 粉体組成物及びその製造方法、並びに、熱伝導基板及びその製造方法
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6525921B1 (en) 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
TW525633U (en) * 2001-03-29 2003-03-21 Au Optronics Corp Locator for a material sheet
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
DE10124770C1 (de) * 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US6989229B2 (en) * 2003-03-27 2006-01-24 Freescale Semiconductor, Inc. Non-resolving mask tiling method for flare reduction
US6927097B2 (en) * 2003-03-27 2005-08-09 Intel Corporation Package with pre-applied underfill and associated methods
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
KR100601506B1 (ko) * 2004-08-24 2006-07-19 삼성전기주식회사 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
US7098070B2 (en) 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
JP4890804B2 (ja) * 2005-07-19 2012-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
CN100409419C (zh) * 2006-09-01 2008-08-06 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
CN101477979B (zh) * 2008-01-03 2013-03-20 三星电子株式会社 多芯片封装体
US20090208722A1 (en) * 2008-02-18 2009-08-20 John Francis Timmerman Oriented Members for Thermally Conductive Interface Structures
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
TWI456715B (zh) 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR101078746B1 (ko) 2011-01-04 2011-11-02 주식회사 하이닉스반도체 반도체 패키지
JP2015141985A (ja) * 2014-01-28 2015-08-03 株式会社東芝 検査装置、及び検査方法
TWI566330B (zh) * 2015-01-06 2017-01-11 矽品精密工業股份有限公司 電子封裝結構之製法
JP6497998B2 (ja) * 2015-03-19 2019-04-10 日東電工株式会社 封止用シートおよびパッケージの製造方法
WO2017094589A1 (ja) * 2015-11-30 2017-06-08 日本精工株式会社 放熱基板及び電動パワーステアリング装置
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770677B2 (ja) * 1987-06-17 1995-07-31 株式会社日立製作所 モジュ−ル実装構造
US5068712A (en) 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US5121190A (en) 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
JPH0547958A (ja) 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP3393967B2 (ja) 1996-03-15 2003-04-07 株式会社東芝 プラスチック廃棄物の処理方法および処理装置
US6172275B1 (en) 1991-12-20 2001-01-09 Kabushiki Kaisha Toshiba Method and apparatus for pyrolytically decomposing waste plastic
DE69329357T2 (de) * 1992-05-14 2001-04-26 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3258764B2 (ja) 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5660917A (en) * 1993-07-06 1997-08-26 Kabushiki Kaisha Toshiba Thermal conductivity sheet
EP0651602B1 (en) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
JP3454888B2 (ja) 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
US5543585A (en) 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
JPH0870081A (ja) 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
JPH0873621A (ja) * 1994-09-07 1996-03-19 Toshiba Corp 樹脂シート
JP3521009B2 (ja) 1994-09-09 2004-04-19 ダイセル化学工業株式会社 粘接着剤用ブロック共重合体
JPH08316361A (ja) 1995-05-24 1996-11-29 Nec Kyushu Ltd 半導体装置
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JPH09246318A (ja) 1996-03-13 1997-09-19 Pfu Ltd 半導体装置およびその製造方法
US6043333A (en) * 1996-08-23 2000-03-28 Nippon Kayaku Kabushiki Kaisha Modified epoxy resin, epoxy resin composition and cured product thereof
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
US5882459A (en) * 1996-11-08 1999-03-16 W. L. Gore & Associates, Inc. Method for aligning and laminating substrates to stiffeners in electrical circuits
TW495535B (en) * 1997-01-28 2002-07-21 Hitachi Chemical Co Ltd Epoxy resin composition for semiconductor sealing
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401975B1 (ko) * 2001-12-27 2003-10-17 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
KR101046265B1 (ko) * 2003-01-23 2011-07-05 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조의 제조 방법

Also Published As

Publication number Publication date
EP1174920A2 (en) 2002-01-23
CN1150614C (zh) 2004-05-19
DE69818185T2 (de) 2004-04-08
KR100297915B1 (ko) 2001-08-07
DE69818185D1 (de) 2003-10-23
EP0907205A3 (en) 1999-08-18
TW407353B (en) 2000-10-01
CN1214545A (zh) 1999-04-21
US6300686B1 (en) 2001-10-09
EP0907205B1 (en) 2003-09-17
EP1174920A3 (en) 2002-06-05
US20020028536A1 (en) 2002-03-07
EP0907205A2 (en) 1999-04-07
US6486006B2 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
KR100297915B1 (ko) 반도체패키지및그제조방법
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
US6355131B1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
US6522555B2 (en) Thermally conductive board, method of manufacturing the same, and power module with the same incorporated therein
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
JP3312723B2 (ja) 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
US20060087020A1 (en) Semiconductor device and method for producing the same
JP4135565B2 (ja) 電子回路装置およびその製造方法
US20090154132A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20030032892A (ko) 부품 내장 모듈과 그 제조 방법
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
US7038310B1 (en) Power module with improved heat dissipation
JP2001237586A (ja) 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JPH11168112A (ja) 半導体パッケージ及びその製造方法
TWI435399B (zh) 內藏電路零件模組及內藏電路零件模組之製造方法
JP2002246542A (ja) パワーモジュール及びその製造方法
JP4421081B2 (ja) パワーモジュールとその製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
JP4231229B2 (ja) 半導体パッケージ
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2003078250A (ja) 部品内蔵モジュールおよびその製造方法
JP3505170B2 (ja) 熱伝導基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee