KR20030032892A - 부품 내장 모듈과 그 제조 방법 - Google Patents

부품 내장 모듈과 그 제조 방법 Download PDF

Info

Publication number
KR20030032892A
KR20030032892A KR1020020063874A KR20020063874A KR20030032892A KR 20030032892 A KR20030032892 A KR 20030032892A KR 1020020063874 A KR1020020063874 A KR 1020020063874A KR 20020063874 A KR20020063874 A KR 20020063874A KR 20030032892 A KR20030032892 A KR 20030032892A
Authority
KR
South Korea
Prior art keywords
component
insulation layer
electrical insulation
module
semiconductor
Prior art date
Application number
KR1020020063874A
Other languages
English (en)
Inventor
아사히도시유키
스가야야스히로
고마츠신고
야마모토요시유키
나카타니세이이치
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20030032892A publication Critical patent/KR20030032892A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

전기 절연층(101)과, 상기 전기 절연층(101)의 양 표면에 일체화된 배선(102, 106)과 배선(102, 106) 사이를 접속하는 비아(103)를 포함하고, 상기 전기 절연층(101)의 내부에 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품(104)이 매입된 부품 내장 모듈이다. 상기 배선(102, 106)의 적어도 한쪽측은 배선 기판(109)의 표면에 형성된 배선(106)으로 구성하고, 상기 전기 절연층(101)의 내부에 매입된 부품(104)은 매입되기 전에 상기 배선 기판(109) 상에 탑재되어 일체화되어 있다. 이것에 의해, 내장 전에 반도체 등의 부품을 실장 검사하거나 특성 검사할 수 있다. 그 결과, 수율을 향상시킬 수 있다. 또, 배선 기판을 일체화하여 매입하기 때문에, 강도를 높일 수 있다.

Description

부품 내장 모듈과 그 제조 방법{COMPONENT EMBEDDED MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 회로 부품이 전기 절연층의 내부에 배치되는 회로 부품 내장 모듈 및 그 제조 방법에 관한 것이다.
최근의 전자 기기의 고성능화·소형화의 흐름 중, 회로 부품의 고밀도, 고기능화가 한층 요구되고 있다. 회로 부품을 탑재한 모듈에서도 고밀도, 고기능화로의 대응이 요구되고 있다. 회로 부품을 고밀도로 실장하는 방법으로서, 현재, 배선판이 다층화하는 경향에 있다. 종래의 글래스 크로스-에폭시 수지 함침 기판에서는 드릴에 의한 관통 스루홀 구조를 이용하여 다층화하고 있고, 신뢰성은 높지만, 고밀도 실장에는 적합하지 않다. 이 때문에, 가장 회로의 고밀도화를 도모할 수 있는 방법으로서, 내부 비아에 의한 접속을 이용한 다층 배선판도 사용되고 있다. 내부 비아 접속에 의해, LSI 사이나 부품 사이의 배선 패턴을 최단 거리로 접속할 수 있고, 필요한 각 층 사이만의 접속이 가능하게 되고, 회로 부품의 실장성에도 우수하다. 또, 배선 패턴의 미세화도 고밀도 실장에 불가결한 기술이고, 라인 앤드 스페이스가 해마다 작아져 오고 있다. 또한, 수동 부품을 기판 내부에 형성한 3차원 실장이 개발되고 있다.
그러나, 수동 부품을 기판 내부에 형성하기 위해서는, 재료 개발, 형성 정밀도, 설비 투자 등 과제가 많고, 개발 스피드도 느려져 버린다.
또, 본 출원인은 이미 수동 부품을 기판 내부에 내장하는 것을 제안하고 있다(일본국 특개평 11(1999)-220262호 공보, 미국 특허 제 6,038,133호). 그러나, 이 제안의 실시예에 의하면, 부품을 기판 내부에 매입한 후에 배선을 형성하기 때문에, 내장 전에 반도체 등의 부품을 실장 검사한다든지 특성 검사를 할 수 없다고 하는 문제가 있었다. 또, 배선 기판을 일체화하여 매입하지 않기 때문에, 강도가 그다지 높지 않다고 하는 문제도 있었다.
본 발명은 상기 종래의 문제를 해결하기 위해서, 내장 전에 반도체 등의 부품을 실장 검사하거나 특성 검사할 수 있고, 수율을 향상시킬 수 있으며, 강도를 높일 수 있고, 생산성이 높고, 고밀도 실장 가능한 부품 내장 모듈을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 부품 내장 모듈은 전기 절연층과, 상기 전기 절연층의 양 표면에 일체화된 배선과, 상기 배선 사이를 접속하는 비아를 포함하고, 상기 전기 절연층의 내부에 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품이 매입된 부품 내장 모듈에 있어서, 상기 배선의 적어도 한쪽은 배선 기판의 표면에 형성된 배선이고, 상기 전기 절연층의 내부에 매입된 부품은매입되기 전에 상기 배선 기판 상에 탑재되어 일체화되어 있는 것을 특징으로 한다.
또, 본 발명의 부품 내장 모듈의 제조 방법은, 전기 절연층과, 상기 전기 절연층의 양 표면에 일체화된 배선과, 상기 배선 사이를 접속하는 비아를 포함하고, 상기 전기 절연층의 내부에 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품이 매입된 부품 내장 모듈의 제조 방법에 있어서, 상기 배선의 적어도 한쪽은 배선 기판의 표면에 형성된 배선으로 구성하고, 상기 배선 기판에 반도체 및 전자 부품으로부터 선택되는 적어도 1개의 부품을 실장하고, 반경화 상태의 열경화성 수지로 이루어지는 전기 절연층의 두께 방향으로 비아를 형성하고, 상기 배선 기판을 외측으로 하여 상기 부품을 상기 전기 절연층에 매입하고, 상기 전기 절연층을 경화하는 것을 포함하는 것을 특징으로 한다.
도 1은 본 발명의 실시 형태 1에서의 부품 내장 모듈의 단면도,
도 2a∼e는 본 발명의 실시 형태 2에서의 부품 내장 모듈의 제조 공정의 단면도,
도 3은 본 발명의 실시 형태 3에서의 부품 내장 모듈의 단면도,
도 4는 본 발명의 실시 형태 4에서의 부품 내장 모듈의 단면도,
도 5는 본 발명의 실시 형태 5에서의 부품 내장 모듈의 단면도,
도 6은 본 발명의 실시 형태 6에서의 부품 내장 모듈의 제조 공정의 단면도,
도 7a∼c는 본 발명의 실시 형태 7에서의 부품 내장 모듈의 단면도,
도 8은 본 발명의 실시 형태 8에서의 부품 내장 모듈의 단면도,
도 9는 본 발명의 실시 형태 9에서의 부품 내장 모듈의 단면도,
도 10은 본 발명의 실시 형태 10에서의 부품 내장 모듈의 단면도,
도 11은 본 발명의 실시 형태 11에서의 부품 내장 모듈의 제조 공정의 단면도,
도 12는 본 발명의 실시 형태 12에서의 부품 내장 모듈의 제조 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 전기 절연층 102, 106, 108 : 배선 패턴
103 : 비아 104 : 부품
105 : 땜납 107 : 내부 비아
109 : 양면 기판
본 발명은, 전기 절연층과, 상기 전기 절연층의 양 주평면의 배선 패턴 및 배선 기판으로부터 선택되는 적어도 1개의 배선과, 상기 배선 사이를 접속하는 비아를 포함하고, 상기 전기 절연층의 내부에 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품이 매입된 부품 내장 모듈이다. 상기 배선의 적어도 1개는 배선 기판이고, 상기 전기 절연층의 내부에 매입된 부품은 매입되기 전에 상기 배선 기판 상에 탑재되어 일체화되어 있다. 이것에 의해, 내장 전에 반도체 등의 부품을 실장 검사하거나 특성 검사할 수 있다. 그 결과, 수율을 향상할 수 있다. 또, 배선 기판을 일체화하여 매입하기 때문에, 강도를 높게 할 수 있다. 또, 생선성이높고, 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다. 상기에 있어서, 부품을 매입하는 것은, 상기 전기 절연층의 내부에 완전하게 매몰시키는 것을 말한다.
본 발명에서는, 상기 배선판이 양면 기판 또는 다층 배선판인 것이 바람직하다. 이것에 의해, 복잡한 회로 형성이 용이하게 된다.
또 본 발명에서는, 상기 전기 절연층 내부의 전자 부품 및/또는 반도체(이하 총칭하여 「부품」이라고도 한다)를 상기 전기 절연층의 양 주평면의 배선 패턴 및/또는 배선판에 실장한 것이 바람직하다. 양 주평면에 부품을 실장하고, 전기 절연층에 내장함으로써, 부품 내장층이 보다 고밀도인 모듈을 제공할 수 있다.
또 본 발명에서는, 상기 부품을 상기 전기 절연층의 주평면에 대한 법선 방향에서 벗어나서 배치한 것이 바람직하다. 이것에 의해, 실장기의 부품 실장 간격으로부터 고밀도로 부품을 배치할 수 있다. 또, 전기 절연층의 두께를 저감할 수 있어서, 고밀도화에 이른다.
또, 상기 전기 절연층 내부에 배치하고, 상기 전기 절연층의 양 주평면의 배선 패턴 및/또는 배선판에 실장한 부품 사이에 실드층을 삽입한 것이 바람직하다. 이것에 의해, 내장한 부품 사이의 간섭, 내장한 부품에 대한 외부로부터의 간섭, 내장한 부품으로부터 외부로의 방사 중 어느 하나 또는 전부를 저감할 수 있고, 모듈의 특성을 향상시킬 수 있다.
또, 상기 실드층이 금속박 배선 패턴이거나, 전자 실드재인 것이 바람직하다. 금속박 배선 패턴을 이용한 경우, 배선 패턴의 형성과 동일한 공정으로 실드층을 형성할 수 있어서 생산이 용이하다. 전자 실드재를 이용한 경우, 전기 절연층의 재질을 변경하는 것 만으로 작성할 수 있고, 공정 상의 변경도 없이 간섭을 저감할 수 있다.
또, 상기 배선 패턴 및/또는 배선판의 상기 전기 절연층과 반대측의 주 평면에 부품을 실장한 것이 바람직하다. 이것에 의해, 전기 절연층만이 아니라, 반대측의 주 평면에도 부품을 실장할 수 있고, 고밀도화를 도모할 수 있다.
또, 상기 전자 부품이 디스크리트(discrete) 부품인 것이 바람직하다. 이것에 의해, 내장하는 부품을 신규로 개발할 필요가 없고, 모듈 자체의 개발 스피드가 향상한다. 또, 기존의 디스크리트 부품의 신뢰성, 정밀도를 이용할 수 있고, 모듈의 특성이 향상한다. 상기에서 디스크리트 부품이란 예를 들면 인덕턴스, 캐패시턴스, 저항 등의 범용의 칩 부품을 말한다. 이하에서 인덕턴스, 캐패시턴스 및 저항을 총칭하여 「LCR」이라고도 한다.
또, 상기 반도체가 반도체 배어 칩인 것이 바람직하다. 이것에 의해, 반도체 패키지와 비교하여 보다 저면적으로 모듈을 형성할 수 있고, 고밀도인 모듈을 제공할 수 있다.
또, 상기 반도체 배어칩이 상기 배선 패턴 및/또는 배선판에 플립 칩 본딩 접속되어 있는 것이 바람직하다. 이것에 의해, 단배선화, 고밀도 실장화가 도모된다.
또, 상기 반도체 배어칩이 연삭 및/또는 연마되어 있는 것이 바람직하다. 이것에 의해, 반도체의 두께를 저감할 수 있고, 모듈의 저배화(低背化)에 효과가있다.
상기 제조 방법에서는 상기 전기 절연층을 경화하는 공정 후, 부품을 배선 패턴 및/또는 배선판에 실장하는 공정을 포함하는 것이 바람직하다. 이것에 의해, 본 발명의 부품 내장 모듈을 효율적으로 제조할 수 있다.
또, 상기 반도체를 실장 전에 반도체 웨이퍼에 연삭 및/또는 연마를 행하는 것이 바람직하다. 이것에 의해, 반도체의 박형화를 웨이퍼에 일괄적으로 행할 수 있고, 생산성을 향상시킬 수 있다.
또, 상기 반도체를 실장 후에 배선판을 고정 및 반송에 이용하여 연삭 및/또는 연마를 행하는 것이 바람직하다. 이것에 의해, 박형화한 반도체를 취급하지 않고, 본 발명의 부품 내장 모듈을 제조할 수 있다.
또, 상기 부품을 전기 절연층에 매설하는 공정과, 상기 전기 절연층을 경화하는 공정을 동시에 행하는 것이 바람직하다. 이것에 의해, 공정수를 저감하여, 본 발명의 부품 내장 모듈을 제조할 수 있다.
또, 상기 실드층을 형성하는 공정을, 구리박 배선 패턴을 형성함으로써 행하는 것이 바람직하다. 이것에 의해, 본 발명의 부품 내장 모듈을 효율적으로 제조할 수 있다.
또, 상기 실드층을 형성하는 공정을, 전자 실드층을 적층함으로써 행하는 것이 바람직하다. 이것에 의해, 본 발명의 부품 내장 모듈을 효율적으로 제조할 수 있다.
또 본 발명에서는, 상기 전기 절연층 내부에 부품을 대향하여 배치시켜도 좋다. 특히, 높이가 높은 부품과 낮은 부품이 혼재하는 경우, 높이가 낮은 부품을 대향하여 배치시키면, 고밀도로 충전할 수 있다.
또, 상기 전기 절연층의 두께 방향의 열팽창 계수가 비아의 열팽창 계수의 10배 이하로 해도 좋다. 이와 같이 하면, 부품 내장 모듈의 외측에 또한 부품을 탑재하는 경우, 예를 들면 땜납 리플로우 공정을 통과시켜도 전기 절연층의 두께 방향의 팽창률이 그다지 크게 되지 않기 때문에, 비아의 도통이 파괴되지 않는다.
(실시 형태 1)
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다. 도 1은 본 실시 형태에서의 부품 내장 모듈의 단면도이다. 도 1에 있어서, 부품 내장 모듈은 전기 절연층(101)과, 배선 패턴(102)과, 비아(103)와, 부품(104)과, 땜납(105)을 갖고, 또한 배선 패턴(106, 108)과 내부 비아(107)를 갖는 양면 기판(109)을 포함하고 있다.
전기 절연층(101)은 예를 들면, 절연성 수지 및 필러와 절연성 수지의 혼합물 등을 이용할 수 있다. 전기 절연층은 수지와 필러를 포함하고, 필러의 함량이 50질량% 이상 95질량% 이하인 것이 바람직하다. 또, 글래스 크로스 등의 보강재가 있어도 좋다. 절연성 수지로서는 열경화성 수지나 열가소성 수지, 광경화성 수지 등을 이용할 수 있고, 내열성이 높은 에폭시 수지나 페놀 수지, 이소시아네이트 수지를 이용함으로써, 전기 절연층(101)의 내열성을 높일 수 있다. 또, 유전정접이 낮은 불소 수지, 예를 들면 폴리테트라플루오로에틸렌(PTFE 수지), PPO(폴리페닐렌옥사이드) 수지(PPE(폴리페닐렌에테르) 수지라고도 한다), 액정 폴리머를 포함하거나 또는 그들의 수지를 변성시킨 수지를 이용함으로써, 전기 절연층의 고주파 특성이 향상된다. 전기 절연층(101)으로서 필러와 절연성 수지의 혼합물을 이용한 경우, 필러 및 절연성 수지를 선택함으로써, 전기 절연층(101)의 선팽창 계수, 열전도도, 유전율 등을 용이하게 제어할 수 있다. 예를 들면, 필러로서 알루미늄, 마그네시아, 질화 붕소, 질화 알루미늄, 질화 규소, 폴리테트라플루오로에틸렌 및 실리카 등을 이용할 수 있다. 알루미늄, 질화 붕소, 질화 알루미늄을 이용함으로써, 종래의 글래스 에폭시 기판보다 열전도도가 높은 기판이 제작가능하게 되고, 내장된 전자 부품(104)의 발열을 효과적으로 방열시킬 수 있다. 또, 알루미늄은 비용이 저렴하다는 이점도 있다. 실리카를 이용한 경우, 유전율이 낮은 전기 절연층(101)을 얻을 수 있고, 비중도 가볍기 때문에, 휴대 전화 등의 고주파 용도로서 바람직하다. 질화 규소나 폴리테트라플루오로에틸렌, 예를 들면“테프론”(듀퐁사 등록 상표)를 이용해도 유전율이 낮은 전기 절연층을 형성할 수 있다. 또, 질화 붕소를 이용함으로써 선팽창 계수를 저감할 수 있다. 또한 분산제, 착색제, 커플링제 또는 이형제를 포함해도 좋다. 분산제에 의해서 절연성 수지 중의 필러를 균일성 좋게 분산시킬 수 있다. 착색제에 의해서 전기 절연층을 착색할 수 있기 때문에, 자동 인식 장치의 이용이 용이하게 된다. 커플링제에 의해서 절연성 수지와 필러의 접착 강도를 높게 할 수 있기 때문에, 전기 절연층(101)의 절연성을 향상시킬 수 있다. 이형제에 의해서 금형과 혼합물의 이형성을 향상할 수 있기 때문에, 생산성을 향상시킬 수 있다.
배선 패턴(102)은 전기 도전성을 갖는 물질로 이루어지고, 예를 들면 금속박이나 도전성 수지 조성물, 금속판을 가공한 리드 프레임을 이용할 수 있다. 금속박이나 리드 프레임을 이용함으로써 에칭 등에 의해 미세한 배선 패턴의 작성이 용이해진다. 또, 금속박에서는 이형 필름을 이용한 전사 등에 의한 배선 패턴의 형성도 가능해진다. 특히 구리박은 비용도 저렴하고, 전기 도전성도 높기 때문에 바람직하다. 또, 이형 필름 상에 배선 패턴을 형성함으로써, 배선 패턴이 취급하기 쉬워진다. 또, 도전성 수지 조성물을 이용함으로써, 스크린 인쇄 등에 의한 배선 패턴의 제작이 가능해진다. 리드 프레임을 이용함으로써, 전기 저항이 낮은, 두께가 있는 금속을 사용할 수 있다. 또, 에칭에 의한 미세 패턴화나 펀칭 가공 등의 간이한 제조법을 사용할 수 있다. 또, 이들 배선 패턴(102)은 표면에 도금 처리를 함으로써, 내식성이나 전기 도전성을 향상시킬 수 있다. 또, 배선 패턴(102)의 전기 절연층(101)의 접촉면을 거칠게 함으로써, 전기 절연층(101)과의 접착성을 향상시킬 수 있다. 또, 커플러나 필터 등을 배선 패턴으로 형성하는 것도 가능하다. 배선 패턴(102)은 표층측에도 반도체 및/또는 전자 부품을 실장해도 좋다.
비아(103)는 배선 패턴(102) 사이를 접속하는 기능을 갖고, 예를 들면 열경화성의 도전성 물질로 이루어진다. 열경화성의 도전성 물질로서는 예를 들면, 금속 입자와 열경화성 수지를 혼합한 도전성 수지 조성물을 이용할 수 있다. 금속 입자로서는 금, 은, 구리 또는 니켈 등을 이용할 수 있다. 금, 은, 구리 또는 니켈은 도전성이 높기 때문에 바람직하고, 구리는 도전성이 높고 마이그레이션도 적기 때문에 특히 바람직하다. 구리를 은으로 피복한 금속 입자를 이용해도 마이그레이션의 감소와 도전성의 상승, 양쪽의 특성을 만족할 수 있다. 열경화성 수지로서는, 예를 들면 에폭시 수지, 페놀 수지 또는 이소시아네이트 수지를 이용할 수 있다. 에폭시 수지는 내열성이 높기 때문에 특히 바람직하다. 또, 비아(104)는 비아홀 형성 후, 도금하는 것에 의해서도 형성할 수 있다. 또, 금속과 땜납의 조합 등으로 형성해도 좋다.
전자 부품(104)은 예를 들면 콘덴서, 인덕터, 저항(LCR) 등의 칩 부품이나, 다이오드, 서미스터, 스위치 등을 이용할 수 있다. 디스크리트 부품을 내장함으로써, 새롭게 내장 부품을 개발할 필요가 없어진다. 또, 정밀도나 온도 특성 등 용도에 따른 부품은 기존의 부품을 사용할 수 있어, 신뢰성의 향상에 이른다. 또, 인쇄 저항이나 박막 콘덴서·인덕터 등을 형성해도 좋다.
땜납(105)은 배선 패턴(102)에 전자 부품(104)을 실장하기 위해서 이용한다. 고온 땜납을 이용한 경우, 모듈을 리플로우로 실장할 때의 땜납의 재용융을 방지할 수 있다. 또, 납이 없는 땜납을 이용함으로써 환경으로의 부하를 경감할 수 있다. 본 실시 형태에서는 땜납을 이용하였지만, 도전성 접착제 등을 이용해도 좋다.
양면 기판(109)으로서는 글래스 직물에 에폭시 수지를 함침시킨 기판(글래스-에폭시 기판), 아라미드 섬유 부직포에 에폭시 수지를 함침시킨 기판(아라미드-에폭시 기판), 종이에 페놀 수지를 함침시킨 기판(종이-페놀 기판), 세라믹 기판 등 임의의 기판으로부터 목적에 따라서 선택하여 사용할 수 있다.
예를 들면, 글래스-에폭시 기판을 이용한 양면 기판 상에 부품을 탑재하여 검사하고, 그 후, 전기적 절연층에 매입한 부품 내장 모듈(실시 형태 1)과, 기판을 이용하지 않고 부품을 단체로 전기적 절연층에 매입하고, 그 후에 표면에 배선 패턴을 형성한 모듈과의 강도를 비교하면, 기판의 종류, 복합물(composite)의 세라믹의 종류, 양, 두께 등에 의해서도 다르지만, 평균적으로는 실시 형태 1의 쪽이 굴곡 강도가 약 1.3배 정도 높아진다.
(실시 형태 2)
이 실시 형태 2에서는, 도 1에 도시한 부품 내장 모듈의 제조 방법의 일 실시 형태를 설명한다. 실시 형태 2에서 이용되는 재료는, 실시 형태 1에서 설명한 것이다. 도 2a-도 2d는 부품 내장 모듈의 제조 공정의 일 실시 형태를 도시하는 단면도이다. 도 2a에 도시하는 바와 같이, 미경화의 전기 절연층(201)에 스루홀(207)을 형성한다. 전기 절연층(201)으로서는 절연성 수지나 필러와 절연성 수지와의 혼합물 등을 이용할 수 있다. 최초로 필러와 절연성 수지를 혼합하여 교반함으로써 페이스트 형상의 절연성 수지 혼합물을 제작한다. 절연성 수지 혼합물에는 점도를 조정하기 위해서 용제를 첨가해도 좋다. 이 절연성 수지 혼합물을 시트 형상으로 성형함으로써 전기 절연층(201)을 형성할 수 있다. 시트 형상으로 성형하는 방법으로서는, 예를 들면 닥터 블레이드법 등을 이용함으로써, 필러 상에 작성할 수 있다. 전기 절연층(201)은 경화 온도 이하로 건조시킴으로써, 점착성을 저하시킬 수 있다. 이 열처리에 의해서, 판형상의 전기 절연층의 점착성이 손실되기 때문에, 필름과의 박리가 용이해진다. 반경화 상태(B 스테이지)로 함으로써, 취급이 용이해진다. 스루홀(207)의 형성은, 예를 들면 레이저 가공이나 드릴 가공, 펀칭 가공에 의해서 제작할 수 있다. 레이저 가공은 미세한 피치로 비아를 형성할 수 있고, 절삭 찌꺼기도 발생하지 않기 때문에 바람직하다. 레이저 가공의경우, 탄소 가스 레이저나 YAG 레이저, 엑시머 레이저 등을 이용할 수 있다. 또, 드릴 가공, 펀칭 가공의 경우, 범용성이 있는 기존의 설비에서의 스루홀 형성이 용이하다. 미경화 상태의 전기 절연층(201)을 이용함으로써 가공이 쉬워진다.
특별히, 캐리어(206) 상에 배선 패턴(202)을 형성한 것을 준비한다. 배선 패턴(202)은 에칭, 인쇄라는 방법을 이용하여 형성할 수 있다. 특히, 에칭에서는 포토리소그래피 공법 등 미세한 배선 패턴의 형성법을 이용할 수 있다. 캐리어로서는 PET(폴리에틸렌텔레프탈레이트)나 PPS(폴리페닐렌설파이드)와 같은 수지 필름 외, 구리박, 알루미늄박과 같은 금속박 등을 이용할 수 있다. 캐리어(206)를 이용함으로써, 배선 패턴(202)의 취급이 용이해진다. 또, 배선 패턴(202)과 캐리어(206) 사이에 배선 패턴(202)을 벗기기 쉽게 하기 위해서 박리층이 있어도 좋다.
배선 패턴(208, 210)과 그 사이를 접속하는 내부 비아(209)를 갖는 양면 배선 기판(211) 상의 배선 패턴(208)에 부품(204)을 땜납(205)에 의해 실장하고, 그 후, 실장 검사 및 특성 검사로부터 선택되는 적어도 1개의 검사를 완료해 둔다. 배선 패턴(210)의 하측에는 보호 필름(212)을 피복해 두어도 좋다.
다음에, 도 2a에서 작성한 스루홀(207)에 도전성 비아 페이스트를 충전한다. 도전성 비아 페이스트는 도전성 분말과 수지의 혼합물, 예를 들면 금, 은, 구리, 니켈 등의 금속 분말이나 카본 분말과 열경화성 수지나 광경화성 수지의 혼합물을 이용할 수 있다. 구리를 이용한 경우에는 도전성이 높고, 마이그레이션도 적기 때문에 바람직하다. 또, 분말을 구리로 코팅한 도전성 분말을 이용해도 좋다. 수지로서는 열경화성 수지, 예를 들면, 에폭시 수지, 페놀 수지, 이소시아네이트 수지, 폴리페닐렌에테르 등을 이용할 수 있다. 에폭시 수지는 내열성이 높아서 특히 바람직하다. 또, 광경화성의 수지도 이용할 수 있다. 비아 페이스트의 충전에는 인쇄나 주입에 의한 방법을 이용할 수 있다. 특히, 인쇄의 경우, 배선 패턴의 형성도 행할 수 있다. 비아(203)를 형성함으로써, 배선 패턴(202, 208) 사이의 접속이 가능해진다. 또, 전기 절연층(201)에 내장하는 전자 부품(204)의 스페이스를 형성해 두어도 좋다. 스페이스를 형성함으로써 비아(203)가 변형하는 것을 억제할 수 있다.
배선 패턴(208, 210)과 그 사이를 접속하는 내부 비아(209)를 갖는 양면 배선 기판(211) 상의 배선 패턴(208)에 전자 부품(204)을 실장하는 방법으로서는, 땜납(205)에 의한 땜납 실장(크림 땜납의 인쇄나 땜납 볼) 외, 도전성 접착제, 예를 들면, 금, 은, 구리, 은-파라듐 합금 등을 열경화성 수지로 혼합하여 섞은 것도 사용할 수 있다. 또, 실장한 전자 부품(204)과 양면 배선 기판(211)의 사이에, 봉지 수지를 주입해도 좋다. 봉지 수지의 주입에 의해서, 뒤의 공정에서 전자 부품(204)을 전기 절연층(201)에 매설할 때에, 극간이 생기는 것을 방지할 수 있다. 봉지 수지에는 통상의 플립칩 본딩에 사용되는 언더필 수지를 이용할 수 있다. 실장 후, 실장 상태를 체크함으로써, 리페어나 불량의 원인 해석을 행할 수 있게 된다.
도전성 비아 페이스트가 충전된 비아(203)를 갖는 전기 절연층(201)을 중앙에 배치하고, 상측에 캐리어 필름(206) 상에 형성한 배선 패턴(202)을 배치하고,하측에는 전자 부품(204)을 실장한 양면 기판(211)을 배치하고, 이것들을 도 2b와 같이 위치 맞추어 적층한다.
도 2b의 적층 후, 도 2c에 도시하는 바와 같이, 가압함으로써, 전자 부품(204)을 전기 절연층(201)에 매설할 수 있다. 절연성 수지에 열경화 수지를 이용한 경우, 가압 후, 가열함으로써, 전기 절연층(201) 중의 열경화성 수지를 경화시키고, 전자 부품(204)이 매설된 판형상의 전기 절연층(201)을 형성할 수 있다. 가열은 열경화성 수지가 경화하는 온도 이상의 온도로 행한다. 이 공정에 의해서, 전기 절연층(201)과 전자 부품(204)이 기계적으로 강고하게 접착한다. 또한, 가열에 의해서 열경화성 수지를 경화시킬 때에, 가열하면서 100g/㎟∼2㎏/㎟의 압력으로 가압함으로써, 반도체 장치의 기계적 강도를 향상시킬 수 있다. 또, 시트 형상의 전기 절연층을 이용하지 않고, 분말이나 펠렛 형상으로 가공한 후에, 금형에 용융하여 흐르게 할 수도 있다. 또, 분말인 채로 흐르게 한 후에, 용융 성형할 수도 있다. 절연성 수지층을 주입하는 방법으로서는, 트랜스퍼 몰드나 사출 성형을 이용할 수 있다.
전기 절연층(201)의 경화 후, 캐리어(206)를 박리하고, 전자 부품(204)을 내장한 전기 절연층(201)이 되고, 실시 형태 1에서 설명한 바와 같이, 양면 기판(211)을 일체화한 반도체 장치를 형성할 수 있다.
(실시 형태 3)
실시 형태 3에서는 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 3을 참조하여 설명한다. 본 실시 형태에서의 부품내장 모듈에 관해서는 반도체(306), 범프(307), 3층 배선판(308)에 관한 점 이외에는 상술한 실시 형태 1과 동일하다. 따라서, 실시 형태 3에서 이용되는 재료는 특별히 설명이 없는 한 실시 형태 1, 2와 동일하다. 도 3에 있어서, 부품 내장 모듈은 전기 절연층(301)과, 배선 패턴(302)과, 비아(303)와, 전자 부품(304), 도전성 접착제(305), 반도체(306), 범프(307), 배선판(308)을 갖고 있다.
반도체(306)는 전자 부품(304)과 동일하게 배선판(308)에 실장되어 있다. 반도체(306)를 전기 절연층(301)에 내장함으로써, 모듈의 고기능화를 도모할 수 있다. 반도체(306)는 예를 들면 트랜지스터, IC, LSI 등의 반도체 소자를 이용할 수 있다. 반도체(306)는 패키지이거나, 반도체 배어칩이어도 좋다. 또, 반도체(306)는 봉지 수지를 이용하여 반도체(306) 또는, 반도체(306)와 범프(307), 배선판(308)의 접속부의 적어도 일부를 봉지해도 좋다. 봉지 수지의 주입에 의해서, 반도체(306)를 전기 절연층(301)에 매설할 때에, 반도체(303)와 배선판(308)의 사이에 극간이 생기는 것을 방지할 수 있다. 봉지 수지에는 통상의 플립칩 본딩에 사용되는 언더 필 수지를 이용할 수 있다. 배선판(308)과 반도체(306)의 접속에는, 예를 들면 플립칩 본딩으로서 도전성 접착제, 이방성 도전 필름(ACF), 비도전성 필름(NCF)과 범프가 이용된다. 또, 칩 사이즈 패키지(CSP)를 이용함으로써 실장이 용이해진다.
범프(307)는 반도체(306)와 배선판(308)을 접속한다. 예를 들면, 금이나 은, 땜납 등의 금속을 이용할 수 있다. 범프(307)는 와이어 본딩이나 도금, 인쇄 등에 의해 형성할 수 있다.
배선판(308)은 일반적인 배선판인 글래스 에폭시 기판이나 세라믹 기판으로 이루어지는 양면 기판, 빌드 업 기판이나 내부 비아 접속의 다층판 등으로, 전기 절연층과 배선 패턴 및 비아로 구성되어 있다. 전기 절연층은 절연성 수지나 필러와 절연성 수지의 혼합물, 세라믹 외, 글래스 크로스 등의 보강제가 들어 있어도 좋다. 또, 실시 형태 1, 2와 동일 재료이어도 좋다. 배선 패턴이나 비아에 관해서도 동일하다. 전기 절연층(301)과 동일 재료를 이용함으로써 열팽창율 등이 동일 값이 되고, 신뢰성이 향상된다. 또, 전기 절연층에 매입되기 전에, 배선판(308)과 반도체(306) 및 전자 부품(304)의 실장 상태를 체크해 둔다. 이것에 의해, 제품의 수율이 높아지고, 또한 리페어나 불량의 원인 해석을 행할 수 있다. 전자 부품(304)과 반도체(306)를 양쪽 실장 후에 체크한 경우, 반도체(306)의 동작을 확인할 수 있어서 유효하다. 배선판(308)에 의해서, 복잡한 회로로의 적응이나, 반도체의 재배선 등이 용이해지고, 복잡한 기능의 모듈에 적합한 구조가 된다.
또한, 본 실시 형태에서는 배선판의 배선 패턴을 3층으로 하였지만, 층수를 한정하지 않고, 임의의 층수를 이용할 수 있다.
예를 들면 글래스-에폭시 기판을 이용한 3층 기판 상에 부품을 탑재하여, 검사하고, 그 후, 전기적 절연층에 매입한 부품 내장 모듈(실시 형태 3)과, 기판을 이용하지 않고 부품을 단체로 전기적 절연층에 매입하고, 그 후에 표면에 배선 패턴을 형성한 모듈의 강도를 비교하면, 기판의 종류, 복합물의 세라믹의 종류, 양, 두께 등에 의해서도 다르지만, 평균적으로는 실시 형태 3 쪽이 굴곡 강도가 약 1.3배 이상 높아진다.
(실시 형태 4)
실시 형태 4에서는, 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 4를 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는 양면에 3층 배선판(408)을 이용하여 전자 부품(304)과 반도체(306)를 대향하여 배치한 것 이외에는, 상술한 실시 형태 1∼3과 동일하다. 따라서, 본 실시 형태에서 특별히 설명이 없는 것에 대해서는 실시 형태 1∼3과 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다.
배선판(408)은 실시 형태 3과 달리, 상하 양쪽에 배치함으로써, 복잡한 회로로의 적응이나, 반도체의 재배선 등이 용이해지고, 복잡한 기능의 모듈에 적합한 구조가 된다. 또, 통상의 모듈 작성에서의 배선판에 반도체 및 전자 부품을 실장하는 공정 후에 반도체 및 전자 부품을 내장하는 공정을 부가하는 것 만으로, 고밀도의 부품 내장 모듈을 형성할 수 있다.
(실시 형태 5)
실시 형태 5에서는 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 5를 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는, 표층에 실장한 전자 부품(510), 반도체(506)와, 부품 내장층에 관한 점 이외에는, 상술한 실시 형태 1∼4와 동일하다. 따라서, 본 실시 형태에서, 특별히 설명이 없는 것에 대해서는 실시 형태 1∼4와 동일하게 하고, 동일호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다.
전기 절연층(501) 내의 전자 부품(504)은 실시 형태 4와 동일하게 통상의 모듈 작성에서의 실장 공정으로 실장되지만, 전자 부품(504)을 실장하는 마운터의 기능 상, 꼭 전자 부품과 전자 부품의 사이에 간격을 설치할 필요가 있다. 본 실시 형태에서는 대향하는 배선판(508)에 부품의 실장 간격을 고려하여, 전자 부품(504)의 위치를 벗어나서 배치하고 있다. 이것에 의해, 동일 면적에 실장할 수 있는 부품수가 증대하는 동시에, 내장층의 두께를 얇게 할 수 있고, 보다 고밀도 실장에 적합한 구조로 할 수 있다. 509는 NCF이다.
표층 실장된 전자 부품(510), 반도체(506)는 통상의 모듈 작성과 동일 공정으로 실장할 수 있고, 실장면을 넓힘으로써, 보다 고밀도로 실장할 수 있고, 다기능의 모듈에 적합한 구조가 된다.
(실시 형태 6)
실시 형태 6에서는, 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 6을 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는 표층 실장의 전자 부품(610, 612) 및 반도체(611, 613)와, 부품 내장층에 관한 점 이외에는 상술한 실시 형태 1∼5와 동일하다. 따라서, 본 실시 형태에서 특별히 설명이 없는 것에 대해서는 실시 형태 1∼5와 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다.
전기 절연층(601) 내의 전자 부품(604), 반도체(606)는 실시 형태 4, 5와 동일하게 통상의 모듈 작성에서의 실장 공정으로 실장되지만, 반도체(606)에는 플립칩 실장을 행할 때에, 재배선을 행하기 위한 스페이스가 필요하기 때문에, 아무래도 근접하게는 전자 부품을 배치하기 어렵다. 본 실시 형태에서는 대향하는 배선판(608)에 전자 부품(604)을 실장함으로써, 반도체(606)의 근접에 배치하는 것을 가능하게 하고 있다. 이것에 의해, 동일 면적에 실장할 수 있는 부품수를 늘릴 수 있고, 보다 고밀도 실장에 적합한 구조로 할 수 있다. 609는 봉지 수지이다.
표층 실장된 전자 부품(610), 반도체(606)는 통상의 모듈 작성과 동일 공정으로 실장할 수 있다. 양 표층면에 실장함으로써, 보다 고밀도로 실장할 수 있어, 다기능의 모듈에 적합한 구조가 된다.
(실시 형태 7)
이 실시 형태 7에서는, 도 6에 도시한 부품 내장 모듈의 제조 방법의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 7a-c를 참조하여 설명한다. 실시 형태 7에서 이용되는 재료는 특별히 설명이 없는 것에 대해서는 상술한 실시 형태와 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다. 도 7a-도 7c는 부품 내장 모듈의 제조 공정의 일 실시 형태를 도시하는 단면도이다. 도 7a에 도시하는 바와 같이, 반도체(706), 전자 부품(704)을 실장한 배선판(708), 비아(703) 및 공극(710)을 형성한 전기 절연층(701)을 위치 맞추어 적층한다. 배선판(708)은 실장 후, 실장 체크하고, 리페어를 해도 좋다. 전기 절연층(701)에 형성하는 공극(710)은 내장하는반도체(706), 전자 부품(704)의 체적과 동일하거나 그 이하로 함으로써, 내장시에 극간이 생기는 것을 방지할 수 있다.
다음에 도 7b에 도시하는 바와 같이, 적층 후, 가압함으로써 반도체(706), 전자 부품(704)을 전기 절연층(701)에 매설할 수 있다. 매설 후, 가열하여, 전기 절연층(701)을 경화시킨다. 또, 배선 패턴(702) 사이를 비아(703)로 접속한다.
전기 절연층(701)을 경화 후, 도 7c에 도시하는 바와 같이, 표층에 반도체(711, 713) 및 전자 부품(714, 712)을 실장함으로써, 부품 내장 모듈을 제공할 수 있다.
(실시 형태 8)
실시 형태 8에서는, 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 8을 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는, 부품 내장층에 관한 점 이외에는 상술한 실시 형태 1∼7과 동일하다. 따라서, 본 실시 형태에서 특별히 설명이 없는 것에 대해서는 실시 형태 1∼7과 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는, 특별히 설명이 없는 한 동일한 기능을 갖는다.
전기 절연층(801) 내의 전자 부품(804)과 반도체(806)는 통상의 모듈 작성에서의 실장 공정으로 실장되지만, 배선판(808)에 양면 실장함으로써, 부품 내장층을 늘림으로써 용이해진다. 즉, 3층 배선판(808)의 상측에는 배선 패턴(802)을 통해서 전자 부품(810), 반도체(811)를 접속하고, 3층 배선판(808)의 하측에도 전자 부품을 매입한 전기 절연층을 접속하여, 그 표면에 전자 부품(812)을 접속하였다.
이것에 의해, 동일 면적에 실장할 수 있는 부품수를 늘릴 수 있어, 보다 고밀도 실장에 적합한 구조로 할 수 있다.
(실시 형태 9)
실시 형태 9에서는, 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 9를 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는 반도체의 박형화에 관한 점 이외에는, 상술한 실시 형태 1∼8과 동일하다. 따라서, 본 실시 형태에서 특별히 설명이 없는 것에 대해서는 실시 형태 1∼8과 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다.
반도체(906)를 박형화함으로써, 부품 내장 모듈의 두께를 저감할 수 있다. 박형화는 반도체 웨이퍼를 연마 후, 실장하는 방법이나, 반도체(906)를 배선판(908)에 실장 후, 연삭/연마하는 방법을 이용할 수 있다. 전자의 경우, 반도체(906)를 웨이퍼 단위로 가공할 수 있기 때문에 생산성에 이점이 있다. 후자의 경우, 박형화한 반도체(906)를 취급할 필요가 없어지기 때문에 생선성이 향상한다. 또한, 반도체(906)는 표층 실장만이 아니라, 내부에 있어도 좋다.
(실시 형태 10)
이 실시 형태 10에서는, 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 10을 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는 실드 전극을 형성하는 점 이외에는, 상술한 실시 형태 1∼9와 동일하다. 따라서, 본 실시 형태에서 특별히 설명이 없는 것에 대해서는실시 형태 1∼9와 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다. 1009는 ACF이다.
실드 전극(1010)은 배선 패턴(1002)과 동일한 재료·공정으로 형성할 수 있다. 실드 전극(1010)을 형성함으로써, 내장한 반도체(1006)나 전자 부품(1004) 사이의 전자파의 간섭을 저감시킬 수 있다. 실드 전극(1010)을 그랜드 전위로 함으로써, 모듈의 안정화를 도모할 수 있다. 또한, 실드 전극은 1층으로 한정하는 것은 아니다.
(실시 형태 11)
이 실시 형태 11에서는, 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 11을 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는 전자 실드층(1110)을 형성하는 점 이외에는 상술한 실시 형태 1∼10과 동일하다. 따라서, 본 실시 형태에서 특별히 설명이 없는 것에 대해서는 실시 형태 1∼10과 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다.
전자 실드층(1110)은 전기 절연층(1101)의 필러를 변경하는 것 만으로 내장한 반도체(1106)나 전자 부품(1104) 사이의 전자파의 간섭을 저감시킬 수 있다. 필러로서는 투자율의 복소 성분이 높고, 전파를 흡수(열로 변환)하는 재료를 이용할 수 있다. 예를 들면, 페라이트의 분말 등을 이용할 수 있다. 전기 절연층(1101)과 동일 공정으로 실드 기능을 추가할 수 있다. 또한, 전자 실드층은 1층으로 한정하는 것은 아니다.
(실시 형태 12)
이 실시 형태 12에서는, 부품 내장 모듈의 일 실시 형태를 설명한다. 이하, 본 발명의 실시 형태에 대해서 도 12를 참조하여 설명한다. 본 실시 형태에서의 부품 내장 모듈에 관해서는 전기 절연층(1201) 내의 전자 부품(1204a, 1204b)에 관한 점 외에는 상술한 실시 형태 1∼11과 동일하다. 따라서, 본 실시 형태에서 특별히 설명이 없는 것에 대해서는 실시 형태 1∼11과 동일하게 하고, 동일 호칭의 구성 부재 및 제조법에 대해서는 특별히 설명이 없는 한 동일한 기능을 갖는다.
전기 절연층(1201) 내의 전자 부품(1204a, 1204b)은 실시 형태 4와 동일하게 통상의 모듈 작성에서의 실장 공정으로 실장되지만, 예를 들면, 콘덴서의 용량 등에 의해, 전자 부품의 사이즈가 균일하지 않은 경우가 많다. 본 실시 형태에서는 전자 부품(1204a, 1204b)의 높이의 차이를 유효하게 이용하여, 실장 밀도를 향상시키고 있다. 도 12와 같이 높이가 낮은 전자 부품(1204a)의 부품을 대향하여 실장하여, 통상적으로 낭비되는 전자 부품(1204a)의 상부 스페이스를 유효하게 이용하여, 보다 고밀도 실장에 적합한 구조로 할 수 있다.
표층 실장된 전자 부품(1204), 반도체(1206)는 통상의 모듈 작성과 동일 공정으로 실장할 수 있고, 실장면을 늘림으로써, 보다 고밀도로 실장할 수 있으며, 다기능의 모듈에 적합한 구조가 된다.
이상 설명한 바와 같이, 본 발명에 의하면, 전기 절연층과, 상기 전기 절연층의 양 주평면에 형성한 배선 패턴과, 상기 배선 패턴 사이를 접속하는 비아 및 상기 배선 패턴에 실장한 전자 부품 및/또는 반도체를 상기 전기 절연층의 내부에배치한 부품 내장 모듈로 함으로써, 전자 부품 및/또는 반도체를 전기 절연층에 내장하고, 두께가 얇고 고밀도로 실장한 부품 내장 모듈을 제공할 수 있다.
(예 1)
본 실시예에서는 전기 절연층을 이하의 공정으로 제작하였다. 열경화성의 액상 에폭시 수지와, SiO2를 필러로 하고, 필러를 질량비 70%의 비율로 저울로 양을 정하고, 교반 혼합기에 의해서 혼합 페이스트를 제작하였다. 제작한 혼합 페이스트를 폴리에틸렌 텔레프탈레이트(PET)의 이형 필름(두께 : 75㎛) 상에 닥터 블레이드법에 의해서 700㎛ 두께의 시트 형상으로 가공하였다. 시트 형상으로 가공한 후, 105℃의 건조 공정을 거쳐서 미경화 상태의 전기 절연층으로 하였다. 액상 에폭시 수지와 필러의 질량비는 시트의 형상을 유지할 수 있는 96%(필러의 질량비) 이하로 선택할 수 있다. 시트의 두께는 건조 공정을 행하기 쉬운 200㎛ 이하가 바람직하지만, 내장하는 부품의 높이에 따라서 두꺼운 시트를 형성하거나, 시트 형성 후, 적층함으로써 소망의 두께를 얻을 수 있다.
다음에, 내부 비아에 대응하는 위치에, 탄소 가스 레이저를 이용하여 스루홀(직경150㎛)을 형성하였다. 스루홀 형성 후, 구리 분말(입자 직경 : 7㎛ 미만)과 열경화성 에폭시 수지의 혼합물인 비아 페이스트를 인쇄 충전하였다. 인쇄 충전시에는 스퀴지를 이용하고, PET 필름을 마스크로 하였다. 스루홀 직경은 작은 쪽이 고밀도 실장에 적합하고, 600㎛ 이하의 사이즈를 실용적으로 이용할 수 있다.
상기 공정과 평행하게, PET 캐리어 필름(두께 : 75㎛)에 접착제에 의해 부착한 15㎛ 두께의 구리박(한쪽면 거침)에 포토레지스트 필름을 라미네이터에 의해 부착하고, 자외선 노광, 현상, 염화 제2철을 이용한 에칭에 의해, 배선 패턴을 형성하였다. 배선 설계 룰로서 최소 L/S(라인/페이스트)를 100/100(㎛)으로 하였다. L/S도 작은 쪽이 고밀도 실장에 적합하고, 반도체 배어칩을 실장하는 경우 200/200㎛ 이하가 타당하다.
배선 패턴에 전자 부품 및/또는 반도체를 실장하였다. 전자 부품의 실장에는 도전성 접착제를 이용하였다. 도전성 접착제를 스크린판(메시 : #400/인치)으로 배선 패턴 상에 도포하고, 1005 사이즈의 전자 부품을 배치 후, 건조기(온도 : 150℃)로 경화하였다. 전자 부품으로서는 구성하는 모듈에 따라서 LCR 등의 칩 부품과, 서미스터나 다이오드를 이용하였다. 내장하는 전자 부품의 사이즈도 작은 쪽이 고밀도 실장에 적합하고, 1.6㎜ 이하(3216 사이즈)가 바람직하다. 반도체의 실장은 패키지의 경우, 전자 부품과 동일하게 도전성 접착제를 이용하였다. 또, 배어칩의 경우, 금 범프를 형성하고, 플립칩 실장하였다. 또, 배선판에도 동일하게 전자 부품 및/또는 반도체를 실장하였다. 배선판의 경우, 전자 부품의 실장에는 땜납 실장을 이용하였다.
실장한 전자 부품은 외관 검사를 행하고, 실장 미스(부품 떨어짐이나 부품 세워짐)가 생긴 개소는 리페어하였다. 실장한 반도체도 전기적 접속 체크에 의해 실장 상태를 확인하였다. 그 후, 회로 블록의 기능 검사를 행하고, 반도체 자체의 특성도 확인하였다. 특성 불량의 개소는 부품의 교환을 행하였다.
상기 공정에서 제작한 전기 절연층과 전자 부품 및/또는 반도체를 실장한 배선 패턴을 인식 마크를 기준으로 위치 맞추고, 적층하여 가압(5㎫)하였다. 가압에 의해서, 전기 절연층과 전자 부품 및/또는 반도체는 전기 절연층에 매설하였다. 매설 후, 동일 압력으로 가압하면서 온도 : 200℃, 시간 : 2hrs 가열하여, 전기 절연층을 경화하였다. 전기 절연층의 경화와 동시에 배선 패턴도 전사되었다.
전기 절연층의 경화 후, PET 캐리어를 박리하여 부품 내장 모듈을 형성하였다. 이 부품 내장 모듈은 표층에 전자 부품 및/또는 반도체를 실장하는 스페이스를 갖고, 내부에도 전자 부품 및/또는 반도체를 배치하고 있으며, 본 실시예의 부품 내장 모듈과 통상의 2차원(표면) 실장품을 동일 면적으로 비교하면, 본 실시예의 모듈은 약 2배의 부품을 실장할 수 있다. 역으로, 통상의 2차원(표면) 실장품과 동일수의 부품을 실장하는 경우에는, 본 실시예의 모듈은 약 반분의 사이즈로 된다.
(예 2)
본 실시예에서는 도 12에 도시하는 바와 같은 구조로 시료를 제작하였다. 전자 부품을 내장한 전기 절연층의 상하에 배선판을 배치한 구조로, 비아로 상하의 배선판 사이를 접속하고 있다. 전자 부품은 0603 사이즈의 칩 부품을 이용하였다. 전기 절연층은 SiO2를 필러로 하고, 질량비를 조정함으로써 열팽창 계수를 변화시킨 시료를 제작하였다. 전기 절연층의 두께는 400㎛이다. 배선판은 글래스 에폭시 기판(A기판)과, 전기 절연층과 동일 재료로 형성한 배선판(B기판)을 이용하였다.배선판의 두께는 400㎛이다. 비아는 구리 분말과, 수지의 혼합물이다. 비아와 전기 절연층(전기 절연층만), 구조체의 전기 절연층의 열팽창율을 표 1에 나타낸다.
시료 No.와 열팽창률(단위 : ppm)
시료No. 1 2 3 4 5 6 7 8 9 10
배선판 A B A B A B A B A B
비아 30
전기절연층만 20 47 100 150 200
구조체의전기 절연층 43 17 98 45 190 101 301 155 488 200
전기절연층/비아 1.43 0.57 3.27 1.50 6.33 3.37 10.0 5.17 16.3 6.67
배선판으로서 글래스 에폭시 기판(A기판)과 전기 절연층과 동일 재료로 형성한 기판(B기판)에서는 구조체가 되었을 때의 열팽창율이 다르다. 전기 절연층 및 B기판은 보강재가 들어가 있지 않기 때문에, XYZ 방향으로 등방적인 열팽창율을 나타내지만, 글래스 에폭시 기판은 글래스 크로스가 들어가 있기 때문에 XY 방향과 Z방향의 열팽창율이 매우 다르다. 상기 A기판의 열팽창율은 XY방향이 10ppm, Z방향이 150ppm의 재료였다. 구조체가 된 경우, 전기 절연층은 배선판과 고착하고 있기 때문에 XY 방향은 영률이 높은 배선판(A기판)에 강제적으로 고정되어 버린다. 그 때문에, XY방향으로 연장할 수 없고, Z방향의 열팽창율이 증가해 버린다. 동일 재료인 B기판을 배선판에 이용한 경우에는 당연히, 열팽창율은 변화하지 않는다. 제작한 샘플을 열 사이클 시험(-50℃∼270℃)에 걸쳤을 때의 비아의 저항값(오픈 수)을 조사하였다(표 2).
시료 No. 1 2 3 4 5 6 7 8 9 10
전기 절연층/비아 1.43 0.57 3.27 1.50 6.33 3.37 10.0 5.17 16.3 6.67
오픈 수(/1000) 0 0 0 1 0 0 0 2 195 1
실험의 결과, 시료 No.9의 샘플에 많은 오픈이 발생하였다. 이것은 비아의 열팽창율과 전기 절연층의 열팽창율의 차이에 의한 것이라고 생각된다. 전기 절연층이 동일 재료이어도 구조체가 되었을 때의 열팽창율의 차이가 비아의 신뢰성에 영향을 주고 있고, 열팽창율의 비를 10배 이내로 함으로써 신뢰성이 높은 부품 내장 모듈을 제공할 수 있다.
본 발명에 따르면, 내장 전에 반도체 등의 부품을 실장 검사하거나 특성 검사할 수 있고, 수율을 향상시킬 수 있으며, 강도를 높일 수 있고, 생산성이 높고, 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다.

Claims (24)

  1. 전기 절연층; 및
    상기 전기 절연층의 양 표면에 일체화된 배선과, 상기 배선 사이를 접속하는 비아를 포함하고,
    상기 전기 절연층의 내부에, 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품이 매입된 부품 내장 모듈에 있어서,
    상기 배선의 적어도 한쪽은 상기 배선 기판의 표면에 형성된 배선이고,
    상기 전기 절연층의 내부에 매입된 상기 부품은 매입되기 전에 상기 배선 기판 상에 탑재되어 일체화되어 있는 것을 특징으로 하는 부품 내장 모듈.
  2. 제1항에 있어서,
    또한, 상기 배선 기판의 외측 주평면에 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품을 실장한 것을 특징으로 하는 부품 내장 모듈.
  3. 제1항에 있어서,
    상기 배선 기판이 양면 배선 기판 및 다층 배선판으로부터 선택되는 적어도 1개의 기판인 것을 특징으로 하는 부품 내장 모듈.
  4. 제1항에 있어서,
    상기 부품을 상기 전기 절연층 내부에 매입하기 전에 실장 검사 및 특성 검사로부터 선택되는 적어도 1개의 검사를 완료해 둔 것을 특징으로 하는 부품 내장 모듈.
  5. 제1항에 있어서,
    상기 부품을 상기 전기 절연층의 단면 방향으로 벗어나서 배치한 것을 특징으로 하는 부품 내장 모듈.
  6. 제1항에 있어서,
    상기 전기 절연층 내부에 배치하고, 상기 전기 절연층의 양 주평면의 배선 기판에 실장한 부품의 적어도 1개의 사이에 실드층을 삽입한 것을 특징으로 하는 부품 내장 모듈.
  7. 제6항에 있어서,
    상기 실드층이 금속박 배선 패턴이거나, 또는 전자 실드재인 것을 특징으로 하는 부품 내장 모듈.
  8. 제1항에 있어서,
    상기 전자 부품이 디스크리트 부품인 것을 특징으로 하는 부품 내장 모듈.
  9. 제1항에 있어서,
    상기 반도체가 반도체 배어칩인 것을 특징으로 하는 부품 내장 모듈.
  10. 제9항에 있어서,
    상기 반도체 배어칩이 상기 배선 패턴에 플립칩 본딩 접속되어 있는 것을 특징으로 하는 부품 내장 모듈.
  11. 제9항에 있어서,
    상기 반도체 배어칩이 연삭 또는 연마 가공되어 있는 것을 특징으로 하는 부품 내장 모듈.
  12. 제1항에 있어서,
    상기 전기 절연층 내부에 상기 부품을 대향하여 배치시킨 것을 특징으로 하는 부품 내장 모듈.
  13. 제1항에 있어서,
    상기 전기 절연층의 두께 방향의 열팽창 계수가 비아의 열팽창 계수의 10배 이하인 것을 특징으로 하는 부품 내장 모듈.
  14. 제1항에 있어서,
    상기 전기 절연층은, 수지와 필러를 포함하고, 필러 함량이 50질량% 이상 95질량% 이하인 것을 특징으로 하는 부품 내장 모듈.
  15. 전기 절연층과, 상기 전기 절연층의 양 표면에 일체화된 배선과, 상기 배선 사이를 접속하는 비아를 포함하고,
    상기 전기 절연층의 내부에, 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품이 매입된 부품 내장 모듈의 제조 방법에 있어서,
    상기 배선의 적어도 한쪽은 배선 기판의 표면에 형성된 배선인 단계;
    상기 배선 기판에 도전체 및 전자 부품으로부터 선택되는 적어도 1개의 부품을 실장하는 단계;
    반경화 상태의 열경화성 수지로 이루어지는 전기 절연층의 두께 방향으로 비아를 형성하는 단계;
    상기 배선 기판을 외측으로 하여 상기 부품을 상기 전기 절연층에 매입하는 단계; 및
    상기 전기 절연층을 경화하는 것을 포함하는 단계를 구비하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  16. 제15항에 있어서,
    상기 부품을 상기 전기 절연층 내부에 매입하는 상기 단계 전에, 실장 검사 및 특성 검사로부터 선택되는 적어도 1개의 검사를 완료해 둔 것을 특징으로 하는부품 내장 모듈의 제조 방법.
  17. 제15항에 있어서,
    상기 전기 절연층의 양면에 배선 기판을 일체화하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  18. 제15항에 있어서,
    상기 적어도 1장의 배선 기판에는 상기 부품을 양면 실장한 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  19. 제15항에 있어서,
    상기 비아 형성 단계와 상기 부품의 매입 단계 사이에, 상기 전기 절연층에 실드층을 형성하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  20. 제19항에 있어서,
    상기 실드층을, 구리박 배선 패턴을 형성함으로써 행하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  21. 제19항에 있어서,
    상기 실드층을, 전자 실드층을 적층함으로써 행하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  22. 제15항에 있어서,
    상기 반도체를 실장 전에 반도체 웨이퍼로 연삭 또는 연마하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  23. 제15항에 있어서,
    상기 반도체를 실장 후에 상기 반도체를 연삭 또는 연마하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  24. 제15항에 있어서,
    상기 반도체 및 전자 부품으로부터 선택되는 적어도 1개를 상기 전기 절연층에 매설하는 동시에, 상기 전기 절연층의 경화를 동시에 행하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
KR1020020063874A 2001-10-18 2002-10-18 부품 내장 모듈과 그 제조 방법 KR20030032892A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001320704 2001-10-18
JPJP-P-2001-00320704 2001-10-18

Publications (1)

Publication Number Publication Date
KR20030032892A true KR20030032892A (ko) 2003-04-26

Family

ID=19138050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020063874A KR20030032892A (ko) 2001-10-18 2002-10-18 부품 내장 모듈과 그 제조 방법

Country Status (7)

Country Link
US (2) US6975516B2 (ko)
EP (2) EP2056349A1 (ko)
JP (1) JP4272693B2 (ko)
KR (1) KR20030032892A (ko)
CN (1) CN1293790C (ko)
DE (1) DE60232572D1 (ko)
TW (1) TW550997B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714196B1 (ko) * 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
KR100722647B1 (ko) * 2005-06-25 2007-05-28 삼성전기주식회사 몰딩된 전자부품 패키지를 내장한 기판의 제조방법
KR100722553B1 (ko) * 2005-11-18 2007-05-28 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
US8592689B2 (en) 2010-09-30 2013-11-26 Dai Nippon Printing Co., Ltd. Voltage conversion module
KR20150053484A (ko) * 2013-11-08 2015-05-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Families Citing this family (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1455392A4 (en) * 2001-12-07 2008-05-07 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
US20040012935A1 (en) * 2002-07-16 2004-01-22 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6844505B1 (en) * 2002-11-04 2005-01-18 Ncr Corporation Reducing noise effects in circuit boards
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US7248482B2 (en) 2003-05-16 2007-07-24 Matsushita Electric Industrial Co., Ltd. Module with built-in circuit component and method for producing the same
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
EP1523228A3 (en) * 2003-10-09 2008-03-05 Matsushita Electric Industrial Co., Ltd. Mobile terminal, circuit board, circuit board design aiding apparatus and method, design aiding program, and storage medium having stored therein design aiding program
JP2005203674A (ja) * 2004-01-19 2005-07-28 Nitto Denko Corp 電子部品内蔵基板の製造方法
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
DE102004009825A1 (de) * 2004-02-28 2005-09-22 Eads Deutschland Gmbh Leiterplatte
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
TWI236124B (en) * 2004-06-30 2005-07-11 Airoha Tech Corp Multilayer leadframe module with embedded passive components and method of producing the same
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
TWI315648B (en) * 2004-11-17 2009-10-01 Phoenix Prec Technology Corp Circuit board structure with embeded adjustable passive components and method for fabricating the same
JP2006165252A (ja) 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7515434B2 (en) * 2004-12-20 2009-04-07 Nortel Networks Limited Technique for enhancing circuit density and performance
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
WO2007007830A1 (ja) * 2005-07-13 2007-01-18 Matsushita Electric Industrial Co., Ltd. 実装基板、実装体とそれを用いた電子機器
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US20070041680A1 (en) * 2005-08-18 2007-02-22 Stmicroelectronics S.A. Process for assembling passive and active components and corresponding integrated circuit
JP4701942B2 (ja) * 2005-09-14 2011-06-15 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュール
JP2007103466A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法、電子機器
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US20090115067A1 (en) * 2005-12-15 2009-05-07 Matsushita Electric Industrial Co., Ltd. Module having built-in electronic component and method for manufacturing such module
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP2007234697A (ja) * 2006-02-28 2007-09-13 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
DE102006009723A1 (de) 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
US8026129B2 (en) * 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
WO2007126090A1 (ja) * 2006-04-27 2007-11-08 Nec Corporation 回路基板、電子デバイス装置及び回路基板の製造方法
CN101449634B (zh) * 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
TWI302732B (en) * 2006-08-03 2008-11-01 Unimicron Technology Corp Embedded chip package process and circuit board with embedded chip
JPWO2008026335A1 (ja) * 2006-09-01 2010-01-14 株式会社村田製作所 電子部品装置およびその製造方法ならびに電子部品アセンブリおよびその製造方法
JP4274290B2 (ja) * 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
US8178982B2 (en) 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US20100328913A1 (en) * 2007-03-30 2010-12-30 Andreas Kugler Method for the producing an electronic subassembly, as well as electronic subassembly
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
TWI455672B (zh) * 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
KR100869832B1 (ko) * 2007-09-18 2008-11-21 삼성전기주식회사 반도체칩 패키지 및 이를 이용한 인쇄회로기판
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US20090154127A1 (en) * 2007-12-18 2009-06-18 Ting-Hao Lin PCB Embedded Electronic Elements Structure And Method Thereof
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR20100095031A (ko) * 2008-02-25 2010-08-27 파나소닉 주식회사 전자부품 모듈의 제조 방법
JP5005599B2 (ja) * 2008-03-31 2012-08-22 Ｔｄｋ株式会社 電子部品及び電子部品モジュール
JP2009246104A (ja) * 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8125766B2 (en) 2008-06-13 2012-02-28 Kemet Electronics Corporation Concentrated capacitor assembly
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
DE102008040488A1 (de) * 2008-07-17 2010-01-21 Robert Bosch Gmbh Elektronische Baueinheit und Verfahren zu deren Herstellung
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP5093353B2 (ja) * 2008-08-12 2012-12-12 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
EP2413676A4 (en) * 2009-03-26 2013-03-27 Sharp Kk CHIP COMPONENT APPLICATION STRUCTURE, CHIP COMPONENT ATTACHMENT METHOD, AND LIQUID CRYSTAL DISPLAY ARRANGEMENT
US8003445B2 (en) * 2009-03-26 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with z-interconnects having traces and method of manufacture thereof
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
US8110920B2 (en) * 2009-06-05 2012-02-07 Intel Corporation In-package microelectronic apparatus, and methods of using same
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
US20110084406A1 (en) * 2009-10-13 2011-04-14 Sony Corporation Device and interconnect in flip chip architecture
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
KR20110041179A (ko) * 2009-10-15 2011-04-21 한국전자통신연구원 패키지 구조
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN102088824B (zh) * 2009-12-03 2012-12-26 鸿骐新技股份有限公司 印刷电路板上的微小化无源元件的修复方法及其系统
JP5665020B2 (ja) * 2009-12-22 2015-02-04 国立大学法人九州工業大学 配線用電子部品の製造方法
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
JP5521584B2 (ja) 2010-01-28 2014-06-18 Ｔｄｋ株式会社 Ｐｂフリーはんだ及び電子部品内蔵モジュール
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101043328B1 (ko) * 2010-03-05 2011-06-22 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) * 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8677613B2 (en) * 2010-05-20 2014-03-25 International Business Machines Corporation Enhanced modularity in heterogeneous 3D stacks
KR20120004777A (ko) * 2010-07-07 2012-01-13 삼성전기주식회사 전자 부품 모듈 및 이의 제조방법
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
CN102378464A (zh) * 2010-08-12 2012-03-14 环鸿科技股份有限公司 电路板模块
JPWO2012023332A1 (ja) * 2010-08-18 2013-10-28 株式会社村田製作所 電子部品及びその製造方法
US8518746B2 (en) * 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9142502B2 (en) * 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
JP5574068B2 (ja) * 2012-02-17 2014-08-20 株式会社村田製作所 部品内蔵基板
JP5743922B2 (ja) * 2012-02-21 2015-07-01 日立オートモティブシステムズ株式会社 熱式空気流量測定装置
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
KR101613912B1 (ko) * 2012-07-05 2016-04-20 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US10840005B2 (en) 2013-01-25 2020-11-17 Vishay Dale Electronics, Llc Low profile high current composite transformer
CN203206586U (zh) * 2013-02-27 2013-09-18 奥特斯(中国)有限公司 用于生产印制电路板的半成品
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9807890B2 (en) * 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9224709B2 (en) * 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an embedded surface mount device and method of forming the same
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
US10433424B2 (en) * 2014-10-16 2019-10-01 Cyntec Co., Ltd Electronic module and the fabrication method thereof
US10681821B2 (en) * 2014-10-16 2020-06-09 The Charles Stark Draper Laboratory, Inc. Methods and devices for improved space utilization in wafer based modules
US10665568B2 (en) * 2014-12-12 2020-05-26 Meiko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
CN104735914B (zh) * 2015-04-15 2018-04-27 四川英创力电子科技股份有限公司 用AlN陶瓷基片作为基板制备线路板的方法
US10054473B2 (en) 2015-12-03 2018-08-21 International Business Machines Corporation Airflow sensor for a heat sink
JP6406235B2 (ja) * 2015-12-16 2018-10-17 オムロン株式会社 電子装置及びその製造方法
WO2017111789A1 (en) * 2015-12-23 2017-06-29 Intel IP Corporation Eplb/ewlb based pop for hbm or customized package stack
US9874415B2 (en) * 2016-02-15 2018-01-23 International Business Machines Corporation Airflow sensor for a heat sink
WO2017178382A2 (en) 2016-04-11 2017-10-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Mbh Batch manufacture of component carriers
US10998124B2 (en) 2016-05-06 2021-05-04 Vishay Dale Electronics, Llc Nested flat wound coils forming windings for transformers and inductors
MX2019002447A (es) 2016-08-31 2019-06-24 Vishay Dale Electronics Llc Inductor que tiene una bobina de alta corriente con una resistencia de corriente directa baja.
MY192051A (en) * 2016-12-29 2022-07-25 Intel Corp Stacked dice systems
DE102017209249A1 (de) * 2017-05-31 2018-12-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines packages und package
WO2019004266A1 (ja) * 2017-06-30 2019-01-03 株式会社村田製作所 電子部品モジュール
US10468384B2 (en) * 2017-09-15 2019-11-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US10446533B2 (en) * 2017-09-29 2019-10-15 Intel Corporation Package on package with integrated passive electronics method and apparatus
KR101982061B1 (ko) * 2017-12-19 2019-05-24 삼성전기주식회사 반도체 패키지
US11088066B2 (en) * 2018-03-19 2021-08-10 Tactotek Oy Multilayer structure and related method of manufacture for electronics
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
EP3609066B1 (en) * 2018-08-07 2021-02-24 Mahle International GmbH Electric power inverter
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
JP7192523B2 (ja) * 2019-01-23 2022-12-20 富士通株式会社 半導体パッケージ及び電子装置
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
CN112020199B (zh) * 2019-05-29 2022-03-08 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法
CN112533349B (zh) * 2019-09-18 2022-07-19 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
DE102019219238A1 (de) 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
KR20210076585A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
JP2022093198A (ja) * 2020-12-11 2022-06-23 株式会社村田製作所 積層セラミック電子部品および樹脂電極用導電性ペースト
CN115148712A (zh) * 2021-03-29 2022-10-04 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US11948724B2 (en) 2021-06-18 2024-04-02 Vishay Dale Electronics, Llc Method for making a multi-thickness electro-magnetic device
KR20230047812A (ko) * 2021-10-01 2023-04-10 삼성전기주식회사 전자부품 내장기판
DE102022113639A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul
FR3138594A1 (fr) * 2022-07-26 2024-02-02 Safran Electronics & Defense Procédé d’assemblage d’un composant électronique dans un circuit imprimé, procédé de fabrication d’un circuit imprimé multicouche et circuit imprimé obtenu par ce procédé

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JPH07154073A (ja) * 1993-11-30 1995-06-16 Kyocera Corp 積層セラミック基板の製造方法及び積層回路基板
EP0774888A2 (en) * 1995-11-16 1997-05-21 Matsushita Electric Industrial Co., Ltd Printing wiring board and assembly of the same
EP1069616A2 (en) * 1999-07-12 2001-01-17 Sony Chemicals Corporation Multi-layer flexible printed wiring board

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222598A (ja) * 1989-02-23 1990-09-05 Fujitsu Ltd 半導体装置モジュール
JPH05259372A (ja) 1992-01-14 1993-10-08 Sony Corp ハイブリッドｉｃ
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH06350211A (ja) 1993-06-08 1994-12-22 Hitachi Chem Co Ltd 印刷配線板用エポキシ樹脂組成物
JP3687506B2 (ja) * 1993-06-25 2005-08-24 富士電機機器制御株式会社 多層金属プリント基板
JPH0758488A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
EP0647090B1 (en) * 1993-09-03 1999-06-23 Kabushiki Kaisha Toshiba Printed wiring board and a method of manufacturing such printed wiring boards
JP3288840B2 (ja) * 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
JP2917812B2 (ja) 1994-05-10 1999-07-12 住友金属工業株式会社 多層セラミックパッケージ及び該多層セラミックパッケージにおける外部露出導電体部分のメッキ処理方法
US5491612A (en) * 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
US5564181A (en) * 1995-04-18 1996-10-15 Draper Laboratory, Inc. Method of fabricating a laminated substrate assembly chips-first multichip module
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JP3229525B2 (ja) 1995-07-26 2001-11-19 株式会社日立製作所 Ｌｓｉ内蔵型多層回路板およびその製法
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US5874770A (en) 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JPH11103147A (ja) 1997-09-26 1999-04-13 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JPH11126978A (ja) 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2870533B1 (ja) 1997-11-27 1999-03-17 日本電気株式会社 半導体装置およびその製造方法
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
JP2000004071A (ja) 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
SE513341C2 (sv) * 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6429386B2 (en) * 1998-12-30 2002-08-06 Ncr Corporation Imbedded die-scale interconnect for ultra-high speed digital communications
JP2000208662A (ja) 1999-01-11 2000-07-28 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP3640560B2 (ja) * 1999-02-22 2005-04-20 日本特殊陶業株式会社 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001060602A (ja) 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
KR100335121B1 (ko) * 1999-08-25 2002-05-04 박종섭 반도체 메모리 소자 및 그의 제조 방법
JP2001102749A (ja) 1999-09-17 2001-04-13 Internatl Business Mach Corp <Ibm> 回路基板
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
US6428942B1 (en) 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
JP3503133B2 (ja) 1999-12-10 2004-03-02 日本電気株式会社 電子デバイス集合体と電子デバイスの接続方法
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP3598060B2 (ja) 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001210776A (ja) 2000-01-24 2001-08-03 Fujitsu Ltd 半導体装置とその製造方法及びリードフレームとその製造方法
JP3772066B2 (ja) 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
US6949822B2 (en) 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
KR100463092B1 (ko) 2000-06-27 2004-12-23 마츠시타 덴끼 산교 가부시키가이샤 세라믹 적층 소자
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2002319658A (ja) 2001-04-20 2002-10-31 Matsushita Electric Ind Co Ltd 半導体装置
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6537852B2 (en) 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JPH07154073A (ja) * 1993-11-30 1995-06-16 Kyocera Corp 積層セラミック基板の製造方法及び積層回路基板
EP0774888A2 (en) * 1995-11-16 1997-05-21 Matsushita Electric Industrial Co., Ltd Printing wiring board and assembly of the same
EP1069616A2 (en) * 1999-07-12 2001-01-17 Sony Chemicals Corporation Multi-layer flexible printed wiring board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722647B1 (ko) * 2005-06-25 2007-05-28 삼성전기주식회사 몰딩된 전자부품 패키지를 내장한 기판의 제조방법
KR100714196B1 (ko) * 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
KR100722553B1 (ko) * 2005-11-18 2007-05-28 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
US8592689B2 (en) 2010-09-30 2013-11-26 Dai Nippon Printing Co., Ltd. Voltage conversion module
KR20150053484A (ko) * 2013-11-08 2015-05-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
CN1418048A (zh) 2003-05-14
JP2008294475A (ja) 2008-12-04
EP1304742B1 (en) 2009-06-10
EP1304742A2 (en) 2003-04-23
EP1304742A3 (en) 2006-03-29
EP2056349A1 (en) 2009-05-06
CN1293790C (zh) 2007-01-03
JP4272693B2 (ja) 2009-06-03
US20050269681A1 (en) 2005-12-08
TW550997B (en) 2003-09-01
US6975516B2 (en) 2005-12-13
US20030090883A1 (en) 2003-05-15
US7294587B2 (en) 2007-11-13
DE60232572D1 (de) 2009-07-23

Similar Documents

Publication Publication Date Title
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
US6489685B2 (en) Component built-in module and method of manufacturing the same
JP2003197849A (ja) 部品内蔵モジュールとその製造方法
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
EP0907205A2 (en) Semiconductor package and method for manufacturing the same
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2002134653A (ja) 半導体装置とその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP4227482B2 (ja) 部品内蔵モジュールの製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP2011204811A (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP2007221117A (ja) 部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application