JP2007234697A - 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 - Google Patents
部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 Download PDFInfo
- Publication number
- JP2007234697A JP2007234697A JP2006051527A JP2006051527A JP2007234697A JP 2007234697 A JP2007234697 A JP 2007234697A JP 2006051527 A JP2006051527 A JP 2006051527A JP 2006051527 A JP2006051527 A JP 2006051527A JP 2007234697 A JP2007234697 A JP 2007234697A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- component
- circuit
- filling material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【課題】信頼性の高い部品内蔵プリント配線板を提供することができる部品内蔵プリント配線板を提供する。さらに安定した動作が期待できる電子機器を提供する。
【解決手段】回路部品13と、この回路部品13を設けた第1の基材11のパターン形成面との間に形成された隙間(g)に充填材料15を含浸させて、隙間(g)をすべて充填材料15aで埋め込み、充填材料15により、第1の基材11のパターン形成面上に、回路部品13を覆う厚みをもつ絶縁層を形成する。
【選択図】 図1
【解決手段】回路部品13と、この回路部品13を設けた第1の基材11のパターン形成面との間に形成された隙間(g)に充填材料15を含浸させて、隙間(g)をすべて充填材料15aで埋め込み、充填材料15により、第1の基材11のパターン形成面上に、回路部品13を覆う厚みをもつ絶縁層を形成する。
【選択図】 図1
Description
本発明は、電子回路に介在されるチップ部品を内蔵した部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法、およびプリント配線板を用いた電子機器に関する。
電子回路装置に用いられるプリント配線板の一種に、電子回路に介在されるチップ部品を内蔵した部品内蔵プリント配線板が存在する。この種、部品内蔵プリント配線板として、内層の配線板に開口部を形成し、この開口部に電子部品を配置して、配線板を積層し、積層した配線板間に樹脂接着剤を充填した電子部品内蔵配線板が存在する。
特開2005−191156
上記した、内層の配線板に開口部を形成してこの開口部に電子部品を配置した構造の電子部品内蔵配線板に代わり、受動素子等のチップ部品を導体パターン上に半田接合し、チップ部品を絶縁材料で覆うことによって電子部品内蔵配線板を製造する基板製造技術が実用化に向けて開発されている。このようなチップ部品を導体パターン上に半田接合した構造の部品内蔵配線板に於いては、チップ部品と、このチップ部品に回路接合した導体パターンの形成面との間の間隙部に空気溜まり(若しくはガス溜まり)が形成される。この間隙部に形成された空気溜まりが、基板製造時の加熱加工、若しくは電子機器内への組み込み後に於ける受熱等に於いて加熱されると、空気溜まりに溜まった空気が熱膨張し、この熱膨張により、導体パターンの剥離、チップ部品の損傷、回路切断、基板の剛性劣化等、種々の不具合を招く。
本発明は上記実情に鑑みなされたもので、信頼性の高い部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法提供することを目的とする。さらに安定した動作が期待できる電子機器を提供することを目的とする。
本発明は、複数の導体パターンを形成したパターン形成面を具備する基材と、前記基材の導体パターンに回路接続されて前記基材のパターン形成面に実装された回路部品と、前記基材のパターン形成面に積層され、前記回路部品と、この回路部品を実装した前記パターン形成面との間を埋める充填材料と、前記基材のパターン形成面に前記充填材料を介して積層された他の材料とを具備した部品内蔵プリント配線板を提供する。
また本発明は、基材のパターン面に形成した導体パターン相互の間に回路部品を設けた部品内蔵プリント配線板の製造方法であって、前記回路部品と、この回路部品を設けた前記基材の前記パターン面との間に形成された間隙部に充填材料を含浸させて、前記基材の前記パターン面に充填材料を積層し、前記基材の前記パターン面に前記充填材料を介在して他の材料を積層した後、前記積層された各部材間を加熱し加圧する部品内蔵プリント配線板の製造方法を提供する。
さらに本発明は、操作部および表示部と、前記操作部または表示部の動作を制御する制御回路を組み込んだ回路基板とを具備し、前記回路基板は、複数の導体パターンを形成したパターン形成面を具備する基材と、前記基材の導体パターンに回路接続されて前記基材のパターン形成面に実装された回路部品と、前記基材のパターン形成面に積層され、前記回路部品と、この回路部品を実装した前記パターン形成面との間を埋める充填材料と、前記基材のパターン形成面に前記充填材料を介して積層された他の材料とを具備した電子機器を提供する。
信頼性の高い部品内蔵プリント配線板を提供することができる。さらに安定した動作が期待できる電子機器を提供することができる。
本発明に係る部品内蔵プリント配線板は、複数の導体パターンを形成したパターン形成面を具備する基材と、この基材の導体パターンに回路接続されて上記基材のパターン形成面に設けられた回路部品と、上記基材のパターン形成面に積層され、上記回路部品と、この回路部品を実装したパターン形成面との間を埋める充填材料と、上記基材のパターン形成面に上記充填材料を介して積層された他の材料とを具備して構成される。
以下図面を参照して本発明の実施形態を説明する。
本発明の第1実施形態に係る部品内蔵プリント配線板を、当該部品内蔵プリント配線板の製造工程とともに図1および図2を参照して説明する。
本発明の第1実施形態に係る部品内蔵プリント配線板を、当該部品内蔵プリント配線板の製造工程とともに図1および図2を参照して説明する。
図1(a)〜(e)は本発明の第1実施形態に係る部品内蔵プリント配線板の製造工程を示している。この製造工程で製造した成果物である本発明の第1実施形態に係る部品内蔵プリント配線板の構成を図1(e)に示している。図1(a)の工程に於ける回路部品実装例を図2に示している。
図1(e)に示すように、部品内蔵プリント配線板10は、第1の基材11と、回路部品13と、充填材料15と、他の部材となる第2の基材16とを具備して構成される。
第1の基材11は、シート状のプリプレグを絶縁体として、絶縁体の両面に銅箔を設けたコア材であり、表層側と内層側の両面に導電パターンを形成する導電層を有している。第1の基材11の内層側パターン形成面には導電パターン12が形成されている。この導電パターン12の予め定められた回路部品実装位置には部品実装面12Pが形成されている。
上記導電パターン12の部品実装面12Pに回路接合される回路部品13は、直方体形状若しくは筒形状の部品本体に一対の電極13a,13aを設けたチップ部品である。この実施形態で扱うチップ部品としては、例えばコンデンサ、抵抗素子等の受動素子を例に挙げることができるが、受動素子に限らず、特定の動作機能を有する2端子若しくは3端子以上の能動素子であってもよい。
充填材料15は、上記第1の基材11および第2の基材16を構成するプリプレグより低粘度の熱硬化性樹脂である。導電パターン12の部品実装面12Pに回路接合される回路部品13の下面部と、この回路部品13を設けた第1の基材11のパターン形成面との間には、例えば18μm程度の隙間(g)が形成される。充填材料15には、この隙間(g)のすべてに充填材料15が毛細管現象および積層後の加圧で浸透し、隙間(g)に空気溜まりができないように隙間(g)のすべてを埋めることのできる低粘度が要求される。この低粘度の充填材料15は、例えば、市販の超低粘度エポキシ樹脂剤にフィラーを混入し、フィラーの混入量を調整することで、所望する低粘度の充填材料15を得ることができる。
第2の基材16は、シート状のプリプレグを絶縁体として、絶縁体の片面に銅箔を積層して、表層側に導電パターンを形成している。この第2の基材16は、上記した材料以外に、例えば、充填材料15にプリプレグによる絶縁層のみを積層した構造、このプリプレグに、さらにコア材、若しくは樹脂付銅箔を積層した構造等、各種の材料が適用可能である。
図1(a)に示す工程1では、第1の基材11に設けられた導電パターン12の部品実装面12Pに、回路部品13の電極13a,13aを半田Sにより接合して、第1の基材11のパターン形成面に、回路部品13を実装する。
図1(b)に示す工程2では、回路部品13と、この回路部品13を設けた第1の基材11のパターン形成面との間に形成された隙間(g)に充填材料15を含浸させて、隙間(g)をすべて充填材料15で埋め込み、充填材料15により、第1の基材11のパターン形成面上に、回路部品13を覆う厚みをもつ絶縁層を形成する。これにより、第1の基材11に、回路部品13を覆う厚みをもつ充填材料15による絶縁層が積層形成される。図では上記隙間(g)に埋め込まれた充填材料15を符号15aで示している。
図1(c)に示す工程3では、回路部品13を設けた第1の基材11のパターン形成面上に、上記充填材料15により形成された絶縁層を介在して、第2の基材16を積層し、積層された各部材間を加熱・加圧して上記各部材を一体化する。これにより、第1の基材11と第2の基材16との間に、充填材料15と第2の基材16とを積層した、材質の異なる二層の絶縁層が形成される。なお、上記した加熱工程は1回のみに留まらず、例えば充填材料15による層形成時、充填材料15上の層形成時、さらにこの層上のコア材若しくは樹脂付銅箔による層形成時等に於いてそれぞれ加熱処理する(キュアする)方法であってもよい。
図1(d)に示す工程4では、上記各部材を一体化した部品内蔵プリント配線板10に、ドリル加工若しくはレーザ加工で、各層間の導体パターンを回路接続する、スルーホール、ビアホール等を形成するための孔(穴)開けを行う。この工程で穿設したスルーホール形成用の孔(貫通孔)を符号Haで示し、ビアホール形成用の穴を符号Hbで示している。
図1(e)に示す工程5では、上記工程4で穿設された各ホール(Ha,Hb)と、第1の基材11および第2の基材16の各表層に、メッキ加工、および配線加工を施して、スルーホール17およびビアホール18を形成し、部品内蔵プリント配線板10を用いる電子機器に必要とされる回路配線パターンを形成する。これにより、電子機器に必要とされる回路配線パターンを形成した部品内蔵プリント配線板10が実現される。
この部品内蔵プリント配線板10は、回路部品13と、この回路部品13を設けた第1の基材11のパターン形成面との間に形成された隙間(g)に、充填材料15が含浸され、隙間(g)に充填材料15が埋め込まれていることから、空気溜まりができない。すなわち、回路部品13を設けた第1の基材11とこの基材に積層された第2の基材16との間に空気溜まりは存在しない。従って、例え、基板製造時の加熱加工若しくは電子機器内への組み込み後に於ける受熱等に於いて部品内蔵プリント配線板10が加熱されても、空気溜まりに溜まった空気(若しくはガス)の熱膨張により、導体パターンの剥離、チップ部品の損傷、回路切断、基板の剛性劣化等を招くという虞をすべて排除できる。さらに第1の基材11と第2の基材16との間に、材質の異なる二層の絶縁層が形成されることから、基板全体の剛性をより高めることができる。
これにより信頼性の高い部品内蔵プリント配線板10を提供することができる。さらにこの部品内蔵プリント配線板10を内蔵した信頼性の高い電子機器を提供できる。
また、第2の基材16を、プリプレグに代えて剛性の高い補強部材にすることで第1の基材11を補強した高剛性の部品内蔵プリント配線板10を実現することができる。
なお、上記した第1実施形態では、充填材料15により、回路部品13を覆う厚みをもつ絶縁層を形成したが、隙間(g)に充填材料15が埋め込まれ、空気溜まりができないことを条件に、充填材料15により形成される絶縁層の厚さを、例えば、回路部品13の一部を残して充填材料15を充填した厚みに形成してもよく、この場合、充填材料15により形成される絶縁層に積層される第2の基材に、上記回路部品13の一部露出部分に相当する凹み若しくはホールを予め形成して、第2の基材の絶縁層が回路部品13の露出部分を覆う構造であってもよい。但し、この構造に於いては回路部品13の露出部分を覆う部分に空気溜まりができないように、回路部品13の露出部分を覆う部分に充填材料15若しくは他の絶縁材(若しくは接着剤)等を含浸させる必要がある。
本発明の第2実施形態に係る部品内蔵プリント配線板を、当該部品内蔵プリント配線板の製造工程とともに図3を参照して説明する。この製造工程で製造した成果物である本発明の第2実施形態に係る部品内蔵プリント配線板の構成を図3(e)に示している。この第2実施形態による部品内蔵プリント配線板20は、第1の基材21と、回路部品23と、充填材料25と、他の部材となる第2の基材26とを具備して構成される。この第2実施形態に於いて、第1の基材21、回路部品23、および充填材料25は、それぞれ上記図1に示した第1実施形態の第1の基材11、回路部品13、および充填材料15と同様のものであり、ここでは詳細な説明を省略する。他の部材となる第2の基材26は、可撓性材料を用いたフレキシブル基板であり、このフレキシブル基板26の絶縁層の一部が充填材料25に積層される。
図3(a)に示す工程1では、第1の基材21に設けられた導電パターンの部品実装面22Pに、回路部品23の電極23aを半田Sにより接合して、第1の基材11のパターン形成面に、回路部品13を実装する。
図3(b)に示す工程2では、回路部品23と、この回路部品23を設けた第1の基材21のパターン形成面との間に形成された隙間(g)に充填材料25を含浸させて、隙間(g)をすべて充填材料25で埋め込み、充填材料25により、第1の基材21のパターン形成面上に、回路部品23を覆う厚みをもつ絶縁層を形成する。これにより、第1の基材21に、回路部品23を覆う厚みをもつ充填材料25による絶縁層が積層形成される。図では上記隙間(g)に埋め込まれた充填材料25を符号25aで示している。
図3(c)に示す工程3では、回路部品23を設けた第1の基材21のパターン形成面上に、上記充填材料25により形成された絶縁層を介在して、第2の基材となるフレキシブル基板26の絶縁層の一部を積層し、積層された各部材間を加熱・加圧して上記各部材を一体化する。これにより、第1の基材21と第2の基材26との間に、充填材料25と第2の基材26とを積層した、材質の異なる二層の絶縁層が形成される。
図3(d)に示す工程4では、上記各部材を一体化した部品内蔵プリント配線板20に、ドリル加工若しくはレーザ加工で、各層間の導体パターンを回路接続する、スルーホール、ビアホール等を形成するための各ホールHa,Hbを穿設する。
図3(e)に示す工程5では、上記工程4で穿設された各ホールHa,Hbと、第1の基材21および第2の基材26の各表層に、メッキ加工、および配線加工を施して、スルーホール27およびビアホール28を形成し、部品内蔵プリント配線板20を用いる電子機器に必要とされる回路配線パターンを形成する。これにより、電子機器に必要とされる回路配線パターンを形成した、フレキシブル基板を一体に設けた部品内蔵プリント配線板20が実現される。
本発明の第3実施形態に係る部品内蔵プリント配線板を、当該部品内蔵プリント配線板の製造工程とともに図4を参照して説明する。この製造工程で製造した成果物である本発明の第3実施形態に係る部品内蔵プリント配線板の構成を図4(e)に示している。この第3実施形態による部品内蔵プリント配線板30は、第1の基材31と、回路部品33と、充填材料35と、他の部材となる第3の基材36とを具備して構成される。この第3実施形態に於いて、回路部品33、充填材料35、第2の基材36は、それぞれ上記図1に示した第1実施形態の回路部品13、充填材料15、および第2の基材16と同様のものであり、ここでは詳細な説明を省略する。他の部材となる第1の基材31は、可撓性材料を用いたフレキシブル基板であり、このフレキシブル基板31の絶縁層の一部に、回路部品33が設けられ、充填材料35が積層される。
図4(a)に示す工程1では、フレキシブル基板31の絶縁層の一部に設けられた導電パターンの部品実装面32Pに、回路部品33の電極33aを半田Sにより接合して、フレキシブル基板31のパターン形成面に、回路部品33を実装する。
図4(b)に示す工程2では、回路部品33と、この回路部品33を設けたフレキシブル基板31のパターン形成面との間に形成された隙間(g)に充填材料35を含浸させて、隙間(g)をすべて充填材料35で埋め込み、充填材料35により、フレキシブル基板31のパターン形成面上に、回路部品33を覆う厚みをもつ絶縁層を形成する。これにより、フレキシブル基板31のパターン形成面上に、回路部品33を覆う厚みをもつ充填材料35による絶縁層が積層形成される。図では上記隙間(g)に埋め込まれた充填材料35を符号35aで示している。
図4(c)に示す工程3では、回路部品33を設けたフレキシブル基板31のパターン形成面上に、上記充填材料35により形成された絶縁層を介在して、第2の基材36を積層し、積層された各部材間を加熱・加圧して上記各部材を一体化する。これにより、第1の基材31と第2の基材との間に、充填材料35と第2の基材36とを積層した、材質の異なる二層の絶縁層が形成される。
図4(d)に示す工程4では、上記各部材を一体化した部品内蔵プリント配線板30に、ドリル加工若しくはレーザ加工で、各層間の導体パターンを回路接続する、スルーホール、ビアホール等を形成するための各ホールHa,Hbを穿設する。
図4(e)に示す工程5では、上記工程4で穿設された各ホールHa,Hbと、第1の基材となるフレキシブル基板31および第2の基材36の各表層に、メッキ加工および配線加工を施して、スルーホール37およびビアホール38を形成し、部品内蔵プリント配線板30を用いる電子機器に必要とされる回路配線パターンを形成する。これにより、電子機器に必要とされる回路配線パターンを形成した、フレキシブル基板を一体に設けた部品内蔵プリント配線板30が実現される。
上記した各実施形態に於ける部品内蔵プリント配線板の変形例を図5に示している。この図5に示す部品内蔵プリント配線板は、上記各実施形態に於ける部品内蔵プリント配線板を組み合わせ積層して4層(L1,L2,L3,L4)の部品内蔵プリント配線板50A,50B,50Cを実現している。
図5(a)は、図1に示す第1実施形態の部品内蔵プリント配線板10を積層して4層(L1,L2,L3,L4)の部品内蔵プリント配線板50Aを実現した構成例を示している。
図5(b)は、図1に示す第1実施形態の部品内蔵プリント配線板10と、図3に示す第2実施形態の部品内蔵プリント配線板20を積層して4層(L1,L2,L3,L4)の部品内蔵プリント配線板50Bを実現した構成例を示している。
図5(c)は、図1に示す第1実施形態の部品内蔵プリント配線板10と図4に示す第3実施形態の部品内蔵プリント配線板30を積層して4層(L1,L2,L3,L4)の部品内蔵プリント配線板50Cを実現した構成例を示している。図5(a)乃至(c)に於いて、符号53は回路部品、符号55(55a)は充填材料、符号57はスルーホールである。
図6は本発明の第4実施形態を示している。上記した第1乃至第3実施形態では、それぞれ充填材料(15,25,35)により、回路部品(13,23,33)を覆う厚みをもつ絶縁層を形成している。図6に示す第4実施形態では、第1の基材61に設けられた導電パターン62の部品実装面62Pに、回路部品63の電極63aを半田接合して、第1の基材61のパターン形成面に、回路部品63を実装する。この回路部品63を実装した第1の基材61のパターン形成面上の隙間(g)に充填材料65を含浸させて、隙間(g)をすべて充填材料65で埋め込み、充填材料65により、第1の基材61のパターン形成面上に、回路部品63を一部を残して覆う厚みをもつ絶縁層を形成している。この充填材料65で形成した絶縁層に第2の基材66を積層している。このような構成とすることにより絶縁層を狭ピッチに抑え基板全体の薄型にして、安定した信頼性の高い回路動作が期待できる部品内蔵プリント配線板60を実現することができる。
図7乃至図9は上記第1実施形態に於ける部品内蔵プリント配線板の製造工程をより細分化して示している。図9(l)に、この製造工程で製造された部品内蔵プリント配線板70を示している。この部品内蔵プリント配線板70は、第1の基材100と、回路部品103と、充填材料105と、第2の基材110とを具備して構成される。
図7(a)に示す第1工程に於いて、シート状プリプレグの両面に導電層を形成したコア材を第1の基材100として用意する。図7(b)に示す第2工程に於いて第1の基材100の片面(積層後、内層側になるパターン形成面)にエッチング処理を施して、内蔵回路部品が実装される導電パターン102を形成する。図7(c)に示す第3工程に於いてエッチングにより形成した導電パターン102の部品実装面102Pに導電ペーストに合った表面処理を施し、図7(d)に示す第4工程に於いて導電パターン102の部品実装面102Pに導電ペーストSPを印刷する。
図7(e)に示す第5工程に於いて、第1の基材100に形成された導電パターン102の部品実装面102Pに、導電ペーストSPを介在して回路部品103を配置し、リフロー処理により回路部品103の電極を半田接合して、第1の基材100のパターン形成面に、回路部品103を実装する。
図8(f)に示す第6工程に於いて、回路部品103と、この回路部品103を設けた第1の基材100のパターン形成面との間に形成された隙間(g)に充填材料105を含浸させて、隙間(g)をすべて充填材料105で埋め込み、充填材料105により、第1の基材100のパターン形成面上に、回路部品103を覆う厚みをもつ絶縁層を形成する。なお、図8(f)では、充填材料105を充填前の状態で示している。
図8(g)に示す第7工程に於いて、シート状プリプレグの両面に導電層を形成した第2の基材110を用意し、この第2の基材110の片面にエッチング処理を施して導電パターンを形成する。
図8(h)に示す第8工程に於いて、回路部品103を設けた第1の基材100のパターン形成面上に、上記充填材料105により形成された絶縁層を介在して第2の基材110を積層し、積層された各部材間を加熱・加圧して上記各部材を一体化する。
図8(i)に示す工程9に於いて、上記各部材を一体化した部品内蔵プリント配線板に、ドリル加工若しくはレーザ加工で、各層間の導体パターンを回路接続する、スルーホールを形成するための各ホールha、ビアホール等を形成するためのホールhb,hc等を穿設する。
図9(j)に示す工程10に於いて、上記工程9で穿設された各ホールha,hb,hcと、第1の基材100および第2の基材110の各表層に、メッキ加工を施して、スルーホール111およびビアホール112,113等を形成し、図9(k)に示す工程11に於いて配線加工(パターニング)、半田121による穴埋め加工等を行い、図9(l)に示す工程12に於いて表層のパターン形成面にソルダーレジスト加工を施す。
なお、上記図7乃至図9に示す工程に於いて、パターン形成工程、および積層した各部材を一体化した後の工程は、既存の基板製造技術によるものであり、上記した実施形態に限るものではない。
上記実施形態により製造された部品内蔵プリント配線板を実装した電子機器の構成を図10に示している。この図10は、上記した第1実施形態に係る部品内蔵プリント配線板10をポータブルコンピュータ等の小型電子機器に適用した例を示している。
図10に於いて、ポータブルコンピュータ1の本体2には、表示部筐体3がヒンジ機構を介して回動自在に設けられている。本体2には、ポインティングデバイス4、キーボード5等の操作部が設けられている。表示部筐体3には例えばLCD等の表示デバイス6が設けられている。
また本体2には、上記ポインティングデバイス4、キーボード5等の操作部および表示デバイス6を制御する制御回路を組み込んだプリント回路板(マザーボード)8が設けられている。このプリント回路板(マザーボード)8は、上記図1に示した第1実施形態の部品内蔵プリント配線板10を用いて実現される。
このプリント回路板(マザーボード)8に用いた部品内蔵プリント配線板10は、回路部品13と、この回路部品13を設けた第1の基材11のパターン形成面との間に形成された隙間(g)に、充填材料15が含浸され、隙間(g)に充填材料15が埋め込まれていることから、基板内部に空気溜まりが存在しない。従って、例え、基板製造時の加熱加工若しくは電子機器内への組み込み後に於ける受熱等に於いて部品内蔵プリント配線板10が加熱されても、空気溜まりに溜まった空気(若しくはガス)の熱膨張により、導体パターンの剥離、チップ部品の損傷、回路切断、基板の剛性劣化等を招くという虞をすべて排除できる。また、回路部品13が予め基板に内蔵されていることから、電子回路の高密度実装が可能であるとともに、配線長の短縮、調整等を容易に実現でき、高周波特性を含めた電気的特性を向上できる。これにより、信頼性の高い安定した動作を期待できるポータブルコンピュータを提供することができる。
1…ポータブルコンピュータ、2…本体、3…表示部筐体、4…ポインティングデバイス、5…キーボード、6…表示デバイス、8…プリント回路板(マザーボード)、10,20,30,50A,50B,50C,60,70…部品内蔵プリント配線板、11,21,31,100…第1の基材、12…導電パターン、13,23,33,53,103…回路部品、15,15a,25,25a,35,35a,55,55a,105,105a…充填材料、16,26,36,66,110…第2の基材。
Claims (15)
- 複数の導体パターンを形成したパターン形成面を具備する基材と、
前記基材の導体パターンに回路接続されて前記基材のパターン形成面に実装された回路部品と、
前記基材のパターン形成面に積層され、前記回路部品と、この回路部品を実装した前記パターン形成面との間を埋める充填材料と、
前記基材のパターン形成面に前記充填材料を介して積層された他の材料と
を具備したことを特徴とする部品内蔵プリント配線板。 - 前記充填材料は前記他の材料とともに絶縁層を形成することを特徴とする請求項1記載の部品内蔵プリント配線板。
- 前記充填材料は前記回路部品を覆う厚みをもつ絶縁層を形成していることを特徴とする請求項2記載の部品内蔵プリント配線板。
- 前記充填材料は前記回路部品の一部を残して覆う厚みをもつ絶縁層を形成していることを特徴とする請求項2記載の部品内蔵プリント配線板。
- 前記他の材料は、前記基材の剛性を増強する補強部材であることを特徴とする請求項1記載の部品内蔵プリント配線板。
- 前記回路部品は前記導体パターンを回路接合面とする受動素子であることを特徴とする請求項1記載の部品内蔵プリント配線板。
- 基材のパターン面に形成した導体パターン相互の間に回路部品を設けた部品内蔵プリント配線板の製造方法であって、
前記回路部品と、この回路部品を設けた前記基材の前記パターン面との間の隙間に充填材料を含浸させて、
前記基材の前記パターン面に充填材料を積層し、
前記基材の前記パターン面に前記充填材料を介在して他の材料を積層した後、前記積層された各部材間を加熱し加圧して前記各部材を一体化することを特徴とする部品内蔵プリント配線板の製造方法。 - 前記充填材料は前記他の材料とともに絶縁層を形成することを特徴とする請求項7記載の部品内蔵プリント配線板の製造方法。
- 前記充填材料により前記回路部品を覆う厚みをもつ絶縁層を形成することを特徴とする請求項8記載の部品内蔵プリント配線板の製造方法。
- 前記他の材料は、フレキシブル基板の一部であり、前記フレキシブル基板の絶縁層の一部が前記充填材料に積層される請求項8記載の部品内蔵プリント配線板の製造方法。
- 前記他の材料は、リジッド基板の一部であり、前記リジッド基板の絶縁層の一部が前記充填材料に積層される請求項8記載の部品内蔵プリント配線板の製造方法。
- スクリーン印刷法により、前記間隙部に前記充填材料を含浸させることを特徴とする請求項7記載の部品内蔵プリント配線板の製造方法。
- カーテンコート法により、前記間隙部に前記充填材料を含浸させることを特徴とする請求項7記載の部品内蔵プリント配線板の製造方法。
- ロールコート法により、前記間隙部に前記充填材料を含浸させることを特徴とする請求項7記載の部品内蔵プリント配線板の製造方法。
- 操作部および表示部と、
前記操作部または表示部の動作を制御する制御回路を組み込んだ回路基板とを具備し、
前記回路基板は、
複数の導体パターンを形成したパターン形成面を具備する基材と、
前記基材の導体パターンに回路接続されて前記基材のパターン形成面に実装された回路部品と、
前記基材のパターン形成面に積層され、前記回路部品と、この回路部品を実装した前記パターン形成面との間を埋める充填材料と、
前記基材のパターン形成面に前記充填材料を介して積層された他の材料とを具備することを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051527A JP2007234697A (ja) | 2006-02-28 | 2006-02-28 | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
US11/711,558 US20070200232A1 (en) | 2006-02-28 | 2007-02-27 | Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051527A JP2007234697A (ja) | 2006-02-28 | 2006-02-28 | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007234697A true JP2007234697A (ja) | 2007-09-13 |
Family
ID=38443188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051527A Withdrawn JP2007234697A (ja) | 2006-02-28 | 2006-02-28 | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070200232A1 (ja) |
JP (1) | JP2007234697A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220458A (ja) * | 2013-05-10 | 2014-11-20 | 株式会社村田製作所 | 樹脂多層基板 |
RU202546U1 (ru) * | 2020-08-14 | 2021-02-24 | Акционерное общество "Концерн "Созвездие" | Модульный блок радиоэлектронной аппаратуры |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2421339A1 (de) * | 2010-08-18 | 2012-02-22 | Dyconex AG | Verfahren zum Einbetten von elektrischen Komponenten |
US20170196094A1 (en) * | 2015-12-30 | 2017-07-06 | AT&S Austria | Electronic component packaged in a flexible component carrier |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW511405B (en) * | 2000-12-27 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Device built-in module and manufacturing method thereof |
JP2002359358A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及び電子機器 |
TW550997B (en) * | 2001-10-18 | 2003-09-01 | Matsushita Electric Ind Co Ltd | Module with built-in components and the manufacturing method thereof |
US7394663B2 (en) * | 2003-02-18 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Electronic component built-in module and method of manufacturing the same |
-
2006
- 2006-02-28 JP JP2006051527A patent/JP2007234697A/ja not_active Withdrawn
-
2007
- 2007-02-27 US US11/711,558 patent/US20070200232A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220458A (ja) * | 2013-05-10 | 2014-11-20 | 株式会社村田製作所 | 樹脂多層基板 |
RU202546U1 (ru) * | 2020-08-14 | 2021-02-24 | Акционерное общество "Концерн "Созвездие" | Модульный блок радиоэлектронной аппаратуры |
Also Published As
Publication number | Publication date |
---|---|
US20070200232A1 (en) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191889B2 (ja) | 部品内蔵配線板の製造方法 | |
JP5111342B2 (ja) | 配線基板 | |
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP2009277784A (ja) | 部品内蔵プリント配線板、同配線板の製造方法および電子機器 | |
TW200812462A (en) | Multilayered printed wiring board and method for manufacturing the same | |
JP2010141098A (ja) | 電子部品内蔵基板及びその製造方法 | |
KR20070007583A (ko) | 전기소자를 내장한 인쇄회로기판 및 그 제조방법 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
EP2965596B1 (en) | The invention relates to a method for producing a printed circuit board with multilayer sub-areas in sections | |
WO2006118141A1 (ja) | 多層配線基板およびその製造方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2007234697A (ja) | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 | |
JP5057653B2 (ja) | フレックスリジッド配線基板及びその製造方法 | |
JP2006156669A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5091418B2 (ja) | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 | |
JP2007250609A (ja) | 配線板 | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP5085076B2 (ja) | 部品内蔵プリント配線板および電子機器 | |
JP2005302991A (ja) | 多層配線基板の製造方法 | |
JP2008016651A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP2002319763A (ja) | 多層配線基板、およびその製造方法 | |
JP2007324206A (ja) | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 | |
JP5223893B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2007273583A (ja) | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081001 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100607 |