JP2011204811A - 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法 - Google Patents

回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP2011204811A
JP2011204811A JP2010069079A JP2010069079A JP2011204811A JP 2011204811 A JP2011204811 A JP 2011204811A JP 2010069079 A JP2010069079 A JP 2010069079A JP 2010069079 A JP2010069079 A JP 2010069079A JP 2011204811 A JP2011204811 A JP 2011204811A
Authority
JP
Japan
Prior art keywords
inner via
insulating substrate
module
circuit component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010069079A
Other languages
English (en)
Other versions
JP5081267B2 (ja
Inventor
Yukihiro Ishimaru
幸宏 石丸
Yoshitake Hayashi
林　　祥剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010069079A priority Critical patent/JP5081267B2/ja
Priority to TW100101634A priority patent/TWI435399B/zh
Priority to CN201110078358.2A priority patent/CN102201349B/zh
Publication of JP2011204811A publication Critical patent/JP2011204811A/ja
Application granted granted Critical
Publication of JP5081267B2 publication Critical patent/JP5081267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】放熱性及び電気的接続の信頼性を備えた回路部品内蔵モジュールの製造方法を提供すること。
【解決手段】電気的な層間接続が導電性組成物を用いて行われる回路部品内蔵モジュールの製造方法であって、絶縁基板１０４の素材の厚み方向に貫通孔を設け、電気的な層間接続を行うためのインナービア１０３を１又は複数個形成するインナービア形成工程と、インナービア１０３に導電性組成物１１１を充填する充填工程と、インナービア１０３の中央部１０３ａの直径が、開口部１０３ｂの直径と比較して短くなるように加熱を行う加熱工程と、絶縁基板１０４の素材の両面に、第１基板１０１及び第２基板１０８を配置し、積層する積層工程と、積層された絶縁基板１０４の素材、第１基板１０１及び第２基板１０８を加圧及び加熱する加圧加熱工程とを備えた、回路部品内蔵モジュールの製造方法である。
【選択図】図１

Description

本発明は、回路部品内蔵モジュール及び回路部品内蔵モジュールの製造方法に関する。
近年のエレクトロニクス機器の小型化・薄型化、高機能化に伴って、プリント基板に実装される電子部品の高密度実装化、および、電子部品が実装された回路基板の高機能化への要求が益々強くなっている。このような状況の中、電子部品を基板中に埋め込んだ部品内蔵基板が開発されている（例えば、特許文献１参照）。
部品内蔵基板では、通常、プリント基板の表面に実装している能動部品（例えば、半導体素子）や受動部品（例えば、コンデンサ）を基板の中に埋め込んでいるので、基板の面積を削減することができる。また、表面実装の場合と比較して、電子部品を配置する自由度を高めることが可能となるため、電子部品間の配線の最適化によって高周波特性の改善なども見込むことができる。
今日、既にセラミック基板の分野では、電子部品を内蔵したＬＴＣＣ（low temperature cofired ceramics）基板が実用化されているものの、これは重く割れやすいため大型の基板に適用することが難しく、しかも、高温処理が必要なのでＬＳＩのような半導体素子を内蔵できないなど制約が大きい。
そこで、最近注目されているのは、樹脂を用いたプリント基板に部品を内蔵した部品内蔵基板であり、これは、ＬＴＣＣ基板とは異なり、基板の大きさに対する制約が少なく、ＬＳＩの内蔵も可能であるという利点も有している。
次に、図９を参照しながら、特許文献１に開示された部品内蔵基板（回路部品内蔵モジュール）について説明する。図９に示した回路部品内蔵モジュール４００は、絶縁性基板４０１ａ、４０１ｂおよび４０１ｃを積層した基板４０１と、基板４０１の主面および内部に形成された配線パターン４０２ａ、４０２ｂ、４０２ｃおよび４０２ｄと、基板４０１の内部に配置され配線パターンに接続された回路部品４０３ａ、４０３ｂとから構成されている。配線パターン４０２ａ、４０２ｂ、４０２ｃおよび４０２ｄは、インナービア４０４によって電気的に接続されており、そして、絶縁性基板４０１ａ、４０１ｂおよび４０１ｃは、無機フィラーと熱硬化性樹脂とを含む混合物から構成されている。インナービア接続法による電気的接続は、所望の位置で層間接続ができるため、配線の短配線化に有効な構造である。
インナービア接続法を用いる場合、スクリーン印刷法にてインナービアに導電性樹脂組成物を充填する工法が開示されている（例えば、特許文献２参照）。その際に、絶縁基板を構成する材料として多孔質基材を用いることで、加圧加熱工程にて前記多孔質材の空孔を押しつぶし、厚み方向（Ｚ方向）の圧縮率を高め、導電性樹脂組成物の導電率を高める工法が開示されている。
また、インナービアに導電性樹脂組成物をスクリーン印刷法にて充填するため、絶縁基板にカバーフィルムを貼り付ける工程、穴加工を行う工程、導電性樹脂組成物を充填する工程、カバーフィルムを剥離する工程を用いることが開示されている。
特開平１１−２２０２６２号公報 特開平６−２６８３４５号公報
しかしながら、従来、インナービアホール接続法で用いられてきた基板は、多孔質材である樹脂系の材料で構成されていたため、熱伝導度が低いという問題があった。回路部品内蔵モジュールでは、回路部品の実装密度が高密度になればなるほど部品から発生する熱を放熱させる必要が高くなるが、従来の基板では十分に放熱をすることが出来ないため、回路部品内蔵モジュールの信頼性が低下する。
一方、熱伝導度を上げるためにセラミック粉等を、基板の材料に高密度に充填すると、Ｚ方向の圧縮率が低くなるため、導電性樹脂組成物の導電率が低くなり、層間の電気的な接続の信頼性が低下するという問題があった。特に回路部品内蔵モジュールは、通常のプリント基板と比較して、部品を内蔵するために絶縁樹脂層が厚くなるため、Ｚ方向の圧縮率が低くなってしまうことは、大きな課題である。
本発明は、上記従来の回路部品内蔵モジュールの課題を考慮し、放熱性及び電気的接続の信頼性がより向上した回路部品内蔵モジュールおよびその製造方法を提供することを目的とする。
上記目的を達成するために、第１の本発明は、
電気的な層間接続が導電性組成物を用いて行われる回路部品内蔵モジュールの製造方法であって、
絶縁基板の素材の厚み方向に貫通孔を設け、電気的な層間接続を行うためのインナービアを１又は複数個形成するインナービア形成工程と、
前記インナービアに導電性組成物を充填する充填工程と、
前記インナービアの中央部の直径が、開口部の直径と比較して短くなるように加熱を行う加熱工程と、
前記絶縁基板の素材の両面に、それぞれ部材を配置し、積層する積層工程と、
積層された前記絶縁基板の素材及び前記部材を加圧及び加熱する加圧加熱工程とを備えた、回路部品内蔵モジュールの製造方法である。
又、第２の本発明は、
前記絶縁基板の素材にカバーフィルムを貼り付ける貼付工程と、
前記加熱工程の後に、前記カバーフィルムを前記絶縁基板の素材から剥離する剥離工程とを更に備え、
前記インナービア形成工程は、前記カバーフィルムとともに前記絶縁基板の素材に前記貫通孔を設ける工程であり、
前記充填工程は、スクリーン印刷法によって、前記導電性組成物を前記インナービアに充填する工程である、第１の本発明の回路部品内蔵モジュールの製造方法である。
又、第３の本発明は、
前記インナービア形成工程は、パンチング加工によって前記貫通孔を設ける工程である、第１又は２の本発明の回路部品内蔵モジュールの製造方法である。
又、第４の本発明は、
第１〜３のいずれかの本発明の回路部品内蔵モジュールの製造方法によって製造された回路部品内蔵モジュールであって、
前記インナービアは、前記中央部の直径が、前記開口部の直径と比較して１０％〜５０％短い形状である、回路部品内蔵モジュールである。
又、第５の本発明は、
前記絶縁基板は、無機フィラーと樹脂成分を含む材料によって形成されており、
前記材料には、前記無機フィラーは、７０〜９５重量％含まれており、
前記樹脂成分には、熱硬化性樹脂とゴム成分が含まれており、
前記ゴム成分は、分子量５万以上であり、前記樹脂中に７０重量％〜９５重量％含まれている、第４の本発明の回路部品内蔵モジュールである。
又、第６の本発明は、
前記インナービアの全部又は一部の中に回路部品が配置されている、第４の本発明の回路部品内蔵モジュールである。
又、第７の本発明は、
前記インナービアの全部又は一部に回路部品を挿入する部品挿入工程と、
挿入された前記回路部品を挟持するように、前記インナービアの中央部の直径が、開口部の直径と比較して短くなるよう加熱を行う挟持工程を備え、
前記充填工程は、前記部品が挿入された前記インナービアにも前記導電性組成物を充填する工程である、第１の本発明の回路部品内蔵モジュールの製造方法である。
本発明によれば、放熱性及び電気的接続の信頼性のより向上した回路部品内蔵モジュールおよびその製造方法を提供することができる。
本発明の実施の形態１における回路部品内蔵モジュールの断面構成図 （ａ）〜（ｇ）本発明の実施の形態１における回路部品内蔵モジュールの製造方法の各工程を説明するための断面構成図 本発明の実施の形態１の変形例における回路部品内蔵モジュールの断面構成図 本発明の実施の形態１の変形例における回路部品内蔵モジュールの断面構成図 本発明の実施の形態２における回路部品内蔵モジュールの断面構成図 本発明の実施の形態２における回路部品内蔵モジュールの部分拡大断面を示す電子顕微鏡写真 （ａ）〜（ｈ）本発明の実施の形態２における回路部品内蔵モジュールの製造方法の各工程を説明するための断面構成図 実施例１のサンプルの構造を説明するための断面構成図 従来の回路部品内蔵モジュールの構成を示す図
以下、図面を参照して、本発明の実施の形態の一例について説明する。
（実施の形態１）
本発明にかかる実施の形態１における回路部品内蔵モジュールについて説明する。
図１は本実施の形態１の回路部品内蔵モジュールの断面構成図である。図１に示すように、この実施の形態の回路部品内蔵モジュール１００は、第１基板１０１と、第２基板１０８と、第１基板１０１と第２基板１０８に挟まれた部品内蔵層１１０が設けられている。第１基板１０１及び第２基板１０８の部品内蔵層１１０側の主面には、それぞれ基板電極１０２が形成されている。
そして、部品内蔵層１１０は、本発明の絶縁基板の一例である電気絶縁性基板１０４と、その内部に配置された半導体チップ１０５及びチップ部品１０６と、第１基板１０１及び第２基板１０８の基板電極１０２を電気的に接続するインナービア１０３によって構成されている。尚、半導体チップ１０５及びチップ部品１０６は、第１基板１０１の基板電極１０２に実装されており、半導体チップ１０５は、ワイヤーボンディングを用いて実装されている。また、半導体チップ１０５は封止樹脂１０９によって覆われている。
更に、インナービア１０３は、電気絶縁性基板１０４の厚み方向（図中Ｚ方向）における中央部１０３ａの幅が、開口部１０３ｂと比較して狭くなっている。
次に、本実施の形態１の回路部品内蔵モジュールの製造方法について説明する。
図２（ａ）〜（ｇ）は回路部品内蔵モジュール１００の製造方法の一実施の形態を示す断面図である。尚、図２（ａ）〜（ｇ）では、図１で示した半導体チップ１０５及びチップ部品１０６は、省略されている。
まず、図２（ａ）に示すように、無機フィラーと、樹脂成分である熱硬化性樹脂、硬化剤及びゴム成分とを含む混合物を加工することによって板状の電気絶縁性基板素材２０２が形成される。電気絶縁性基板素材２０２は、無機フィラーと未硬化状態の熱硬化性樹脂等とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成することができる。この電気絶縁性基板素材２０２は、後述する図２（ｇ）に示す加圧加熱工程の終了後、熱硬化性樹脂が熱硬化することによって、図１に示した電気絶縁性基板１０４を形成する。又、電気絶縁性基板素材２０２が、本発明の絶縁基板の素材の一例に相当する。
その板状の電気絶縁性基板素材２０２の両面に、カバーフィルム２０１が配置され、板状部材２１０が作成される。カバーフィルム２０１には、たとえば、ポリエチレンテレフタレートやポリフェニレンサルファイトのフィルムを用いることができる。このように電気絶縁性基板素材２０２にカバーフィルム２０１を貼り付ける工程が、本発明の貼付工程の一例に相当する。
その後、図２（ｂ）に示すように、板状部材２１０の所望の位置に貫通孔を形成することによって、インナービア１０３が形成された板状部材２１１が作製される。インナービア１０３は、たとえば、レーザ加工、ドリルによる加工またはパンチャーによる金型加工で形成することができる。尚、この貫通孔を形成する工程が、本発明のインナービア形成工程の一例に相当する。
インナービア１０３を形成する加工としては、パンチャーによるパンチング加工が、電気絶縁性基板素材２０２中に歪を蓄積し、後の加熱工程よりインナービア径を小さくする効果があるため、より好ましい。パンチング加工によりインナービア１０３を形成した場合、図２（ｂ）にあるように、加工後の形状はパンチング加工の金型ピンとほぼ同径のストレートの形状でビアが加工されるが、パンチング加工は、材料に圧縮応力をかけて加工する加工方法であるため、材料に歪みが蓄積された状態になっている。そのため、後述する加熱工程により歪みが緩和されることにより、インナービア１０３の形状を、Ｚ方向中央部１０３ａ（図２（ｄ）参照）の直径が開口部１０３ｂに比較して短い形状とすることが出来る。ただし、ゴム成分が多く含まれた電気絶縁性基板の場合、加工直後に歪が開放されることにより、ビア径が縮小する場合がある。
その後、図２（ｃ）に示すように、インナービア１０３に導電性樹脂組成物１１１´が充填され、板状部材２１２が作製される。導電性樹脂組成物１１１´の充填は、インナービア１０３を有する電気絶縁性基板素材２０２が、印刷機（図示せず）のテーブル上に設置され、導電性樹脂組成物１１１´が直接カバーフィルム２０１の上から印刷される。このとき、上面のカバーフィルム２０１は印刷マスクの役割と、電気絶縁性基板素材２０２の表面の汚染防止の役割を果たしている。尚、この導電性樹脂組成物１１１´をインナービア１０３に充填する工程が、本発明の充填工程の一例に相当する。又、導電性樹脂組成物１１１´は、後述する図２（ｇ）に示す加圧加熱工程の終了後、含有する熱硬化性樹脂が熱硬化することによって、図１に示す導電性樹脂組成物１１１を形成する。
このとき、導電性樹脂組成物１１１´の表面形状は、印刷面側（図２（ｃ）中、面２２０参照）は導電性樹脂組成物の粘性により凹状に凹んだ形状となり、反対面側（図２（ｃ）中、面２２１参照）は印刷機のテーブル面まで押し込まれるために平坦な形状となる。
その後、図２（ｄ）に示すように、板状部材２１２に加熱処理を行うことで、インナービア１０３のＺ方向の中央部１０３ａの穴の直径が、開口部１０３ｂに比べて収縮され、導電性樹脂組成物１１１´が表面２１３ａ、２１３ｂから突出された板状部材２１３が作製される。ここで、この加熱処理工程での加熱温度、時間が長すぎるとＢステージ状態の電気絶縁性基板素材２０２の硬化が進み、後の図２（ｇ）に示す加圧加熱工程での接着強度が下がるため、硬化が進みすぎない程度に抑制する方が好ましい。加熱処理工程で、電気絶縁性基板素材２０２中の歪を開放することでインナービア１０３の中央部１０３ａの穴の直径を小さくすることから、この熱処理工程は、高温度、且つ短時間に行うことが好ましい。
このように、インナービア１０３に導電性樹脂組成物１１１´を充填した後に、加熱を加えることで、インナービア１０３の中央部１０３ａの直径が小さくなり、充填された導電性樹脂組成物１１１´が押し出されてインナービア１０３の開口部１０３ｂより飛び出す形状となる。この加熱を加える工程が、本発明の加熱工程の一例に相当する。
その後、図２（ｅ）に示すように、電気絶縁性基板素材２０２からカバーフィルム２０１の剥離が行われ、電気絶縁性基板素材２０２から導電性樹脂組成物１１１´が突出した板状部材２１４が作製される。尚、導電性樹脂組成物１１１´の突出した部分が、飛び出し部分２０５として示されている。このカバーフィルム２０１を剥離する工程が、本発明の剥離工程の一例に相当する。
ここで、従来では、カバーフィルム２０１の剥離を行う際に、インナービア１０３中の導電性樹脂組成物１１１´がカバーフィルム２０１にひっかかり抜け落ちてしまう場合があったが、本実施の形態では、インナービア１０３の形状が、その中央部１０３ａが開口部１０３ｂよりも狭くなっている形状であるため、導電性樹脂組成物１１１´とインナービア１０３の間の摩擦が大きくなっているので、導電性樹脂組成物１１１´の抜け落ちを抑制することができる。
この図２（ｅ）に示す、導電性樹脂組成物１１１´の飛び出し部分２０５がインナービア１０３における電気的接続の信頼性に大きな影響を及ぼす。図２（ｇ）に示すように、最終的に基板電極１０２が埋め込まれた形状となるため、導電性樹脂組成物１１１´の飛び出し部分２０５と基板電極１０２の厚み分、導電性樹脂組成物１１１´が圧縮されることとなる。基本的に、圧縮量が大きいほど導電性樹脂組成物１１１´中の導電フィラーと基板電極１０２の接触面積、及び導電フィラー同士の接触面積が大きくなるため、電気抵抗値が低くなり、高い導電率が得られ、インナービアの品質が高くなる。
しかしながら、基板電極１０２を厚くすると基板のパターンをファインにできないため、制限がある。また基板電極１０２が厚い場合、基板電極１０２を電気絶縁性基板素材２０２中に埋め込む際に、電気絶縁性基板素材２０２の樹脂の流動が十分でないと基板電極１０２と電気絶縁性基板素材２０２に空隙が発生し、絶縁劣化などの原因となる。
またカバーフィルム２０１を厚くすることで導電性樹脂組成物１１１´の飛び出し部分２０５を大きくすることができるが、カバーフィルム２０１を剥離する際に、カバーフィルム２０１と導電性樹脂組成物１１１´との摩擦が増大し、前述した導電性樹脂組成物１１１´の抜け落ちが発生しやすくなる。
そのため、本実施の形態では、インナービア１０３の中央部１０３ａの直径を狭めることにより、導電性樹脂組成物１１１´の飛び出し部分２０５を大きくすることが出来、上記課題を解決し、突出した分、圧縮率を高めることが可能となり、高い導電率を得られる効果を発揮する。
その後、図２（ｆ）、（ｇ）に示すように、第１基板１０１、第２基板１０８及び板状部材２１４を位置合わせして重ねたものを加圧することによって回路部品が埋設された板状体を形成した後、この板状体を加熱することによって、電気絶縁性基板素材２０２中の熱硬化性樹脂が硬化し、電気絶縁性基板１０４が形成され、導電性樹脂組成物１１１´中の熱硬化性樹脂も硬化し、回路部品が内蔵された回路部品内蔵モジュールが作製される。尚、上記図２では、半導体チップ１０５及びチップ部品１０６は省略されているが、図２（ｆ）の第２基板１０８の基板電極１０２に半導体チップ１０５及びチップ部品を実装した状態で、第１基板１０１、板状部材２１３、及び第２基板１０８の加圧が行われればよい。尚、加圧時には、半導体チップ１０５は、保護するために封止樹脂１０９（図１参照）を用いて覆われている方が好ましい。上記図２（ｆ）のように、第１基板１０１、第２基板１０８及び板状部材２１４を位置合わせして重ねる工程が、本発明の積層工程の一例に相当する。又、重ねたものを加圧し、加熱する工程が、本発明の加圧加熱工程の一例に相当する。又、第１基板１０１及び第２基板１０８が、本発明の部材の一例に相当する。
又、加熱は、電気絶縁性基板素材２０２および導電性樹脂組成物１１１´中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行われる。この加熱によって、基板電極１０２、回路部品（半導体チップ１０５，チップ部品１０６）と、電気絶縁性基板１０４とが機械的に強固に接着する。また、インナービア１０３中の導電性樹脂組成物１１１によって、第１基板１０１の基板電極１０２と第２基板１０８の基板電極１０２が電気的に接続される。なお、加熱によって電気絶縁性基板素材２０２および導電性樹脂組成物１１１´中の熱硬化性樹脂を硬化させる際に、加熱しながら１０ｋｇ／ｃｍ2〜２００ｋｇ／ｃｍ2の圧力で加圧することによって、回路部品モジュールの機械的強度を向上させることができる（以下の実施形態において同様である）。
本実施の形態１に示した回路部品内蔵モジュール１００では、電気絶縁性基板１０４に含まれる無機フィラーによって高い熱伝導率が得られるため、回路部品（半導体チップ１０５）で発生した熱が速やかに伝導される。したがって、信頼性の高い回路部品内蔵モジュールが得られる。
また、回路部品内蔵モジュール１００では、電気絶縁性基板１０４に層間接続を行うインナービア１０３として、その形状が、電気絶縁性基板１０４の厚み方向中央部１０３ａの直径が開口部１０３ｂの直径に比較して短くなるように加工されたインナービアを有する。
このように、インナービア１０３の中央部１０３ａが小さくなることで、導電性樹脂組成物１１１´の飛び出し部分２０５が形成されるため、加圧加熱工程において導電性樹脂組成物１１１´のＺ方向（厚み方向）の圧縮率が大きくなり、高い導電性が得られる。
また、インナービア１０３の中央部１０３ａが小さくなることで、インナービア１０３の壁面と導電性樹脂組成物１１１´との摩擦が大きくなり、熱衝撃試験等の長期信頼性試験下において、インナービア１０３の壁面と導電性樹脂組成物１１１´との密着強度が維持されることでクラックの発生が抑制でき、インナービアの信頼性が改善される。
更に、電気絶縁性基板１０４を形成する材料中にゴム成分を添加することで、パンチング加工により蓄積される歪を大きくすることができ、インナービア１０３の中央部１０３ａの直径をより小さくすることができ、インナービア開口部より導電性樹脂組成物の飛び出す量を大きくできる効果を有する。そのため、図２（ｇ）に示す加圧加熱工程の際の導電性樹脂組成物の圧縮率を高くすることが出来るため、導電率を向上させることが出来る。
また、この実施の形態１に示した回路部品内蔵モジュール１００では、上下の基板電極１０２が、電気絶縁性基板１０４の貫通孔に充填されたインナービア１０３によって接続され、放熱性も優れている。したがって、回路部品内蔵モジュール１００では、高密度に回路部品を実装することができる。
次に、上述した本実施の形態１の回路部品内蔵モジュール１００の構成及び製造方法の詳細について説明する。
上述したように、電気絶縁性基板１０４は、無機フィラーと樹脂成分とを含む混合物から形成されており、樹脂成分としては、熱硬化性樹脂、硬化剤、及びゴム成分が含まれている。そして、この混合物には、無機フィラーが７０重量％〜９５重量％が含まれている方が好ましい。更に、樹脂成分中（樹脂成分を１００とする）には、分子量5万以上のゴム成分が、２０重量％〜６０重量％含まれている方がより好ましい。
又、本発明で用いられる熱硬化性樹脂としては、特に制限するものではないが、好ましくはエポキシ樹脂が良く、常温で液状の樹脂と常温で固体状の樹脂とを混合して使用することが好ましい。液状樹脂としては、エピコート８２８、エピコート８１５（ジャパンエポキシレジン（株）製）、エピクロン８５０、エピクロン８４０（大日本インキ化学（株）製）、ＷＥ−２０２５（日本ペルノックス社製）等が挙げられる。又、固体状の樹脂としては、１００１、１００２、１００３（ジャパンエポキシレジン（株）製）等が挙げられる。
常温で液状の樹脂と常温で固体状の樹脂では、電気絶縁性基板のＢステージ状態において、弾性率が大きく異なる。例えば、液状の樹脂のみを用いて絶縁基板を形成した場合、Ｂステージ状態で弾性率が大きくなりすぎるため、インナービアを形成するためのパンチング加工時に穴径を保持することができない場合が生じる。また固体状の樹脂のみを用いて絶縁基板を形成した場合、Ｂステージ状態で弾性率が小さいため、パンチング加工時の歪が大きくならず、パンチング加工後の加熱工程（図２（ｄ）参照）による穴径の縮小効果が小さくなる。
また、硬化剤としては、材料の保存安定性から潜在性硬化剤を用いる方が好ましい。潜在性硬化剤としては、ジシアンシアミドが代表的な潜在性硬化剤として挙げられ、２２００〜２２２７（スリーボンド社製）等が挙げられる。
また、樹脂成分として、分子量５万以上のゴム成分が添加されているのは、液状エポキシ樹脂だけでは加熱時に効果的に穴の直径が縮小されるだけの弾性率が確保できない場合があるためである。樹脂成分におけるゴム成分の量が２０重量％未満では、弾性率を高める効果を発揮できない場合があり、６０重量％を超えると弾性率が高くなりすぎ、パンチング加工時に穴径が保持できない場合が生じる。そのため、樹脂成分におけるゴム成分の量は、２０重量％以上、６０重量％以下である方が好ましい。また、このゴム成分はエポキシ基を１〜１０モル％含有するアクリルゴムが好ましい。ゴム成分の末端エポキシ基が硬化に関与し、ゴム成分添加による硬化時の急激なＴｇ（ガラス転移点）の低下を防止させ、さらにエポキシとの相溶性を向上させる。このようなゴム成分としては、ＨＴＲ−８６０Ｐ−３（帝国化学産業（株）製）等が挙げられる。
電気絶縁性基板１０４の放熱性を高める無機フィラーとしては、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ2から選ばれる少なくとも一種類の無機フィラーを含むことが好ましい。これらの無機フィラーを用いることによって、放熱性に優れた電気絶縁性基板が得られる。また、無機フィラーとしてＭｇＯを用いた場合は、電気絶縁性基板の線膨張係数を大きくすることができる。また、無機フィラーとしてＳｉＯ2（特に非晶質ＳｉＯ2）を用いた場合は、電気絶縁性基板の誘電率を小さくすることができる。また、無機フィラーとしてＢＮを用いた場合は、線膨張係数を低くすることができる。
無機フィラーは、電気絶縁性基板１０４を形成する混合物に対して７０重量％から９５重量％含まれていることが好ましい。無機フィラーの形状は球形であることが好ましく、平均粒子径は、０．１μｍ以上、１００μｍ以下であることが好ましい。
電気絶縁性基板を形成する混合物中の無機フィラーの量が７０重量％以下の場合、加圧加熱時に樹脂混合物の流動性が大きく、Ｂステージ状態での膜厚が不均一になりやすい場合がある。一方、９５重量％を超えるとカバーフィルム等の貼付けが困難となる場合がある。更に、Ｂステージ状態での柔軟性が小さくなり、取り扱い時に割れ等の発生が起こりやすくなる場合がある。
又、無機フィラーの平均粒子径が、０．１μｍの場合には、混合物中に７０重量％含まれるように無機フィラーを添加することが難しい。無機フィラーの平均粒子径が１００μｍ以上の場合には、パンチング穴加工の加工性が阻害される場合がある。また、無機フィラーの粒子径分布としては、小径フィラーと大径フィラーを混在させた二山分布が好ましい。二山分布とすることで、フィラーを高充填することと、Ｂステージ状態での樹脂混合物の流動性の両立が可能となる。なお、分布は二山とは限らず、それ以上でも良い。このような無機充填剤としては、ＡＳ−２０、ＡＳ−５０（昭和電工（株）製）等が挙げられる。また、無機フィラーの表面改質、分散性向上のため、シランカップリング剤を添加することが好ましい。シランカップリング剤としては、Ａ−１８７、Ａ−１８９、Ａ−１１００、Ａ−１１６０（日本ユニカー（株）製）等が挙げられる。
なお、絶縁基板を形成する混合物には、さらに分散剤、着色剤、離型剤が含まれていてもよい。
基板電極１０２は、電気導電性を有する物質からなり、たとえば、銅箔や導電性樹脂組成物から形成されている。基板電極として銅箔を用いる場合、たとえば、電解メッキにより作製された厚さ１８μｍ〜３５μｍ程度の銅箔が使用できる。銅箔は、電気絶縁性基板１０４との接着性を向上させるため、電気絶縁性基板１０４と接触する面が粗化されていることが望ましい。また、銅箔には、接着性および耐酸化性向上のため、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛またはニッケルをメッキしたものを使用してもよい。また、基板電極１０２には、エッチング法または打ち抜き法で形成された金属板のリードフレームを用いてもよい。
本実施の形態では、回路部品として、能動部品である半導体チップ１０５及び受動部品であるチップ部品１０６が電気絶縁性基板１０４内に内蔵されているが、能動部品又は受動部品のどちらか一方のみが内蔵されていても良い。
尚、能動部品としては、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。半導体素子は、半導体ベアーチップであってもよい。又、受動部品としては、チップ状の抵抗、チップ状のコンデンサまたはチップ状インダクタなどが用いられる。
本実施の形態１では、半導体チップ１０５は、基板電極１０２にワイヤーボンディングによって実装されているが、これに限らず、例えばフリップチップボンディングによって実装されていても良い。
又、インナービア１０３中に充填する導電性物質として導電性樹脂組成物１１１を用いたが、熱硬化性の導電性物質であればよい（以下の実施の形態においても同様である。）。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅またはニッケルなどを用いることができる。金、銀、銅またはニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。
又、本実施の形態では、インナービア１０３の中央部１０３ａの直径が、開口部１０３ｂの直径よりも狭くなっており、インナービアの形状がストレートの場合と比較すると、導電性樹脂組成物１１１´がより突出するため、導電率は向上するが、Ｚ方向中央部１０３ａの直径が開口部１０３ｂの直径に比較して１０％〜５０％短い形状である方が、インナービア１０３の信頼性をより向上させることが出来る。例えば、１０％以下であると、Ｚ方向の圧縮率の向上が小さく、導電率の向上が見られない場合がある。また５０％以上小さくすると、導電性樹脂組成物１１１´の充填が困難になる場合がある。
尚、上記実施の形態では、パンチング加工によってインナービア１０３を形成していたが、他の加工法（例えば、レーザ加工、ドリル加工等）によって形成してもよい。ただし、電気絶縁性基板素材に対してより大きな圧縮応力をかけて、歪みをより大きく発生させるためには、パンチング加工によって形成する方がより好ましい。
又、上記実施の形態では、スクリーン印刷法を用いてインナービアに導電性樹脂組成物を充填しているが、この方法に限られるものではなく、例えば、導電性樹脂を吐出することによって、１つずつインナービアに充填してもよい。
又、本実施の形態１において図１に示した回路部品内蔵モジュール１００では、基板電極１０２が、本発明の部材の一例である第１基板１０１及び第２基板１０８上に形成されている場合を示したが、第１基板１０１及び第２基板１０８がなくても良い。図３は、このような第１基板１０１及び第２基板１０８が設けられていない回路部品内蔵モジュール２５０を示す図である。図３に示す回路部品内蔵モジュール２５０を製造する場合、図２（ｆ）に示す第１基板１０１及び第２基板１０８の代わりに、基板電極１０２が設けられた離型部材が配置される。そして、図２（ｇ）に示す加圧加熱工程を行った後、離型部材を電気絶縁性基板１０４から剥離することによって、回路部品内蔵モジュール２５０が作製される。この場合、離型部材が、本発明の部材の一例に相当する。
また、図１には基板電極に挟まれて部品内蔵層１１０が１層形成されているが、部品内蔵層をさらに外側に形成して、部品内蔵層を多層構造とすることができる（以下の実施形態において同様である）。図４は、このような多層構造の回路部品内蔵モジュール２６０を示す図である。図４に示す回路部品内蔵モジュール２６０では、第１基板１０１と第２基板１０８の間に、３層の部品内蔵層１１０、２６１、２６２が設けられている。
また、図１に示した回路部品内蔵モジュール１００では、第１基板１０１及び第２基板１０８の電気絶縁性基板１０４の反対面側には、回路部品が実装されていない場合を示したが、回路部品が実装されていてもよい。図４の回路部品内蔵モジュール２６０も同様である。また、図３に示した回路部品内蔵モジュール２５０では、基板電極１０２の電気絶縁性基板１０４との反対面側に回路部品が実装されていない場合を示したが、回路部品を実装してもよい。これにより、さらに高密度に回路部品を実装できる。
（実施の形態２）
以下に、本発明にかかる実施の形態２の回路部品内蔵モジュールについて説明する。本実施の形態２の回路部品内蔵モジュールは、実施の形態１と基本的な構成は同じであるが、インナービアに回路部品が内蔵されている点が異なっている。そのため、本実施の形態２では、実施の形態１との相違点を中心に説明する。尚、実施の形態１と同様の構成については同一の符号が付されている。
図５は、本実施の形態２の回路部品内蔵モジュール３００の断面構成図である。図６はインナービア１０３中に配置されたチップ部品１０７の拡大断面写真である。
図５に示すように、この実施の形態の回路部品内蔵モジュール３００には、第１基板１０１と、第２基板１０８と、第１基板１０１と第２基板１０８の間に形成された部品内蔵層１１０が設けられている。そして、部品内蔵層１１０には、電気絶縁性基板１０４と、第１基板１０１及び第２基板１０８の電気絶縁性基板１０４側に設けられた基板電極１０２と、電気絶縁性基板１０４の内部に配置された半導体チップ１０５及びチップ部品１０６と、第１基板１０１と第２基板１０８の基板電極１０２の間を接続するために形成されたインナービア１０３が設けられている。
更に、図５及び図６に示すように、本実施の形態２の回路部品内蔵モジュール３００では、インナービア１０３内にチップ部品１０７が設けられている。また、チップ部品１０７の上下にはチップ部品１０７の電極１０７ａが設けられており、インナービア１０３に充填されている導電性樹脂組成物１１１によって基板電極１０２と電気的に接続されている。
尚、電気絶縁性基板、導電性樹脂組成物等の材料は実施の形態１で説明したものと同様である。又、図５に示した回路部品内蔵モジュール３００では、基板電極１０２が第１基板１０１及び第２基板１０８上に形成されている場合を示したが、第１基板１０１及び第２基板１０８がなくても良い。
次に、本実施の形態２の回路部品内蔵モジュール３００の製造方法について説明する。図７（ａ）〜（ｈ）は、本実施の形態２の回路部品内蔵モジュール３００の製造方法を説明するための断面構成図である。尚、図７（ａ）〜（ｈ）では、図５で説明した半導体チップ１０５及びチップ部品１０６等は省略されている。
はじめに、図７（ａ）に示すように、無機フィラーと熱硬化性樹脂、硬化剤、ゴム成分とを含む混合物を加工することによって板状の電気絶縁性基板素材２０２が形成される。電気絶縁性基板素材２０２は、無機フィラーと未硬化状態の熱硬化性樹脂等とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成することができる。
その板状の電気絶縁性基板素材２０２の両面に、カバーフィルム２０１が配置され、板状部材２１０が作製される。カバーフィルム２０１には、たとえば、ポリエチレンテレフタレートやポリフェニレンサルファイトのフィルムを用いることができる。この電気絶縁性基板素材２０２の両面にカバーフィルム２０１を配置する工程が、本発明の貼付工程の一例に相当する。
その後、図７（ｂ）に示すように、板状部材２１０の所望の位置に貫通孔を形成することによって、インナービア１０３が形成された板状部材２１１が作製される。この貫通孔を形成する工程が、本発明のインナービア形成工程の一例に相当する。
その後、図７（ｃ）に示すように、所望のインナービア１０３に、本発明の電子部品の一例であるチップ部品１０７が挿入され、チップ部品１０７が挿入された板状部材３１２が作製される。尚、インナービア１０３の穴の直径は、挿入される電子部品の大きさよりも大きいことが好ましい。穴の直径が小さいと、電子部品を挿入する際に、インナービア１０３の壁面を削ることとなるため、削りカスが部品電極周辺にたまる場合があり、電子部品と導電性樹脂組成物との接続が阻害される場合がある。このように、チップ部品１０７をインナービア１０３に挿入する工程が、本発明の部品挿入工程の一例に相当する。
その後、図７（ｄ）に示すように、チップ部品１０７が挿入された板状部材３１２に加熱処理が行われ、板状部材３１３が作製される。この加熱処理によって、インナービア１０３の中央部１０３ａの直径が収縮されることにより、チップ部品１０７がインナービア１０３の壁面によって挟持され、チップ部品１０７がインナービア１０３内に固定される。尚、熱処理工程での加熱温度、時間が長いと、後の工程において再度の熱処理による直径の収縮ができなくなるため、チップ部品１０７が固定できる程度の収縮に抑制する方が好ましい。このように加熱処理によって、チップ部品１０７をインナービア１０３の壁面で挟持する工程が、本発明の挟持工程の一例に相当する。
その後、図７（ｅ）に示すように、インナービア１０３に導電性樹脂組成物１１１´を充填することによって、板状部材３１４が作製される。導電性樹脂組成物１１１´の充填は、インナービア１０３中のチップ部品１０７と基板電極１０２との電気的な接続のため、板状部材３１３の両面から行われる。
印刷機を用いて板状部材３１３（図７（ｄ）参照）の片面から導電性樹脂組成物１１１´が充填された後、再度反対面から印刷によって導電性樹脂組成物１１１´の充填が行われる。このとき、チップ部品１０７とインナービア１０３の壁面との間に空隙がある場合、導電性樹脂組成物１１１´が流れ出し、ショートが引き起こされる。そのため、図７（ｄ）で示した熱処理工程で、空隙をなくしておく必要がある。この導電性樹脂組成物１１１´を充填する工程が、本発明の充填工程の一例に相当する。
その後、図７（ｆ）に示すように、再度熱処理を行うことで、インナービア１０３の中央部１０３ａの直径が更に収縮され、導電性樹脂組成物１１１´が突出された板状部材３１５が作製される。この熱処理工程での加熱温度、時間が長すぎるとＢステージ状態の電気絶縁性基板素材２０２の硬化が進み、後の加圧加熱工程での接着強度が下がるため、硬化が進みすぎない程度に抑制する方が好ましい。この２回目の熱処理工程は、図７（ｄ）に示した１回目の熱処理工程より、高温で行うことが好ましい。この熱処理工程が、本発明の加熱工程の一例に相当する。
その後、図７（ｇ）に示すように、図７（ｆ）に示す板状部材３１５からカバーフィルム２０１の剥離が行われ、板状部材３１６が作製される。従来では、カバーフィルム２０１の剥離を行う際に、インナービア１０３中の導電性樹脂組成物１１１´がカバーフィルム２０１にひっかかり抜け落ちてしまう場合があり、本実施の形態では、チップ部品１０７も抜け落ちる可能性があり得たが、インナービア１０３の中央部１０３ａの直径が開口部１０３ｂより狭くなっているため、壁面と導電性樹脂組成物１１１´及びチップ部品１０７との摩擦が大きくなり、抜け落ちを抑制することができる。このカバーフィルム２０１を剥離する工程が、本発明の剥離工程の一例に相当する。
その後、図７（ｈ）に示すように、第１基板１０１と第２基板１０８と板状部材３１６を位置合わせして重ねたものを加圧することによって、回路部品が埋設された板状体が形成された後、これを加熱し、電気絶縁性基板素材２０２および導電性樹脂組成物１１１´中の熱硬化性樹脂を硬化させ、回路部品が埋設された回路部品内蔵モジュール３００が作製される。尚、このように第１基板１０１と第２基板１０８と板状部材３１６を位置合わせして重ねる工程が、本発明の積層工程の一例に相当する。又、重ねたものを加圧し、加熱する工程が、本発明の加圧加熱工程の一例に相当する。
以上のように、本実施の形態２における回路部品内蔵モジュールでは、加熱処理によるインナービアのＺ方向中央部の収縮を利用して、電子部品がインナービアに挟持されるため、簡易にインナービアに電子部品を内蔵することが出来る。
又、図７（ｆ）に示したような２回目の熱処理工程を行うことによって、更にインナービアが収縮し、電子部品の上下に充填される導電性樹脂組成物の圧縮率を高くすることが出来るため、導電率を向上させることが可能となる。
また、電子部品をインナービア中に挿入した後、加熱処理を行うことで中央部が小さくなるため、インナービアの壁面と挿入された部品との摩擦が大きくなり、カバーフィルムを剥離する工程において、一旦インナービア中に挿入された部品が抜け落ちる可能性が低減される。
さらに電子部品をインナービア中に挿入した後、インナービアの中央部が小さくなることで、挿入された電子部品とインナービアの壁面とが密着するため、スクリーン印刷法にて充填された導電性樹脂組成物が電子部品とインナービアとの隙間に入り込み、ショートする可能性が低減される。
このように、本実施の形態におけるインナービアは、電子部品を内蔵する構造として非常に好適なものである。
以下に、本発明の具体的な実施例を説明する。
（実施例１）
実施例１は、実施の形態１で説明した方法で回路部品内蔵モジュールを作製した一例である。
この実施例では、液状エポキシ樹脂には、ジャパンエポキシレジン（株）製のエポキシ樹脂（エピコート８２８）が用いられた。固体状の樹脂には、ジャパンエポキシレジン（株）製のエポキシ樹脂（１００１）が用いられた。潜在性硬化剤として、スリーボンド社製の潜在性硬化剤（２２００）が用いられた。ゴム成分として、帝国化学産業（株）製のアクリル変性樹脂（ＨＴＲ−８６０Ｐ−３）が用いられた。
又、無機フィラーとして、Ａｌ2Ｏ3（昭和電工（株）製ＡＳ−２０とＡＳ−４０を同量混合したもの）を８５重量％、液状エポキシ樹脂を２重量％、固体エポキシ樹脂を６重量％、ゴム成分を６重量％とし、硬化剤を０．３重量％、カップリング剤（味の素（株）製、チタネート系、４６Ｂ）を０．７重量％で混合した混合物が用いられた。
次に、図２（ａ）に示す板状部材２１０の作製方法について説明する。
まず、溶媒中で混合されたペースト状の混合物が、所定量だけ離型フィルム上に滴下される。このペースト状の混合物は、無機フィラーと樹脂等とをボールミルによって６０分程度混合して作製される。離型フィルムには厚み７５μｍのポリエチレンテレフタレートフィルムを用い、フィルム表面にはシリコンによる離型処理が施されている。
次に、離型フィルム上に、ペースト状の混合物をドクターブレードにて厚さ２００μｍになるように塗り、板状の混合物が得られた。次に、離型フィルム上に形成された板状の混合物を離型フィルムごと加熱し、板状の混合物の粘着性が無くなる条件下で熱処理が行われた。熱処理では、８０℃の温度が３０分間保持された。この熱処理によって、板状の混合物の粘着性が失われるため、離型フィルムの剥離が容易になる。
次に、板状の混合物から離型フィルムを剥離し、板状の混合物を４枚重ねた後、カバーフィルム（ＰＰＳ：ポリフェニレンサルファイト、厚さ16μｍ）で挟み、1ｋｇ／ｃｍ2の圧力で加圧しながら８０℃の温度で加熱することによって、板状の混合物が４枚重ねられたものにカバーフィルム２０１が貼り付けられた板状部材２１０が作製された（図２（ａ）参照）。
これにより、厚み約８００μmであり、両面にカバーフィルム２０１が形成された電気絶縁性基板素材２０２を準備することができた。そして、カバーフィルムごと電気絶縁性基板素材２０２に、パンチャーマシンを用いてインナービアホール接続をするための貫通孔（直径０．２５ｍｍ）が形成された（図２（ｂ）参照）。
続いて、この貫通孔に、導電性樹脂組成物１１１´がスクリーン印刷法によって充填された（図２（ｃ）参照）。導電性樹脂組成物１１１´は、球状の銅粒子８５重量％と、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジンエポキシ製、エピコート８２８）３重量％と、グルシジルエステル系エポキシ樹脂（東都化成製、ＹＤ−１７１）９重量％と、アミンアダクト硬化剤（味の素製、ＭＹ−２４）３重量％とを混練して作製された。
次に、導電性樹脂組成物が充填された電気絶縁性基板素材２０２に１２０℃で５分間の加熱が行われた。この工程により、インナービア１０３の該中央部１０３ａにおいて穴の直径が収縮し、充填された導電性樹脂組成物が突出する形状となる（図２（ｄ）参照）。この時、中央部１０３ａの穴の直径は、開口部１０３ｂと比べて約１５〜２０％収縮された状態となっている。
次に、電気絶縁性基板素材２０２からカバーフィルム２０１が剥離され（図２（ｅ）参照）、所望の位置に基板電極１０２が形成された第１基板１０１及び第２基板１０８と、インナービア１０３の形成された電気絶縁性基板素材２０２を積層し（図２（ｆ）参照）、この積層体が、熱プレス機によってプレス温度１８０℃、圧力２０ｋｇ／ｃｍ2で６０分間加圧加熱された。
この加熱によって、電気絶縁性基板素材２０２中のエポキシ樹脂および導電性樹脂組成物１１１´中のエポキシ樹脂が硬化し、電気絶縁性基板素材２０２中の半導体素子（図１の半導体チップ１０５参照）と基板電極１０２と電気絶縁性基板素材２０２とが機械的に強固に接続された。また、この加熱によって、導電性樹脂組成物１１１´と基板電極１０２とが電気的（インナービア接続）、機械的に接続され、図８に示すような回路部品内蔵モジュール２７０が作製された。
この回路部品内蔵モジュール２７０中には、インナービアを５００個直列に連結されており、このようなインナービアが５００個直列に連結されたサンプルを１００個作製した。
本実施例によって作製された回路部品内蔵モジュールの信頼性を評価するため、半田リフロー試験および温度サイクル試験が行われた。半田リフロー試験は、ベルト式リフロー試験機を用い、最高温度が２６０℃で１０秒のサイクルを１０回繰り返すことで行われた。又、温度サイクル試験は、１２５℃で３０分間保持した後、−６０℃の温度で３０分間保持する工程を１０００サイクル繰り返すことによって行われた。
（比較例１）
比較例１の回路部品内蔵モジュールの電気絶縁性基板は、無機フィラーとしてＡｌ2Ｏ3（昭和電工（株）製ＡＳ−２０とＡＳ−４０を同量）が８５重量％、液状エポキシ樹脂が５重量％、固体エポキシ樹脂を１１重量％、硬化剤を０．３重量％、カップリング剤（味の素（株）製、チタネート系、４６Ｂ）が０．７重量％、組成として含まれている混合物を用いて作製された。すなわち、この比較例１において用いられた混合物は、上記実施例１において電気絶縁性基板を形成した混合物と比較して、ゴム成分が含まれていない点が異なっている。
また製造工程としては、図２（ｄ）で示したような充填された導電性樹脂組成物を突出させる加熱工程を行わず、それ以外の残りの工程は、実施例１と同じ工程により作製した。
半田リフロー試験および温度サイクル試験の結果、いずれの試験においても、本実施例１の回路部品内蔵モジュールは、導電性樹脂組成物によるインナービア接続の抵抗値（配線部分は除き、インナービア接続のみの抵抗値）は、試験開始前後で１０％以内の変化率であった。また、試験後にインナービア部分の断面を観察した結果、クラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。
これに対して比較例１では、インナービア接続の抵抗値変化が１０％を超えるサンプルが１０％を超え、また断面観察において、抵抗値変化が１０％を超えたサンプルのうち、クラックの発生が観察されたものがあった。これは、比較例１では、導電性樹脂組成物と電気絶縁性基板の絶縁材料との熱膨張差によりクラックが発生したものと考えられ、本実施例１では、インナービアの壁面と導電性樹脂組成物との密着強度が維持されることでクラックの発生が抑制できたと考えられる。
（比較例２）
また、比較例２として、実施例１と比較してインナービアの中央部の穴の直径を収縮させる加熱工程を行わない以外は、実施例１と同じ材料、製造方法を用いて作製したサンプルに対して、上記半田リフロー試験及び温度サイクル試験が実施された。
なお、比較例２で作製されたサンプルでは、インナービアの開口部に対する中央部の収縮率は、０％であった。
（実施例２）
また、実施例２として、実施例１と比較してインナービアの中央部の直径を収縮させる工程において、８０℃で３分加熱した以外は、実施例１と同じ条件、製造方法を用いて作製したサンプルに対して、上記半田リフロー試験及び温度サイクル試験が実施された。
なお、実施例２で作製されたサンプルでは、インナービアの開口部に対する中央部の収縮率は、約３〜５％であった。
半田リフロー試験及び温度サイクル試験の結果、比較例２においては、インナービア接続の抵抗値変化が１０％を超えるサンプルが約５％発生した。
一方、上記実施例２においては、インナービア接続の抵抗値変化が１０％を超えるサンプルが約２％発生した。
以上のように、（実施例１）と（比較例２）とから、インナービアを収縮させる加熱処理を行うことによって、信頼性が高く、品質の良い回路部品内蔵モジュールが得られることが分かる。
更に、（実施例１）と（比較例１）とから、電気絶縁性基板を形成する混合物にゴム成分を添加し、インナービアを収縮させる加熱処理を行うことによって、より信頼性が高く、品質の良い回路部品内蔵モジュールが得られることが分かる。
又、（実施例２）では、（実施例１）と比較して、加熱処理により熱収縮率が小さいものの、（比較例１）及び（比較例２）と比較すると、回路部品内蔵モジュールの信頼性及び品質が増していることが分かる。
（実施例３）
実施例３は、実施の形態２で説明した方法で回路部品内蔵モジュールを作製した一例である。
この実施例では、実施例１と同じ材料を用いて回路部品内蔵モジュールが作製された。
厚み約８００μmの両面にカバーフィルムが形成された電気絶縁性基板素材を準備し、パンチャーマシンを用いてインナービアホール接続をするための貫通孔（直径０．２５ｍｍ）が形成された（図７（ｂ）参照）。
次に、所望のインナービア１０３に０６０３サイズのチップ部品１０７（例えば、抵抗）が挿入された（図７（ｃ）参照）。本実施例では、０Ω抵抗を挿入した。
次に、インナービア１０３を収縮される加熱工程（８０℃ １０分）が行われた（図７（ｄ）参照）。この時、大きく収縮させてしまうと再度の加熱工程で収縮できなくなるため、注意が必要である。
次に、貫通孔に導電性樹脂組成物１１１´がスクリーン印刷法によって充填された（図７（ｅ）参照）。この時、印刷機を用いてスクリーン印刷を片面から導電性樹脂組成物が充填された後、反転させて再度片面から導電性樹脂組成物が充填される。これにより、挿入したチップ部品１０７と基板電極１０２との間に導電性樹脂組成物１１１´が配置される。
次に、導電性樹脂組成物１１１´が充填された電気絶縁性基板素材２０２に、１２０℃で５分間の加熱が行われた。この工程により、インナービア１０３の該中央部１０３ａにおいて穴の直径が収縮し、充填された導電性樹脂組成物が突出する形状となる（図７（ｆ）参照）。この加熱工程は、前回の加熱工程より、高温で行うことで、残った残留応力を開放しインナービアを収縮させる。
次に、電気絶縁性基板素材２０２からカバーフィルム２０１が剥離され（図７（ｇ）参照）、所望の位置に基板電極１０２が形成された第１基板１０１及び第２基板１０８と、インナービア１０３の形成された電気絶縁性基板素材２０２を積層し、これに対して、熱プレス機によってプレス温度１８０℃、圧力２０ｋｇ／ｃｍ2で６０分間加圧加熱が行われた。
この加熱によって、電気絶縁性基板素材２０２中のエポキシ樹脂および導電性樹脂組成物１１１´中のエポキシ樹脂が硬化し、電気絶縁性基板素材２０２中の半導体素子と基板電極１０２である銅箔と電気絶縁性基板素材２０２とが機械的に強固に接続された。また、この加熱によって、導電性樹脂組成物１１１と基板電極１０２、インナービア１０３に配置されたチップ部品１０７の電極と基板電極１０２とが電気的（インナービア接続）、機械的に接続された。
さらにこの後、作製された回路部品内蔵モジュールの外層面に部品を実装する際に加わる熱により、インナービア１０３に挿入されたチップ部品１０７の電極１０７ａが溶融し、導電性樹脂組成物１１１´中の金属フィラーと金属結合を行うことにより、強固な接続構造が形成される。
（比較例３）
また、比較例３として、実施例３と比較して貫通穴に電子部品１０７を挿入した後、インナービアを収縮させる加熱工程（図７（ｄ））を除く以外は、実施例３と同じ条件、製造方法を用いて作製した。
（比較例４）
また、比較例４として、実施例３と比較して貫通穴に導電性樹脂組成物１１１´をスクリーン印刷法にて充填した後、インナービアを収縮させる加熱工程（図７（ｆ））を除く以外は、実施例３と同じ条件、製造方法を用いて作製した。
これら、実施例３、比較例３、比較例４で作製されたサンプルを実施例１と同様に半田リフロー試験及び温度サイクルが行われた。
実施例３では、インナービア接続、及び部品を内蔵したビアの抵抗値は、試験開始前後で１０％以内の変化率であり、試験後にインナービア部分の断面観察を行った結果、クラックは発生せず、超音波探傷装置を用いても、特に異常は認められなかった。
比較例３においては、部品を挿入後の導電性樹脂組成物の充填工程において、部品の脱落が発生した。また部品が脱落しないものの、片側からの充填工程において部品が反対面側に偏っており、反転させて再度片側から導電性樹脂組成物を充填する工程において、導電性樹脂組成物が充填できない不具合が発生し、電気的接続に不具合を生じるサンプルが発生した。
比較例４では、半田リフロー試験及び温度サイクル試験の結果、インナービア接続の抵抗値変化が１０％を越えるサンプルが、約５％発生した。
また、部品を挿入したインナービアのインナービア接続の抵抗値変化が１０％を越えるサンプルは、約３％発生した。
本発明にかかる回路部品内蔵モジュール及び回路部品内蔵モジュールの製造方法は、放熱性及び電気的接続の信頼性を備える効果を有し、回路部品内蔵モジュール等として有用である。
１００、２５０、２６０、３００ 回路部品内蔵モジュール
１０１ 第１基板
１０２ 基板電極
１０３ インナービア
１０４ 電気絶縁性基板
１０５ 半導体チップ
１０６ チップ部品
１０７ チップ部品
１０８ 第２基板
１０９ 封止樹脂
１１０、２６１、２６２ 部品内蔵層
１１１ 導電性樹脂組成物
２０１ カバーフィルム
２０５ 飛び出し部分
４００ 回路部品内蔵モジュール
４０１ａ、４０１ｂ、４０１ｃ 絶縁性基板
４０２ａ、４０２ｂ、４０２ｃ 配線パターン
４０３ａ、４０３ｂ 回路部品
４０４ インナービア

Claims (7)

  1. 電気的な層間接続が導電性組成物を用いて行われる回路部品内蔵モジュールの製造方法であって、
    絶縁基板の素材の厚み方向に貫通孔を設け、電気的な層間接続を行うためのインナービアを１又は複数個形成するインナービア形成工程と、
    前記インナービアに導電性組成物を充填する充填工程と、
    前記インナービアの中央部の直径が、開口部の直径と比較して短くなるように加熱を行う加熱工程と、
    前記絶縁基板の素材の両面に、それぞれ部材を配置し、積層する積層工程と、
    積層された前記絶縁基板の素材及び前記部材を加圧及び加熱する加圧加熱工程とを備えた、回路部品内蔵モジュールの製造方法。
  2. 前記絶縁基板の素材にカバーフィルムを貼り付ける貼付工程と、
    前記加熱工程の後に、前記カバーフィルムを前記絶縁基板の素材から剥離する剥離工程とを更に備え、
    前記インナービア形成工程は、前記カバーフィルムとともに前記絶縁基板の素材に前記貫通孔を設ける工程であり、
    前記充填工程は、スクリーン印刷法によって、前記導電性組成物を前記インナービアに充填する工程である、請求項１記載の回路部品内蔵モジュールの製造方法。
  3. 前記インナービア形成工程は、パンチング加工によって前記貫通孔を設ける工程である、請求項１又は２記載の回路部品内蔵モジュールの製造方法。
  4. 請求項１〜３のいずれかに記載の回路部品内蔵モジュールの製造方法によって製造された回路部品内蔵モジュールであって、
    前記インナービアは、前記中央部の直径が、前記開口部の直径と比較して１０％〜５０％短い形状である、回路部品内蔵モジュール。
  5. 前記絶縁基板は、無機フィラーと樹脂成分を含む材料によって形成されており、
    前記材料には、前記無機フィラーは、７０〜９５重量％含まれており、
    前記樹脂成分には、熱硬化性樹脂とゴム成分が含まれており、
    前記ゴム成分は、分子量５万以上であり、前記樹脂中に７０重量％〜９５重量％含まれている、請求項４記載の回路部品内蔵モジュール。
  6. 前記インナービアの全部又は一部の中に回路部品が配置されている、請求項４記載の回路部品内蔵モジュール。
  7. 前記インナービアの全部又は一部に回路部品を挿入する部品挿入工程と、
    挿入された前記回路部品を挟持するように、前記インナービアの中央部の直径が、開口部の直径と比較して短くなるよう加熱を行う挟持工程を備え、
    前記充填工程は、前記部品が挿入された前記インナービアにも前記導電性組成物を充填する工程である、請求項１記載の回路部品内蔵モジュールの製造方法。
JP2010069079A 2010-03-25 2010-03-25 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法 Active JP5081267B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010069079A JP5081267B2 (ja) 2010-03-25 2010-03-25 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
TW100101634A TWI435399B (zh) 2010-03-25 2011-01-17 內藏電路零件模組及內藏電路零件模組之製造方法
CN201110078358.2A CN102201349B (zh) 2010-03-25 2011-03-22 电路元器件内置模块及电路元器件内置模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010069079A JP5081267B2 (ja) 2010-03-25 2010-03-25 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2011204811A true JP2011204811A (ja) 2011-10-13
JP5081267B2 JP5081267B2 (ja) 2012-11-28

Family

ID=44661929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010069079A Active JP5081267B2 (ja) 2010-03-25 2010-03-25 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法

Country Status (3)

Country Link
JP (1) JP5081267B2 (ja)
CN (1) CN102201349B (ja)
TW (1) TWI435399B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018006527A1 (zh) * 2016-07-05 2018-01-11 惠州市金百泽电路科技有限公司 一种覆盖膜保护化金内置元器件pcb板的制作方法
CN110678960A (zh) * 2017-06-01 2020-01-10 三菱电机株式会社 半导体装置的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6923423B2 (ja) * 2017-11-21 2021-08-18 Ｔｏｗａ株式会社 搬送装置、樹脂成形装置及び樹脂成形品の製造方法
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233996A (ja) * 1988-07-23 1990-02-05 Hokuriku Electric Ind Co Ltd 回路基板とその製造方法
JPH08172266A (ja) * 1995-07-21 1996-07-02 Hokuriku Electric Ind Co Ltd 回路基板の製造方法
JPH1117326A (ja) * 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 電子部品のハンダ付け方法
JP2001111183A (ja) * 1999-10-12 2001-04-20 Sony Corp 信頼性評価用のプリント配線基板
JP2001210955A (ja) * 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP2003243835A (ja) * 2002-02-14 2003-08-29 Hitachi Chem Co Ltd 熱硬化性接着フィルム及び多層化プリント配線板とその製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2007118323A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート、回路基板、立体回路基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233996A (ja) * 1988-07-23 1990-02-05 Hokuriku Electric Ind Co Ltd 回路基板とその製造方法
JPH08172266A (ja) * 1995-07-21 1996-07-02 Hokuriku Electric Ind Co Ltd 回路基板の製造方法
JPH1117326A (ja) * 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 電子部品のハンダ付け方法
JP2001111183A (ja) * 1999-10-12 2001-04-20 Sony Corp 信頼性評価用のプリント配線基板
JP2001210955A (ja) * 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP2003243835A (ja) * 2002-02-14 2003-08-29 Hitachi Chem Co Ltd 熱硬化性接着フィルム及び多層化プリント配線板とその製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2007118323A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート、回路基板、立体回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018006527A1 (zh) * 2016-07-05 2018-01-11 惠州市金百泽电路科技有限公司 一种覆盖膜保护化金内置元器件pcb板的制作方法
CN110678960A (zh) * 2017-06-01 2020-01-10 三菱电机株式会社 半导体装置的制造方法
CN110678960B (zh) * 2017-06-01 2023-07-14 三菱电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
TW201140716A (en) 2011-11-16
JP5081267B2 (ja) 2012-11-28
CN102201349A (zh) 2011-09-28
CN102201349B (zh) 2014-03-26
TWI435399B (zh) 2014-04-21

Similar Documents

Publication Publication Date Title
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
US6734542B2 (en) Component built-in module and method for producing the same
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
US7091593B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP5081267B2 (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法
JP5059486B2 (ja) 部品内蔵モジュールの製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
WO2021049106A1 (ja) 回路基板、回路基板の製造方法、及び電子機器
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP2010205934A (ja) 回路部品内蔵モジュール、および回路部品内蔵モジュールの製造方法
JP3505170B2 (ja) 熱伝導基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5081267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150