TWI435399B - 內藏電路零件模組及內藏電路零件模組之製造方法 - Google Patents

內藏電路零件模組及內藏電路零件模組之製造方法 Download PDF

Info

Publication number
TWI435399B
TWI435399B TW100101634A TW100101634A TWI435399B TW I435399 B TWI435399 B TW I435399B TW 100101634 A TW100101634 A TW 100101634A TW 100101634 A TW100101634 A TW 100101634A TW I435399 B TWI435399 B TW I435399B
Authority
TW
Taiwan
Prior art keywords
built
circuit component
insulating substrate
substrate
component module
Prior art date
Application number
TW100101634A
Other languages
English (en)
Other versions
TW201140716A (en
Inventor
Yukihiro Ishimaru
Yoshitake Hayashi
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201140716A publication Critical patent/TW201140716A/zh
Application granted granted Critical
Publication of TWI435399B publication Critical patent/TWI435399B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

內藏電路零件模組及內藏電路零件模組之製造方法 發明領域
本發明係有關於內藏電路零件模組及內藏電路零件模組之製造方法。
 發明背景
隨著近年電子機器之小型化、薄型化、高機能化，對安裝於印刷基板上之電子零件之高密度安裝化需求益增，且安裝有電子零件之電路基板更加需要高機能化。在此狀況下，便開發了一種將電子零件埋入基板中之內藏零件基板(參照專利文獻1為例)。
內藏零件基板係將通常安裝於印刷基板表面之主動零件(例如半導體元件)或被動零件(例如電容器)埋入基板中，故可削減基板面積。又，相較於表面安裝者，可提高配置電子零件之自由度，因此可望藉由使電子零件間之佈線最佳化，達到改善高頻特性等效果。
時至今日，內藏有電子零件之LTCC(low temperature cofired ceramics)基板業已實際運用於陶瓷基板之領域中，但因容易嚴重破裂而難以運用在大型基板上，且因需要高溫處理以致無法內藏LSI之類半導體元件，如此種種限制極多。
因此，於用樹脂製成之印刷基板中內藏零件之內藏零件基板在最近受到矚目，此不同於LTCC基板，對基板大小之限制少，並具有可內藏LSI之優點。
其次，參照第9圖，說明專利文獻1所揭示之內藏零件基板(內藏電路零件模組)。第9圖所示之內藏電路零件模組400，係由一由絕緣性基板401a、401b及401c積層而成之基板401、形成於基板401之主面及內部之佈線圖案402a、402b、402c及402d、及配置於基板401內部並連接佈線圖案之電路零件403a、403b構成。佈線圖案402a、402b、402c及402d係藉由內部通路404形成電性連接，此外絕緣性基板401a、401b及401c係由含有無機填充劑與熱固性樹脂之混合物構成。以內部通路連接法進行之電性連接可於所需之位置進行層間連接，係一可有效使佈線達到短佈線化效果之構造。
使用內部通路連接法者，揭示了一種以網版印刷法於內部通路填充導電性樹脂組成物之工法(參照專利文獻2為例)。同時並揭示一種藉由使用多孔性基材作為構成絕緣基板之材料，於加壓加熱程序中壓碎前述多孔性基材之空孔，提高厚度方向(Z方向)之壓縮率，並提高導電性樹脂組成物之導電率之工法。
此外並揭示，為以網版印刷法於內部通路填充導電性樹脂組成物，故使用一於絕緣基板黏貼覆蓋膜之程序、一進行孔加工之程序、一填充導電性樹脂組成物之程序、及一剝離覆蓋膜之程序。
先前技術文獻 專利文獻
【專利文獻1】日本專利公開公報特開平第11-220262號
【專利文獻2】日本專利公開公報特開平第6-268345號
然而，過去以內部導通孔連接法完成之基板，係由多孔性基材之樹脂系材料構成，因而有導熱度低之問題。對內藏電路零件模組而言，隨著電路零件之安裝密度越高，越需要發散零件所產生之熱，但習知之基板無法充分散熱，導致內藏電路零件模組之可靠度下降。
另一方面，若為提高導熱度而將陶瓷粉等作為基板之材料並進行高密度填充，則Z方向之壓縮率變低，從而有導電性樹脂組成物之導電率降低，且層間之電性連接可靠度下降之問題。特別是相較於一般之印刷基板，內藏電路零件模組因內藏零件故絕緣樹脂層較厚，因此Z方向之壓縮率降低成為一大課題。
本發明之目的在於考量上述習知內藏電路零件模組之課題後，提供一種散熱性及電性連接可靠度更為提升之內藏電路零件模組及其製造方法。
為達成上述目的，第1本發明係一種利用導電性組成物進行電性層間連接之內藏電路零件模組之製造方法，該製造方法具有下列程序，即：一內部通路形成程序，係於絕緣基板之素材之厚度方向設置貫通孔，形成1個或複數個用以進行電性層間連接之內部通路；一填充程序，係於前述內部通路填充導電性組成物；一加熱程序，係經由加熱使前述內部通路之中央部直徑較開口部直徑縮短；一積層程序，係於前述絕緣基板之素材兩面分別配置構件並進行積層；及一加壓加熱程序，係對經積層而成之前述絕緣基板之素材及前述構件進行加壓及加熱。
又，第2本發明乃如第1本發明之內藏電路零件模組之製造方法，更具有下列程序，即：一黏貼程序，係於前述絕緣基板之素材上黏貼覆蓋膜；及一剝離程序，係於前述加熱程序後，將前述覆蓋膜自前述絕緣基板之素材剝離；前述內部通路形成程序係同時於前述覆蓋膜及前述絕緣基板之素材設置前述貫通孔；前述填充程序係藉由網版印刷法，將前述導電性組成物填充於前述內部通路中。
又，第3本發明乃如第1本發明之內藏電路零件模組之製造方法，其中該內部通路形成程序係藉由衝孔加工設置前述貫通孔。
又，第4本發明乃如第2本發明之內藏電路零件模組之製造方法，其中該內部通路形成程序係藉由衝孔加工設置前述貫通孔。
又，第5本發明係一種內藏電路零件模組，係藉由第1～第4任一本發明之內藏電路零件模組之製造方法製成者；前述內部通路係呈前述中央部直徑較前述開口部直徑縮短10%～50%之形狀。
又，第6本發明乃如第5本發明之內藏電路零件模組，其中該絕緣基板係由含有無機填充劑與樹脂成分之材料形成；前述材料中，前述無機填充劑佔70～95重量%；前述樹脂成分中，係含有熱固性樹脂與橡膠成分；前述橡膠成分係分子量5萬以上，且於前述樹脂中佔70重量%～95重量%。
又，第7本發明乃如第5本發明之內藏電路零件模組，係於前述內部通路之全部或部分中配置有電路零件。
又，第8本發明乃如第1本發明之內藏電路零件模組之製造方法，係具有下列程序，即：一零件插入程序，係於前述內部通路之全部或部分插入電路零件；及一夾持程序，係經由加熱使前述內部通路之中央部直徑較開口部直徑縮短，以夾持業經插入之前述電路零件；前述填充程序亦於插入有前述零件之前述內部通路中填充前述導電性組成物。
藉由本發明，可提供一種散熱性及電性連接可靠度更加提升之內藏電路零件模組及其製造方法。
圖式簡單說明
第1圖係本發明實施型態1之內藏電路零件模組之截面構成圖。
第2(a)～(g)圖係用以說明本發明實施型態1之內藏電路零件模組之製造方法各程序之截面構成圖。
第3圖係本發明實施型態1之變形例之內藏電路零件模組之截面構成圖。
第4圖係本發明實施型態1之變形例之內藏電路零件模組之截面構成圖。
第5圖係本發明實施型態2之內藏電路零件模組之截面構成圖。
第6圖係顯示本發明實施型態2之內藏電路零件模組之部分擴大截面之電子顯微鏡照片。
第7(a)～(h)圖係用以說明本發明實施型態2之內藏電路零件模組之製造方法各程序之截面構成圖。
第8圖係用以說明實施例1之樣本構造之截面構成圖。
第9圖所示者係習知之內藏電路零件模組之構造。
 用以實施發明之型態
以下參照圖式，就本發明之實施型態之一例進行說明。
(實施型態1)
針對本發明之實施型態1之內藏電路零件模組予以說明。
第1圖係本發明實施型態1之內藏電路零件模組之截面構成圖。如第1圖所示，該實施型態之內藏電路零件模組100，係設有第1基板101、第2基板108、夾在第1基板101與第2基板108間之內藏零件層110。於第1基板101及第2基板108靠內藏零件層110側之主面，分別形成有基板電極102。
此外，內藏零件層110係具有本發明之絕緣基板一例之電絕緣性基板104、配置於該電絕緣性基板內部之半導體晶片105及晶片零件106、及用以電性連接第1基板101之基板電極102與第2基板108之基板電極102之內部通路103。另，半導體晶片105及晶片零件106係安裝於第1基板101之基板電極102上，半導體晶片105係利用打線接合安裝。又，半導體晶片105係覆以封裝樹脂109。
進而，內部通路103於電絕緣性基板104之厚度方向(圖中之Z方向)上之中央部103a寬度，係較開口部103b窄小。
其次，針對本實施型態1之內藏電路零件模組之製造方法予以說明。
第2(a)～(g)圖係顯示內藏電路零件模組100之製造方法之一實施型態之截面圖。另，第2(a)～(g)圖中，省略第1圖所示之半導體晶片105及晶片零件106。
首先，如第2(a)圖所示，將無機填充劑與含有樹脂成分之熱固性樹脂、固化劑及橡膠成分之混合物進行加工，形成板狀之電絕緣性基板素材202。電絕緣性基板素材202可藉由混合無機填充劑與呈未固化狀態之熱固性樹脂等做成糊狀揉合物，並將該糊狀揉合物按一定厚度成型而成。該電絕緣性基板素材202於後述第2(g)圖所示之加壓加熱程序完畢後，藉由熱固性樹脂之熱固化，形成第1圖所示之電絕緣性基板104。又，電絕緣性基板素材202相當於本發明之絕緣基板之素材之一例。
於該板狀之電絕緣性基板素材202兩面，配置覆蓋膜201，做成板狀構件210。關於覆蓋膜201，可使用如聚對苯二甲酸乙二酯或聚苯硫醚之薄膜。上述於電絕緣性基板素材202黏貼覆蓋膜201之程序即相當於本發明之黏貼程序之一例。
繼之，如第2(b)圖所示，於板狀構件210之所需位置形成貫通孔，藉以製作形成有內部通路103之板狀構件211。內部通路103可藉由例如雷射加工、以鑽頭進行加工或以衝孔機進行鑄模加工形成。另，形成該貫通孔之程序，即相當於本發明之內部通路形成程序之一例。
形成內部通路103之加工，以利用衝孔機進行之衝孔加工較佳，此係其具有將應變累積於電絕緣性基板素材202中，並藉由後續之加熱程序縮小內部通路直徑之效果之故。藉由衝孔加工形成內部通路103者係如第2(b)圖所示，將通路加工成加工後之形狀呈與衝孔加工之鑄模銷約略等徑之直線形狀，但衝孔加工係一於材料上施以壓縮應力進行加工之加工方法，故形成應變累積於材料中之狀態。因此，藉由後述之加熱程序使應變鬆弛，可將內部通路103之形狀做成Z方向上中央部103a(參照第2(d)圖)之直徑較開口部103b短之形狀。惟，若為含有許多橡膠成分之電絕緣性基板，有時係藉由在加工後釋放應變，縮小通路直徑。
繼之，如第2(c)圖所示，於內部通路103填充導電性樹脂組成物111′，製作板狀構件212。導電性樹脂組成物111′之填充，係將具有內部通路103之電絕緣性基板素材202設置於印刷機(未予圖示)之工作台上，並直接由覆蓋膜201上印刷導電性樹脂組成物111′。此時，上面之覆蓋膜201達成作為印刷光罩，與防止電絕緣性基板素材202表面受到污染之任務。另，於內部通路103填充導電性樹脂組成物111′之程序，即相當於本發明之填充程序之一例。又，導電性樹脂組成物111′於後述之第2(g)圖所示之加壓加熱程序完畢後，藉由所含之熱固性樹脂之熱固化，形成第1圖所示之導電性樹脂組成物111。
此時，導電性樹脂組成物111′之表面形狀，於印刷面側(參照第2(c)圖中之面220)因導電性樹脂組成物之黏性而內凹形成凹陷狀，相反面側則因押入印刷機之工作台面而形成平坦形狀。
繼之，如第2(d)圖所示，對板狀構件212進行加熱處理，使內部通路103之Z方向上中央部103a之孔穴直徑較開口部103b收縮，製作成導電性樹脂組成物111′由表面213a、213b突出之板狀構件213。其中，該加熱處理程序下之加熱溫度、時間若過長，將使B階段狀態之電絕緣性基板素材202加速固化，降低後續第2(g)圖所示之加壓加熱程序中之接著強度，故宜控制在不過度促進固化之程度。藉由加熱處理程序，釋放電絕緣性基板素材202中之應變以縮小內部通路103之中央部103a之孔穴直徑，因此該熱處理程序宜以高溫且於短時間內進行。
如此一來，於內部通路103填充導電性樹脂組成物111′後，藉由施以加熱，使內部通路103之中央部103a直徑縮小，擠壓所填充之導電性樹脂組成物111′形成由內部通路103之開口部103b鼓出之形狀。該施加熱之程序，即相當於本發明之加熱程序之一例。
繼之，如第2(e)圖所示，由電絕緣性基板素材202剝離覆蓋膜201，製作導電性樹脂組成物111′由電絕緣性基板素材202突出之板狀構件214。另，導電性樹脂組成物111′之突出部分以鼓出部分205示之。該剝離覆蓋膜201之程序，即相當於本發明之剝離程序之一例。
其中，過去剝離覆蓋膜201時，有內部通路103中之導電性樹脂組成物111′因覆蓋膜201拉扯而脫落之情形，但本實施型態中，因內部通路103之形狀呈中央部103a較開口部103b狹小之之形狀，使導電性樹脂組成物111′與內部通路103間之摩擦變大，故可抑制導電性樹脂組成物111′脫落。
該第2(e)圖所示之導電性樹脂組成物111′之鼓出部分205，對內部通路103之電性連接可靠度有極大影響。如第2(g)圖所示，因最終形成埋入基板電極102之形狀，故導電性樹脂組成物111′之鼓出部分205與基板電極102之厚度份，壓縮導電性樹脂組成物111′。基本上，壓縮量越大導電性樹脂組成物111′中之導電填充劑與基板電極102之接觸面積、及導電填充劑間之接觸面積越大，因此電阻值降低，並得到高導電率，且內部通路之品質提高。
在此，可考慮藉由增加基板電極102之厚度，擴大導電性樹脂組成物111′之鼓出部分205，但若基板電極102增厚則無法形成精細之基板圖案，故有所限制。此外若基板電極102厚，則將基板電極102埋入電絕緣性基板素材202中時，一旦電絕緣性基板素材202之樹脂流動性不足，將於基板電極102與電絕緣性基板素材202間產生空隙，而成為絕緣劣化等之原因。
另外亦可考慮增厚覆蓋膜201以擴大導電性樹脂組成物111′之鼓出部分205，但剝離覆蓋膜201時，覆蓋膜201與導電性樹脂組成物111′之摩擦加大，容易發生前述之導電性樹脂組成物111′脫落之情形。
因此，本實施型態藉由縮小內部通路103之中央部103a直徑，可擴大導電性樹脂組成物111′之鼓出部分205，解決上述課題，並發揮可提高突出份與壓縮率，得到高導電率之效果。
繼之，如第2(f)、(g)圖所示，將第1基板101、第2基板108及板狀構件214對齊重疊並進行加壓形成埋設有電路零件之板狀體後，藉由對該板狀體加熱，使電絕緣性基板素材202中之熱固性樹脂固化，形成電絕緣性基板104，且導電性樹脂組成物111′中之熱固性樹脂亦固化，製成內藏電路零件之內藏電路零件模組。另，上述第2圖中，省略第1圖所示之半導體晶片105及晶片零件106，但於第2(f)圖之第2基板108之基板電極102中業已安裝半導體晶片105及晶片零件106之狀態下，只要進行第1基板101、板狀構件214及第2基板108之加壓即可。再者，加壓時，為保護半導體零件105，宜覆以封裝樹脂109(參照第1圖)。由上述第2(f)圖可知，將第1基板101、第2基板108及板狀構件214對齊重疊之程序，即相當於本發明之積層程序之一例。又，對重疊而成者進行加壓、加熱之程序，相當於本發明之加壓加熱程序之一例。此外，第1基板101及第2基板108則相當於本發明之構件之一例。
又，加熱係以電絕緣性基板素材202及導電性樹脂組成物111′中之熱固性樹脂產生固化之溫度以上之溫度(例如150℃～260℃)進行。藉由該加熱，可使基板電極102、電路零件(半導體晶片105、晶片零件106)與電絕緣性基板104間形成穩固之機械性接著。此外，藉由內部通路103中之導電性樹脂組成物111，可電性連接第1基板101之基板電極102與第2基板108之基板電極102。另，藉由加熱使電絕緣性基板素材202及導電性樹脂組成物111′中之熱固性樹脂固化時，在加熱之同時，以10kg/cm2 ～200kg/cm2 之壓力進行加壓，可提升電路零件模組之機械性強度(以下實施型態中亦同)。
本實施型態1所示之內藏電路零件模組100，可藉由電絕緣性基板104所含之無機填充劑達到高導熱率，故可迅速傳導電路零件(半導體晶片105)所產生之熱。因此，可製得一可靠度高之內藏電路零件模組。
又，內藏電路零件模組100中，具有用以於電絕緣性基板104進行層間連接之內部通路103，其形狀係加工成電絕緣性基板104之厚度方向中央部103a之直徑較開口部103b之直徑縮短之狀態。
如此一來，藉由內部通路103之中央部103a縮小，可形成導電性樹脂組成物111′之鼓出部分205，因此在加壓加熱程序中導電性樹脂組成物111′於Z方向(厚度方向)上之壓縮率變大，並得到高導電性。
又，由於內部通路103之中央部103a縮小，因此內部通路103之壁面與導電性樹脂組成物111′之摩擦變大，且於熱震測試等長期可靠度測試下，可維持內部通路103之壁面與導電性樹脂組成物111′之黏附強度，從而可抑制裂隙產生，改善內部通路之可靠度。
進而，在形成電絕緣性基板104之材料中添加橡膠成分，具有可擴大衝孔加工所累積之應變，並可再縮小內部通路103之中央部103a之直徑，增加內部通路開口部103b外之導電性樹脂組成物111′鼓出量之效果。因此，可於第2(g)圖所示之加壓加熱程序時提高導電性樹脂組成物之壓縮率，故可使導電率提升。
又，該實施型態1所示之內藏電路零件模組100中，上下之基板電極102係藉由填充於電絕緣性基板104之內部通路103中之導電性樹脂組成物111連接，散熱性亦佳。因此，內藏電路零件模組100可高密度安裝電路零件。
其次，詳細說明上述本實施型態1之內藏電路零件模組100之構造及製造方法。
如上所述，電絕緣性基板104係由含有無機填充劑與樹脂成分之混合物形成，樹脂成分包含熱固性樹脂、固化劑及橡膠成分。且該混合物中，宜含有無機填充劑70重量%～95重量%。進而，樹脂成分中(樹脂成分設為100)，含有分子量5萬以上之橡膠成分且佔20重量%～60重量%更佳。
又，本發明所用之熱固性樹脂並無特殊限制，理想者為環氧樹脂，並宜將常溫下呈液狀之樹脂與常溫下呈固體狀之樹脂混合使用。液狀樹脂可舉Epikote828(日文： )、Epikote815(Japan Epoxy Resin(股)(日文： (株))製)、Epiclon850(日文：)、Epiclon840(大日本Ink化學(股)(日文：大日本化学(株))製)、WE-2025(日本Pelnox公司(日文：日本 社)製)等為例。又，固體狀樹脂可舉1001、1002、1003(Japan Epoxy Resin(股)製)等為例。
常溫下呈液狀之樹脂與常溫下呈固體狀之樹脂，於電絕緣性基板之B階段狀態中，彈性率大為不同。舉例言之，只用液狀樹脂形成絕緣基板者，於B階段狀態下彈性率過大，因此產生無法於用以形成內部通路之衝孔加工時保持孔徑之情形。此外只用固體狀樹脂形成絕緣基板者，於B階段狀態下彈性率小，因此衝孔加工時之應變未變大，降低衝孔加工後之加熱程序(參照第2(d)圖)所帶來之孔徑縮小效果。
又，基於材料之保存穩定性，固化劑宜使用潛伏性固化劑。潛伏性固化劑可舉以二氰二胺為代表之潛伏性固化劑為例，如2200～2277(ThreeBond公司(日文： 社)製)等。
又，樹脂成分中添加分子量5萬以上之橡膠成分，係因僅藉由液狀環氧樹脂有時無法確保加熱時可有效極盡縮小孔穴直徑之彈性率。樹脂成分中橡膠成分之量若未達20重量%，有時無法發揮提高彈性率之效果，若超過60重量%則彈性率過高，將產生衝孔加工時無法保持孔徑之情形。因此，樹脂成分中橡膠成分之量，宜為20重量%以上且60重量%以下。又，該橡膠成分宜為含有環氧基1～10莫耳%之丙烯酸橡膠。橡膠成分之端環氧基有左右固化之作用，防止因添加橡膠成分而導致固化時Tg(玻璃轉移點)急遽下降，進而提升與環氧之相容性。該種橡膠成分，可舉HTR-860P-3(帝國化學產業(股)製)等為例。
用以提高電絕緣性基板104之散熱性之無機填充劑，宜含有選自Al2 O3 、MgO、BN、AlN及SiO2 之至少一種無機填充劑。藉由使用該等無機填充劑，可製得散熱性佳之電絕緣性基板。又，使用MgO作為無機填充劑者，可增加電絕緣性基板之線膨脹係數。又，使用SiO2 (特別是非晶質SiO2 )作為無機填充劑者，可縮小電絕緣性基板之介電常數。此外，使用BN作為無機填充劑者，可降低線膨脹係數。
無機填充劑相對於用以形成電絕緣性基板104之混合物，宜含有70重量%至95重量%。無機填充劑之形狀宜為球形，平均粒子徑宜為0.1μm以上、100μm以下。
形成電絕緣性基板之混合物中無機填充劑之量為70重量%以下者，有加壓加熱時樹脂混合物之流動性大，以致於B階段狀態下之膜厚容易不均之情形。反之，若超過95重量%，則有覆蓋膜等黏貼困難之情形。進而，有B階段狀態下柔韌性降低，以致處理時容易產生裂痕等之情形。
又，無機填充劑之平均粒子徑為0.1μm時，難以於混合物中添加無機填充劑達70重量%之含有量。無機填充劑之平均粒子徑為100μm以上時，則有衝孔加工之可加工性受阻之情形。又，無機填充劑之粒子徑分佈，宜為混雜小粒徑填充劑與大粒徑填充劑之雙峰分佈。藉由形成雙峰分佈，既可高度填充填充劑，並可保有B階段狀態下樹脂混合物之流動性。另，粒徑分佈並非以雙峰為限，呈多峰分佈亦可。該種無機填充劑，可舉AS-20、AS-50(昭和電工(股)製)等為例。又，為提升無機填充劑之表面改質及分散性，宜添加矽烷偶合劑。所謂矽烷偶合劑，可舉A-187、A-189、A-1100、A-1160(Nippon Unicar(股)(日文：日本(株))製)等為例。
另，形成絕緣基板之混合物中，更可含有分散劑、著色劑、離型劑。
基板電極102係由具導電性之物質組成，例如由銅箔或導電性樹脂組成物形成。使用銅箔作為基板電極102者，舉例言之，可使用經電鍍製成之厚度18μm～35μm左右之銅箔。為提升銅箔與電絕緣性基板104之接著性，宜使銅箔接觸電絕緣性基板104該面經過粗化。又，銅箔亦可使用銅箔表面業經偶合處理者，或於銅箔表面鍍敷有錫、鋅或鎳者，以提升接著性及抗氧化性。此外，基板電極102亦可使用由蝕刻法或衝鍛法形成之金屬板之引線框架。
本實施型態於電路零件部分，係將主動零件之半導體晶片105及被動零件之晶片零件106內藏於電絕緣性基板104內，但僅內藏主動零件或被動零件任一方亦可。
另，主動零件可使用如電晶體、IC、LSI等半導體元件。半導體元件亦可為半導體裸晶。又，被動零件可使用晶片狀之電阻、晶片狀之電容器或晶片狀電感器等。
本實施型態1中，半導體晶片105係藉由打線接合安裝於基板電極102上，但並非以此為限，亦可藉由如覆晶接合進行安裝。
又，填充於內部通路103中之導電性物質係使用導電性樹脂組成物111，但凡為熱固性之導電性物質即可(以下實施型態亦同)。熱固性之導電性物質，舉例言之，可使用金屬粒子與熱固性樹脂混合而成之導電性樹脂組成物。金屬粒子可使用金、銀、銅或鎳等。金、銀、銅或鎳因導電性高故適於使用，其中銅因導電性高且泳動少而尤為適用。熱固性樹脂可使用如環氧樹脂、酚樹脂或氰酸樹脂。其中又以環氧樹脂之耐熱性高而尤為適用。
又，本實施型態中，係內部通路103之中央部103a直徑較開口部103b直徑縮窄，相較於內部通路之形狀呈直線形時，因導電性樹脂組成物111′較突出，故導電率提高，而呈Z方向中央部103a之直徑較開口部103b之直徑縮短10%～50%之形狀者，可使內部通路103之可靠度更加提升。舉例言之，若為10%以下，將有Z方向上之壓縮率提升程度少，不見導電率提升之情形。反之若縮小達50%以上，則有導電性樹脂組成物111′填充困難之情形。
另，上述實施型態中，係藉由衝孔加工形成內部通路103，但亦可藉由其他加工法(例如雷射加工、鑽孔加工等)形成。惟，為對電絕緣性基板素材202施加更大壓縮應力，以產生更大之應變，則以衝孔加工較佳。
又，上述實施型態中，係利用網版印刷法於內部通路填充導電性樹脂組成物，但並非以此方法為限，舉例言之，亦可藉由灌注導電性樹脂，將內部通路一一填充。
又，本實施型態1中第1圖所示之內藏電路零件模組100顯示，基板電極102係形成於本發明之構件一例之第1基板101及第2基板108上，但亦可無第1基板101及第2基板108。第3圖所示者即此種未設有第1基板101及第2基板108之內藏電路零件模組250。製造第3圖所示之內藏電路零件模組250時，係將第2(f)圖所示之第1基板101及第2基板108改為配置設有基板電極102之離型構件。且進行第2(g)圖所示之加壓加熱程序後，將離型構件自電絕緣性基板104剝離，製成內藏電路零件模組250。此時，離型構件相當於本發明之構件之一例。
又，第1圖中係形成1層夾在基板電極中之內藏零件層110，但亦可於外側再形成內藏零件層，將內藏零件層做成多層構造(以下實施型態亦同)。第4圖所示者即此種多層構造之內藏電路零件模組260。第4圖所示之內藏電路零件模組260係於第1基板101與第2基板108間，設有3層內藏零件層110、261、262。
又，第1圖所示之內藏電路零件模組100顯示，於第1基板101及第2基板108之靠電絕緣性基板104側之相對面，未設有電路零件，但安裝電路零件亦可。第4圖之內藏電路零件模組260亦同。又，第3圖所示之內藏電路零件模組250顯示，於基板電極102之與電絕緣性基板104之相對面側未安裝有電路零件，但安裝電路零件亦可。藉此，可更高密度安裝電路零件。
(實施型態2)
以下，針對本發明之實施型態2之內藏電路零件模組予以說明。本實施型態2之內藏電路零件模組與實施型態1在基本構造上相同，不同之處在於內部通路內藏有電路零件。因此，本實施型態2係專注於與實施型態1相異之處進行說明。另，對於與實施型態1相同之構成部分則標示同一元件符號。
第5圖係本實施型態2之內藏電路零件模組300之截面構成圖。第6圖係配置於內部通路103中之晶片零件107之擴大截面照片。
如第5圖所示，該實施型態之內藏電路零件模組300中，係設有第1基板101、第2基板108及形成於第1基板101與第2基板108間之內藏零件層110。且內藏零件層110中設有電絕緣性基板104、設於第1基板101及第2基板108之靠電絕緣性基板104側之基板電極102、配置於電絕緣性基板104內部之半導體晶片105及晶片零件106、為使第1基板101與第2基板108之基板電極102間形成連接之內部通路103。
進而，如第5圖及第6圖所示，本實施型態2之內藏電路零件模組300係於內部通路103內設有晶片零件107。又，於晶片零件107上下設有晶片零件107之電極107a，並藉由填充於內部通路103之導電性樹脂組成物111，與基板電極102電性連接。
另，電絕緣性基板、導電性樹脂組成物等之材料與實施型態1所說明者相同。又，第5圖所示之內藏電路零件模組300顯示，基板電極102係形成於第1基板101及第2基板108上，但無第1基板101及第2基板108亦可。
其次，說明本實施型態2之內藏電路零件模組300之製造方法。第7(a)～(h)圖係用以說明本實施型態2之內藏電路零件模組300之製造方法之截面構成圖。另，第7(a)～(h)圖中，將第5圖所說明之半導體晶片105及晶片零件106等予以省略。
起初，如第7(a)圖所示，將無機填充劑與含有熱固性樹脂、固化劑及橡膠成分之混合物進行加工，形成板狀之電絕緣性基板素材202。電絕緣性基板素材202可藉由混合無機填充劑與呈未固化狀態之熱固性樹脂等做成糊狀揉合物，並將該糊狀揉合物按一定厚度成型而成。
於該板狀之電絕緣性基板素材202兩面，配置覆蓋膜201，做成板狀構件210。關於覆蓋膜201，可使用如聚對苯二甲酸乙二酯或聚苯硫醚之薄膜。上述於電絕緣性基板素材202兩面配置覆蓋膜201之程序即相當於本發明之黏貼程序之一例。
繼之，如第7(b)圖所示，於板狀構件210之所需位置形成貫通孔，藉以製作形成有內部通路103之板狀構件211。形成該貫通孔之程序，即相當於本發明之內部通路形成程序之一例。
繼之，如第7(c)圖所示，於內部通路103插入本發明之電子零件一例之晶片零件107，製成插入有晶片零件107之板狀構件312。另，內部通路103之孔穴直徑，宜大於所插入之電子零件之大小。若孔穴直徑小，在插入電子零件時，將刨刮內部通路103之壁面，因而有刨渣留在零件電極周邊，阻礙電子零件與導電性樹脂組成物連接之情形。如上所述，將晶片零件107插入內部通路103之程序，即相當於本發明之零件插入程序之一例。
繼之，如第7(d)圖所示，對插入有晶片零件107之板狀構件312進行加熱處理，製作成板狀構件313。經由該加熱處理，使內部通路103之中央部103a之直徑收縮，以藉內部通路103之壁面夾持晶片零件107，使晶片零件107固定於內部通路103內。另，該加熱處理程序下之加熱溫度、時間一長，於後續程序再次進行加熱處理時將無法再收縮直徑，故宜控制該收縮達可固定晶片零件107之程度即可。上述藉由加熱程序使晶片零件107受到內部通路103之壁面夾持之程序，即相當於本發明之夾持程序之一例。
繼之，如第7(e)圖所示，於內部通路103填充導電性樹脂組成物111′，製作成板狀構件314。導電性樹脂組成物111′係由板狀構件313之兩面進行填充，以使內部通路103中之晶片零件107與基板電極102形成電性連接。
利用印刷機由板狀構件313(參照第7(d)圖)之一面填充導電性樹脂組成物111′後，再由相反另一面以印刷進行導電性樹脂組成物111′之填充。此時，晶片零件107與內部通路103之壁面間若有空隙，導電性樹脂組成物111′將流出而引發短路。因此，必須藉由第7(d)圖所示之加熱處理程序預先消弭空隙。該填充導電性樹脂組成物111′之程序，即相當於本發明之填充程序之一例。
繼之，如第7(f)圖所示，藉由進行再次加熱處理，使內部通路103之中央部103a直徑更為收縮，製成導電性樹脂組成物111′突出之板狀構件315。該加熱處理程序下之加熱溫度、時間若過長，將使B階段狀態之電絕緣性基板素材202加速固化，降低後續加壓加熱程序中之接著強度，故宜控制在不過度促進固化之程度。該第2次加熱處理程序，宜以較第7(d)圖所示之第1次加熱處理程序高之溫度進行。該加熱處理程序則相當於本發明之加熱程序之一例。
繼之，如第7(g)圖所示，由第7(f)圖所示之板狀構件315剝離覆蓋膜201，製作成板狀構件316。過去剝離覆蓋膜201時，有內部通路103中之導電性樹脂組成物111′因覆蓋膜201拉扯而脫落之情形，本實施型態中晶片零件107亦有可能脫落，但因內部通路103之中央部103a直徑較開口部103b窄縮，故壁面與導電性樹脂組成物111′及晶片零件107間之摩擦變大，從而可抑制脫落。該剝離覆蓋膜201之程序，即相當於本發明之剝離程序之一例。
繼之，如第7(h)圖所示，將第1基板101、第2基板108與板狀構件316對齊重疊並進行加壓形成埋設有電路零件之板狀體後，藉由對該板狀體加熱，使電絕緣性基板素材202及導電性樹脂組成物111′中之熱固性樹脂固化，製成埋設有電路零件之內藏電路零件模組300。另，上述將第1基板101、第2基板108與板狀構件316對齊重疊之程序，即相當於本發明之積層程序之一例。又，對重疊而成者進行加壓、加熱之程序，相當於本發明之加壓加熱程序之一例。
由此可知，本實施型態2之內藏電路零件模組係利用加熱處理使內部通路之Z方向中央部收縮，令電子零件受到內部通路夾持，因此可輕易將電子零件內藏於內部通路中。
又，藉由進行第7(f)圖所示之第2次加熱處理程序，可使內部通路更為收縮，提高填充於電子零件上下之導電性樹脂組成物之壓縮率，故可提升導電率。
又，將電子零件插入內部通路中後，進行加熱處理縮小中央部，因此內部通路之壁面與插入之零件之摩擦變大，且於剝離覆蓋膜之程序中，可降低業已插入內部通路中之零件脫落之可能性。
進而在將電子零件插入內部通路中後，藉由縮小內部通路之中央部，使插入之電子零件與內部通路之壁面緊密接合，因此可降低經網版印刷法填充之導電性樹脂組成物深入電子零件與內部通路間之間隙，造成短路之可能性。
如此一來，本實施型態中之內部通路實為非常適於作為用以內藏電子零件之構造者。
以下說明本發明之具體實施例。
(實施例1)
實施例1係以實施型態1所說明之方法製成內藏電路零件模組之一例。
該實施例中，液狀環氧樹脂係使用Japan Epoxy Resin(股)製之環氧樹脂(epikote828)。固體狀之樹脂則使用Japan Epoxy Resin(股)製之環氧樹脂(1001)。潛伏性固化劑係使用ThreeBond公司製之潛伏性固化劑(2200)。橡膠成分係使用帝國化學產業(股)製之丙烯酸改質樹脂(HTR-860P-3)。
又，無機填充劑係使用按Al2 O3 (昭和電工(股)製AS-20與AS-40同量混合成者)佔85重量%、液狀環氧樹脂佔2重量%、固體環氧樹脂佔6重量%、橡膠成分佔6重量%、固化劑佔0.3重量%、偶合劑(味之素(股)(日文：味素(株))製，鈦酸鹽系，46B)佔0.7重量%之比例混合而成之混合物。
其次，說明第2(a)圖所示之板狀構件210之製作方法。
首先，將混合於溶媒中之糊狀混合物按特定量滴在離型膜上。該糊狀混合物係以球磨機將無機填充劑與樹脂等混合60分左右製成。離型膜係使用厚度75μm之聚對苯二甲酸乙二酯膜，並於膜表面用矽施以離型處理。
其次，於離型膜上塗敷糊狀混合物並以刮刀做成200μm之厚度，製得板狀之混合物。繼而，將形成於離型膜上之板狀混合物連同離型膜一併加熱，並於使板狀混合物之黏著性消失之條件下進行熱處理。熱處理係維持80℃之溫度達30分鐘。藉由該熱處理使板狀混合物失去黏著性，因此易於剝離離型膜。
繼之，將離型膜剝離板狀混合物，並重疊4片板狀混合物後，利用覆蓋膜(PPS：聚苯硫醚，厚度16μm)夾住，並以1kg/cm2 之壓力加壓同時以80℃之溫度加熱，製成由4片板狀混合物重疊而成且黏貼有覆蓋膜201之板狀構件210(參照第2(a)圖)。
藉此，可備妥厚度約800μm、並於兩面形成有覆蓋膜201之電絕緣性基板素材202。再以衝孔機於電絕緣性基板素材202連同覆蓋膜201上形成用以進行內部導通孔連接之貫通孔(直徑0.25mm)(參照第2(b)圖)。
繼之，藉由網版印刷法於該貫通孔中填充導電性樹脂組成物111′(參照第2(c)圖)。導電性樹脂組成物111′係按球狀銅粒子佔85重量%、雙酚A型環氧樹脂(Japan Epoxy Resin Epoxy製、Epikote828)佔3重量%、縮水甘油酯系環氧樹脂(東都化成製、YD-171)佔9重量%、胺加成物固化劑(味之素製、MY-24)佔3重量%之比例揉合製成者。
其次，對填充有導電性樹脂組成物111′之電絕緣性基板素材202以120℃加熱5分鐘。藉由該程序，形成內部通路103之該中央部103a孔穴直徑收縮，且所填充之導電性樹脂組成物111′突出之形狀(參照第2(d)圖)。此時，中央部103a之孔穴直徑係形成較開口部103b收縮約15～20%之狀態。
其次，將覆蓋膜201剝離電絕緣性基板素材202(參照第2(e)圖)，並於所需位置進行形成有基板電極102之第1基板101及第2基板108、形成有內部通路103之電絕緣性基板素材202之積層(參照第2(f)圖)，並藉由熱壓機對該積層體以熱壓溫度180℃、壓力20kg/cm2 之條件進行60分鐘之加壓加熱。
藉由該加熱，使電絕緣性基板素材202中之環氧樹脂及導電性樹脂組成物111′中之環氧樹脂固化，並使電絕緣性基板素材202中之半導體元件(參照第1圖之半導體晶片105)、基板電極102與電絕緣性基板素材202形成穩固之機械性連接。此外，藉由該加熱，可使導電性樹脂組成物111′與基板電極102形成電性(內部通路連接)與機械性連接，製成第8圖所示之內藏電路零件模組270。
該內藏電路零件模組270中，係將500個填充有導電性樹脂組成物111之內部通路103成列連結，並製成100個如上所述由500個內部通路103成列連結而成之樣本。
為評價本實施例所製成之內藏電路零件模組之可靠度，故進行迴焊測試及溫度循環測試。迴焊測試係利用帶式迴焊測試機，以在最高溫度260℃下達10秒為一循環，反覆進行10次。又，溫度循環測試係以保持125℃ 30分鐘後，保持-60℃之溫度30分鐘之程序為一循環，並反覆進行1000次循環。
(比較例1)
比較例1之內藏電路零件模組之電絕緣性基板，係使用按Al2 O3 (昭和電工(股)製AS-20與AS-40同量混合成者)85重量%、液狀環氧樹脂4重量%、固體環氧樹脂10重量%、固化劑0.3重量%、偶合劑(味之素(股)(日文：味素(株))製，鈦酸鹽系，46B) 0.7重量%之含有量比例組成之混合物作為無機填充劑而製成者。即，該比較例1中所用之混合物，相較於上述實施例1中形成電絕緣性基板之混合物，差別在於不含橡膠成分。
此外於製造程序部分，未進行第2(d)圖所示之使填充之導電性樹脂組成物突出之加熱程序，其餘程序則按與實施例1相同之程序製作。
經迴焊測試及溫度循環測試結果，於任一測試中，本實施例1之內藏電路零件模組在導電性樹脂組成物之內部通路連接之電阻值(佈線部分除外，僅內部通路連接之電阻值)部分，於測試開始前後變化率係均於10%以內。又，測試後觀察內部通路部分之截面，結果並未產生裂隙，即使以超音波探傷裝置亦無發現特殊異常之處。
相對於此，比較例1中，內部通路連接之電阻值變化超過10%之樣本超過10%，且截面觀察下，電阻值變化超過10%之樣本中，有些可觀察到業已產生裂隙。此應係比較例1中導電性樹脂組成物與電絕緣性基板之絕緣材料間之熱膨脹差造成裂隙產生，而本實施例1可藉由維持內部通路之壁面與導電性樹脂組成物之黏附強度抑制裂隙產生。
(比較例2)
又，比較例2相較於實施例1，並不進行用以使內部通路中央部之孔穴直徑收縮之加熱程序，除此之外，則以與實施例1相同之材料、製造方法製成樣本，並對樣本施以上述之迴焊測試及溫度循環測試。
另，比較例2所製作之樣本，係內部通路之中央部對開口部之收縮率為0%。
(實施例2)
又，實施例2相較於實施例1，係於使內部通路之中央部直徑收縮之程序中，以80℃加熱3分鐘，此外則以與實施例1相同之條件、製造方法製成樣本，並對樣本施以上述之迴焊測試及溫度循環測試。
另，實施例2所製作之樣本，係內部通路之中央部對開口部之收縮率約為3～5%。
經迴焊測試及溫度循環測試之結果，比較例2中，內部通路連接之電阻值變化超過10%之樣本約有5%。
此外，上述實施例2中，內部通路連接之電阻值變化超過10%之樣本約有2%。
承上，由(實施例1)與(比較例2)可知，藉由進行用以使內部通路收縮之加熱處理，可製得可靠度高且品質優良之內藏電路零件模組。
進而，由(實施例1)與(比較例1)可知，藉由在用以形成電絕緣性基板之混合物中添加橡膠成分，並進行用以使內部通路收縮之加熱處理，可製得可靠度更高且品質更優良之內藏電路零件模組。
又，由(實施例2)可知，加熱處理下之熱收縮率雖較(實施例1)小，但相較於(比較例1)及(比較例2)，內藏電路零件模組之可靠度及品質均增加。
(實施例3)
實施例3係按實施型態2所說明之方法製成內藏電路零件模組之一例。
該實施例係以與實施例1相同之材料製成內藏電路零件模組。準備一厚度約800μm且兩面形成有覆蓋膜之電絕緣性基板素材，利用衝孔機形成用以進行內部通路連接之貫通孔(直徑0.25mm)(參照第7(b)圖)。
其次，於所需之內部通路103插入0603尺寸之之晶片零件107(例如電阻)(參照第7(c)圖)。本實施例中係插入0Ω電阻。
其次，進行用以使內部通路103收縮之加熱程序(80℃10分鐘)(參照第7(d)圖)。此時，必須注意若收縮太劇則於再次加熱程序時將無法收縮。
其次，藉由網版印刷法於貫通孔填充導電性樹脂組成物111′(參照第7(e)圖)。此時，利用印刷機由一面進行網版印刷填充導電性樹脂組成物後，反轉再由一面填充導電性樹脂組成物。藉此，可於插入之晶片零件107與基板電極102間配置導電性樹脂組成物111′。
其次，對填充有導電性樹脂組成物111′之電絕緣性基板素材202以120℃加熱5分鐘。藉此程序，形成內部通路103之該中央部103a孔穴直徑收縮，且填充之導電性樹脂組成物突出之形狀(參照第7(f)圖)。該加熱程序係以高於前一次加熱程序之溫度進行，藉以釋放剩餘之殘留應力，使內部通路103收縮。
其次，由電絕緣性基板素材202剝離覆蓋膜201(參照第7(g)圖)，並將形成有基板電極102之第1基板101及第2基板108、與形成有內部通路103之電絕緣性基板素材202積層於所需之位置，再利用熱壓機對其以180℃之熱壓溫度、20kg/cm2 之壓力進行加壓加熱60分鐘。
藉由該加熱，電絕緣性基板素材202中之環氧樹脂及導電性樹脂組成物111′中之環氧樹脂產生固化，使電絕緣性基板素材202中之半導體元件、基板電極102之銅箔與電絕緣性基板素材202形成穩固之機械性連接。且，藉由該加熱，使導電性樹脂組成物111與基板電極102、配置於內部通路103之晶片零件107之電極與基板電極102形成電性(內部通路連接)及機械性連接。
進而，藉由於製成之內藏電路零件模組之外層面安裝零件時所施加之熱，使插入內部通路103中之晶片零件107之電極107a熔融，並與導電性樹脂組成物111′中之金屬填充劑進行金屬鍵結，可形成強而穩固之連接構造。
(比較例3)
又，比較例3相較於實施例3，係於貫通孔插入電子零件(晶片零件107)後，刪除使內部通路103收縮之加熱程序(第7(d)圖)，除此之外則採用與實施例3相同之條件、製造方法製作。
(比較例4)
又，比較例4相較於實施例3，係於以網版印刷法於貫通孔填充導電性樹脂組成物111′後，刪除使內部通路103收縮之加熱程序(第7(f)圖)，除此之外則採用與實施例3相同之條件、製造方法製作。
如同實施例1，對該等實施例3、比較例3、比較例4所製成之樣本進行迴焊測試及溫度循環。
實施例3中，內部通路連接、及內藏零件之通路之電阻值，於測試開始前後之變化率在10%以內，測試後觀察內部通路部分之截面，結果並未產生裂隙，以超音波探傷裝置亦查無特別異常。
比較例3中，於插入零件後之填充導電性樹脂組成物程序時，產生零件脫落之情形。或零件雖未脫落但由一側進行填充程序時零件偏向相反面側，導致反轉後再由一側填充導電性樹脂組成物時，無法填充導電性樹脂組成物，並產生電性連接不良之樣本。
比較例4中，經迴焊測試及溫度循環測試結果，內部通路連接之電阻值變化超過10%之樣本，約有5%。此外，業已插入零件之內部通路之內部通路連接電阻值變化超過10%之樣本，約有3%。
產業上之可利用性
本發明之內藏電路零件模組及內藏電路零件模組之製造方法，係具有散熱性及電性連接可靠度兼備之效果，並為有用之內藏電路零件模組等。
100、250、260、270、300．．．內藏電路零件模組
101．．．第1基板
102．．．基板電極
103．．．內部通路
103a．．．中央部
103b．．．開口部
104．．．電絕緣性基板
105．．．半導體晶片
106、107．．．晶片零件
107a．．．電極
108．．．第2基板
109‧‧‧封裝樹脂
110、261、262‧‧‧內藏零件層
111、111′‧‧‧導電性樹脂組成物
201‧‧‧覆蓋膜
202‧‧‧電絕緣性基板素材
205‧‧‧鼓出部分
210、211、212、213、214、312、313、314、315、316‧‧‧板狀構件
213a、213b‧‧‧表面
220、221‧‧‧面
400‧‧‧內藏電路零件模組
401‧‧‧基板
401a、401b、401c‧‧‧絕緣性基板
402a、402b、402c、402d‧‧‧佈線圖案
403a、403b‧‧‧電路零件
404‧‧‧內部通路
第1圖係本發明實施型態1之內藏電路零件模組之截面構成圖。
第2(a)～(g)圖係用以說明本發明實施型態1之內藏電路零件模組之製造方法各程序之截面構成圖。
第3圖係本發明實施型態1之變形例之內藏電路零件模組之截面構成圖。
第4圖係本發明實施型態1之變形例之內藏電路零件模組之截面構成圖。
第5圖係本發明實施型態2之內藏電路零件模組之截面構成圖。
第6圖係顯示本發明實施型態2之內藏電路零件模組之部分擴大截面之電子顯微鏡照片。
第7(a)～(h)圖係用以說明本發明實施型態2之內藏電路零件模組之製造方法各程序之截面構成圖。
第8圖係用以說明實施例1之樣本構造之截面構成圖。
第9圖所示者係習知之內藏電路零件模組之構造。
100．．．內藏電路零件模組
101．．．第1基板
102．．．基板電極
103．．．內部通路
103a．．．中央部
103b．．．開口部
104．．．電絕緣性基板
105．．．半導體晶片
106．．．晶片零件
108．．．第2基板
109．．．封裝樹脂
110．．．內藏零件層
111．．．導電性樹脂組成物

Claims (6)

  1. 一種內藏電路零件模組之製造方法，係利用導電性組成物進行電性層間連接者；該製造方法具有下列程序，即：內部通路形成程序，係於絕緣基板之素材之厚度方向設置貫通孔，形成1個或複數個用以進行電性層間連接之內部通路；填充程序，係於前述內部通路填充導電性組成物；加熱程序，係進行加熱來使前述內部通路之中央部直徑較開口部直徑短；積層程序，係於前述絕緣基板之素材兩面分別配置構件並進行積層；及加壓加熱程序，係對已積層之前述絕緣基板之素材及前述構件進行加壓及加熱，且該內藏電路零件模組之製造方法更具有下列程序，即：黏貼程序，係於前述絕緣基板之素材上黏貼覆蓋膜；及剝離程序，係於前述加熱程序後，將前述覆蓋膜自前述絕緣基板之素材剝離；前述內部通路形成程序係同時於前述覆蓋膜及前述絕緣基板之素材設置前述貫通孔；前述填充程序係藉由網版印刷法，將前述導電性組成物填充於前述內部通路中。
  2. 如申請專利範圍第1項之內藏電路零件模組之製造方法，其中該內部通路形成程序係藉由衝孔加工設置前述 貫通孔。
  3. 一種內藏電路零件模組，係藉由申請專利範圍第1或2項之內藏電路零件模組之製造方法製成者；前述內部通路係呈前述中央部直徑較前述開口部直徑短10%~50%之形狀。
  4. 如申請專利範圍第3項之內藏電路零件模組，其中該絕緣基板係由含有無機填充劑與樹脂成分之材料形成；前述材料中，前述無機填充劑佔70~95重量%；前述樹脂成分中，係含有熱固性樹脂與橡膠成分；前述橡膠成分係分子量5萬以上，且於前述樹脂成分中佔20重量%~60重量%。
  5. 如申請專利範圍第3項之內藏電路零件模組，係於前述內部通路之全部或部分中配置有電路零件。
  6. 如申請專利範圍第1項之內藏電路零件模組之製造方法，係具有下列程序，即：零件插入程序，係於前述內部通路之全部或部分插入電路零件；及夾持程序，係進行加熱來使前述內部通路之中央部直徑較開口部直徑短，以夾持業經插入之前述電路零件；前述填充程序亦於插入有前述零件之前述內部通路中填充前述導電性組成物。
TW100101634A 2010-03-25 2011-01-17 內藏電路零件模組及內藏電路零件模組之製造方法 TWI435399B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010069079A JP5081267B2 (ja) 2010-03-25 2010-03-25 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法

Publications (2)

Publication Number Publication Date
TW201140716A TW201140716A (en) 2011-11-16
TWI435399B true TWI435399B (zh) 2014-04-21

Family

ID=44661929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101634A TWI435399B (zh) 2010-03-25 2011-01-17 內藏電路零件模組及內藏電路零件模組之製造方法

Country Status (3)

Country Link
JP (1) JP5081267B2 (zh)
CN (1) CN102201349B (zh)
TW (1) TWI435399B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106132113B (zh) * 2016-07-05 2018-12-07 惠州市金百泽电路科技有限公司 一种覆盖膜保护化金内置元器件pcb板的制作方法
US11018004B2 (en) * 2017-06-01 2021-05-25 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP6923423B2 (ja) * 2017-11-21 2021-08-18 Ｔｏｗａ株式会社 搬送装置、樹脂成形装置及び樹脂成形品の製造方法
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
JP2022028180A (ja) * 2020-08-03 2022-02-16 日本航空電子工業株式会社 デバイス及びデバイスの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610036B2 (ja) * 1988-07-23 1997-05-14 北陸電気工業 株式会社 回路基板
JP2683330B2 (ja) * 1995-07-21 1997-11-26 北陸電気工業株式会社 回路基板の製造方法
JP4117807B2 (ja) * 1997-06-24 2008-07-16 松下電工株式会社 電子部品のハンダ付け方法
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2001111183A (ja) * 1999-10-12 2001-04-20 Sony Corp 信頼性評価用のプリント配線基板
JP3246502B2 (ja) * 2000-01-27 2002-01-15 松下電器産業株式会社 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003243835A (ja) * 2002-02-14 2003-08-29 Hitachi Chem Co Ltd 熱硬化性接着フィルム及び多層化プリント配線板とその製造方法
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP4259510B2 (ja) * 2005-10-26 2009-04-30 パナソニック電工株式会社 エポキシ樹脂無機複合シート、回路基板、立体回路基板
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法

Also Published As

Publication number Publication date
CN102201349A (zh) 2011-09-28
JP5081267B2 (ja) 2012-11-28
TW201140716A (en) 2011-11-16
JP2011204811A (ja) 2011-10-13
CN102201349B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
US6734542B2 (en) Component built-in module and method for producing the same
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
KR20030032892A (ko) 부품 내장 모듈과 그 제조 방법
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
TWI435399B (zh) 內藏電路零件模組及內藏電路零件模組之製造方法
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
US10905016B2 (en) Using a partially uncured component carrier body for manufacturing component carrier
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP2008244191A (ja) 部品内蔵基板の製造方法
JP2003298213A (ja) プリント配線板とその製造方法
JP2010177296A (ja) 半導体装置及び半導体装置実装基板
JP4231229B2 (ja) 半導体パッケージ
TW516352B (en) Manufacturing method for printed circuit board
JP2005050880A (ja) 配線基板及び電気素子モジュール並びにその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees