KR20120004777A - 전자 부품 모듈 및 이의 제조방법 - Google Patents

전자 부품 모듈 및 이의 제조방법 Download PDF

Info

Publication number
KR20120004777A
KR20120004777A KR1020100065449A KR20100065449A KR20120004777A KR 20120004777 A KR20120004777 A KR 20120004777A KR 1020100065449 A KR1020100065449 A KR 1020100065449A KR 20100065449 A KR20100065449 A KR 20100065449A KR 20120004777 A KR20120004777 A KR 20120004777A
Authority
KR
South Korea
Prior art keywords
electronic component
circuit pattern
insulating layer
component module
manufacturing
Prior art date
Application number
KR1020100065449A
Other languages
English (en)
Inventor
김영재
정재우
유영석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100065449A priority Critical patent/KR20120004777A/ko
Priority to JP2011065372A priority patent/JP2012019192A/ja
Priority to US13/064,546 priority patent/US20120008287A1/en
Priority to CN2011100971539A priority patent/CN102316676A/zh
Publication of KR20120004777A publication Critical patent/KR20120004777A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 전자 부품 모듈 및 이의 제조방법에 관한 것으로, 본 발명에 따른 전자 부품 모듈은 제1 회로 패턴이 매립된 제1면을 갖는 제1 절연층; 상기 제1 회로 패턴에 실장되며, 전극부의 위치가 서로 다른 적어도 1종 이상의 전자 부품; 및 상기 전자 부품을 감싸는 몰딩막;을 포함한다. 본 실시형태에 따르면, 회로 패턴이 형성된 두께가 얇은 절연층을 포함하여 박막화된 전자 부품 모듈의 제공이 가능하다.

Description

전자 부품 모듈 및 이의 제조방법{Electronic component module and method for manufacturing the same}
본 발명은 전자 부품 모듈 및 이의 제조방법에 관한 것으로서, 보다 구체적으로는 박막화된 전자 부품 모듈을 제공하고, 제조 공정이 단순한 전자 부품 모듈의 제조방법에 관한 것이다.
인쇄 회로 기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 회로 패턴이 형성된 것으로, 인쇄 회로 기판에 실장된 부품들을 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행한다.
전자 제품의 소형화, 박판화, 고밀도화, 및 팩키지(package)화 되는 추세에 따라 인쇄 회로 기판(Printed Circuit Board) 역시 미세패턴(fine pattern)화, 소형화 및 팩키지화가 진행되고 있다.
인쇄 회로 기판은 미세 패턴을 형성하거나 신뢰성 및 설계 밀도를 높이기 위하여 원자재의 변경과 함께 회로의 층 구성을 복합화하는 구조로 변화하고 있다. 또한 전자 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되어 실장 밀도가 높아지고 있다.
인쇄 회로 기판은 절연기판의 한쪽 면에만 회로층을 형성한 단면 PCB, 양쪽 면에 회로층을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다.
절연기판에 회로패턴을 형성하는 통상적인 방법으로는 서브트렉티브(Subtractive) 공법, 어디티브(additive) 공법, 세미 어디티브(Semi-additive) 공법, 및 수정된 세미 어디티브 공법(Modified semiadditive) 공법 등이 있다.
그러나 상술한 공법에 따르면, 적층판 형성, 레지스트 도포, 레지스트 에칭 및 수세 등의 복잡한 공정을 거쳐 인쇄 회로 기판이 형성되기 때문에, 제조 공정에 시간이 많이 소요될 뿐만 아니라 단가가 높고, 제조 공정 중 발생된 배출액은 환경 오염의 요소가 되는 문제점이 있었다.
이에 따라, 최근에는 잉크젯 프린팅를 이용하여 절연기판 위에 도전성 잉크를 직접 인쇄함으로서 회로 패턴을 구현하는 인쇄회로기판의 제조공법이 사용되고 있다. 잉크젯 프린팅을 이용한 인쇄회로기판의 제조공법은 매우 단순하고, 환경 오염을 크게 줄일 수 있다는 장점으로 인해 점차 그 이용 범위를 넓혀가고 있다.
본 발명의 목적은 박막화된 전자 부품 모듈을 제공하고, 제조 공정이 단순화된 전자 부품 모듈의 제조방법 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명의 일 실시형태는 제1 회로 패턴이 매립된 제1면을 갖는 제1 절연층; 상기 제1 회로 패턴에 실장되며, 전극부의 위치가 서로 다른 적어도 1종 이상의 전자 부품; 및 상기 전자 부품을 감싸는 몰딩막;을 포함하는 전자부품 모듈을 제공한다.
상기 제1 절연층의 두께는 10 내지 200㎛ 일 수 있다.
상기 전자 부품은 저항, 콘덴서 또는 반도체 칩일 수 있다.
상기 제1 절연층은 상기 제1면에 대향하며, 상기 제1 회로 패턴과 전기적으로 연결된 제2 회로 패턴이 형성된 제2면을 가질 수 있다.
상기 제1 절연층은 상기 제1면에 대향하며, 상기 제1 회로 패턴과 전기적으로 연결된 제2 회로 패턴이 형성된 제2면을 갖고, 상기 제1 절연층 상에 형성되며, 상기 제2 회로 패턴과 전기적으로 연결되는 제3 회로 패턴이 형성되는 제2 절연층을 추가로 포함할 수 있다.
또한, 상기 제3 회로 패턴에 실장되는 전자 부품을 추가로 포함할 수 있고, 상기 제2 절연층의 두께는 10 내지 200㎛ 일 수 있다.
본 발명의 다른 실시형태는 지지 기판 상에 전자 부품의 전극부가 하면으로 향하도록 탑재하는 단계; 잉크젯 법에 의하여 절연 수지를 토출하여 상기 전자 부품을 감싸는몰딩막을 형성하는 단계; 상기 지지 기판으로부터 상기 전자 부품의 전극부가 상면을 향하도록 상기 몰딩막을 뒤집는 단계; 잉크젯 법에 의하여 상기 몰딩막 및 상기 전자 부품의 전극부 상에 제1 회로 패턴을 형성하는 단계; 및 잉크젯 법에 의하여 상기 제1 회로 패턴 상에 제1 절연층을 형성하는 단계;를 포함하는 전자 부품 모듈의 제조방법을 제공한다.
상기 전자 부품은 전극부의 위치가 서로 다른 1종 이상일 수 있다.
상기 전자 부품 모듈의 제조방법에서, 상기 지지 기판 상에 점착 필름을 배치한 후, 상기 전자 부품을 탑재할 수 있다.
상기 전자 부품 모듈의 제조방법에서, 상기 제1 절연층 상에 상기 제1 회로 패턴과 전기적으로 연결되는 제2 회로 패턴을 잉크젯 법에 의하여 형성하는 단계;를 추가로 포함할 수 있다.
상기 전자 부품 모듈의 제조방법에서, 상기 제1 절연층 상에 상기 제1 회로 패턴과 전기적으로 연결되는 제2 회로 패턴을 잉크젯 법에 의하여 형성하는 단계; 및 상기 제1 절연층 상에 잉크젯 법에 의하여 상기 제2 회로 패턴과 전기적으로 연결되는 제3 회로 패턴을 갖는 제2 절연층을 형성하는 단계를 추가로 포함할 수 있다.
또한, 상기 제3 회로 패턴에 전자 부품을 실장하는 단계를 추가로 포함할 수 있다.
본 실시형태에 따르면, 회로 패턴이 형성된 두께가 얇은 절연층을 형성할 수 있고, 상기 절연층에 고밀도로 전자 부품을 실장할 수 있으며, 이에 따라 박막화된 전자 부품 모듈의 제공이 가능하다.
또한, 잉크 젯 법을 이용하여 절연층 및 회로 패턴을 형성함에 따라 전자 부품 모듈의 제조 공정이 단순화될 수 있다. 또한, 제조 공정의 특성 상 몰딩막의 형성이 자유롭고, 전자 부품의 크기 및 전극부의 형성 위치에 에 관계없이 다수 개의 전자 부품은 그 전극부가 모두 동일 레벨에 위치하게 되어 회로 패턴의 형성이 용이한 특징을 갖는다.
도 1은 본 발명의 일 실시형태에 따른 전자 부품 모듈을 나타내는 개략적인 단면도이다.
도 2는 본 발명의 다른 실시형태에 따른 전자 부품 모듈을 나타내는 개략적인 단면도이다.
도 3a 내지 3h는 본 발명의 일 실시형태에 따른 전자 부품 모듈의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a 내지 4c는 본 발명의 다른 실시형태에 따른 전자 부품 모듈의 제조방법을 설명하기 위한 공정별 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 전자 부품 모듈을 나타내는 개략적인 단면도이다.
도 1을 참조하면, 본 실시형태에 따른 전자 부품 모듈은 제1 절연층(30), 상기 제1 절연층 상에 실장된 전자 부품(11, 12)), 상기 전자 부품을 감싸는 몰딩막(20)을 포함한다.
상기 제1 절연층(30)은 제1 회로 패턴(30a)이 매립된 제1면을 갖는다. 상기 절연층(30)은 전자 부품의 전극부에 형성된 형성된 제1 회로 패턴(30a)을 덮도록 절연 수지가 잉크 젯 법에 의하여 토출되어 형성된 것이다. 이에 대한 구체적인 형성방법은 후술하도록 한다.
상기 제1 절연층(30)은 제1 회로 패턴(30a)이 매립된 제1면에 대향하는 제2면을 가지며, 상기 제2면에는 제2 회로 패턴(30b)이 형성될 수 있다. 상기 제1 및 제2 회로패턴(30a, 30b)은 제1 절연층에 형성된 비아 홀을 통하여 전기적으로 연결될 수 있다.
상기 제1 절연층(30)은 이에 제한되는 것은 아니나, 폴리 이미드계 수지, 에폭시계 수지, 폴리에스테르계 수지, 페놀 수지, 또는 자외선 경화 수지일 수 있다.
상기 제1 절연층(30)의 두께는 이에 제한되는 것은 아니나, 10 내지 200㎛ 일 수 있다.
본 실시형태에 따르면, 후술하는 제조공정에 따라, 제1 회로 패턴이 형성된 두께가 얇은 절연층을 형성할 수 있고, 상기 절연층에 고밀도로 전자 부품을 실장할 수 있으며, 이에 따라 박막화된 전자 부품 모듈의 제공이 가능하다.
상기 제1 회로 패턴(30a)에는 전극부의 위치가 서로 다른 1종 이상의 전자 부품(11, 12)이 실장되어 있다. 상기 제2 회로 패턴(30b)은 제1 회로 패턴(30a)에 실장된 전자 부품(11, 12)에 외부전원을 인가하는 일 수단일 수 있다.
본 실시형태에서, 상기 전자 부품(11, 12)은 저항, 콘덴서, 반도체 칩 등이 수 있다.
상기 몰딩막(20)은 전자 부품(11, 12)을 감싸는 것으로, 서로 다른 1종 이상의 전자 부품은 상기 몰딩막에 의하여 고정되고, 외부 환경으로부터 보호될 수 있다.
상기 전자 부품(11, 12)은 전자 부품에 전기 신호를 인가하는 전극부(11a, 12a)의 형성위치가 서로 다른 1종 이상일 수 있다. 본 실시형태에서, 전자 부품(11, 12)은 서로 다른 크기를 갖거나, 전극부의 위치가 서로 다르더라도 상기 몰딩막(20)에 의하여 고정되고, 전자 부품의 전극부(11a, 12a)는 동일 레벨에 배치되어, 제1 절연층의 제1 회로 패턴(30a)에 실장될 수 있다.
도 2는 본 발명의 다른 실시형태에 따른 전자 부품 모듈을 나타내는 개략적인 단면도이다. 상술한 실시예와 동일한 부호는 같은 구성을 나타내는 것으로, 다른 구성요소를 중심으로 설명한다.
도 2를 참조하면, 본 실시형태에 따른 전자 부품 모듈은 제1 절연층(30), 상기 제1 절연층 상에 배치된 전자 부품(11, 12)), 상기 전자 부품을 감싸는 몰딩막(20), 상기 제1 절연층 상에 형성된 제2 절연층(40)을 포함한다.
상기 제2 절연층(40)에는 상기 제1 절연층(30)의 제2면에 형성된 제2 회로 패턴(30b)과 전기적으로 연결된 제3 회로 패턴(40a)이 형성될 수 있다. 상기 제2 및 제3 회로패턴(30b, 40a)은 제1 절연층(30)에 형성된 비아 홀을 통하여 전기적으로 연결될 수 있다.
또한, 상기 제2 절연층(40)상에 형성된 제3 회로 패턴(40a)에는 전자 부품(13)이 실장될 수 있다.
상기 제2 절연층(40)은 이에 제한되는 것은 아니나, 폴리 이미드계 수지, 에폭시계 수지, 폴리에스테르계 수지, 페놀 수지, 또는 자외선 경화 수지일 수 있다.
상기 제2 절연층(40)의 두께는 이에 제한되는 것은 아니나, 10 내지 200㎛ 일 수 있다.
본 실시형태에 따르면, 박막화되며 다층의 회로 패턴을 가지는 전자 부품 모듈이 제공된다.
이하, 본 발명의 일 실시형태에 따른 전자 부품 모듈의 제조방법을 설명한다.
도 3a 내지 3h는 본 발명의 일 실시형태에 따른 전자 부품 모듈의 제조방법을 설명하기 위한 공정별 단면도이다.
우선, 도 3a에 도시된 바와 같이, 지지 기판(S)에 점착 필름(T)을 배치시킨다. 지지 기판(S)은 전자 부품 모듈을 구성하는 것이 아니며, 이후 공정을 진행하기 위한 작업대로 이해될 수 있다.
이 후, 도 3b에 도시된 바와 같이, 점착 필름(T) 상에 전자 부품(11, 12)을 탑재한다. 이때, 상기 전자 부품(11, 12)은 전극부의 위치가 서로 다른 1종 이상의 전자 부품일 수 있다.
이때, 상기 전자 부품의 전극부(11a, 12a)가 하면, 즉 점착 필름(T)과 접하도록 점착 필름(T) 상에 배치한다. 이에 따라, 전자 부품의 크기 및 전극부의 형성 위치에 에 관계없이 다수 개의 전자 부품은 그 전극부가 모두 동일 레벨에 위치하게 된다.
상기 점착 필름(T)에 의하여 전자 부품(11, 12)의 탑재 위치가 고정될 수 있고, 이에 따라 이후 공정을 용이하게 수행할 수 있다. 그러나, 상기 점착 필름의 형성 단계는 필수적으로 요구되는 것은 아니며, 지지 기판 상에 바로 전자 부품을 탑재할 수도 있다.
다음으로, 도 3c에 도시된 바와 같이, 잉크젯 법에 의하여 점착 필름(T)에 탑재된 전자 부품(11, 12)을 감싸는 몰딩막(20)을 형성한다.
잉크 젯 프린트 헤드(I)를 통하여 절연 수지를 전자 부품(11, 12) 상에 토출하고, 절연 수지를 경화시켜 몰딩막(20)을 형성할 수 있다.
상기 절연 수지는 이에 제한되는 것은 아니나, 폴리 이미드계 수지, 에폭시계 수지, 폴리에스테르계 수지, 페놀 수지, 또는 자외선 경화 수지를 사용할 수 있다.
잉크 젯 법은 가압 진동 방식, 대전 제어 방식, 또는 열 변환 방식 등이 있으며, 이들을 제한없이 사용할 수 있다.
본 실시형태에서, 전자 부품의 전극부는 하면을 향하여 점착 필름과 접하고 있다. 이에 따라 전자 부품의 전극부에는 절연 수지가 형성될 가능성이 없어, 이후 전자 부품의 전극부에 회로 패턴을 형성하는 공정을 용이하게 수행할 수 있다.
다음으로, 도 3d에 도시된 바와 같이, 지지 기판(S)으로부터 상기 전자 부품의 전극부(11a, 12a)가 상면을 향하도록 상기 몰딩막(20)을 뒤집는다.
상기 몰딩막(20)에 의하여 전자 부품(11, 12)은 고정되어 있으며, 전자 부품의 전극부(11a, 12a)는 동일 레벨을 유지한 상태로 상면을 향하게 된다.
이에 따라, 전자 부품의 전극부에 회로 패턴을 형성하기 이후의 공정이 용이하게 수행될 수 있다.
다음으로, 도 3e에 도시된 바와 같이, 잉크젯 법에 의하여 몰딩막(20) 및 전자 부품의 전극부(11a, 12a) 상에 제1 회로 패턴(30a)을 형성한다.
잉크 젯 프린트 헤드(I)를 통하여 도전성 잉크를 몰딩막(20) 및 전자 부품의 전극부(11a, 12a) 상에 토출하고, 도전성 잉크를 경화시켜 제1 회로 패턴(30a)을 형성할 수 있다.
상기 도전성 잉크를 이에 제한되는 것은 아니나, 전도성 폴리머, 사용할 수 있다.
다음으로, 도 3f에 도시된 바와 같이, 잉크젯 법에 의하여 제1 회로 패턴(30a) 상에 제1 절연층(30)을 형성한다.
잉크 젯 프린트 헤드(I)를 통하여 제1 회로 패턴(30a)을 덮도록 절연 수지를 토출하고, 절연 수지를 경화시켜 제1 절연층(30)을 형성할 수 있다. 이에 따라, 제1 회로 패턴(30a)은 제1 절연층(30)에 매립된 형태가 될 수 있다.
상기 절연 수지는 이에 제한되는 것은 아니나, 폴리 이미드계 수지, 에폭시계 수지, 폴리에스테르계 수지, 페놀 수지, 또는 자외선 경화 수지를 사용할 수 있다.
다음으로, 도 3g에 도시된 바와 같이, 잉크젯 법에 의하여 제1 회로 패턴(30a)과 전기적으로 연결되는 제2 회로 패턴(30b)을 형성한다.
제1 절연층(30)을 형성한 이후에, 제1 회로 패턴(30a)과 연결될 수 있는 비아 홀을 형성할 수 있다. 상기 비아 홀의 형성은 당업계에 공지된 포토 리소그래피 또는 레이저 등에 의하여 형성할 수 있다.
이 후, 상기 비아 홀 및 제1 절연층(30) 상에 잉크 젯 프린트 헤드(I)를 통하여 도전성 잉크를 토출하고, 도전성 잉크를 경화시켜 제2 회로 패턴(30b)을 형성할 수 있다.
이 후, 지지 기판(S)으로부터 분리하면 도 3h에 도시된 바와 같은 전자 부품 모듈이 제조된다.
상기와 같은, 절연층 및 회로 패턴의 형성 공정을 반복하면, 다층의 회로 패턴을 갖는 전자 부품 모듈을 제조할 수 있다.
도 4a 내지 도 4c는 본 발명의 다른 실시형태에 따른 전자 부품 모듈의 제조방법을 나타내는 공정별 단면도이다. 본 실시형태는 상술한 전자 부품 모듈의 제조 공정에서 연속적으로 수행될 수 있으며, 도 3g에 도시된 공정 이후부터 설명하도록 한다.
도 4a에 도시된 바와 같이, 잉크젯 법에 의하여 제1 절연층(30) 상에 제2 절연층(40)을 형성한다.
잉크 젯 프린트 헤드(I)를 통하여 제2 회로 패턴(30b)를 덮도록 절연 수지를 토출하고, 절연 수지를 경화시켜 제2 절연층(40)을 형성할 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 잉크젯 법에 의하여 제2 절연층(40) 상에 제2 회로 패턴(30b)과 전기적으로 연결되는 제3 회로 패턴(40a)을 형성한다.
제2 절연층(40)을 형성한 이후에, 제2 회로 패턴(30b)과 연결될 수 있는 비아 홀을 형성할 수 있다. 상기 비아 홀의 형성은 당업계에 공지된 포토 리소그래피 또는 레이저 등에 의하여 형성할 수 있다.
이 후, 상기 비아 홀 및 제2 절연층(40) 상에 잉크 젯 프린트 헤드(I)를 통하여 도전성 잉크를 토출하고, 도전성 잉크를 경화시켜 제3 회로 패턴(40a)을 형성할 수 있다.
다음으로, 도 4c에 도시된 바와 같이, 제3 회로 패턴(40a)과 전기적으로 연결되도록 전자 부품(13)을 실장할 수 있다. 또한, 도시되지 않았으나, 상기 전자 부품(13)을 감싸는 몰딩막을 추가적으로 형성할 수 있으며, 몰딩막의 형성공정은 상술한 바와 같이 잉크젯 법에 의하여 형성할 수 있다.
이 후, 지지 기판(S)으로부터 분리하면 도 2에 도시된 바와 같은 전자 부품 모듈을 제조할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
11, 12, 13: 전자 부품 20: 몰딩막
30: 제1 절연층 30a, 30b: 제1 및 제2 회로 패턴
40: 제2 절연층 40a: 제3 회로 패턴

Claims (13)

  1. 제1 회로 패턴이 매립된 제1면을 갖는 제1 절연층;
    상기 제1 회로 패턴에 실장되며, 전극부의 위치가 서로 다른 적어도 1종 이상의 전자 부품; 및
    상기 전자 부품을 감싸는 몰딩막;
    을 포함하는 전자 부품 모듈.
  2. 제1항에 있어서,
    상기 제1 절연층의 두께는 10 내지 200㎛ 인 전자 부품 모듈.
  3. 제1항에 있어서,
    상기 전자 부품은 저항, 콘덴서 또는 반도체 칩인 전자 부품 모듈.
  4. 제1항에 있어서,
    상기 제1 절연층은 상기 제1면에 대향하며, 상기 제1 회로 패턴과 전기적으로 연결된 제2 회로 패턴이 형성된 제2면을 갖는 전자 부품 모듈.
  5. 제1항에 있어서,
    상기 제1 절연층은 상기 제1면에 대향하며, 상기 제1 회로 패턴과 전기적으로 연결된 제2 회로 패턴이 형성된 제2면을 갖고,
    상기 제1 절연층 상에 형성되며, 상기 제2 회로 패턴과 전기적으로 연결되는 제3 회로 패턴이 형성되는 제2 절연층을 추가로 포함하는 전자 부품 모듈.
  6. 제5항에 있어서,
    상기 제3 회로 패턴에 실장되는 전자 부품을 추가로 포함하는 전자 부품 모듈.
  7. 제5항에 있어서,
    상기 제2 절연층의 두께는 10 내지 200㎛ 인 전자 부품 모듈.
  8. 지지 기판 상에 전자 부품의 전극부가 하면으로 향하도록 탑재하는 단계;
    잉크젯 법에 의하여 절연 수지를 토출하여 상기 전자 부품을 감싸는 몰딩막을 형성하는 단계;
    상기 지지 기판으로부터 상기 전자 부품의 전극부가 상면을 향하도록 상기 몰딩막을 뒤집는 단계;
    잉크젯 법에 의하여 상기 몰딩막 및 상기 전자 부품의 전극부 상에 제1 회로 패턴을 형성하는 단계; 및
    잉크젯 법에 의하여 상기 제1 회로 패턴 상에 제1 절연층을 형성하는 단계;
    를 포함하는 전자 부품 모듈의 제조방법.
  9. 제8항에 있어서,
    상기 전자 부품은 전극부의 위치가 서로 다른 1종 이상인 전자 부품 모듈의 제조방법.
  10. 제8항에 있어서,
    상기 지지 기판 상에 점착 필름을 배치한 후, 상기 전자 부품을 탑재하는 전자 부품 모듈의 제조방법.
  11. 제8항에 있어서,
    상기 제1 절연층 상에 상기 제1 회로 패턴과 전기적으로 연결되는 제2 회로 패턴을 잉크젯 법에 의하여 형성하는 단계;를 추가로 포함하는 전자 부품 모듈의 제조방법.
  12. 제8항에 있어서,
    상기 제1 절연층 상에 상기 제1 회로 패턴과 전기적으로 연결되는 제2 회로 패턴을 잉크젯 법에 의하여 형성하는 단계; 및 상기 제1 절연층 상에 잉크젯 법에 의하여 상기 제2 회로 패턴과 전기적으로 연결되는 제3 회로 패턴을 갖는 제2 절연층을 형성하는 단계를 추가로 포함하는 전자 부품 모듈의 제조방법.
  13. 제12항에 있어서,
    상기 제3 회로 패턴에 전자 부품을 실장하는 단계를 추가로 포함하는 전자 부품 모듈의 제조방법.
KR1020100065449A 2010-07-07 2010-07-07 전자 부품 모듈 및 이의 제조방법 KR20120004777A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100065449A KR20120004777A (ko) 2010-07-07 2010-07-07 전자 부품 모듈 및 이의 제조방법
JP2011065372A JP2012019192A (ja) 2010-07-07 2011-03-24 電子部品モジュール及びその製造方法
US13/064,546 US20120008287A1 (en) 2010-07-07 2011-03-30 Electronic component module and method of manufacturing the same
CN2011100971539A CN102316676A (zh) 2010-07-07 2011-04-15 电子组件模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065449A KR20120004777A (ko) 2010-07-07 2010-07-07 전자 부품 모듈 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20120004777A true KR20120004777A (ko) 2012-01-13

Family

ID=45429372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065449A KR20120004777A (ko) 2010-07-07 2010-07-07 전자 부품 모듈 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20120008287A1 (ko)
JP (1) JP2012019192A (ko)
KR (1) KR20120004777A (ko)
CN (1) CN102316676A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011843A (ko) * 2017-07-25 2019-02-08 재단법인 한국전자기계융합기술원 가고정형 접착소재를 이용한 전사 회로기판의 제조 방법
GB2605862A (en) * 2022-01-14 2022-10-19 Muelaner Eng Ltd Foldable bicycle

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144610B1 (ko) * 2011-08-02 2012-05-11 한국기계연구원 투명 전극의 전도성 메쉬 매설 방법
US20150085456A1 (en) * 2013-03-05 2015-03-26 Ronald Steven Cok Imprinted multi-level micro-wire circuit structure
CN104078173A (zh) * 2013-03-29 2014-10-01 三星电机株式会社 片式电阻器
JP2015072984A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US10548231B2 (en) 2013-11-29 2020-01-28 Botfactory Inc. Apparatus for depositing conductive and nonconductive material to form a printed circuit
EP3075216A4 (en) 2013-11-29 2018-04-18 Michael E. Knox Apparatus and method for the manufacturing of printed wiring boards and component attachment
DE102014207633A1 (de) 2014-04-23 2015-10-29 Zf Friedrichshafen Ag Verfahren zum Schutz eines elektronischen Schaltungsträgers vor Umwelteinflüssen und Schaltungsmodul
US10206288B2 (en) 2015-08-13 2019-02-12 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate
US10165677B2 (en) * 2015-12-10 2018-12-25 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate without laser cut
JP6811770B2 (ja) * 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法
JP6834469B2 (ja) * 2016-12-27 2021-02-24 日亜化学工業株式会社 発光装置及びその製造方法
CA3049984A1 (en) * 2017-01-26 2018-08-02 Nano-Dimension Technologies, Ltd. Chip embedded printed circuit boards and methods of fabrication
US10847384B2 (en) 2017-05-31 2020-11-24 Palo Alto Research Center Incorporated Method and fixture for chip attachment to physical objects

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
JP2004235184A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd 高周波装置
JP2004241514A (ja) * 2003-02-05 2004-08-26 Mitsui Chemicals Inc 多層回路基板およびその製造方法
JP4265607B2 (ja) * 2004-01-27 2009-05-20 株式会社村田製作所 積層型電子部品および積層型電子部品の実装構造
JP2006140270A (ja) * 2004-11-11 2006-06-01 Seiko Epson Corp 電子デバイスの実装方法、回路基板、及び電子機器
DE112006002635B4 (de) * 2005-10-20 2012-11-15 Murata Manufacturing Co., Ltd. Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
JP2008021843A (ja) * 2006-07-13 2008-01-31 Seiko Epson Corp 配線基板の製造方法、多層配線基板の製造方法
KR100832653B1 (ko) * 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011843A (ko) * 2017-07-25 2019-02-08 재단법인 한국전자기계융합기술원 가고정형 접착소재를 이용한 전사 회로기판의 제조 방법
GB2605862A (en) * 2022-01-14 2022-10-19 Muelaner Eng Ltd Foldable bicycle
GB2605862B (en) * 2022-01-14 2023-03-15 Better Bicycles Ltd Foldable bicycle

Also Published As

Publication number Publication date
JP2012019192A (ja) 2012-01-26
US20120008287A1 (en) 2012-01-12
CN102316676A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
KR20120004777A (ko) 전자 부품 모듈 및 이의 제조방법
US8482117B2 (en) Semiconductor device with electronic component incorporation substrate
KR101084250B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8130508B2 (en) Electronic component embedded printed circuit board and manufacturing method thereof
US7799603B2 (en) Method for mounting electronic component on printed circuit board
US20140353006A1 (en) Multilayer circuit board and method for manufacturing same
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US9781835B2 (en) Printed circuit board
JP2015213169A (ja) リジッドフレキシブルプリント回路基板およびリジッドフレキシブルプリント回路基板の製造方法
CN103108491A (zh) 电路板及其制作方法
KR20160090625A (ko) 전자소자내장형 인쇄회로기판 및 그 제조방법
US8161638B2 (en) Manufacturing method of circuit structure
US20080251493A1 (en) Method for manufacturing printed wiring board with built-in capacitor
KR20110101430A (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
CN104470195A (zh) 印刷电路板及其制造方法
JP2005285945A (ja) 導電路形成方法
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR20200002267A (ko) 임베디드 회로기판 제조방법
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20130070534A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판
KR101448110B1 (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법
KR20090122762A (ko) 연성인쇄회로기판 및 그 제조방법
JP2007305825A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application